-
Die vorliegende Erfindung betrifft eine Vorrichtung zur
Erzeugung eines Maskierungssignales eines Bits während
eines dynamischen Vergleiches eines seriellen Datenrasters,
das an ein Datenübertragungsnetz, insbesondere eines
Kraftfahrzeuges, abgegeben wird, mit einer Einstellgröße.
-
Aus der JP-A-58 56 027 ist eine Vorrichtung zur Erzeugung
eines Maskierungssignales während eines Vergleiches von
zwei Signalen in einem Regelvorgang bekannt (wobei ein
Maskierungssignal die Unterdrückung eines
Vergleichssignales am Ausgang der Gatter steuern kann).
-
Es ist ferner aus der DE-A-2 233 164 eine
Vergleichsvorrichtung für ein serielles Datenraster mit einer
Einstellgröße bekannt, die einen Komparator, einen
Steuersignalerzeuger und einen Parallel-Reihen-Umsetzer aufweist.
-
Wenn in einem Kommunikationsnetz, insbesondere bei einem
Kraftfahrzeug, unterschiedliche Stationen
Datenübertragungen in bezug auf andere Stationen realisieren, muß jede
dieser Stationen das zum empfangenen Datenraster gehörende
Adreßfeld analysieren, um zu bestimmen, ob sie der
Bestimmungsort
ist oder nicht.
-
Es kann für die interne Behandlung der empfangenen Daten
erforderlich sein, daß man den Egalitätszustand zwischen
der empfangenen Adresse und der lokalen Adresse kennt,
obwohl die Gesamtheit des Adreßfeldes noch nicht übertragen
worden ist.
-
Das Adreßfeld kann nicht zugeordnete Bits oder nicht
kennzeichnende Steuerbits während der Erkennung der Adresse
enthalten. Es erweist sich daher als erforderlich, daß man
im Stande ist, irgendein Bit des empfangenen Datenrasters
während der Analyse desselben zu maskieren.
-
Ziel der Erfindung ist es daher, eine Vorrichtung zur
Erzeugung eines Maskierungssignales eines Bits für eine
Vorrichtung zur Durchführung eines dynamischen
Bit-Bit-Vergleiches eines seriellen Datenrasters mit einer
serialisierten Einstellgröße synchron mit dem Empfang des
Datenrasters vorzuschlagen.
-
Mit dieser Vorrichtung kann man in Realzeit das Ergebnis
des Vergleiches eines jeden Bits des Datenrasters mit der
Einstellgröße und das Ergebnis des Vergleiches von bereits
behandelten n-Bits erhalten.
-
Darüber hinaus kann man mit der Vorrichtung auf sehr
einfache Weise irgendein Bit des empfangenen Datenrasters
maskieren, um einen Vergleich desselben zu verhindern.
-
Gegenstand der Erfindung ist eine Vorrichtung zur
Erzeugung eines Maskierungssignales gemäß Patentanspruch 1.
-
Vorteilhafterweise weist der Geber für die programmierbare
Einstellgröße Widerstände auf, von denen jeder an einer
Klemme das veränderliche Signal empfängt und deren andere
Klemme an eine der Leitungen der einem zu behandelnden Bit
entsprechenden Anfangsgröße angeschlossen ist, und die
Leitungen der einem zu maskierenden Bit entsprechenden
Anfangsgröße sind nicht an den Umsetzer angeschlossen, um
den Vergleich desselben zu verhindern.
-
Die Erfindung wird besser verständlich mit Hilfe der
folgenden Beschreibung, die lediglich beispielhafter Natur
ist, in Verbindung mit den beigefügten Zeichnungen.
Hiervon zeigen:
-
Figur 1 ein Blockschema, das das Funktionsprinzip
einer Vorrichtung für einen Vergleich
eines seriellen Datenrasters mit einer
Einstellgröße wiedergibt;
-
die Figuren
2, 3 und 4 drei Ausführungsformen von
Vergleichsvorrichtungen, die Einrichtungen zum
Verhindern des Vergleiches eines Bits
aufweisen;
-
Figur 5 ein Blockschema einer Vorrichtung zur
Datenserialisierung des Standes der
Technik;
-
Figur 6 ein Blockschema einer Vorrichtung zur
Erzeugung eines Signales, das die
Behandlung eines Bits verhindert, gemäß
dem Stand der Technik;
-
Figur 7 ein Blockschema einer Vorrichtung zur
Erzeugung eines Signales, das die
Behandlung eines Bits verhindert, gemäß
der Erfindung; und
-
Figur 8 ein Verdrahtungsschema eines Teiles der in
Figur 7 gezeigten Vorrichtung.
-
Figur 1 zeigt ein Blockschema einer Vergleichsvorrichtung,
die ein exklusives ODER-Glied 1 aufweist, dessen einer
Eingang ein Signal A empfängt, das durch ein serielles
Datenraster gebildet wird, welches beispielsweise von einer
Station an ein Datenübertragungsnetz, insbesondere eines
Kraftfahrzeuges, abgegeben wird. Am anderen Eingang
empfängt das exklusive ODER-Glied 1 ein Signal B, das
durch eine Einstellgröße in serieller Form gebildet wird.
Das von der Station empfangene Datenraster A soll mit
dieser Einstellgröße verglichen werden, wie vorstehend
erläutert.
-
Hierzu führt das exklusive ODER-Glied einen
Bit-Bit-Vergleich des Datenrasters und der Einstellgröße durch. Der
Ausgang des exklusiven ODER-Gliedes ist an Abtast-
Blockiereinrichtungen 2 für das Ausgangssignal dieses
Gliedes angeschlossen.
-
Die Signalabtast-Blockiereinrichtungen 2 empfangen das
Ergebnis dieses Vergleiches, das am Ausgang des exklusiven
ODER-Gliedes 1 anliegt, tasten im Rhythmus eines
Abtastsignales C dasselbe ab und speichern den erhaltenen Wert
bis zum nächsten Abtastsignal.
-
Das Ergebnis der Behandlung eines Bits ist in jedem
Augenblick am Ausgang der Signalabtast-Blockier-Einrichtungen
vorhanden. Dies Signal ist in Figur 1 mit D bezeichnet.
-
Die Vorrichtung umfaßt ferner Einrichtungen 3 zum
Speichern von Fehlern des Vergleiches, die an den Ausgang
der Signalabtast-Blockier-Einrichtungen 2 angeschlossen
sind und vor jedem Vergleich ein Reinitialisierungssignal
empfangen, das in Figur 1 mit E bezeichnet ist.
-
Der Ausgang F der Speichereinrichtungen gibt ein Signal
ab, das für die Vergleichsfehler für die bereits
behandelten n-Bits repräsentativ ist.
-
Wie vorstehend ausgeführt, kann es sich in bestimmten
Fällen als notwendig erweisen, irgendein Bit des empfangenen
Datenrasters während der Analyse desselben zu maskieren.
-
Dies kann auf unterschiedliche Art und Weise verwirklicht
werden.
-
Man kann beispielsweise diesen Vorgang durchführen, indem
man eine künstliche Egalität des entsprechenden, zu dem zu
analysierenden Datenraster gehörenden Bits mit dem der
Einstellgröße entsprechenden Bit durchführt.
-
Eine dies verwirklichende Vorrichtung ist in Figur 2
dargestellt.
-
Die in dieser Figur gezeigte Vorrichtung umfaßt die
Elemente 1, 2 und 3, die in Verbindung mit Figur 1
beschrieben wurden.
-
Darüber hinaus ist ein Glied ET4 zwischen dem Ausgang des
exklusiven ODER-Gliedes 1 und dem Eingang der
Signalabtast-Blockier-Einrichtungen 2 angeordnet. Dieses Glied
empfängt somit an einem Eingang das Ausgangssignal des
exklusiven ODER-Gliedes 1 und an einem anderen Eingang ein
Maskierungssignal G, das eine Verwirklung der künstlichen
Egalität zwischen dem in der Behandlung befindlichen Bit
und dem Bit der entsprechenden Einstellgröße ermöglicht.
Hierdurch kann der Vergleich dieses Bits verhindert
werden.
-
Die Vergleichsverhinderung kann auch dadurch durchgeführt
werden, daß das an den Signalabtast-Blockier-Einrichtungen
2 anliegende Abtastsignal unterdrückt wird, wie in Figur 3
dargestellt. Die in dieser Figur gezeigte Vorrichtung
umfaßt sämtliche vorstehend erwähnte Elemente 1, 2 und 3
sowie ein Glied ET5, das an einem Eingang das Abtastsignal C
und an einem anderen Eingang ein Maskierungsbefehlssignal
H empfängt.
-
Der Ausgang dieses Gliedes ET5 steht mit dem
Signalabtasteingang der Signalabtast-Blockier-Einrichtungen 2 in
Verbindung. Das Maskierungsbefehlssignal H ermöglicht die
Abgabe eines Befehls zum Unterdrücken des Aotastsignales
am Ausgang dieses Gliedes 5 und somit am Eingang der
Signalabtast-Blockier-Einrichtungen, um den Bit-Vergleich
zu verhindern.
-
Die Maskierung kann ferner durchgeführt werden, indem man
direkt auf die Signalabtast-Blockier-Einrichtungen 2
einwirkt, wie dies in Figur 4 gezeigt ist
-
Die in dieser Figur dargestellte Vorrichtung umfaßt die
vorstehend erwähnten Elemente 1, 2 und 3. Die
Signalabtast-Blockier-Einrichtungen empfangen ein
Maskierungsbefehlssignal I, das es ermöglicht, das Ausgangssignal der
Signalabtast-Blockier-Einrichtungen 2 in einen während des
Vergleiches eines Bits festgelegten Zustand zu bringen,
und zwar bis zum nächsten zu behandelnden Bit, um auf
diese Weise einen Vergleich des laufenden Bits zu
verhindern.
-
Figur 5 zeigt eine Vorrichtung des Standes der Technik,
mit der Daten eines Rasters in Serie abgegeben werden
können, wenn es erforderlich ist, die Zahl des in der
Behandlung befindlichen Bits zu kennen.
-
Diese Vorrichtung umfaßt einen Befehlssignalgeber 6, der
das Zählen der behandelten Bits sicherstellt. Der Geber
empfängt an seinem Eingang ein Taktsignal A1, dessen
aktive Front synchron zum Anfang der Bits ist, die das zu
analysierende Datenraster bilden. Dieses einen Takt
konstituierende Signal wird üblicherweise als "Taktbit"
bezeichnet.
-
Der Geber empfängt ferner an seinem Eingang ein
Initialisierungssignal J für den Zustand der Gruppe der Ausgänge K
dieses Gebers. Die Zahl des in der Behandlung befindlichen
Bits wird an der Gruppe der Ausgänge K visualisiert.
-
Der Geber besitzt P Ausgänge mit 2P entsprechend der das
zu analysierende Datenraster bildenden Bitzahl oder größer
als diese.
-
Die Ausgänge des Befehlssignalgebers stehen mit den
Eingängen eines Parallel-Reihen-Umsetzers 7 in Verbindung,
der an seinem Eingang eine Einstellgröße L in Parallelform
empfängt.
-
Dieser Parallel-Reihen-Umsetzer 7 weist an seinem Ausgang,
d.h. bei M, ein Signal auf, das zu der Signalgruppe der
Einstellgröße L gehört, deren Rang durch die Signale K
bestimmt wird, die an seinem Eingang anliegen und vom Geber
6 erzeugt wurden.
-
Es gibt mehrere Verfahren zur Konstituierung eines
Signales zur Verhinderung der Behandlung eines Bits. Hiernach
wird das üblichste Verfahren beschrieben, das im Stand der
Technik Verwendung findet und in Figur 6 dargestellt ist.
Das Signal zur Verhinderung der Behandlung eines n-ten
Bits des zu behandelnden Datenrasters wird erhalten, indem
der n-te Stand des Zählers, der die Serialisierung der
Einstellgröße taktet und dessen Funktionsweise vorstehend
bereits beschrieben wurde, decodiert wird.
-
Figur 6 zeigt ein Blockschema einer Vorrichtung zur
Konstitutierung eines Verhinderungssignales gemäß dem Stand
der Technik. Diese Vorrichtung umfaßt einen
Befehlssignalgeber 8, der dem in Verbindung mit Figur 5 beschriebenen
Geber 6 entspricht und an seinem Eingang die Signale A1
und J empfängt. Die Ausgangssignale K desselben stehen mit
den Eingängen eines Gebers 9 für ein Verhinderungssignal
für die Behandlung eines Bits in Verbindung, wobei dieses
Signal am Ausgang N dieses Gebers ansteht.
-
Der Geber 8 stellt somit das Zählen der behandelten Bits
sicher. Die Zahl des in der Behandlung befindlichen Bits
wird an der Gruppe der Ausgänge K visualisiert, und der
Geber 9, der an seinem Eingang die Signale K empfängt,
erzeugt an seinem Ausgang ein Signal N, das anzeigt, ob
Veranlassung zur Verhinderung der Behandlung des laufenden
Bits vorliegt, wenn das Signal aktiv ist. Dies wird
realisiert, wenn zwischen dem Binärwert, der zu der Gruppe der
Signale K gehört, und der Zahl des vorher nicht
behandelten Bits, das zu dem zu analysierenden Datenraster gehört,
eine Identität detektiert wurde.
-
Die Zahl der für den Aufbau des Gebers 9 verwendeten
Logikglieder steigt jedoch schnell an, wenn mehr als ein Bit
betroffen ist. Darüber hinaus steigt die Komplexität der
Vorrichtung beträchtlich an, wenn man die Möglichkeit
haben will, in jedem Augenblick die Zahl des Bits oder der
Bits, die nicht behandelt worden sind, zu programmieren.
-
Um diese Probleme zu vermeiden, kann eine andere Lösung
Verwendung finden, die in Figur 7 dargestellt ist.
-
Die in dieser Figur gezeigte erfindungsgemäße Vorrichtung
umfaßt einen Geber 10, der dem in Verbindung mit Figur 6
beschriebenen Geber 8 entspricht. Dieser Geber 10 empfängt
an seinem Eingang das Signal H1, und das Signal J ist an
seinem Ausgang der Signalgruppe K vorhanden. Diese
Signalgruppe steht mit dem Eingang eines
Parallel-Reihen-Umsetzers 11 in Verbindung, der nachfolgend im Detail
beschrieben wird.
-
Die in dieser Figur dargestellte Vorrichtung gemäß der
Erfindung weist ferner einen Geber 12 für eine
programmierbare Binstellgröße auf, der an seinem Eingang eine
Ausgangsgröße 01 und ein Signal P mit in Abhängigkeit von der
Zeit veränderlichem Pegel empfängt, wobei die Frequenz
dieses Signales über der Frequenz des als "Taktbit"
bezeichneten Signales A1 liegt.
-
Dieser Geber 12 für eine programmierbare Einstellgröße
kann an seinem Ausgang eine Einstellgröße 02 vorsehen, die
in Abhängigkeit von Maskierungen von gewünschten Bits
programmiert ist. Diese Einstellgröße 02 kann an den
Eingängen des vorstehend erwähnten Umsetzers 11 liegen.
-
Die Einstellgröße 02 umfaßt genauso viel Signale wie zum
zu behandelnden Datenraster zugehörige Bits vorhanden
sind. Jedes der Signale, die zu dieser Einstellgröße
gehören, besitzt einen Wert, der dem des Signales mit gleichem
Rang entspricht, das zur Einstellgröße 01 gehört, wenn das
zu dem zu analysierenden Datenraster gehörende Bit
behandelt werden muß. Im entgegengesetzten Fall entspricht
dieser Wert der Größe des veränderlichen Signales P. Das
Signal Q am Ausgang des Umsetzers 11, das das von der
Einstellgröße 02 ausgewählte Bit repräsentiert, besitzt daher
für jedes Bit drei mögliche Signalzustände, d.h. einen
logischen Zustand 0, einen logischen Zustand 1 oder einen
logischen Zustand, der in Abhängigkeit von der Zeit
veränderlich ist.
-
Die in Figur 7 dargestellte Vorrichtung besitzt ferner
Einrichtungen 13 zum Detektieren eines Überganges des
Signales vom Ausgang des Umsetzers 11, welche dieses
Signal an einem Eingang und an einem anderen Eingang ein
Reinitialisierungssignal R für jedes neue Bit empfangen.
-
Die Einrichtungen 13 speichern jeden Übergang des Signales
vom Ausgang Q des Umsetzers während der Analyse eines
Bits, Wenn ein Übergang detektiert worden ist, wird das
Signal S vom Ausgang der Einrichtungen 13 in einen aktiven
Zustand versetzt und benutzt, um die Behandlung des
betreffenden Bits zu verhindern&sub1; wie dies vorstehend
beschrieben wurde.
-
Die Zahl der Bauteile für die Realisierung dieser
Vorrichtung ist nicht von der Zahl der nicht behandelten Bits
abhängig.
-
Wenn die Einstellgröße für einen Benutzer zugänglich ist,
ist es ausreichend, um die Vorrichtung den Wünschen des
Benutzers anzupassen, daß man eine solche Vorrichtung
verwendet, die in Verbindung mit Figur 8 beschrieben ist.
Diese Vorrichtung ist ein Beispiel für die Realisierung
eines Gebers für eine programmierbare Einstellgröße 12.
-
In dieser Figur ist zu erkennen, daß jede Bitleitung der
Einstellgröße an eine Klemme eines Widerstandselementes,
beispielsweise 14, angeschlossen ist, dessen andere Klemme
das in Abhängigkeit von der Zeit veränderliche Signal P
empfängt.
-
Wenn man einen Vergleich eines Bits verhindern will, ist
es ausreichend, wenn man die Leitung der Einstellgröße 01,
die einem vorher nicht behandelten Bit entspricht, nicht
anschließt.
-
Diese Vorrichtung ermöglicht die Beseitigung von
Problemen, die auf Zufallsfunktionen gemäß der angewendeten
Technik zur Realisierung der Vorrichtung und auf Störungen
der Umwelt zurückzuführen sind.
-
Wenn die Einstellgröße nicht zugänglich oder keinen
Modifikationen ausgesetzt ist, ist es für die nicht
behandelten Bits ausreichend, das Signal P direkt an die
entsprechenden Eingänge des Umsetzers 11 zu legen, ohne
Widerstandselemente zu verwenden.