[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69004932T2 - Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen. - Google Patents

Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.

Info

Publication number
DE69004932T2
DE69004932T2 DE69004932T DE69004932T DE69004932T2 DE 69004932 T2 DE69004932 T2 DE 69004932T2 DE 69004932 T DE69004932 T DE 69004932T DE 69004932 T DE69004932 T DE 69004932T DE 69004932 T2 DE69004932 T2 DE 69004932T2
Authority
DE
Germany
Prior art keywords
etch
trench
layer
substrate
wide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69004932T
Other languages
English (en)
Other versions
DE69004932D1 (de
Inventor
Michael L Kerbaugh
Iii Charles W Koburger
Brian J Machesney
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69004932D1 publication Critical patent/DE69004932D1/de
Application granted granted Critical
Publication of DE69004932T2 publication Critical patent/DE69004932T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Description

  • Diese Erfindung bezieht sich allgemein auf die Herstellung von Halbleitereinrichtungen. Die Erfindung beschreibt dabei insbesondere ein Verfahren zur Herstellung planarisierter, breiter, gefüllter Graben in der Oberfläche eines Halbleitersubstrats, beispielsweise einem Silizium-Wafer, wobei der Graben im speziellen Fall mit dielektrischem Material gefüllt ist, die Erfindung jedoch auch zur Herstellung von Graben mit leitendem Material verwendet werden kann.
  • Bei Chips mit hohem Integritätsgrad werden zahlreiche Oberflächenleiter zur Verteilung der Betriebsspannungen und Ströme sowie der digitalen Signale zwischen den Einrichtungen benötigt. Obgleich die Oberflächenleiter vom Halbleitersubstrat, auf dem sie gebildet werden, isoliert sind, ist in bestimmtem Umfang eine kapazitive Kupplung zwischen dem isolierten Leiter und dem Substrat durch das Isoliermaterial vorhanden. Die kapazitive Kupplung verschlechtert die Signale, die vom den Oberflächenleiter übertragen werden.
  • Die kapazitive Kupplung kann zwar durch eine dickere Schicht dielektrischen Materials, das den Leiter und das Substrat trennt, verringert werden, es ist jedoch vorteilhafter, das dielektrische Material unter der Oberfläche des Substrats zu vertiefen und die Planarität des Substrats aufrechtzuerhalten, anstatt das dielektrische Material auf die Oberfläche des Substrats hinzuzufügen. Hierzu werden flache Graben in der Oberfläche des Substrats gebildet und mit dielektrischem Material, normalerweise Silizium(IV)-Oxid, gefüllt. Die Graben können entweder schmal sein (z.B. weniger als 1µm breit, im Normalfall eigentlich 0,5µm) oder breit (z.B. breiter als 1µm).
  • Die Planarität kann bei der Herstellung schmaler mit Dielektrikum gefüllter Graben relativ leicht aufrechterhalten werden. Bei breiten Graben ist die Aufrechterhaltung der Planarität in bezug auf Leitersubstrat und dielektrisches Material jedoch problematisch, da die Abscheidung des Dielektrikums, insbesondere des Silizium(IV)-Oxids in den breiten Graben konf ormer Natur ist.
  • Es gab bisher zahlreiche technische Vorschläge zur Lösung dieses Problems bei der Herstellung planarisierter, breiter mit Dielektrikum gefüllter Graben. Ein diesbezüglicher Vorschlag wurde in der US-Patentschrift US-A-4 385 975 die dem Übertragungsempfänger der Erfindung übertragen wurde, gemacht, wo ein Photowiderstandsmaterial durch eine Maske über dem dielektrischen Material in den Graben vor der Planarisierung abgeschieden wird. Das dielektrische Material wird dann reaktiv ionengeätzt (RIE), wobei das Photowiderstandsmaterial das darunter liegende Material vom Ätzen maskiert, und somit eine relativ planare Struktur erzielt wird. In der US-Patentschrift US-A-4 671 970 wird ebenfalls ein Photowiderstandsmaterial als Maske für reaktives Ionenätzen von dielektrischem Material verwendet. Die Maskierungsmethode ist zwar durchaus effektiv, hat jedoch einige Nachteile. Es werden zwei zusätzliche Schritte zur Maskierung und zur photolithographischen Verarbeitung benötigt, zu denen noch Probleme bei der Justierung kommen; die Maske muß z.B. genau justiert sein, um das Photowiderstandsmaterial genau im konformen oder vertieften Teil des abgeschiedenen dielektrischen Materials abzuscheiden, wobei das Photowiderstandsmaterial nur das gewünschte dielektrische Material maskieren soll und der Rest unbedeckt bleibt. In der Patentschrift EP-A-0 300 569 ist ein entsprechendes Verfahren beschrieben.
  • Ein ähnliches Verfahren zur Herstellung von dielektrisch gefüllten Isolationsgraben in einem Halbleitersubstrat, einschließlich der Verfahrensschritte zur Planarisierung der Struktur ist in der Patentschrift FR-A-2 599 892 beschrieben.
  • Auch bei diesem Verfahren können genau justierte Maskierungsschritte nicht umgangen werden.
  • In der US-Patentschrift US-A-4 278 987 wird eine andere Technik zur Füllung der Graben erläutert, wobei die Graben nicht mit dielektrischem Material, sondern mit einem Halbleitermaterial gefüllt werden, das eine andere Eigenschaft als das Basissubstratmaterial hat. Auch hierbei wird ein Maskierungsverfahren benötigt.
  • Ein Hauptgegenstand der Erfindung ist es, ein verbessertes Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Graben in einem Halbleitersubstrat vorzustellen, wobei das Verfahren selbstjustierend ist und eine gute Planarisierung gewährleistet.
  • Die Erfindung beschreibt ein Verfahren oder einen Prozeß zur Herstellung breiter, flacher, gefüllter Graben auf der Oberfläche eines Halbleitersubstrats, insbesondere einen mit Dielektrikum gefüllten Graben. Darüber hinaus wird ein breiter, flacher Graben in der Oberfläche des Halbleitersubstrats gebildet, wonach eine Schicht mit dielektrischem Material auf die Oberfläche des Substrats, einschließlich des Grabens konform abgeschieden wird. Eine Schicht ätzresistenten Materials wird in der Schicht des dielektrischen Materials abgeschieden. Teile des ätzresistenten Materials außerhalb des Grabens wird vorzugsweise durch chemisch-mechanisches Polieren selektiv entfernt, so daß die restlichen Teile des ätzresistenten Materials in der Grabenvertiefung liegen. Danach wird ein Isolierstopfen über dem Graben gebildet, indem die Isoliermaterialschicht, die nicht vom ätzresistenten Material bedeckt ist, bis zum oberen Rand des Grabens geätzt. Zuletzt wird der Isolierstopfen vorzugsweise durch Polieren entfernt, um einen mit Dielektrikum gefüllten Graben zu erhalten, dessen Oberfläche planar mit der Oberfläche des Substrats ist. Die Erfindung kann auch verwendet werden, um Graben mit leitendem Material zu füllen und zu planarisieren.
  • Ein in der Erfindung beschriebenes Verfahren wird nachfolgend mit Bezug auf die Begleitzeichnungen, die ein bestimmtes Ausführungsbeispiel darstellen, beschrieben.
  • Die Figuren 1 bis 6 stellen Querschnitte in schematischer Form dar, die die verschiedenen Verarbeitungsstufen eines Halbleiters mit breiten und schmalen flachen Graben zeigen, wobei die Graben mit dielektischem Material gefüllt und entsprechend der Erfindung planarisiert sind.
  • In Fig. 1 wird ein Halbleitersubstrat 10 aus Silizium mit einem darin abgeschiedenen Ätzsperrüberzug aus Siliziumnitrid (Si&sub3;N&sub4;) 12 gezeigt. Das Siliziumnitrid ist gewöhnlich ca. 100 nm dick und kann durch herkömmliche Mittel, beispielsweise durch Gasphasenabscheidung nach chemischem Verfahren (CVD) von SiH&sub2;Cl&sub2;+NH&sub3; bei 400mTorr und 770ºC abgeschieden werden. Das Siliziumnitrid wird durch herkömmliche Photowiderstandstechniken bearbeitet, um darunter liegende Öffnungen festzustellen, wo breite und schmale Graben gebildet werden können. Zwei Graben 14 und 16 werden in Fig. 2 gezeigt, wobei die Graben in Substrat 10 gebildet wurden. Es können natürlich normalerweise zahlreiche solcher Graben gebildet werden. Der Graben 14 ist breit, d.h. breiter als 14m, während Graben 16 ein schmaler Graben ist, d.h. weniger als 1µm breit, normalerweise 0,5µm. Die Graben können durch herkömmliches RIE-Ätzen gebildet werden, z.B. in einem Plasma von NF&sub3; + Ar bei 10mTorr und 0,1 - 0,2 W/cm², wobei nach gängigem Verfahren ein Photowiderstandsmaterial als Maskenmaterial verwendet wird. Andere ebenso bekannte Verfahren können ebenfalls zur Bildung der Graben 14 und 16 benutzt werden.
  • Wie oben bereits erwähnt bezieht sich die Erfindung speziell auf die Bildung breiter mit Dielektrikum gefüllter Graben; die Figuren 1 bis 6 zeigen jedoch, wie das Verfahren der vorliegenden Erfindung auch bei Substraten angewendet werden kann, die sowohl schmale als auch breite Graben enthalten.
  • In Fig. 3 wird ein Silizium(IV)-Oxidschicht (SiO&sub2;) 18 über der Oberfläche des Substrats gebildet, wobei sowohl breite als auch schmale Graben 14 und 16 dazugehören. Die SiO&sub2;-Schicht sollte vorzugsweise mittels eines bekannten CVD-Verfahrens abgeschieden werden, das normalerweise Gasphasenabscheidung in Tetraethylorthosilan (TEOS) bei 650mTorr und 715ºC umfaßt. Es können natürlich auch andere Verfahren angewendet werden. Die Dicke der CVD-SiO&sub2;-Schicht entspricht der Gesamttiefe des Grabens, so daß der obere Teil der SiO&sub2;-Schicht im Graben 14 ungefähr bündig mit dem oberen Teil der Siliziumsubstratschicht ist. Die Dicke beträgt normalerweise 600nm, obgleich dieser Wert bei unterschiedlichen Substraten variieren kann, je nachdem welche Substrate zur Bildung von Einrichtungen verwendet und welche Leiterarten, die auf dem Substrat gebildet werden sollen, verwendet werden.
  • Auf der Silizium(IV)-Oxidschicht 18 wird eine dünne Polysiliziumschicht 20 gebildet, die normalerweise ca. 100nm dick ist. Das Polysilizium kann auf beliebige herkömmliche Art abgeschieden werden, bevorzugterweise durch CVD-Verfahren bei SiH&sub4;+H&sub2; bei 400mTorr und 620ºC. Die sich daraus ergebende Struktur wird in Fig. 3 gezeigt. Die Struktur wird danach einer chemisch-mechanischen Polierung unterzogen, um nur den Teil des Polysiliziums 20 zu entfernen, der sich außerhalb der Ränder des Grabens 14 befindet. Bei der bevorzugten Poliertechnik wird das Substrat in einer flachen kreisförmigen Haltevorrichtung befestigt, die die exponierte Oberfläche des Polysiliziums 20 in Kontakt mit einem rotierenden Polyurethanbausch bringt. Der Bausch wird mit einer Schleifmittelemulsion in einer basischen Wasserlösung, beispielsweise SiO&sub2;, plus Aluminiumoxid (Al&sub2;O&sub3;) und Tetramethylammoniumhydroxid TMAH) befeuchtet. Wenn der Polyurethanbausch gegen die Oberfläche des Polysiliziums kommt, reagieren die chemischen Stoffe mit der äußersten Oberfläche des Polysiliziums 20, um es vom darunter liegenden Polysilizium zu lösen. Die mechanische oder Schleifbewegung des SiO&sub2; entfernt die gelöste Oberfläche, wenn es damit in Berührung kommt. Das Verfahren der chemisch-mechanischen Polierung ist in der Technik hinlänglich bekannt. Es handelt sich dabei um ein kontinuierliches Verfahren, da eine kontinuierliche Reaktion an den Außenflächen mit den Chemikalien zur Lösung der Schicht und dann zur Entfernung der gelösten Teile des Polysiliziums durch einen Schleifvorgang des SiO&sub2; stattfindet.
  • Das chemisch-mechanische Polieren wird fortgesetzt, bis das ganze Polysilizium, das außerhalb der Ränder des Grabens 14 liegt, wie in Fig. 4 gezeigt entfernt wurde. Daneben kann festgestellt werden, daß das gesamte Polysilizium von der Oberfläche des Dielektrikums 18, das den schmalen Graben 16 füllt, entfernt wurde. Dies ist allerdings kein Problem, da der Graben 16 schmal ist. Darüber hinaus besteht sehr wenig Konformalität, wie aus der schmalen Vertiefung ersichtlich ist. Dies ist jedoch von geringer Bedeutung.
  • Das in Fig. 4 gezeigte Material wird danach anisotropisch durch reaktives Ionenätzen (RIE) geätzt. Dies kann gewöhnlich in einer CHF&sub3; + CO&sub2;-Atmosphäre bei 0,1-0,2W/CM² und 40mTorr vorgenommen werden. Der RIE-Vorgang reagiert mit dem SiO&sub2;- Material 18, nicht jedoch mit dem Polysiliziummaterial 20. Das nicht vom Polysiliziummaterial 20 maskierte SiO&sub2;-Material wird mit der Siliziumnitridschicht entfernt, die auf bekannte Art und Weise als Ätzsperre dient. Daraus geht die in Fig. 5 gezeigte Struktur hervor, bei der das darunter liegende Siliziumnitrid 12 auf beiden Seiten des breiten Grabens 14 und auf beiden Seiten des schmalen Grabens 16 freigelegt wurde. In bezug auf den schmalen Graben 16 ist noch zu erwähnen, daß das Ätzmittel auch mit dem SiO&sub2;, das über dem Graben 16 liegt, reagiert hat, da kein Polysiliziummaterial sich über dem Silizium(IV)-Oxid im Graben 16 befunden hat. Dadurch wurde eine planarisierte Oberfläche des dielektrischen Materials 18 in bezug auf das Siliziumnitrid 12 geschaffen. Bei dem Material über dem breiten Graben 14 wird ein Materialstopfen zurückgelassen, der das SiO&sub2;-Material umfaßt, das sich unter dem Polysilizium 20 befindet. Dieser Materialstopfen geht deutlich über die planarisierte Ebene des Siliziumnitrids 12 hinaus und ermöglicht daher eine planarisierte Oberfläche über das gesamte Substrat, mit Ausnahme der Graben, wo sich diese Materialstopfen befinden.
  • Der gesamte in Fig. 5 gezeigte Wafer wird dann noch einmal chemisch-mechanisch poliert, und zwar unter Verwendung einer Silikaemulsion in einer basischen Wasserlösung und danach mittels einer rotierenden Polyurethanscheibe poliert. Dieser Polierschritt entfert die Materialstopfen, die sich über den breiten Graben 14 befinden und zu der in Fig. 6 gezeigten Endstruktur führen. Das Siliziumnitrid 12 ist der Endpunkt für den Poliervorgang, so daß die gesamte Oberfläche des Wafers, zu der sowohl breite als auch schmale Graben mit Silizium(IV)- Oxid gehören, im wesentlichen planarisiert und damit bereit zur weiteren Verarbeitung ist, beispielsweise zur Herstellung der Leiterbilder auf der Oberfläche.
  • Das Verfahren kann verschiedentlich geändert werden. Ein dünne (50nm) Polysiliziumschicht kann z.B. über der Siliziumnitridschicht 12 abgeschieden werden. Dadurch wird die Selektivität des SiO&sub2;-RIE verbessert, so daß das gesamte Entfernen des Stoffs einfach ist, ohne daß die Uniformität der Ätzsperre aus Siliziumnitrid beeinträchtigt wird. Darüber hinaus kann eine dünne (50nm) Siliziumnitridschicht über der SiO&sub2;-Schicht 18 abgeschieden werden, bevor die Polysiliziumschicht 20 abgeschieden wird. Dadurch wird die Verringerung der SiO&sub2;- Schicht während des ersten chemisch-mechanischen Polierschritts für die restliche Polysiliziumschicht 20, die über den Graben 18 liegt, erleichtert.
  • Mit ähnlichen Verfahrensschritten können planarisierte Oberflächen gebildet werden, bei denen die Graben mit leitenden Materialien und nicht mit dielektrischen Materialien gefüllt werden. In diesem Fall werden die Maskierungsmaterialien, Ätzreagenzen und -bedingungen so ausgewählt, daß die erforderliche Selektivität ermöglicht werden kann.

Claims (6)

1. Ein Verfahren zur Herstellung eines breiten gefüllten Grabens in der Oberfläche eines Halbleitersubstrats, wobei das Verfahren folgende Schritte umfaßt:
eine Schicht mit Ätzsperrmaterial (12) auf der Oberfläche des Substrats (10) mindestens im Bereich neben den breiten Graben (14);
die Herstellung eines breiten Grabens (14) in der Oberfläche des Substrats;
die gleichmäßige Bildung einer Schicht von Füllmaterial (18) auf der Oberfläche des Substrats, wobei in dem Graben (14) die Oberfläche der Füllmaterialschicht (18) mindestens bis zur oberen flachen Seite der Substratoberfläche geht und eine Vertiefung über jedem breiten Graben (14) bildet:
die gleichmäßige Bildung einer Schicht von Ätzresistenzmaterial (20) auf der Füllmaterialschicht (18), wobei das Ätzresistenzmaterial das Füllmaterial vor reaktivem Ionenätzen maskiert:
das selektive Entfernen nur des Teiles des Ätzresistenzmaterials, das über die Oberfläche des Füllmaterials hinausgeht, indem ein chemisch-mechanisches Polierverfahr.en angewendet wird, wobei Ätzresistenzmaterial, das sich unter der Oberfläche des Füllmaterials befindet, nicht ertfernt wird, so daß nur der Teil des Ätzresistenzmaterials übrigbleibt, das sich im Graben befindet;
das Bilden eines Stopfens über dem Graben durch anisotropisches reaktives Ionenätzen der Füllmaterialschicht, die nicht durch das Ätzresistenzmateriai bis zur Ätzsperrmaterialschicht maskiert ist; und
das Entfernen des Stopfens durch chemisch-mechanisches Polieren, um einen gefüllten Graben zu erhalten, dessen obere Fläche im wesentlichen planar mit der oberen Fläche der Ätzsperrmaterialschicht (12) ist.
2. Das Verfahren nach Anspruch 1, bei dem das Füllmaterial (18) ein dielektrisches Material ist, das Siliziumoxid umfaßt.
3. Das Verfahren nach Anspruch 1 oder 2, bei dem das Ätzresistenzmaterial (20) ein Polysilizium oder Siliziumnitrid ist.
4. Das Verfahren nach einem oder mehreren der oben genannten Ansprüche 1 bis 3, bei dem das Ätzsperrmaterial (12) Siliziumnitrid ist.
5. Das Verfahren nach einem oder mehreren der oben genannten Ansprüche 1 bis 4, bei dem das chemisch-mechanische Polieren des Ätzresistenzmaterials (20) im Fall von Polysilizium mit einer Emulsion aus Schleifmaterial, das in einer basischen Wasserlösung ist, vorgenommen wird.
6. Das Verfahren nach einem oder mehreren der oben genannten Ansprüche 1, 3, 4 und 5, bei dem das Füllmaterial (18) ein leitendes Material ist.
DE69004932T 1989-10-25 1990-06-01 Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen. Expired - Lifetime DE69004932T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US42715389A 1989-10-25 1989-10-25

Publications (2)

Publication Number Publication Date
DE69004932D1 DE69004932D1 (de) 1994-01-13
DE69004932T2 true DE69004932T2 (de) 1994-05-19

Family

ID=23693699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69004932T Expired - Lifetime DE69004932T2 (de) 1989-10-25 1990-06-01 Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.

Country Status (3)

Country Link
EP (1) EP0424608B1 (de)
JP (1) JPH0779129B2 (de)
DE (1) DE69004932T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
JP2874486B2 (ja) * 1991-11-29 1999-03-24 ソニー株式会社 ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
KR100252692B1 (ko) * 1991-11-29 2000-04-15 이데이 노부유끼 폴리쉬공정을 구비한 트렌치아이솔레이션의 형성방법 및 반도체장치의 제조방법
EP0545263B1 (de) * 1991-11-29 2002-06-19 Sony Corporation Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
US5229316A (en) * 1992-04-16 1993-07-20 Micron Technology, Inc. Semiconductor processing method for forming substrate isolation trenches
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
EP0597603A3 (de) * 1992-11-13 1998-03-11 Digital Equipment Corporation Planarization eines Isolationsgrabens mittels einer harten Maske
FR2717307B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
WO1995025343A1 (en) * 1994-03-15 1995-09-21 National Semiconductor Corporation Planarized trench and field oxide isolation scheme
JP2757784B2 (ja) * 1994-08-29 1998-05-25 日本電気株式会社 半導体装置の製造方法
KR100361761B1 (ko) * 1995-06-02 2003-02-05 주식회사 하이닉스반도체 반도체소자의소자분리절연막형성방법
EP0853335A3 (de) * 1997-01-10 1999-01-07 Texas Instruments Incorporated Suspension und Verfahren zum mechnisch-chemischen Polieren von Halbleiteranordnungen
EP0855739A1 (de) * 1997-01-24 1998-07-29 Texas Instruments Inc. Verfahren zum Ätzen eines abgeschrägten Dielektrikums für das Rückätzen einer Grabenisolation
US5804490A (en) * 1997-04-14 1998-09-08 International Business Machines Corporation Method of filling shallow trenches
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6284560B1 (en) * 1998-12-18 2001-09-04 Eastman Kodak Company Method for producing co-planar surface structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976442A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法
JPH0620098B2 (ja) * 1983-01-27 1994-03-16 日本電気株式会社 半導体装置の素子分離方法
JPS59141243A (ja) * 1983-02-02 1984-08-13 Mitsubishi Electric Corp 素子間分離の形成方法
JPS59217339A (ja) * 1983-05-26 1984-12-07 Toshiba Corp 半導体装置の製造方法
JPS6039835A (ja) * 1983-08-12 1985-03-01 Hitachi Ltd 基板表面の平坦化方法
JPS6217861A (ja) * 1985-07-17 1987-01-26 Hitachi Ltd 文書作成装置
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique
NL8701717A (nl) * 1987-07-21 1989-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.
US4962064A (en) * 1988-05-12 1990-10-09 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures

Also Published As

Publication number Publication date
JPH03148155A (ja) 1991-06-24
JPH0779129B2 (ja) 1995-08-23
DE69004932D1 (de) 1994-01-13
EP0424608B1 (de) 1993-12-01
EP0424608A1 (de) 1991-05-02

Similar Documents

Publication Publication Date Title
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69232648T2 (de) Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
DE69004932T2 (de) Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE68924468T2 (de) Verfahren und Struktur zur Herstellung einer Isolierung aus VLSI- und ULSI-Schaltungen.
DE69412945T2 (de) Chemisch-mechanische Planarisierung von flachen Rillen auf Halbleitersubstraten
DE69214087T2 (de) Diamant- oder diamantähnliche Ätzstopschicht für chemisch-mechanisches Polieren
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE69232041T2 (de) Verfahren zur Herstellung einer planarisierten Isolation für CMOS-Anordnungen
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE69802607T2 (de) Verfahren zum Füllen von nicht tiefen Graben
DE10226235A1 (de) Verfahren zum Erhöhen der Abtragrate von Oxid unter Verwendung eines Fixed Abrasive
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE69618548T2 (de) Verfahren zum chemisch mechanischen Polieren eines Elektronikteils
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
WO1999016125A1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE3880051T2 (de) Verfahren zur Ausbildung einer Vielzahl leitender Zapfen in einer Isolierschicht.
DE69837059T2 (de) Planarisierung von einem Halbleitersubstrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)