[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69825939T2 - Anordnung mit Quanten-Schachteln - Google Patents

Anordnung mit Quanten-Schachteln Download PDF

Info

Publication number
DE69825939T2
DE69825939T2 DE69825939T DE69825939T DE69825939T2 DE 69825939 T2 DE69825939 T2 DE 69825939T2 DE 69825939 T DE69825939 T DE 69825939T DE 69825939 T DE69825939 T DE 69825939T DE 69825939 T2 DE69825939 T2 DE 69825939T2
Authority
DE
Germany
Prior art keywords
metal
quantum
electron
substrate
metal atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69825939T
Other languages
English (en)
Other versions
DE69825939D1 (de
Inventor
Ichiro Nara-shi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69825939D1 publication Critical patent/DE69825939D1/de
Publication of DE69825939T2 publication Critical patent/DE69825939T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/18—Processes for applying liquids or other fluent materials performed by dipping
    • B05D1/20—Processes for applying liquids or other fluent materials performed by dipping substances to be applied floating on a fluid
    • B05D1/202—Langmuir Blodgett films (LB films)
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/939—Langmuir-blodgett film utilization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Semiconductor Memories (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Quanten-Bauelements, bei dem Quantenpunkte in einer zweidimensionalen Konfiguration angeordnet werden. Die in dem Quanten-Bauelement angeordneten Quantenpunkte können vorzugsweise verwendet werden als Einzel-Elektronen-Transistor, Dotierungsdiode, Dotierungstransistor, Dotierungstransistor-Feld und als lichtemittierendes Halbleiterbauelement.
  • Beschreibung des Standes der Technik
  • Bauelemente, die einen Einzel-Elektronen-Tunneleffekt nutzen, wie ein Einzel-Elektronen-Transistor und Einzel-Elektronen-Speicher, ziehen derzeit große Aufmerksamkeit auf sich. Der Einzel-Elektronen-Transistor beispielsweise ist ein vielversprechender Kandidat, der MOSFETs ersetzen kann, um die Erfordernisse der Minituarisierung von Bauelementen in den Sub-Mikrometer-Bereich hinein zu erfüllen, in dem Verbesserungen an den MOSFETs, welche die etablierte Technologie im Gebiet der Halbleitertransistoren darstellen, an Grenzen stoßen.
  • Ein kleines Partikel, das von einer dünnen Isolationsschicht umgeben ist, empfängt von einer externen Elektrode her Elektronen durch Vermittlung des Tunneleffekts. Da das Teilchen eine Kapazität C bezüglich dem Außenraum hat, ändert sich die elektrostatische Energie des Teilchens um den Betrag e2/2C, wenn ein Elektron eindringt. Dies verhindert, dass ein weiteres Elektron in das kleine Teilchen unter Vermittlung des Tunneleffekts eintritt. Um ein den Einzel-Elektronen-Tunneleffekt ausnutzendes Bauelement herzustellen, ist es daher unvermeidlich, Quantenpunkte auf einem Isolator anzuordnen, wobei die Quantenpunkte aus mikroskopischen Metallpartikeln gebildet sind, die eine elektrostatische Energie von mehr als der Energie ΔE (ungefähr 25 mV) aufweisen, die für die thermische Anregung eines Elektrons bei Raumtemperatur benötigt wird. Falls e2/2C einen geringen Wert hat, ist es unvermeidlich, eine Anordnung von Quantenpunkten mit einer Energie gerade oberhalb Fermi-Niveaus eines mikroskopischen Punktes herzustellen, welches höher ist als das thermische Anregungsniveau eines Elektrons. Obwohl ein Einzel-Elektronen-Betrieb in diesem Fall nicht möglich ist, kann trotzdem noch ein Transistorbetrieb erzielt werden. Weiterhin müssen mikroskopische Kontaktdrähte ausgebildet werden, selbst wenn ein Quantenbauelement erzielt werden kann, weil der Tunneleffekt aufgrund der parasitären Kapazität, die mit den Kontaktdrähten einhergeht, nicht in Gegenwart breiter Kontaktdrähte herkömmlicher Schaltkreise auftritt.
  • Ein Prototyp eines Einzel-Elektronen-Speichers wurde in Form einer dünnen Linie (100 nm breit) eines polykristallinen Siliziumfilms hergestellt, der eine äußerst geringe Dicke von 3,4 nm hatte, und einer Gate-Elektrode (100 nm), die einander mittels eines Oxidfilm-Gates von 150 nm kreuzen, durch Abscheidung von a-Si in einem druckfreien CVD-Prozess und durch Kristallisierung bei 750°C (Japanese Journal of Applied Physics: Vol. 63, No. 12, pp. 1248, 1994). Dieses Bauelement arbeitet bei Raumtemperatur und hat das Potential für die Verwendung als nichtflüchtiger Speicher, der mit einer Geschwindigkeit arbeitet, die die Obergrenze konventioneller Flash-Speicher übertrifft. Es wurde auch ein aluminium-basierter Einzel-Elektronen-Transistor mit einer Insel-Elektrode von 20 nm Ausmaßen mittels Elektronenstrahl-Lithographie und Dreieck-Schatten-Verdampfungs-Technologien hergestellt (Jpn. J. Appl. Phys., Vol. 35, 1996, pp. L1465–L1467). Dieser Einzel-Elektronen-Transistor hat Vorteile, die silizium-basierte Bauelemente nicht aufweisen, so beispielsweise eine periodische Gate-Modulations-Charakteristik, bei der ein Hintergrundstrom nicht von der Gate-Spannung abhängig ist.
  • Der Einzel-Elektronen-Speicher auf Basis des polykristallinen Siliziumfilms ist jedoch instabil, weil Veränderungen in der Silizium-Filmdicke auftreten. Weiterhin arbeitet der aluminium-basierte Einzel-Elektronen-Transistor bei 100 K, also weit unterhalb der Raumtemperatur, und ist daher nicht von praktischem Nutzen.
  • Das Dokument JP-A-07211913 beschreibt ein Halbleiterbauelement mit einer isolierenden Schicht und einer Kanalschicht auf einer Gate-Elektrode, die in einem Substrat vergraben ist. In einem Kanal-Bereich zwischen einer Source- Elektrode und einer Drain-Elektrode sind kleine Teilchen eines Metalls oder eines hochleitfähigen Halbleiters abgeschieden. Der Abstand zwischen den Teilchen ist auf einen solchen Wert eingestellt, dass Elektronen aufgrund eines Tunneleffektes fließen.
  • Der Artikel „Self-assembly of a two-dimensional superlattice of molecularly linked metal clusters", Andres P. et al., SCIENCE, Vol. 273, 20. September 1996, Seiten 1690–1693, beschreibt dichtgepackte ebene Anordnungen von Metall-Clustern mit Durchmessern im Nanometerbereich, die mit Hilfe starrer, doppelseitiger, selbst-gebildeter organischer Moleküle kovalent aneinander gebunden sind. Gold-Nanokristalle, die jeweils von einer Monolage Alkyl-Thiol-Moleküle eingehüllt sind, wurden aus einer kolloiden Lösung auf ein ebenes Substrat gegossen, um dort eine dichtgepackte Cluster-Monolage zu bilden. Organische Zusammenschlüsse ersetzten die Alkyl-Thiol-Moleküle und verbanden benachbarte Cluster in der Monolage kovalent, um ein zweidimensionales Übergitter aus Metall-Quantenpunkten zu bilden, die durch einheitliche Tunnel-Verbindungen aneinander gekoppelt sind.
  • Der Artikel „Fabrication of quantum dot structures using aerosol deposition and plasma etching techniques", Maximov I. et al., Journal of Vacuum Science & Technology A Part 1, Vol. 11, No. 4, Juli/August 1993, Seiten 748–753 beschreibt die Herstellung von Quantenpunkt-Strukturen durch Abscheidung ultrafeiner Aerosol-Silber-Teilchen auf die Oberfläche einer GaInAs/InP-Quanten-Well-Struktur, die mit Hilfe metallorganischer Gasphasen-Epitaxie gewachsen ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Quantenbauelements bereitzustellen, das bei normaler Temperatur stabil arbeitet und sich für die kommerzielle Produktion von Einzel-Elektronen-Transistoren und Einzel-Elektronen-Speicher-Bauelementen eignet. Zur Erreichung dieses und anderer Ziele wird erfindungsgemäß ein Verfahren zur Herstellung eines Quantenbauelements mit den Merkmalen des Anspruchs 1 vorgeschlagen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die oben erwähnten und andere Ziele und Merkmale der vorliegenden Erfindung werden anhand der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen deutlich, in denen gleiche Teile mit gleichen Bezugszeichen versehen sind.
  • 1 ist ein schematisches Diagramm, das die Ferritin-Struktur gemäß der vorliegenden Erfindung zeigt.
  • 2A ist ein schematisches Diagramm, das den Schritt der Herstellung des Quantenbauelements der vorliegenden Erfindung zeigt.
  • 2B ist ein schematisches Diagramm, das den Schritt der Herstellung des Quantenbauelements der vorliegenden Erfindung zeigt.
  • 2C ist ein schematisches Diagramm, das den Schritt der Herstellung des Quantenbauelements der vorliegenden Erfindung zeigt.
  • 2D ist ein schematisches Diagramm, das den Schritt der Herstellung des Quantenbauelements der vorliegenden Erfindung zeigt.
  • 3 ist eine schematische Schnittansicht, die das Quantenbauelement auf dem Silizium-Substrat der vorliegenden Erfindung zeigt.
  • 4 ist ein mit einem Rasterelektronenmikroskop aufgenommenes Foto mit 100.000-facher Vergrößerung, das das Quantenbauelement der vorliegenden Erfindung auf dem Silizium-Substrat zeigt.
  • 5 ist eine schematische Draufsicht, die den Einzel-Elektronen-Transistor, der aus dem Quantenbauelement der vorliegenden Erfindung auf dem Silizium-Substrat gebildet ist, zeigt.
  • 6 ist eine schematische Schnittansicht, die das Heterodimer des Metallproteinkomplexes der vorliegenden Erfindung zeigt.
  • 7 ist eine schematische Schnittansicht, die die Struktur der Diode der vorliegenden Erfindung zeigt.
  • 8 ist eine schematische Schnittansicht, die die Struktur des Transistors der vorliegenden Erfindung zeigt.
  • 9 ist eine schematische Schnittansicht, die das Heterotrimer der vorliegenden Erfindung umgeben von Apoferritin zeigt.
  • 10 ist eine schematische Draufsicht, die die Transistoranordnung der vorliegenden Erfindung zeigt.
  • 11 ist eine schematische Schnittansicht, die die Struktur des lichtemittierenden Halbleiterbauelements der vorliegenden Erfindung zeigt.
  • 12 ist eine schematische Schnittansicht, die das Bonding-Verfahren für das Verbindungsrahmenteil des lichtemittierenden Halbleiterbauelements der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Bevorzugte Ausführungsbeispiele des Verfahrens zur Herstellung eines Quantenbauelements gemäß der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • Ausführungsbeispiel 1
  • Das erste Ausführungsbeispiel der vorliegenden Erfindung ist ein Beispiel eines Verfahrens zur Herstellung des Quantenbauelements. Eine Lösung von Ferritin wird hergestellt. Ferritin ist ein Metallprotein-Komplex, der einen Kern 1 aus Fe2O3 umfasst, der in eine Hülle 2 eines Proteins eingeschlossen ist, wie in 1 gezeigt, welches von Organen wie etwa der Milz und der Leber von Tieren wie Pferden und Kühen extrahiert werden kann. Der Kern 1 hat einen Durchmesser von etwa 6 nm und beinhaltet zwischen 1000 und 3000 Eisenatome. Die Hülle 2 ist ein Trisoctamer eines Proteins mit einem Molekulargewicht von etwa 20.000. Das Trisoctamer hat Ausmaße von etwa 12 nm.
  • Wie in 2A gezeigt, wird ein Behälter 3 aus Teflon mit einer Pufferflüssigkeit gefüllt, in der Ferritin 4 dispergiert ist, und eine PBLH-Membran (Polypeptid-Membran) 5 wird auf der Oberfläche der Flüssigkeit ausgebreitet. Die Wasserstoffionenkonzentration der Flüssigkeit wird durch Verwendung einer geeigneter Säure auf einen Wert von etwa pH 6 eingestellt, wobei beispielsweise Salzsäure Verwendung findet. Da die PBLH-Membran 5 positiv geladen ist und das Ferritin 4 negativ geladen ist, wird das Ferritin 4 auf die PBLH-Membran 5 adsorbiert, wodurch ein zweidimensionaler Kristall gebildet wird (2B). Dann wird ein Silizium-Substrat 6, das etwa 500 μm dick und weit in die Oberfläche hinein oxidiert ist, um den zweidimensionalen Kristall auf dem Substrat abzuscheiden, aus dem Behälter 3 herausgenommen (2D). Das Substrat wird anschließend in einem inerten Gas, welches nicht mit dem Silizium reagiert, beispielsweise Stickstoff, bei einer Temperatur von 500°C wärmebehandelt.
  • Das Protein und die PBLH-Membran werden ausgebrannt, wodurch Fe2O3 oder ein anderes Eisenoxid 8 mittels eines dünnen Siliziumoxidfilms 7 auf dem Substrat angeordnet verbleiben, wie es in der Querschnittsansicht der 3 dargestellt ist. Die zweidimensionale Anordnung des Eisenoxids 8 wird mit Hilfe einer Messung durch eine AFM-Analyse bestätigt, die zeigt, dass das Eisenoxid 8 lediglich zwei Höhen aufweist, nämlich 5,3 und 10,6 nm, wobei überwiegend 5,3 nm gemessen wird. Ein SEM-Foto (× 100.000) eines zweidimensionalen Eisenoxid-Kristalls, der nach einer Stunde Wärmebehandlung in Stickstoffatmosphäre bei 500°C erhalten wird, zeigt 4. In 4 stellen viele weiße Punkte das Eisenoxid und die schwarzen Abschnitte in der Umgebung davon das verbleibende Protein und Silizium dar. Wenn der zweidimensionale Kristall erneut einer Wärmebehandlung über 60 Minuten in einer Wasserstoffatmosphäre bei 500 bis 800°C unterzogen wird, erhält man ein Quantenbauelement, das eine Vielzahl von Eisenatom-Aggregaten aufweist, die zweidimensional auf dem Oxidfilm der Oberfläche des Silizium-Substrats 6 angeordnet sind. Der Durchmesser des Aggregats ist etwa 6 nm, derselbe wie der des Kerns des Eisenoxids, welches im Ferritin enthalten ist, und der Abstand zwischen den Aggregaten ist etwa 12 nm, was mit dem Ausmaß einer Seite der Proteinhülle identisch ist. Wie in der Drauf sicht der 5 gezeigt, wird ein Einzel-Elektronen-Transistor durch die Verwendung eines der Aggregate M als Quantumwell Q, wenigstens dreier Quantenpunkte, die den Quantumwell umgeben, als Elektrode, zweiter und dritter Quantenpunkte, die einander gegenüberliegen und in den Quantumwell als Drain D und Source S eingefügt sind, und eines verbleibenden vierten Quantenpunktes in der Umgebung als Gate G, und anderer Aggregate M als Verdrahtung erhalten.
  • Da der Quantumwell Q des Einzel-Elektroden-Transistors ein Aggregat mit 1.000 bis 3.000 Atomen ist, ist das Übergangsniveau, welches dem Ferminiveau des Quantumwell am nächsten liegt, höher als das thermische Anregungsniveau von Elektronen bei Raumtemperatur. Der Quantumwell Q, Drain D und Source S sind 12 nm voneinander entfernt, was das Auftreten des Tunneleffekts ermöglicht. Daher kann der Tunneleffekt in dem Einzel-Elektronen-Transistor bei Raumtemperatur oder einer praktisch verwendbaren Temperatur beobachtet werden.
  • Ausführungsbeispiel 2
  • Dieses Ausführungsbeispiel ist ein Beispiel einer Verdrahtungsmethode für das Quantenbauelement, welches gemäß dem ersten Ausführungsbeispiel erhalten wird. Das Quantenbauelement nach dem ersten Ausführungsbeispiel wird in die Kammer eines Feldemissions-Rasterelektronenmikroskops (FE-SEM) eingebracht, und der Innenraum der Kammer wird auf ein Vakuum bis zu etwa 10–6 Pa abgepumpt. Ein Elektronenstrahl mit einer eingestellten Weite von etwa 5 nm wird zwischen Drain D, Source S oder Gate G und einem oder mehreren der Eisenatomaggregate M1 bis M3 gerastert. Dies führt zu einem Kontaktdraht aus Kohlenstoff von 20 nm Ausdehnung, der Drain, Source, Gate und die Eisenatomaggregate M1 bis M3 und die in Bildung begriffenen Elektroden M1 bis M3 verbindet.
  • Ausführungsbeispiel 3
  • Das dritte Ausführungsbeispiel ist ein Beispiel des Verfahrens zur Herstellung einer Diode gemäß der vorliegenden Erfindung. Es wird eine Säule vorbereitet, die mit Polystyren-Kügelchen eines mittleren Durchmessers von 100 μm gefüllt ist, welche ein Ammonium-Radikal NH4+ auf ihrer Oberfläche gebunden haben.
  • Aluminiumoxid wird an der Position eines Apoferritin-Kerns angeordnet und der so erhaltene Metall-Apoferritinkomplex wird durch die Säule geleitet, um von den Polystyren-Kügelchen adsorbiert zu werden. Anschließend wird Phosphorsäure an der Position eines anderen Apoferritin-Kerns angeordnet, und der so erhaltene Metall-Apoferritinkomplex wird durch dieselbe Säule geleitet, um von den Polystyren-Kügelchen adsorbiert zu werden. Die beiden Sorten von Metall-Apoferritinkomplexen werden mit Hilfe einer Disulfid-Bindung zwischen Schwefelatomen eines Cystein-Restes eines Proteins gebunden, wodurch ein Hetero-Dimer hergestellt wird, das in 6 gezeigt ist. Das Hetero-Dimer wird aus der Säule in den selben Behälter wie im ersten Ausführungsbeispiel herausfließen gelassen.
  • Unter den selben Bedingungen wie im ersten Ausführungsbeispiel, mit der Ausnahme, dass das Ferritin des ersten Ausführungsbeispiels durch das Hetero-Dimer ersetzt wird, wird der zweidimensionale Kristall zur Abscheidung auf dem Siliziumsubstrat gebracht, wird weiterhin Protein ausgebrannt und zu einem Metallatom-Aggregat reduziert. Aluminiumatom-Aggregat und Phosphoratom-Aggregat werden mit einem Abstand von 12 nm zwischen ihren Mittelpunkten auf dem Silizium-Substrat angeordnet. Dieses wird unter den selben Bedingungen wie beim ersten Ausführungsbeispiel einer Wärmebehandlung unterzogen, so dass das Aluminiumatom-Aggregat und das Phosphoratom-Aggregat auf dem Siliziumsubstrat angeordnet werden, welche einer Wärmebehandlung bei einer höheren Temperatur unterzogen werden, so dass die Aggregate in das Siliziumsubstrat unmittelbar unterhalb eindiffundieren, um n- und p-Typ-Halbleiter zu bilden. Anschließend wird ein Al-Film mit Hilfe einer Fotolithographie-Technologie oder einer Elektronenstrahllithographie-Technologie in einer vorbestimmten Konfiguration ausgebildet, während die n- und p-Typ-Halbleiter maskiert sind, und wird als Elektrodenabschnitt ausgebildet. Die Diode wird durch Kohlenstoff-Verdrahtung gebildet, ähnlich wie beim zweiten Ausführungsbeispiel (7). Die Diode hat Ausmaße von 10 nm × 20 nm.
  • Ausführungsbeispiel 4
  • Das vierte Ausführungsbeispiel ist ein Beispiel des Verfahrens zur Herstellung eines Transistors der vorliegenden Erfindung. Ein Hetero-Dimer wird in einer Säule mit dem selben Verfahren wie im dritten Ausführungsbeispiel hergestellt. An die Stelle des dritten Apoferritin-Kerns tritt Aluminiumoxid, und der so erhaltende Metall-Apoferritin-Komplex wird durch die selbe Säule geleitet, um auf die Polystyren-Kügelchen adsorbiert zu werden. Dann werden das Hetero-Dimer und der Metall-Apoferritin-Komplex mit Hilfe einer Disulfid-Bindung zwischen Schwefelatomen eines Cystein-Restes eines Proteins gebunden, wodurch ein Hetero-Trimer hergestellt wird. Das Hetero-Trimer wird aus der Säule in den selben Behälter wie im ersten Ausführungsbeispiel herausfließen gelassen.
  • Unter den selben Bedingungen wie im ersten Ausführungsbeispiel, mit der Ausnahme, dass das Ferritin des ersten Ausführungsbeispiels durch das Hetero-Trimer ersetzt wird, wird der zweidimensionale Kristall zur Abscheidung auf dem Siliziumsubstrat gebracht, wird weiterhin Protein ausgebrannt und zu einem Metall-Atomaggregat reduziert. Aluminiumatom-Aggregat und Phosphoratom-Aggregat werden mit einem Abstand von 12 nm zwischen ihren Mittelpunkten auf dem Siliziumsubstrat angeordnet. Dieses wird unter den selben Bedingungen wie beim zweiten Ausführungsbeispiel einer Wärmebehandlung unterzogen, so dass das Aluminiumatom-Aggregat und das Phosphoratom-Aggregat in das Siliziumsubstrat direkt unterhalb eindiffundiert werden, um p-, n- und p-Typ-Halbleiter zu bilden. Dann wird ein Elektrodenabschnitt 3 und ein Kohlenstoffdraht ausgebildet, in ähnlicher Weise wie im dritten Ausführungsbeispiel (8). Der Transistor hat Ausmaße von 10 nm × 30 nm.
  • Ausführungsbeispiel 5
  • Das fünfte Ausführungsbeispiel ist ein Beispiel des Verfahrens zur Herstellung eines Transistorenfeldes gemäß der vorliegenden Erfindung. Ein Hetero-Trimer wird in einer Säule mit dem selben Verfahren wie im vierten Ausführungsbeispiel hergestellt. Eine große Menge Aporferritin wird durch die selbe Säule geleitet, um von den Polystyren-Kügelchen adsorbiert zu werden. Anschließend werden das Hetero-Trimer und das Apoferritin mit Hilfe einer Disulfid-Bindung zwischen Schwefelatomen eines Cystein-Restes eines Proteins gebunden, wodurch der Hetero-Trimer mit einer Schicht umgeben wird, die eine Vielzahl Apoferritin enthält, wie in 9 dargestellt ist.
  • Unter den selben Bedingungen wie im ersten Ausführungsbeispiel, mit der Ausnahme, dass das Ferritin des ersten Ausführungsbeispiels durch das vom Apoferritin umgebene Hetero-Trimer ersetzt wird, wird der zweidimensionale Kristall zur Abscheidung auf dem Siliziumsubstrat gebracht, wird weiterhin Protein ausgebrannt und zu Metallatomaggregat reduziert. Aluminiumatom-Aggregat und Phosphoratom-Aggregat werden in einer Anordnung mit einem Abstand von 12 nm zwischen ihren Mittelpunkten auf dem Siliziumsubstrat nachgewiesen. Dieses wird unter den selben Bedingungen wie im ersten Ausführungsbeispiel einer weiteren Wärmebehandlung unterzogen, so dass das Aluminiumatom-Aggregat und das Phosphoratom-Aggregat auf dem Siliziumsubstrat angeordnet werden, welche weiterhin einer Wärmebehandlung bei einer höheren Temperatur unterzogen und in das Siliziumsubstrat unmittelbar unterhalb eindiffundiert werden, um n- und p-Typ-Halbleiter zu bilden. Diese Halbleiter arbeiten als Transistorfeld, wobei jedes Ausmaße von 10 nm × 30 nm hat.
  • Ausführungsbeispiel 6
  • Das sechste Ausführungsbeispiel ist ein Beispiel des Verfahrens zur Herstellung eines lichtemittierenden Halbleiterbauelements gemäß der vorliegenden Erfindung, welches nachfolgend unter Bezug auf 11 beschrieben wird. Ein einkristallines Saphir-Substrat 101, welches mit einem organischen Lösungsmittel und einer Wärmebehandlung gereinigt wurde, wird auf eine Aufnahme gelegt, welche in eine Reaktorkammer einer MOCVD-Anlage eingeführt wird.
  • (Bildung einer Pufferschicht auf einem Saphir-Substrat)
  • Während Wasserstoffgas durch die Reaktorkammer unter Normaldruck zirkuliert, wird das Saphirsubstrat in einer Gasphase bei 1100°C geätzt. Anschließend werden nach einer Verringerung der Temperatur auf 400°C Wasserstoffgas, Ammoniakgas und Trimethylaluminium-Gas in vorbestimmten Anteilen eingeleitet, um dadurch eine Pufferschicht 102 zu bilden, die AlN umfasst.
  • (Bildung einer mit Silizium dotierten n-Typ GaN-Schicht auf einer Siliziumschicht)
  • Während das Saphir-Substrat 101 auf 1150°C gehalten wird, werden Wasserstoffgas, Ammoniakgas, Trimethylaluminium-Gas und Silangas in spezifizierten Anteilen eingeleitet, um dadurch eine silizium-dotierte n-Typ GaN-Schicht 103 zu bilden.
  • (Bildung einer n-Typ AlGaN Cladding-Schicht)
  • Während das Saphir-Substrat 1 bei einer Temperatur von 1150°C gehalten wird, werden Wasserstoffgas, Ammoniakgas, Trimethylgalliumgas, Trimethylaluminiumgas und Silangas in spezifizierten Anteilen eingeleitet, um dadurch eine silizium-dotierte n-Typ AlGaN Cladding-Schicht 104 zu bilden.
  • (Bildung einer lichtemittierenden InGaN-Schicht auf n-Typ AlGaN)
  • Während das Saphir-Substrat 1 auf 800°C gehalten wird, werden Wasserstoffgas, Ammoniakgas, Trimethylgalliumgas und Trimethylindiumgas sowie Silangas in spezifizierten Anteilen eingeleitet, um dadurch eine InGaN-Schicht 105 zu bilden.
  • (Bildung einer zweidimensionalen Kristallmembran auf der InGaN-Schicht)
  • Ein Substrat mit der InGaN-Schicht als oberster Schicht wird in einem Behälter gefloatet, in dem ein zweidimensionaler Kristall gebildet wird, ähnlich wie beim Siliziumsubstrat des ersten Ausführungsbeispiels, und das Substrat mit der darauf abgeschiedenen zweidimensionalen Kristallmembran wird aus dem Behälter genommen. Anschließend wird das Substrat einer Wärmebehandlung in einem inerten Gas bei 500°C unterzogen, so dass Eisenoxid-Dots 106 regelmäßig auf der InGaN-Schicht 105 mit spezifizierten Intervallen angeordnet werden.
  • (Bildung von Quantenpunkten aus der InGaN-Schicht)
  • Das Substrat mit den darauf regelmäßig angeordneten Eisenoxid-Dots 106 wird einer Plasmaätzung durch Elektron-Zyklotron-Resonanz-Absorbtion (engl. electron cyclotron resonance absorption, ECR) unterzogen, wobei SF6 als Plasmagas eingeleitet wird, ein Druck von etwa 10–2 Pa herrscht, und Mikrowellen strahlung angewandt wird, so dass ein Plasma durch Elektron-Zyklotron-Resonanz-Absorbtion erzeugt wird. Zu diesem Zeitpunkt wird das Substrat bei einer geringen Temperatur gehalten, um ein chemisches Ätzen zu vermeiden. Während die Temperatur vorzugsweise –50°C oder geringer beträgt, ist es notwendig, die optimale Temperatur zu bestimmen, wobei verschiedene Einflüsse in Betracht zu ziehen sind, und die Substrattemperatur genau zu überwachen, um den Einfluss des Plasmazustandes aufgrund der Kühleffizienz des Substrates und des Vakuumgefäßes aufrecht zu erhalten. Durch die Plasmaätzung werden die Eisenoxid-Dots maskiert, wodurch kreisförmige Säulenstrukturen mit mehreren Nanometern Durchmesser in einer regelmäßigen Anordnung gebildet werden. Quantenpunkte werden durch Auffüllung des Abstandes zwischen den kreisförmigen Säulenstrukturen mit Isolatormaterial wie einem Oxid gebildet.
  • (Bildung einer p-Typ-AlGaN-Schicht auf den Quantenpunkten)
  • Während ein Saphirsubstrat 101 auf 1050°C gehalten wird, werden Wasserstoffgas, Ammoniakgas, Trimethylgalliumgas, Trimethylaluminiumgas und Cyclopentadienyl-Magnesium in spezifizierten Anteilen eingeleitet, um dadurch eine Magnesium-dotierte p-Typ-AlGaN-Cladding-Schicht 107 zu bilden.
  • (Bildung einer p-Typ-GaN-Schicht auf der p-Typ-AlGaN-Schicht)
  • Während das Saphirsubstrat 101 auf 1050°C gehalten wird, werden Wasserstoffgas, Ammoniakgas, Trimethylgalliumgas, Trimethylaluminiumgas und Cyclopentadienyl-Magnesium in vorbestimmten Anteilen eingeleitet, um dadurch eine Magnesium-dotierte p-Typ GaN-Kontaktschicht 108 zu bilden.
  • (Bildung einer Elektrode)
  • In einem unter hochgradigem Vakuum gehaltenen Gefäß wird eine Ni-Schicht aus der Gasphase auf der obersten Oberfläche der oben beschriebenen Probe abgeschieden, und wird die Ni-Schicht durch Photolithographie in einer spezifizierten Konfiguration ausgebildet, um dadurch eine Elektrode 109 aus p-Typ-GaN zu bilden. Andererseits wird die Probe auf der p-Typ-GaN-Seite geätzt, um die n-Typ-GaN-Schicht freizulegen, und wird eine Al-Schicht aus der Gasphase auf einem Teil des freigelegten n-Typ GaN abgeschieden, um dadurch eine Elektrode 110 aus n-Typ GaN zu bilden.
  • (Abtrennung des Bauelements)
  • Der wie oben beschrieben hergestellte Wafer wird auf eine spezifizierte Größe zurecht geschnitten, und die Elektroden werden auf Kontakte 111 und 112 eines Kontaktrahmens gebondet, um dadurch lichtemittierende Bauelemente zu bilden (12).
  • Gemäß dem Stand der Technik wurden bisher Quantenpunkte in der lichtemittierenden Schicht durch Ausnutzung der Fähigkeit von InGaN in der lichtemittierenden Schicht ausgebildet, spontan Quantenpunkte zu bilden, konnten jedoch keine einheitlichen Quantenpunkte gebildet werden. Gemäß der vorliegenden Erfindung können Quantenpunkte mit einheitlichen Ausmaßen in der Größenordnung von Nanometern gebildet werden, weil eine Plasmaätzung unter Verwendung zweidimensional angeordneter Dots aus Eisenoxid in einer Ferritin-Maske verwendet wird, wodurch es ermöglicht wird, die interne Quanteneffizienz und die Effizienz der blauen Lichtemission zu verbessern.
  • Das gemäß dem Verfahren der vorliegenden Erfindung hergestellte Quantenbauelement findet, weil mikroskopische Metallatom-Aggregate in extrem kleinen Intervallen angeordnet werden und mikroskopische Kontaktdrähte mit Hilfe des Kontaktierungsverfahrens der vorliegenden Erfindung hergestellt werden können, Anwendung bei einem Einzel-Elektronen-Transistor, einem Einzel-Elektronen-Speicherbauelement, einer Diode, einem Transistor sowie einem lichtemittierenden Halbleiterbauelement, welche stabil bei normaler Temperatur arbeiten.

Claims (9)

  1. Verfahren zur Herstellung eines Quanten-Bauelements, mit den Schritten: (a) Adsorbieren eines Metallprotein-Komplexes (4) auf eine LB-Membran (5), die auf der Oberfläche einer wässrigen Lösung gebildet ist; (b) Anordnen der LB-Membran (5) mit dem darauf adsorbierten Metallprotein-Komplex (4) auf einem Substrat (6) und Ausbrennen des Proteins in inerter Atmosphäre, welche nicht mit dem Substrat reagiert, wobei das Substrat (6) beständig gegenüber Temperaturen jenseits der Ausbrenn-Temperatur des Proteins ist und eine Isolationsschicht (7) oder eine Halbleiterschicht auf ihrer Oberfläche aufweist; und (c) Reduzieren des Metallprotein-Komplexes, um dadurch Metallatom-Aggregate zu erhalten.
  2. Verfahren zur Herstellung eines Quanten-Bauelements nach Anspruch 1, bei dem das Verfahren zur Herstellung eines Einzel-Elektron-Transistors verwendet wird, der Quantenpunkte enthält, welche aus mikroskopischen Metallpartikeln gebildet sind, deren dem Ferminiveau am nächsten liegendes Übergangsniveau höher als das thermische Anregungsniveau eines Elektrons bei Raumtemperatur, wobei das Verfahren weiterhin den Schritt des Bestrahlens der Metallatom-Aggregate mit einem Elektronenstrahl eines Rasterelektronenmikroskops beinhaltet, dessen Strahlausdehnung so eingestellt ist, dass sie nicht größer als der Abstand zwischen den Aggregaten ist, wobei die Bestrahlung in einem Vakuum in Gegenwart einer Spur einer Kohlenstoffverbindung erfolgt, während der Elektronenstrahl rastert, um Kohlenstoff zwischen den Metallatom-Aggregaten aus der Gasphase abscheiden zu lassen und dadurch Anschlussdrähte auszubilden.
  3. Verfahren nach Anspruch 1 oder 2, das den zusätzlichen Schritt des Adsorbierens von Ferritin als Metallprotein-Komplex (4) auf eine LB-Membran beinhaltet, welche auf der Oberfläche einer wässrigen Lösung ausgebildet ist.
  4. Verfahren nach Anspruch 1, bei dem ein Metall, das Bestandteil der Metallatom-Aggregate ist, geeignet ist, in einer wässrigen Lösung zu ionisieren.
  5. Verfahren nach Anspruch 1, bei dem das Metall, welches Bestandteil der Metallatom-Aggregate ist, wenigstens eines aus der Gruppe ist, die aus Fe, Zn, As, Al, Mn, P, Au, Ag und W besteht.
  6. Verfahren nach Anspruch 1, bei dem der Durchmesser der Metallatom-Aggregate 7 nm oder weniger beträgt.
  7. Verfahren nach Anspruch 1, bei dem der Durchmesser der Metallatom-Aggregate 5 nm oder weniger beträgt.
  8. Verfahren nach Anspruch 1, bei dem das Substrat (6) ein Silizium-Substrat ist.
  9. Verfahren nach Anspruch 1, das zusätzlich den Schritt des Ausbildens eines Einzel-Elektronen-Transistors umfasst, der Quantenpunkte enthält, welche aus mikroskopischen Metallpartikeln gebildet sind, deren dem Ferminiveau am nächsten liegendes Übergangsniveau höher liegt als das thermische Anregungsniveau eines Elektrons bei Raumtemperatur, wobei der Einzel-Elektron-Transistor gebildet wird durch: Ausbilden eines Quantum Wells (a), umfassend einen ersten Quantenpunkt, eines Elektrodenabschnitts mit mindestens drei Quantenpunkten, die um den Quantum Well herum angeordnet sind, und eines Leitungsabschnitts, der andere Quantenpunkte als die des Quantum Wells mit dem Elektrodenabschnitt verbindet; und durch Ausbilden des Elektrodenabschnitts mit einer Source (S) und einer Drain (D), welche einen zweiten bzw. einen dritten Quantenpunkt enthalten, die einander gegenüberliegen, und einem Steuergate (G), welches einen verbleibenden vierten Quantenpunkt enthält.
DE69825939T 1997-05-30 1998-05-29 Anordnung mit Quanten-Schachteln Expired - Lifetime DE69825939T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15743697 1997-05-30
JP15743697 1997-05-30

Publications (2)

Publication Number Publication Date
DE69825939D1 DE69825939D1 (de) 2004-10-07
DE69825939T2 true DE69825939T2 (de) 2005-09-15

Family

ID=15649615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69825939T Expired - Lifetime DE69825939T2 (de) 1997-05-30 1998-05-29 Anordnung mit Quanten-Schachteln

Country Status (3)

Country Link
US (5) US6121075A (de)
EP (2) EP0881691B1 (de)
DE (1) DE69825939T2 (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926260A3 (de) 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Verwendung der Antikörper - Antigen Wechselwirkung zur Herstellung eines Metallfilmmusters
KR100268936B1 (ko) * 1997-12-16 2000-10-16 김영환 반도체 소자의 양자점 형성 방법
DE69940430D1 (de) 1998-06-24 2009-04-02 Illumina Inc Dekodierung von matrixartig-angeordneten Sensoren durch Mikropartikel
US6507042B1 (en) * 1998-12-25 2003-01-14 Fujitsu Limited Semiconductor device and method of manufacturing the same
US6544732B1 (en) * 1999-05-20 2003-04-08 Illumina, Inc. Encoding and decoding of array sensors utilizing nanocrystals
US6724512B2 (en) 1999-11-03 2004-04-20 Optodot Corporation Optical switch device
US6583916B2 (en) 1999-11-03 2003-06-24 Optodot Corporation Optical shutter assembly
US7019333B1 (en) 1999-11-16 2006-03-28 Kabushiki Kaisha Toshiba Photon source
GB2377551B (en) * 1999-11-23 2003-11-12 Toshiba Res Europ Ltd A photon source
AU4116401A (en) * 2000-03-16 2001-09-24 Matsushita Electric Industrial Co., Ltd. Nucleotide detector, process for producing the same and process for forming fineparticle membrane
EP1281666A1 (de) 2000-03-16 2003-02-05 Matsushita Electric Industrial Co., Ltd. Verfahren zum präzisen bearbeiten einer mikrostruktur
US6694158B2 (en) 2001-04-11 2004-02-17 Motorola, Inc. System using a portable detection device for detection of an analyte through body tissue
US6379622B1 (en) * 2001-04-11 2002-04-30 Motorola, Inc. Sensor incorporating a quantum dot as a reference
US7521019B2 (en) * 2001-04-11 2009-04-21 Lifescan, Inc. Sensor device and methods for manufacture
EP1262489A1 (de) * 2001-05-14 2002-12-04 Matsushita Electric Industrial Co., Ltd. Komplex aus rekombinantem Ferritin und einem Edelmetall sowie dieses Ferritin kodierende DNA
US6653653B2 (en) 2001-07-13 2003-11-25 Quantum Logic Devices, Inc. Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes
US6483125B1 (en) 2001-07-13 2002-11-19 North Carolina State University Single electron transistors in which the thickness of an insulating layer defines spacing between electrodes
AU2002367818A1 (en) 2001-11-08 2003-10-08 United States Of America, As Represented By The Administrator Of The National Aeronautics And Space Administration (Nasa) Ordered biological nanostructures formed from chaperonin polypeptides
US20040142578A1 (en) * 2002-03-28 2004-07-22 Ulrich Wiesner Thin film nanostructures
AU2003241813A1 (en) 2002-05-28 2003-12-12 Matsushita Electric Industrial Co., Ltd. Process for producing nanoparticle and nanoparticle produced by the process
CN1324772C (zh) * 2002-06-19 2007-07-04 日本电信电话株式会社 半导体发光器件
US6673717B1 (en) 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
AU2003264452A1 (en) * 2002-09-20 2004-05-04 Matsushita Electric Industrial Co., Ltd. Method for preparing nano-particle and nano-particle prepared by said preparation method
GB2393729A (en) * 2002-10-04 2004-04-07 Nanomagnetics Ltd Semiconductor nanoparticles
CA2513985C (en) 2003-01-21 2012-05-29 Illumina Inc. Chemical reaction monitor
US7041530B2 (en) * 2003-06-12 2006-05-09 Matsushita Electric Industrial Co., Ltd. Method of production of nano particle dispersed composite material
WO2004110930A1 (ja) * 2003-06-12 2004-12-23 Matsushita Electric Industrial Co., Ltd. ナノ粒子含有複合多孔体およびその製造方法
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
WO2006076036A2 (en) * 2004-05-25 2006-07-20 The Trustees Of The University Of Pennsylvania Nanostructure assemblies, methods and devices thereof
JP3822229B2 (ja) 2004-05-27 2006-09-13 松下電器産業株式会社 基板上への微粒子配列体の形成方法
KR100597280B1 (ko) * 2004-07-01 2006-07-06 한국기계연구원 랭뮤어 블로제트을 이용한 나노 물질의 부착방법
KR100611491B1 (ko) * 2004-08-26 2006-08-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7306963B2 (en) 2004-11-30 2007-12-11 Spire Corporation Precision synthesis of quantum dot nanostructures for fluorescent and optoelectronic devices
US7514725B2 (en) * 2004-11-30 2009-04-07 Spire Corporation Nanophotovoltaic devices
JP4585523B2 (ja) * 2004-12-28 2010-11-24 独立行政法人科学技術振興機構 自己組織化材料または微粒子を基板上に固定化する方法、および当該方法を用いて作製した基板
US8039368B2 (en) * 2005-03-21 2011-10-18 The Trustees Of The University Of Pennsylvania Nanogaps: methods and devices containing same
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
AU2006272626B2 (en) * 2005-07-26 2010-12-09 Oregon Health & Science University Nanoparticle probes for capture, sorting and placement of targets
US20070118861A1 (en) * 2005-11-21 2007-05-24 General Instrument Corporation System and method for delivering graphics received through a cable television system to a digital television
US20070116833A1 (en) * 2005-11-23 2007-05-24 The Coca-Cola Company High-Potency Sweetener Composition with Calcium and Compositions Sweetened Therewith
WO2007143197A2 (en) 2006-06-02 2007-12-13 Qd Vision, Inc. Light-emitting devices and displays with improved performance
WO2008085210A2 (en) * 2006-09-12 2008-07-17 Qd Vision, Inc. Electroluminescent display useful for displaying a predetermined pattern
WO2008063653A1 (en) 2006-11-21 2008-05-29 Qd Vision, Inc. Semiconductor nanocrystals and compositions and devices including same
WO2008063652A1 (en) 2006-11-21 2008-05-29 Qd Vision, Inc. Blue emitting semiconductor nanocrystals and compositions and devices including same
WO2008063658A2 (en) 2006-11-21 2008-05-29 Qd Vision, Inc. Semiconductor nanocrystals and compositions and devices including same
KR100928561B1 (ko) * 2007-12-22 2009-11-25 서강대학교산학협력단 생체물질 기반 전자 디바이스
JP5382489B2 (ja) * 2008-03-29 2014-01-08 国立大学法人 奈良先端科学技術大学院大学 円偏光発光性ナノ微粒子
US9525148B2 (en) 2008-04-03 2016-12-20 Qd Vision, Inc. Device including quantum dots
WO2009123763A2 (en) 2008-04-03 2009-10-08 Qd Vision, Inc. Light-emitting device including quantum dots
US8357960B1 (en) * 2008-09-18 2013-01-22 Banpil Photonics, Inc. Multispectral imaging device and manufacturing thereof
US8415759B2 (en) 2010-11-23 2013-04-09 Raytheon Company Down-converting and detecting photons
TWI408746B (zh) * 2011-01-19 2013-09-11 Lextar Electronics Corp 圖形化基板之製造方法
WO2013019299A2 (en) * 2011-05-11 2013-02-07 Qd Vision, Inc. Method for processing devices including quantum dots and devices
US9091748B2 (en) 2012-04-18 2015-07-28 Raytheon Company Methods and apparatus for 3D UV imaging
CN106340573A (zh) * 2016-08-15 2017-01-18 Tcl集团股份有限公司 一种lb量子点薄膜、发光二极管及其制备方法
CN106784186B (zh) * 2016-12-23 2020-07-21 Tcl科技集团股份有限公司 一种lb量子点薄膜、发光二极管及制备方法
EP3736747A1 (de) * 2019-05-09 2020-11-11 Cadet, Xavier Quantenspeicher und zugehörige anwendungen
WO2021071824A1 (en) 2019-10-07 2021-04-15 The University Of Chicago Large lateral scale two-dimensional materials and other thin films, and associated systems and methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3603449A1 (de) * 1986-02-05 1987-08-06 Basf Ag Dehnungsmessstreifen mit einer duennen diskontinuierlichen metallschicht
US4728591A (en) * 1986-03-07 1988-03-01 Trustees Of Boston University Self-assembled nanometer lithographic masks and templates and method for parallel fabrication of nanometer scale multi-device structures
US4802951A (en) * 1986-03-07 1989-02-07 Trustees Of Boston University Method for parallel fabrication of nanometer scale multi-device structures
US5170226A (en) * 1991-05-17 1992-12-08 International Business Machines Corporation Fabrication of quantum devices in compound semiconductor layers and resulting structures
JP3181070B2 (ja) * 1991-05-23 2001-07-03 キヤノン株式会社 量子箱半導体素子
US5412499A (en) * 1993-03-29 1995-05-02 At&T Corp. Spatial light modulator using quantum well material
JP3435791B2 (ja) * 1994-03-22 2003-08-11 ソニー株式会社 量子素子
DE69433728T2 (de) * 1993-11-02 2004-09-30 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterbauelement mit einem Aggregat von Mikro-Nadeln aus Halbleitermaterial
ATE194727T1 (de) * 1993-12-17 2000-07-15 Canon Kk Herstellungsverfahren einer elektronen emittierenden vorrichtung, einer elektronenquelle und eine bilderzeugungsvorrichtung
JPH07202164A (ja) * 1993-12-28 1995-08-04 Furukawa Electric Co Ltd:The 半導体微細構造の製作方法
JPH07211913A (ja) * 1994-01-27 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
US5710436A (en) 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
JP3174999B2 (ja) * 1995-08-03 2001-06-11 キヤノン株式会社 電子放出素子、電子源、それを用いた画像形成装置、及びそれらの製造方法
JPH09135017A (ja) * 1995-09-08 1997-05-20 Sony Corp 量子デバイスの製造方法
EP0788149A1 (de) 1996-02-05 1997-08-06 Hitachi Europe Limited Verfahren zum Ablegen von nanometrischen Partikeln
DE19621994C1 (de) 1996-05-31 1997-06-12 Siemens Ag Einzelelektron-Speicherzellenanordnung
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
EP1281666A1 (de) * 2000-03-16 2003-02-05 Matsushita Electric Industrial Co., Ltd. Verfahren zum präzisen bearbeiten einer mikrostruktur

Also Published As

Publication number Publication date
US6319738B1 (en) 2001-11-20
US20020013037A1 (en) 2002-01-31
US6121075A (en) 2000-09-19
EP1154493A3 (de) 2003-10-15
EP0881691B1 (de) 2004-09-01
US6287928B1 (en) 2001-09-11
US7015139B2 (en) 2006-03-21
US6635494B2 (en) 2003-10-21
EP1154493A2 (de) 2001-11-14
DE69825939D1 (de) 2004-10-07
EP0881691A2 (de) 1998-12-02
US20030209703A1 (en) 2003-11-13
EP0881691A3 (de) 1999-09-01

Similar Documents

Publication Publication Date Title
DE69825939T2 (de) Anordnung mit Quanten-Schachteln
DE69404601T2 (de) Resonantes Tunneln in Silizium
DE3888463T2 (de) Anordnung mit Supergitter-Struktur und Verfahren und Vorrichtung zu ihrer Herstellung.
DE69903783T2 (de) Nitrid-Halbleitervorrichtung und ihr Herstellungsverfahren
DE10134866B4 (de) Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
DE69319784T2 (de) Verfahren zur Herstellung einer feinen Struktur
DE69720249T2 (de) Atomare drähte von grosser länge und stabilität und verfahren zum herstellen dieser drähte
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
DE102006060366B4 (de) Verfahren zur Herstellung von von einer Matrix abgedeckten Quantenpunkten
DE69320712T2 (de) Verfahren zur Herstellung von Nano-Anordnungen und nach diesem Verfahren hergestellte Nano-Anordnungen
WO2002011216A1 (de) Feldeffekttransistor, schaltungsanordnung und verfahren zum herstellen eines feldeffekttransistors
DE19522351A1 (de) Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen
US5532184A (en) Method of fabricating a semiconductor device using quantum dots or wires
DE112012004882T5 (de) Verbesserung von Metallkontakten zu Gruppe-IV-Halbleitern durch Einfügung grenzflächiger atomischer Monoschichten
DE69323031T2 (de) Ohmsche Elektrode, Verfahren für ihre Herstellung und lichtemittierende Vorrichtung
US20110143137A1 (en) Composite Nanorods
DE69327012T2 (de) Bauelement mit einer räumlichen Transfer verwendenden Halbleiteranordnung
WO2020221525A1 (de) Verfahren zur herstellung eines 2d-materials, 2d-material und dessen anwendungen
DE68924471T2 (de) Magnetowiderstand.
DE69009820T2 (de) Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
DE112021006520T5 (de) Graphen-hall-sensor, herstellung und verwendung davon
DE10026911B4 (de) Verfahren zur Herstellung eines Halbleiter-Superatoms und eines Aggregats davon
JPH09237926A (ja) 微細パタ−ンの作製方法
DE69836829T2 (de) Verfahren zur herstellung einer feinen höckerstruktur
DE3728136C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP