DE69628176T2

DE69628176T2 - Resonanz-treiberschaltung mit reduziertem leistungsverbrauch

Info

Publication number: DE69628176T2
Application number: DE69628176T
Authority: DE
Inventors: Geoffrey Philip Harvey
Original assignee: ADIABATIC LOGIC Ltd; ADIABATIC LOGIC Ltd DRY DRAYTON
Current assignee: ADIABATIC LOGIC Ltd; ADIABATIC LOGIC Ltd DRY DRAYTON
Priority date: 1995-09-06
Filing date: 1996-09-06
Publication date: 2004-05-19
Anticipated expiration: 2016-09-07
Also published as: WO1997009783A1; DE848868T1; AU6884896A; DE69628176D1; US6201420B1; EP0848868B1; GB9518143D0; EP0848868A1; US6140848A

Description

Die vorliegende Erfindung bezieht sich auf elektronische Schaltkreise, insbesondere auf die Reduzierung des Stromverbrauchs in elektronischen Schaltkreisen und die Konditionierung von Signalen in elektronischen Schaltkreisen.
Es gibt verschiedene Arten des Stromverbrauchs durch elektronische Schaltkreise. So wird zum Beispiel Strom verbraucht, wenn Eingangssignale an Schaltungselemente ihren Zustand ändern. Zu einem Stromverbrauch kommt es als Resultat des Ladens und Entladens von parasitären Kapazitäten in Verbindung mit den Eingängen zu den Schaltungselementen und mit elektrischen Leitern, die die Eingangssignale an Schaltungselemente übertragen. Es tritt keine Verlustleistung in der mit einem Signal verbundenen parasitären Kapazität auf, wohl aber im Ausgangswiderstand des Treiberkreises, der die Quelle des Signals ist.
In einem modernen integrierten Schaltkreis (IC) wird ein großer Teil des Stroms in den Signaltreibern verbraucht, die die Ausgangsstifte des IC und somit auch die Eingänge zu allen anderen Kreisen oder ICs, die an die Ausgangsstifte angeschlossen sind, treiben. Das geschieht typischerweise über elektrisch leitende Bahnen auf einer Leiterplatte (PWB). Die parasitäre Kapazität, die mit jedem Ausgangssignaltreiber verbunden ist, also durch ihn getrieben wird, ist typischerweise viel größer als diejenige, die mit den internen Signalen innerhalb des IC in Verbindung steht. Folglich ist die Verlustleistung hoch.
Ein weiteres Problem im Zusammenhang mit den Ausgangstreibern eines IC ergibt sich aus der Tatsache, dass sowohl innerhalb der IC-Baugruppe als auch auf der PWB die Verdrahtung relativ lang ist und daher eine hohe Induktivität aufweist. Diese Induktivität verursacht im Allgemeinen unerwünschte Signaleigenschaften wie zum Beispiel Nachschwingen und Überschwingen.
1a zeigt einen herkömmlichen invertierenden CMOS-Ausgangstreiber 10 als Bestandteil eines IC. Der Ausgangstreiber 10 generiert ein invertiertes Treiberausgangsspannungssignal V_DO als Reaktion auf ein Treibereingangsspannungssignal V_I. Der Treiber 10 ist über den elektrischen Leiter 12 einer PWB an den Lastkreis 14 angeschlossen. Genau gesagt wandelt der elektrische Leiter 12 die Treiberausgangsspannung V_DO in ein Leiterausgangsspannungssignal V_BO um, das eine Gruppe von digitalen CMOS-ICs 16 im Lastkreis 14 treibt.
Der Treiberkreis 10 weist den N-Kanal-Isolierschicht-Feldeffekttransistor (FET) QA und den P-Kanal-Isolierschicht-FET QB auf, deren Gate-Elektroden die Treibereingangsspannung V_I aufnehmen. Die Source-Elektroden der FETs QA und QB sind an eine Quelle einer Niederspeisespannung V_SS, typischerweise Bezugsmasse (0 Volt), bzw. an eine Quelle einer Hochspeisespannung V_DD angeschlossen. Die Drain-Elektroden von QA und QB sind miteinander verbunden, um die Treiberausgangsspannung V_DO zu liefern.
Der N-Kanal-FET QA wird eingeschaltet, indem der Pegel der Eingangsspannung V_I auf einen ausreichend hohen Wert erhöht wird. Der FET QB dagegen wird eingeschaltet, indem der Pegel der Spannung V_I auf einen ausreichend geringen Wert reduziert wird. Folglich ist nur einer der FETs QA und QB während des stationären Betriebs leitfähig. Bei einer hohen Eingangsspannung V_I wird der FET QA eingeschaltet und reduziert die Ausgangsspannung V_DO auf einen geringen Wert nahe V_SS. Umgekehrt befindet sich die Ausgangsspannung V_DO auf einem hohen Pegel nahe V_DD, wenn die Eingangsspannung V_I gering ist und das Einschalten des FET QB bewirkt.
Der Betriebswiderstand der FETs QA und QB ist normalerweise ziemlich gering. Folglich vollzieht die Ausgangsspannung V_DO einen schnellen Übergang von V_SS zu V_DD, wenn die Eingangsspannung V_I einen H-L-Übergang vollzieht. Desgleichen vollzieht die Ausgangsspannung V_DO einen schnellen Übergang von V_DD zu V_SS, wenn die Eingangsspannung einen L-H-Übergang vollzieht.
Während eines Übergangs sind die FETs QA und QB typischerweise für eine kurze Zeit gleichzeitig leitfähig.
Der elektrische PWB-Leiter 12, der im Allgemeinen als Zwischenverbindung bezeichnet wird, besteht aus einer Kupferleiterbahn von bestimmter Länge und einer Masseebene am V_SS-Potenzial. In 1a stellt der stufenförmige Verlauf der durch den Leiter 12 hindurchgehenden Linie qualitativ die Richtungsänderungen des Leiters 12 auf der PWB dar. Der mit Schrägstrichen markierte Block veranschaulicht die Masseebene. Die CMOS-ICs 16 im Lastkreis 14 sind ebenfalls auf verschiedene Art und Weise an die Speisespannung V_SS angeschlossen.
1a zeigt die verschiedenen parasitären Schaltungselemente, die typischerweise in jeder dieser Schaltungsanordnungen vorhanden sind, nicht in aller Deutlichkeit. So ist der PWB-Leiter 12 zum Beispiel typischerweise induktiv und auch durch parasitäre Kapazität an die nahe gelegene Masseebene gekoppelt. Wenn der Treiber 10 Bestandteil eines IC innerhalb einer IC-Baugruppe ist, bringen die Leiter innerhalb der Baugruppe weitere parasitäre Induktivität und Kapazität mit sich. Desgleichen bringen die ICs 16 weitere parasitäre Induktivität und Kapazität mit sich, wenn sie sich innerhalb von IC-Baugruppen befinden.
1b zeigt ein vereinfachtes elektrisches Modell der Schaltungen in 1a. Der invertierende Treiber 10 ist hier ein Schalter SW, der in Reihe mit einem Ausgangswiderstand R_ON geschaltet ist. Der Schalter SW wird durch die Eingangsspannung V_I gesteuert. Der Widerstand R_ON repräsentiert den Source-Drain-Widerstand der jeweils eingeschalteten FETs QA oder QB. Der PWB-Leiter 12 wird durch die parasitäre Induktivität LB mit der verteilten parasitären Kapazität CB dargestellt. Die Induktivität LB und die Kapazität CB repräsentieren hier auch die parasitäre Induktivität und Kapazität von Leitern innerhalb von IC-Baugruppen, wenn der Treiber 10 Bestandteil eines IC innerhalb einer IC-Baugruppe ist und/oder wenn sich die ICs 16 innerhalb von IC-Baugruppen befinden. Der Lastkreis 14 wird durch die parasitäre Kapazität CL dargestellt, die die kombinierten Kapazitäten der Eingangssignale an die ICs 16 im Lastkreis 14 repräsentiert.
Betrachten wir einen typischen Fall, in dem die Leiterkapazität CB viel geringer als die Lastkapazität CL ist. Wenn die Eingangsspannung V_I eine Zustandsänderung des Schalters SW in 1b bewirkt, ändern sich die Ausgangsspannungen V_DO und V_BO in der Weise, wie es im Allgemeinen durch die Wellenformen in 2a bis 2c dargestellt wird. Da die Kapazität CB viel geringer als die Kapazität CL ist, kommt die Kombination R_ON-CL-CB-LB einem in Reihe geschalteten LC-Resonanzkreis nahe, der entsprechend dem Wert des Betriebswiderstands R_ON im Vergleich zur Reaktanz der Induktivität LB (a) wenig gedämpft, (b) kritisch gedämpft oder (c) überkritisch gedämpft sein kann.
Die in 2a dargestellten Wellenformen entsprechen dem wenig gedämpften Fall, in dem der Widerstand R_ON sehr gering ist. 2a zeigt, wie die Ausgangsspannungen V_DO und V_BO im Allgemeinen variieren, wenn die Eingangsspannung V_I einen N-L-Übergang vollzieht. Die Treiberausgangsspannung V_DO steigt schnell von V_SS auf V_DD an. Der Effekt der Leiterinduktivität LB besteht in der Begrenzung des vom Treiber 10 ausgehenden Anfangsstromflusses. Folglich ändert sich die Leiterausgangsspannung V_BO zunächst nur langsam. Wenn jedoch der Stromfluss durch die Induktivität LB erst einmal eingesetzt hat, dauert er selbst dann an, wenn die Leiterausgangsspannung V_BO den Pegel V_DD erreicht hat. Das führt zum Überschwingen in der Leiterausgangsspannung V_BO, wodurch es zum Nachschwingeffekt kommt.
Die in 2b dargestellten Wellenformen entsprechen im Allgemeinen dem kritisch gedämpften Fall, in dem der Widerstand R_ON mäßig gering, aber nicht sehr gering ist. Das Verhalten ist ähnlich wie im wenig gedämpften Fall, außer dass es in gerade ausreichendem Maße zur Dissipation von Energie im Widerstand R_ON kommt, so dass der Überschwingeffekt in der Leiterausgangsspannung V_BO gering ist, im Wesentlichen kein Nachschwingen auftritt und die Übergangsgeschwindigkeit der beiden Ausgangsspannungen V_DO und V_BO mäßig hoch ist.
Die in 2c dargestellten Wellenformen entsprechen dem überkritisch gedämpften Fall, in dem der Widerstand R_ON relativ hoch ist. Hier ist die Übergangsgeschwindigkeit der beiden Ausgangsspannungen V_DO und V_BO gering. Insbesondere ist zu beachten, dass die Leiterausgangsspannung V_BO verhältnismäßig viel Zeit benötigt, um den gewünschten V_DD-Pegel zu erreichen.
Sowohl das Überschwingen als auch die geringe Übergangsgeschwindigkeit sind im Allgemeinen unerwünschte Signaleigenschaften. Folglich repräsentieren die in 2b gezeigten Wellenformen oft den günstigsten Fall hinsichtlich des Verhaltens des herkömmlichen Treibers 10. Bei jedem der in 2a bis 2c dargestellten Fälle des Verhaltens der Schaltungen hängen die Überschwingfrequenz, die Übergangsgeschwindigkeit und der Grad des Überschwingens von den Werten der Elemente R_ON, LB, CB und CL ab. Während der Wert des Betriebswiderstands R_ON im Zuge der Konstruktion des Treibers steuerbar ist, sind die Werte der Elemente LB, CB und CL je nach PWB-Leiter und Last unterschiedlich. Letzteres erschwert sehr das Zustandebringen der oftmals gewünschten, in 2b gezeigten Wellenformen in dem typischen Fall, in dem die Konstruktion des Treibers ohne Kenntnis der spezifischen Belastungskennlinie vollendet wird.
Die von der Speisespannung V_DD gelieferte Energie entspricht ungefähr dem Wert CV², wobei V die Potenzialdifferenz V_DD–V_SS ist und C die Summe der Kapazitäten CB und CL. Ungefähr die Hälfte der eingespeisten Energie, also ½CV², wird in der Lastkapazität CL gespeichert. Der Rest der eingespeisten Energie, also ungefähr auch ½CV², unterliegt der Dissipation im Betriebswiderstand R_ON.
Ähnliche Wellenformen treten auf, wenn die Eingangsspannung V_I einen L-H-Übergang vollzieht und dadurch H-L-Übergänge der Ausgangsspannungen V_DO und V_BO bewirkt werden. In diesem Fall wird keine von V_DD stammende Energie aufgenommen. Jedoch unterliegt die in der Lastkapazität CL gespeicherte Energie im Wesentlichen der Dissipation. Folglich entspricht die durchschnittliche von V_DD eingespeiste Energie dem Wert f_ICV², wenn die Eingangsspannung V_I bei einer Eingangsfrequenz f_I Übergänge vollzieht. Der Großteil der Energie unterliegt der Dissipation im Treiberausgangswiderstand R_ON. Im Lastkreis selbst kommt es typischerweise nur zu einem relativ unbedeutenden Verlust.
Wenn der Betriebswiderstand R_ON sehr gering ist, tritt nur ein kleiner Teil der Verlustleistung während des anfänglichen Ausgangsübergangs auf. Leider hält das Nachschwingen für eine relativ lange Zeit an. Im Treiberausgangswiderstand R_ON schreitet die Verlustleistung allmählich fort, wodurch die Amplitude des Nachschwingens nach und nach abklingt. Hierbei geht viel Energie verloren. Es ist wünschenswert, den Stromverbrauch in einem Treiberkreis zu reduzieren, ohne dabei andere erwünschte Leistungskennwerte zu opfern und die Fähigkeit zur Aufnahme von ganz unterschiedlichen Belastungen zu schmälern.
Die vorliegende Erfindung schafft ein auf versetzten Ebenen beruhendes Verfahren zur Reduzierung des Stromverbrauchs in einem elektronischen Treiberkreis. Indem es die rechtzeitige Einstellung des Ausgangssignals des Treiberkreises auf einen zwischen den beiden äußersten Spannungspegeln des Treiberausgangssignals gelegenen Zwischenspannungspegel ermöglicht, macht das erfindungsgemäße, auf versetzten Ebenen beruhende Verfahren die Eigenresonanz des induktiv-kapazitiven Lastkreises als Energie speichernden Mechanismus nutzbar, der das Treiben des Lastkreises unterstützt. Die in dem durch Resonanz ermöglichten Energiespeichermechanismus gespeicherte Energie wird wiederverwendet, was den Stromverbrauch im Treiber reduziert. Eine Stromersparnis von bis zu 75 % ist ohne weiteres möglich.
Die Wiederverwendung der gespeicherten Energie dient der Eindämmung des Nachschwingeffekts, der sonst in den Treiberausgangswellenformen auftreten könnte. Folglich wird die Intaktheit des Signal besser gewährleistet.
Die vorliegende Erfindung schafft ebenfalls ein Verfahren nach dem Prinzip der Selbstregelung, bei dem der Treiberkreis seine zeitliche Steuerung je nach Belastungskennlinie automatisch einregelt. Der erfindungsgemäße Treiberkreis ist somit in ICs einsetzbar, deren Belastungskennlinien sehr unterschiedlich sind. Das Verfahren der Selbstregelung ermöglicht auch das Auftreten von Treiberausgangsübergängen mit einer Geschwindigkeit, die im Wesentlichen optimal hoch ist, während gleichzeitig ein Überschwingen und Unterschwingen vermieden werden kann. Daher stellt diese Erfindung einen großen Fortschritt gegenüber dem Stand der Technik dar.
Genauer gesagt generiert ein erfindungsgemäßer Treiberkreis ein Ausgangssignal des Kreises, das typischerweise an einen elektrischen Leiter übertragen wird, der ein Ausgangssignal des Leiters erzeugt, das an eine Last übertragen wird. Die Ausgangssignale des Kreises bzw. des Leiters vollziehen entsprechende Übergänge zwischen zwei Ausgangsspannungspegeln. Der Leiter und die Last weisen Induktivität und Kapazität auf, die ohne Anwendung der vorliegenden Erfindung ein Überschwingen des Leiterausgangssignals während des Übergangs von einem Ausgangspegel zum anderen verursachen könnten.
Das Überschwingen wird durch die Erfindung mit Hilfe eines Zwischenspannungspegels zwischen den beiden Ausgangspegeln verhindert. Während eines Übergangs des Kreisausgangs hält der erfindungsgemäße Treiberkreis das Kreisausgangssignal für eine von Null verschiedene Verweildauer ungefähr auf dem Zwischenspannungspegel. Während der Verweildauer werden die durch den Strom des Treiberausgangssignals verursachten Wirkleistungsverluste innerhalb des Treiberkreises gering gehalten. Gleichzeitig bewirkt die wenig gedämpfte Resonanz, die durch die Induktivität und Kapazität von Leiter und Last hervorgerufen wird, dass das Leiterausgangssignal (das hinsichtlich der Last interessante Signal) über den Zwischenspannungspegel hinausschwingt und ungefähr auf dem gewünschten Endausgangspegel endet. Im Wesentlichen beginnt und endet das Überschwingen der Spannung im erfindungsgemäßen Treiberkreis früher als in einem Treiber nach dem Stand der Technik, in dem ein Überschwingen auftritt. Der Endpunkt wird erfindungsgemäß so gesteuert, dass das Leiterausgangssignal den gewünschten Endausgangsspannungspegel annähernd erreicht, aber nicht wesentlich überschreitet.
Nach dem Ende der Verweildauer erreicht das Kreisausgangssignal schnell den gewünschten Endausgangsspannungspegel. Dadurch wird das Leiterausgangssignal auf dem gewünschten Endausgangsspannungspegel gehalten, ohne dass ein nennenswertes Nachschwingen auftritt.
Eine Analogie aus der Mechanik hilft zu verstehen, wie der erfindungsgemäße Treiberkreis die Energie wiederverwendet, die ohne Anwendung der vorliegenden Erfindung verloren ginge. Der Leiter hat eine Induktivität L, die wie ein Schwungrad wirkt, das Energie E_I speichert: EI = 1/2LIC 2
Dabei ist I_C der Leiterstrom. Während der ersten Hälfte eines Übergangs des Leiterausgangs von einem niedrigen zu einem hohen Spannungspegel werden Strom und somit Energie von der Quelle der Zwischenspeisespannung eingespeist. Ungefähr die Hälfte dieser Energie lädt die Lastkapazität auf und ein großer Teil der restlichen Energie wird im induktiven Schwungrad gespeichert, da der Wirkleistungsverlust gering gehalten wird. Nur ein relativ kleiner Teil der Energie unterliegt der Dissipation.
Während der zweiten Hälfte des Übergangs des Leiterausgangs wird im induktiven Schwungrad gespeicherte Energie weiterer Energie, die von der Quelle der Zwischenspeisespannung eingespeist wird, hinzugefügt, wodurch das Leiterausgangssignal im Wesentlichen über den Zwischenspannungspegel hinausschwingen kann. Somit wird ein großer Teil der von der Quelle der Zwischenspeisespannung eingespeisten Energie dazu verwendet, die Lastkapazität mit einem sehr geringen Wirkleistungsverlust aufzuladen.
Während des nächsten Übergangs des Leiterausgangs, bei dem das Leiterausgangssignal auf den niedrigen Spannungspegel zurückkehrt, wird das induktive Schwungrad in umgekehrter Richtung tätig und führt einen großen Teil der in der Lastkapazität gespeicherten Energie mit einem geringen Wirkleistungsverlust zur Quelle der Zwischenspeisespannung zurück. Verglichen mit einem herkömmlichen Treiber unterliegt folglich nur ein kleiner Teil der Energie der Dissipation, wenn man eine vollständige Periode betrachtet.
Der erfindungsgemäße Treiberkreis schließt einen Steuerstromkreis und einen Schaltkreis ein. Der Steuerstromkreis generiert normalerweise eine Vielzahl von Steuersignalen als Reaktion auf das Kreiseingangssignal. Der Schaltkreis generiert dann das Kreisausgangssignal als Reaktion auf die Steuersignale.
Der erfindungsgemäße Treiberkreis ist normalerweise zwischen den Quellen einer ersten, zweiten und dritten Speisespannung gekoppelt, die einem der Ausgangsspannungspegel, dem Zwischenspannungspegel bzw. dem anderen Ausgangsspannungspegel entsprechen. Der Schaltkreis enthält typischerweise drei Schalter.
Einer der Schalter hat eine erste Strömungselektrode, die an die Quelle der ersten Speisespannung gekoppelt ist, eine zweite Strömungselektrode, die an einen Ausgangsknoten, von dem das Ausgangssignal des Kreises ausgeht, gekoppelt ist, und eine Steuerelektrode, die zur Steuerung des Stromflusses zwischen den Strömungselektroden auf eines der Steuersignale anspricht. Ein anderer dieser Schalter hat eine erste Strömungselektrode, die an die Quelle der zweiten Speisespannung gekoppelt ist, eine zweite Strömungselektrode, die an den Ausgangsknoten gekoppelt ist, und eine Steuerelektrode, die zur Steuerung des Stromflusses zwischen den Strömungselektroden dieses Schalters auf ein anderes Steuersignal anspricht. Der dritte Schalter hat eine erste Strömungselektrode, die an die Quelle der dritten Speisespannung gekoppelt ist, eine zweite Strömungselektrode, die an den Ausgangsknoten gekoppelt ist, und eine Steuerelektrode, die zur Steuerung des Stromflusses zwischen den Strömungselektroden des dritten Schalters auf ein drittes Steuersignal anspricht.
Der zweite Schalter hat typischerweise einen Betriebswiderstand mit einem hinreichend geringen Wert, so dass die Übergänge der Leiterausgangsspannung innerhalb eines breiten Spektrums von induktivkapazitiven Belastungskennlinien im Verhältnis zum Zwischenspannungspegel im Wesentlichen wenig gedämpft werden. Der erfindungsgemäße Treiberkreis funktioniert relativ unempfindlich gegenüber den Betriebswiderständen des ersten und dritten Schalters. Die Betriebswiderstände des ersten und dritten Schalters werden typischerweise so gewählt, dass bei Nichtvorhandensein des zweiten Schalters die Übergänge des Leiterausgangs im Verhältnis zu den beiden (äußersten) Ausgangsspannungspegeln bei durchschnittlichen Belastungskennlinien kritisch gedämpft werden würden. Die Betriebswiderstände des ersten und dritten Schalters könnten dennoch so gewählt werden, dass, ebenfalls bei Nichtvorhandensein des zweiten Schalters, die Übergänge des Leiterausgangs im Verhältnis zu den Ausgangsspannungspegeln bei durchschnittlicher Last überkritisch oder wenig gedämpft werden würden. Der Betriebswiderstand des zweiten Schalters ist typischerweise weniger als halb so groß wie der Betriebswiderstand des ersten Schalters.
Der Steuerstromkreis regelt die Zwischenpegelverweildauer ein. Das erfolgt vorzugsweise in Abhängigkeit vom Vergleich des Zeitpunkts, zu dem das Ausgangssignal des Kreises einen Übergang des Kreisausgangs im Wesentlichen vollendet, mit dem Zeitpunkt, zu dem das zweite Steuersignal einen entsprechenden Steuerübergang im Wesentlichen vollendet. Diese Fähigkeit zur Selbstregelung ermöglicht die Verwendung des erfindungsgemäßen Treiberkreises bei sehr unterschiedlichen induktivkapazitiven Belastungskennlinien. Diese Fähigkeit zur Selbstregelung kann zum Beispiel durch die Ausstattung des Steuerstromkreises mit einem Zeitvergleichsstromkreis und einem Abgleichstromkreis erreicht werden. Der Zeitvergleichsstromkreis vergleicht das Kreisausgangssignal mit dem zweiten Steuersignal. Der Abgleichstromkreis regelt in Abhängigkeit von den Ergebnissen dieser Vergleiche die Zwischenpegelverweildauer ein. Durch diese Fähigkeit zur Selbstregelung können die Übergänge des Leiterausgangs mit einer Geschwindigkeit erfolgen, die im Wesentlichen optimal hoch ist, ohne dass es zum Nachschwingeffekt kommt.
Entgegengesetzte Übergänge des Kreisausgangs verursachen weitgehend gleiche, aber entgegengesetzte Stromflüsse aus der Quelle der zweiten Speisespannung (Zwischenspeisespannung). Somit ist der Nettostromfluss nahe Null, wenn man eine vollständige Periode betrachtet. Dadurch kann die Zwischenspeisespannung, statt über das Netz, von einem Speicherkondensator eingespeist werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 a und 1 b sind ein Schaltplan bzw. ein vereinfachtes elektrisches Modell eines herkömmlichen Treiberkreises, der durch einen elektrischen Leiter einer Leiterplatte einen Lastkreis treibt.
2a bis 2c sind vereinfachte Taktdiagramme von Spannungskurven, die in den Schaltungen in 1 a und 1 b auftreten, wenn die Kombination aus Last, Leiter- und Treiberausgangswiderstand einem wenig gedämpften, kritisch gedämpften bzw. überkritisch gedämpften, in Reihe geschalteten LC-Resonanzkreis nahe kommt.
3 ist ein Blockdiagramm einer Schaltung mit einem Treiberkreis, der die Resonanz verwendet, um die Herbeiführung von erfindungsgemäßen Ausgangsübergängen zu unterstützen.
4 ist ein Schaltplan einer Schaltung, die eine CMOS-Ausführungsform des Treiberkreises in 3 enthält.
5a und 5b sind vereinfachte Taktdiagramme entsprechender Spannungs- und Stromkurven, die in den Schaltungen in 3 und 4 auftreten würden, falls man einen Nachschwingeffekt zulassen würde.
6 ist ein vereinfachtes Taktdiagramm von Spannungskurven, die in den Schaltungen in 3 und 4 auftreten, wenn der Treiberkreis in der beabsichtigten Art und Weise betrieben wird.
7a bis 7c sind vereinfachte Taktdiagramme von Spannungskurven, die in den Schaltungen in 3 und 4 auftreten, wenn die zeitliche Steuerung zu schnell, gerade richtig bzw. zu langsam ist.
8 ist ein Blockdiagramm/Schaltplan einer Ausführungsform des Steuerstromkreises in 4.
9 ist ein Blockdiagramm/Schaltplan mit der Darstellung der Einspeisung der Zwischenspeisespannung für den Treiberkreis in 3 durch einen Speicherkondensator.
In den Zeichnungen und der Beschreibung der bevorzugten Ausführungsformen sind gleiche bzw. sehr ähnliche Komponenten und Parameter stets mit den gleichen Zahlen bzw. Symbolen bezeichnet.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
3 zeigt die Konfiguration eines erfindungsgemäßen Treiberkreises 18 zur Reduzierung des Stromverbrauchs beim Treiben des Lastkreises 14 über den auf einer Leiterplatte angeordneten elektrischen Leiter 12. Die Konfiguration des Leiters 12 und des Lastkreises 14 entspricht typischerweise der weiter oben im Zusammenhang mit 1 beschriebenen Anordnung. Auch hier stellt der im Leiter 12 in 3 mit Schrägstrichen markierte Block die Masseebene dar, die auf dem Pegel der Niederspeisespannung V_SS gehalten wird, und schließt der Lastkreis 14 digitale CMOS-ICs 16 ein.
Das Leiterausgangsspannungssignal V_BO, das die ICs 16 treibt, wird von einem Ende des Leiters 12 ausgesendet. Das geschieht als Reaktion auf das Treiberausgangsspannungssignal V_DO, das durch das andere Ende des Leiters 12 empfangen wird. Die Leiterausgangsspannung V_BO vollzieht Übergänge des Leiterausgangs zwischen der Niederspeisespannung V_SS und der Hochspeisespannung V_DD.
Der Treiberkreis 18 ist zwischen den Speisespannungen V_SS und V_DD geschaltet. Auch hier stellt die Niederspeisespannung V_SS typischerweise die Bezugsmasse dar. Der Treiberkreis 18 ist auch an die Quelle einer Zwischenspeisespannung bzw. Referenzspannung V_HH gekoppelt, die typischerweise genau zwischen den Spannungen V_SS und V_DD liegt. Die Zwischenspeisespannung V_HH kann, wie weiter unten im Zusammenhang mit 9 beschrieben, statt über das Netz von einem Speicherkondensator eingespeist werden.
Der Treiber 18 generiert ein Treiberausgangsspannungssignal V_DO als Reaktion auf ein Treibereingangsspannungssignal V_I. Das Treiberausgangsspannungssignal V_DO vollzieht Übergänge des Kreisausgangs zwischen V_SS Und V_DD. Die Übergänge des Ausgangs V_DO folgen den Übergängen des Eingangs V_I auf umgekehrte oder direkte Art und Weise. Der Treiber 18 funktioniert folglich als invertierender oder nicht invertierender Treiber.
Der Treiberkreis 18 schließt einen Steuerstromkreis 20 und einen Schaltkreis 22 ein. Der Steuerstromkreis 20 generiert Steuerspannungssignale V_C1, V_C2 und V_C3 als Reaktion auf die Eingangsspannung V_I. Die Steuerspannungssignale V_C1, V_C2 und V_C3 werden typischerweise auch als Reaktion auf die Treiberausgangsspannung V_DO als Rückführsignal generiert. 8 zeigt weiter unten ein Beispiel eines Steuerstromkreises 20. Der Schaltkreis 22 generiert die Treiberausgangsspannung V_DO als Reaktion auf die Steuerspannungssignale V_C1 bis V_C3. Die Treiberausgangsspannung V_DO wird durch einen Treiberausgangsknoten NO eingespeist.
Der Schaltkreis 22 besteht aus den drei Schaltelementen (hier einfach Schalter genannt) S1, S2 und S3. Der Schalter S1 hat eine erste Strömungselektrode E1, die an die Speisespannung V_SS gekoppelt ist, eine zweite Strömungselektrode E2, die an den Ausgangsknoten NO gekoppelt ist, und eine Steuerelektrode CE, die zur Steuerung des Stromflusses zwischen den Strömungselektroden von S1 auf die Steuerspannung V_C1 anspricht. Der Schalter S2 hat eine erste Strömungselektrode E1, die an die Speisespannung V_HH gekoppelt ist, eine zweite Strömungselektrode E2, die an den Knoten NO gekoppelt ist, und eine Steuerelektrode CE, die zur Steuerung des Stromflusses zwischen den Strömungselektroden von S2 auf die Steuerspannung V_C2 anspricht. Der Schalter S3 hat eine erste Strömungselektrode E1, die an die Speisespannung V_DD gekoppelt ist, eine zweite Strömungselektrode E2, die an den Knoten NO gekoppelt ist, und eine Steuerelektrode CE, die zur Steuerung des Stromflusses zwischen den Strömungselektroden von S3 auf die Steuerspannung V_C3 anspricht.
Jeder der Schalter S1 bis S3 hat einen geringen Betriebswiderstand. Insbesondere haben die Schalter S1 und S3 mäßig geringe Betriebswiderstände, so dass die Übergänge der Leiterausgangsspannung V_BO zwischen den Pegeln V_SS und V_DD bei Nichtvorhandensein des Schalters S2 bei durchschnittlichen induktiv-kapazitiven Belastungskennlinien annähernd kritisch gedämpft werden würden. Wenn die Betriebswiderstände der Schalter S1 und S3 gering genug sind, um die gewünschte Schaltgeschwindigkeit zu erreichen, so funktioniert der Kreis relativ unempfindlich gegenüber den genauen Werten der Betriebswiderstände der Schalter S1 und S3. Folglich können Betriebswiderstände der Schalter S1 und S3 solche Werte haben, dass bei Nichtvorhandensein des Schalters S2 die V_BO-Übergänge zwischen den Pegeln V_SS und V_DD überkritisch oder wenig gedämpft werden würden. Der Schalter S2 hat einen sehr geringen Betriebswiderstand, so dass die L-H-Übergänge der Leiterausgangsspannung V_BO innerhalb eines breiten Spektrums von induktivkapazitiven Belastungskennlinien im Verhältnis zur Zwischenspannung V_HH wenig gedämpft werden, wenn der Schalter S3 geschlossen ist. Der Betriebswiderstand des Schalters S2 ist typischerweise weniger als halb so groß wie der Betriebswiderstand des Schalters S1.
Jeder der Schalter S1 bis S3 ( zusammen S-Schalter genannt) kann auf verschiedene Art und Weise konfiguriert sein. So kann zum Beispiel jeder S-Schalter aus einem einzelnen Transistor bestehen. Handelt es sich um einen Feldeffekttransistor (FET), entweder des Isolierschicht- oder des Sperrschichttyps, so bilden die beiden Source/Drain-Elektroden des FET die erste und die zweite Strömungselektrode, während die Gate-Elektrode des FET die Steuerelektrode ist. Bei einem bipolaren Transistor bilden der Emitter und der Kollektor die Strömungselektroden, während seine Basis die Steuerelektrode ist.
Jeder S-Schalter kann auch aus mehreren parallel geschalteten Transistoren bestehen, um einen geringeren Betriebswiderstand zu erreichen. Die Anzahl der parallel geschalteten Transistoren kann durch selbstregelnde Schaltungen gesteuert werden, um die Anpassung an die Belastungskennlinien zu gewährleisten.
4 zeigt ein CMOS-Beispiel des Treiberkreises in 3, in dem jeder S-Schalter einen Anreicherungs-Isolierschicht-FET aufweist. Insbesondere besteht der Schalter S1 aus einem N-Kanal-FET Q1, dessen Source- und Drain-Elektroden an die Speisespannung V_SS bzw. den Ausgangsknoten NO angeschlossen sind. Der Schalter S2 weist einen weiteren N-Kanal-FET, den FET Q2, auf, dessen Source/Drain-Elemente an die Speisespannung V_HH bzw. den Knoten NO angeschlossen sind. Der Schalter S3 besteht aus einem P-Kanal-FET Q3, dessen Source- und Drain-Elektroden an die Speisespannung V_DD bzw. den Knoten NO angeschlossen sind. Die Steuerspannungen V_C1 bis V_C3 werden in die Gate-Elektroden der FETs Q1, Q2 bzw. Q3 eingespeist.
Der FET Q2 könnte auch ein P-Kanal-FET sein, obwohl der Betriebswiderstand eines P-Kanal-FET normalerweise etwas größer als der eines N-Kanal-FET ist. In diesem Fall würde die Steuerspannung V_C2 typischerweise Übergänge vollziehen, die den weiter unten beschriebenen entgegengesetzt wären.
Als weitere Alternative könnte der Schalter S2 einen P-Kanal-FET aufweisen, dessen Source/Drain-Elemente an die Speisespannung V_HH bzw. den Knoten NO angeschlossen sind und der mit einem N-Kanal-FET, dessen Source/Drain-Elemente ebenfalls an die Speisespannung V_HH bzw. den Knoten NO angeschlossen sind, parallel geschaltet ist. In diesem Fall wird die Steuerspannung V_C2 durch ein Paar komplementärer Steuerspannungen ersetzt, von denen je eine in die Gate-Elektrode des P-Kanal-FET des Schalters S2 bzw. in die Gate-Elektrode des N-Kanal-FET des Schalters S2 eingespeist wird.
Das Beispiel in 4 zeigt auch, wie der PWB-Leiter 12 und der Lastkreis 14 zu Analysezwecken gestaltet sind. Wie in 1 werden der Leiter 12 und alle Leiter innerhalb der beteiligten IC-Baugruppen – also Baugruppen, die vorhanden sind, wenn der Treiber 18 Bestandteil eines IC innerhalb einer IC-Baugruppe ist und/oder sich ICs 16 innerhalb von IC-Baugruppen befinden – durch die Induktivität LB und die verteilte Kapazität CB repräsentiert, wobei die Kapazität CB zwischen der Induktivität LB und der Speisespannung V_SS geschaltet ist. Der Lastkreis 14 wird durch die Kapazität CL dargestellt, die an die Speisespannung V_SS angeschlossen ist. Zur Vereinfachung der Analyse kann die Leiterkapazität CB als Teil der Lastkapazität CL betrachtet werden. Obwohl die genaue Verteilung der gesamten Lastkapazität zwischen den Kapazitäten CL und CB die Wellenformen der Spannung V_BO beeinflusst, erstrecken sich die wesentlichen Resonanzkennlinien der induktiv-kapazitiven Belastung über ein breites Spektrum hinsichtlich des Verhältnisses zwischen den Kapazitäten CL und CB.
Die Wirkungsweise des Treiberkreises in 3 und 4 soll nun unter Bezugnahme auf die Taktdiagramme in 5a, 5b und 6 erläutert werden. Diese treffen speziell auf das Beispiel in 4 zu. 5a zeigt, wie die Ausgangsspannungen V_DO und V_BO variieren, wenn das vorher eingeschaltete Element S1/Q1 ausgeschaltet ist, während gleichzeitig das Element S2/Q2 permanent eingeschaltet ist und das Element S3/Q3 permanent im ausgeschalteten Zustand gehalten wird. Entsprechend zeigt 5b, wie der S2/Q2-Strom variieren würde. Die oberen Wellenformen in 6 zeigen, wie die Ausgangsspannungen V_DO und V_BO variieren, wenn die Elemente S1–S3/Q1– Q3 sämtlich auf die gewünschte Art und Weise funktionieren. Die unteren Wellenformen in 6 zeigen die Variationen der Eingangsspannung V_I und der Steuerspannungen V_C1 bis V_C3.
Nehmen wir an, dass die Eingangsspannung V_I einen solchen Wert aufweist, dass sich die Treiberausgangsspannung V_DO anfänglich auf dem niedrigen Pegel V_SS befindet. Die Leiterausgangsspannung V_BO befindet sich anfänglich ebenfalls auf dem Pegel V_SS. Falls der Treiber 18 ein invertierender Treiber ist, wird dieser Zustand erreicht, indem die Eingangsspannung V_I auf einen hohen Pegel gebracht wird. Dieser Fall wird in 6 veranschaulicht. Umgekehrt weist die Eingangsspannung V_I anfänglich einen niedrigen Pegel auf, wenn der Treiber 18 ein nicht invertierender Kreis ist.
Wenn sich die Treiberausgangsspannung V_DO auf dem Pegel V_SS befindet, wird das Element S1/Q1 eingeschaltet, so dass der Ausgangsknoten NO an die Speisespannung V_SS angeschlossen wird. Ein Strom I₁ fließt vom Knoten NO durch das Element S1/Q1 zum Punkt der V_SS-Einspeisung. Der Strom I₁ steht für alle Leckströme, die durch die Eingänge zu den CMOS-ICs 16 fließen, und ist normalerweise relativ gering. Wenn der Schalter S1 den N-Kanal-FET Q1 aufweist, befindet sich die Steuerspannung V_C1 auf einem hohen Pegel nahe V_DD (siehe 6).
Die Elemente S2/Q2 und S3/Q3 sind anfänglich ausgeschaltet. Falls der Schalter S2 den N-Kanal-FET Q2 und der Schalter S3 den P-Kanal-FET Q3 aufweist, befindet sich die Steuerspannung V_C2 anfänglich auf einem niedrigen Pegel nahe V_SS, während sich die Steuerspannung V_C3 auf einem hohen Pegel nahe V_HH befindet (siehe auch hier 6).
Die Eingangsspannung V_I vollzieht nun einen geeigneten Eingangsspannungsübergang, was die Treiberausgangsspannung V_DO dazu veranlasst, zum Zeitpunkt t₁ einen L-H-Spannungsübergang von V_SS zu V_DD auszulösen (siehe 5a). Insbesondere vollzieht die Steuerspannung V_C1 einen Übergang, der das Ausschalten des Elements S1/Q1 bewirkt. Wenn der Schalter S1 den N-Kanal-FET Q1 aufweist, fällt die Steuerspannung V_C1 daher auf einen niedrigen Pegel nahe V_SS (siehe 6). Der Strom I₁ nimmt den Wert Null an.
Gleichzeitig mit dem V_C1-Übergang vollzieht die Steuerspannung V_C2 einen Übergang, der das Einschalten des Elements S2/Q2 bewirkt. Ein Strom I₂ beginnt vom Punkt der V_HH-Einspeisung durch das Element S2/Q2 hin zum Ausgangsknoten NO zu fließen. Die Treiberausgangsspannung V_DO steigt schnell auf den Pegel V_HH an. Wenn der Schalter S2 den N-Kanal-FET Q2 aufweist, wird die Steuerspannung V_C2 auf einen hohen Pegel nahe V_DD erhöht (siehe 6). Die Steuerspannung V_C1 bleibt vorläufig auf ihrem ursprünglichen Pegel. Das Element S3/Q3 bleibt somit in dieser Phase ausgeschaltet.
Mit dem starken Anstieg der Treiberausgangsspannung V_DO auf den Pegel V_HH erhöht sich auch die Leiterausgangsspannung V_BO. Die Kapazitäten CL und CB beginnen sich aufzuladen. Die Anwesenheit der Induktivität LB führt jedoch dazu, dass die Leiterausgangsspannung V_BO beträchtlich langsamer ansteigt als die Treiberausgangsspannung V_DO (siehe 5a und 6). Aufgrund des sehr geringen Betriebswiderstands des Elements S2/Q2 und der induktiven Wirkung der Induktivität LB schwingt die Leiterausgangsspannung V_BO über den Pegel V_HH hinaus und erreicht zum Zeitpunkt t₂ eine Maximalspannung nahe V_DD.
Unter der Voraussetzung, dass das Element S3/Q3 permanent ausgeschaltet und das Element S2/Q2 permanent eingeschaltet bleibt (siehe Spannungskurven in 5a), schwingt die Leiterausgangsspannung V_BO gedämpft nahezu sinusförmig mit einer Frequenz f_K:
Dabei ist L_B der Wert der Induktivität LB und C wieder die Summe der Werte der Kapazitäten CL und CB. Der durch das Element S2/Q2 fließende Strom I₂ ändert seine Richtung periodisch (siehe 5b). Da im Element S2/Q2 und auch in den verschiedenen Verlustmechanismen, die mit dem Lastkreis 14 zusammenhängen, ein geringer Teil der Energie der Dissipation unterliegt, klingen die Amplituden der Schwingungen V_BO und I₂ nach und nach ab.
Am Element S2/Q2 kommt es zu einem geringen Spannungsabfall. Dadurch weicht die Treiberausgangsspannung V_DO geringfügig vom Pegel V_HH ab (siehe 5a und 6).
Während der Schwingungen wird fortlaufend und effizient Energie zwischen der Speisespannung V_HH, den Lastkapazitäten CL und CB sowie der Induktivität LB ausgetauscht. Wenn sich die Leiterausgangsspannung V_BO auf ihrem höchsten Pegel befindet, speichern die Kapazitäten CL und CB ein Maximum an Energie. Die Speisespannung V_HH speichert ein Maximum an Energie, wenn sich die Ausgangsspannung V_BO auf ihrem niedrigsten Pegel befindet. Wenn sich die Ausgangsspannung V_BO auf dem Zwischenpegel V_HH befindet, speichert die Induktivität LB ein Maximum an Energie.
Während des Betriebs des erfindungsgemäßen Treiberkreises wird die Schwingung der Leiterausgangsspannung V_BO angehalten, wenn sie erstmals einen Pegel sehr nahe an V_DD erreicht. Dieser Pegel entspricht ungefähr der maximalen V_BO-Auslenkung und liegt geringfügig unter dem Pegel V_DD, weil etwas Energie in den verschiedenen Verlustmechanismen bereits der Dissipation unterlegen hat. Die V_BB-Schwingung wird ungefähr zum Zeitpunkt t₂ angehalten, indem die Steuerspannung V_C3 zu einem Übergang veranlasst wird, so dass sich das Element S3/Q3 einschaltet. Ein Strom I₁ beginnt nun vom Punkt der V_DD-Einspeisung durch das Element S3/Q3 hin zum Ausgangsknoten NO zu fließen. Gleichzeitig wird die Steuerspannung V_C2 auf einen Pegel eingeregelt, der das Ausschalten des Elements S2/Q2 bewirkt. Der Strom I₂ nimmt den Wert Null an.
Die gleichzeitigen Änderungen der Steuerspannungen V_C2 und V_C3 unterbrechen die Verbindung des Ausgangsknotens NO mit der Zwischenspeisespannung V_HH und stellen eine Verbindung des Knotens NO mit der höheren Speisespannung V_DD her. Die Treiberausgangsspannung V_DO steigt somit schnell auf den Pegel V_DD an (siehe 6). Die Kapazitäten CL und CB werden weiter aufgeladen und kompensieren so die Energiedissipation durch die verschiedenen Verlustmechanismen. Die Verbindung zwischen dem Knoten NO und der Speisespannung V_DD hält die Leiterausgangsspannung V_BO auf einem Pegel nahe V_DD. Ein geringer Strom, der die durch die Eingänge zu den ICs 16 fließenden Leckströme darstellt, wird aus der Speisespannung V_DD aufgenommen. Es tritt im Wesentlichen kein Nachschwingen hinsichtlich der Leiterausgangsspannung V_BO auf. Falls der Schalter S2 den N-Kanal-FET Q2 und der Schalter S3 den P-Kanal-FET Q3 aufweist, fallen die Steuerspannungen V_C2 und V_C3 beide auf einen niedrigen Pegel nahe V_SS ab. Damit ist eine erste Halbperiode während des Betriebs des Treibers 18 abgeschlossen.
Die Induktivität LB wirkt während des vollen V_BO-Übergangs als temporärer Energiespeichermechanismus und ermöglicht so, dass die durch die Speisespannung V_HH eingespeiste Energie die Kapazitäten CB und CL sehr effizient sowie im Wesentlichen ohne Widerstand behaftet und verlustlos auflädt. Folglich wird letztendlich ein großer Teil der durch V_HH eingespeisten Energie in den Kapazitäten CL und CB gespeichert.
Im Wesentlichen das Umgekehrte geschieht, wenn die Eingangsspannung V_I einen Übergang vollzieht, der die Treiberausgangsspannung V_DO dazu veranlasst, zum Zeitpunkt t₃ einen H-L-Ausgangsspannungsübergang von V_DD zu V_SS auszulösen (siehe 6). Die Steuerspannung V_C3 vollzieht einen Übergang, der das Ausschalten des Elements S3/Q3 bewirkt. Der Strom I₃ nimmt den Wert Null an, wenn die Verbindung des Ausgangsknotens NO mit der Speisespannung V_DD unterbrochen wird.
Gleichzeitig mit dem V_C3-Übergang vollzieht die Steuerspannung V_C2 einen Übergang, der das Einschalten des Elements S2/Q2 bewirkt. Der Ausgangsknoten NO wird an die Speisespannung V_HH angeschlossen, wodurch der Strom I₂ vom Knoten NO durch das Element S2/Q2 zum Punkt der V_HH-Einspeisung fließen kann. In der zweiten Halbperiode einer vollen Periode des Treibers 18 fließt der Strom I₂ im Vergleich zur ersten Halbperiode also in die Gegenrichtung. Die Treiberausgangsspannung V_DO fällt schnell auf den Pegel V_HH ab.
Ähnlich dem, was in der ersten Hälfte der Periode geschieht, versucht die Leiterausgangsspannung V_BO, der Treiberausgangsspannung V_DO nun in der Abwärtsbewegung zu folgen. Die Anwesenheit der Induktivität LB führt jedoch dazu, dass die Leiterausgangsspannung V_BO beträchtlich langsamer abfällt als die Treiberausgangsspannung V_DO. Aufgrund des sehr geringen Betriebswiderstands des Elements S2/Q2 und der induktiven Wirkung der Induktivität LB schwingt die Leiterausgangsspannung V_BO über den Pegel V_HH hinaus und erreicht zum Zeitpunkt t₄ eine Minimalspannung nahe V_SS.
Die Schwingung der Leiterausgangsspannung V_BO wird zum Zeitpunkt t₄ angehalten, indem der Steuerspannung V_C1 ein Übergang ermöglicht wird, der das Einschalten des Elements S1/Q1 bewirkt. Der Ausgangsknoten NO wird dann an die Speisespannung V_SS angeschlossen, wodurch der Strom I₁ vom Knoten NO durch das Element S1/Q1 zum Punkt der V_SS-Einspeisung fließen kann. Gleichzeitig erfolgt ein Übergang der Steuerspannung V_C2, der das Ausschalten des Elements S2/Q2 bewirkt, wodurch die Verbindung des Knotens NO mit der Speisespannung V_HH unterbrochen wird. Der Strom I₂ nimmt den Wert Null an. Die Treiberausgangsspannung V_DO fällt schnell auf den Pegel V_SS ab.
Die Kapazitäten CB und CL vollenden den Vorgang ihrer Entladung, wobei ein kleiner Teil der Restenergie verloren geht. Die Induktivität LB wirkt während des Übergangs als temporärer Speichermechanismus und ermöglicht so, dass die in den Kapazitäten CL und CB gespeicherte Energie sehr effizient sowie im Wesentlichen ohne Widerstand behaftet und verlustlos zur Quelle der V_HH-Einspeisung zurückgeführt wird. Insbesondere wird ein großer Teil der durch die Kapazitäten CL und CB gespeicherten Energie zu V_HH zurückgeführt. Somit unterliegt nur ein kleiner Teil der Energie der Dissipation, wenn man eine vollständige Periode betrachtet. Die Verbindung zwischen dem Ausgangsknoten NO und der Speisespannung V_SS hält die Leiterausgangsspannung V_BO auf einem Pegel nahe V_SS. Auch hier tritt im Wesentlichen kein Nachschwingen hinsichtlich der Leiterausgangsspannung V_BO auf. Damit ist die zweite Halbperiode abgeschlossen.
Die Übergänge der Steuerspannungen V_C2 und V_C3 während der ersten Halbperiode, in der die Leiterausgangsspannung V_BO erstmals den Pegel V_DD erreicht, müssen mit relativ geringer zeitlicher Abweichung erfolgen, damit der induktiv-kapazitive Resonanzmechanismus Energie sparen kann. Das Gleiche gilt für die Übergänge der Steuerspannungen V_C2 und V_C1 während der zweiten Halbperiode, in der die Leiterausgangsspannung V_BO erstmals den Pegel V_SS erreicht. Die durch den Steuerstromkreis 20 erzeugte Taktfolge muss mit anderen Worten sehr präzise sein, um das Element S2/Q2 bei maximaler bzw. minimaler Spannung bei Last von der Stromquelle zu trennen.
Die zeitliche Steuerung hängt insbesondere von der Induktivität LB, der Leiterkapazität CB und der Lastkapazität CL ab. Idealerweise sollte die zeitliche Steuerung auf der Grundlage einer vorherigen externen Untersuchung der Leiterausgangsspannung V_BO bestimmt werden. Das ist möglich, wenn eine Ausführung des Treiberkreises 18 für eine spezielle Anwendung entwickelt wird. Die Leiterausgangsspannung V_BO ist im Allgemeinen jedoch nicht von vornherein festlegbar, wenn der Treiber 18 für allgemeine Zwecke entwickelt wird. Dennoch kann unter Einsatz verschiedener Verfahren die präzise Regelung der zeitlichen Steuerung gewährleistet werden, um die Anpassung an bestimmte Anwendungen zu ermöglichen.
So entspricht zum Beispiel der Punkt der maximalen bzw. minimalen Spannung bei Last fast dem Punkt, an dem der von der V_HH-Quelle durch das Element S2/Q2 fließende Strom I₂ auf den Wert Null fällt. Daher fällt der geringe Spannungsabfall am Element S2/Q2 ebenfalls auf Null. Folglich kann der Spannungsabfall zusammen mit einem Spannungsvergleicher dazu verwendet werden, den Zeitpunkt des Ausschaltens des Elements S2/Q2 zu bestimmen. Da das Element S2/Q2 einen sehr geringen Betriebswiderstand hat, muss der Vergleicher eine hohe Geschwindigkeit und Verstärkung aufweisen, um das gewünschte Ziel zu erreichen.
Als Alternative kann der Steuerstromkreis 20 den Strom I₂ direkt überwachen um zu bestimmen, wann dieser den Wert Null erreicht. Wenn bestimmt worden ist, dass der Strom I₂ den Wert Null erreicht hat, bewirkt der Steuerstromkreis 20 das Ausschalten des Elements S2/Q2.
Ein anderes Verfahren zur Regelung der zeitlichen Steuerung beruht auf der Tatsache, dass die zeitliche Steuerung zwar im Allgemeinen je nach Schaltkreiskonstruktion unterschiedlich ist, im Wesentlichen jedoch bei allen Anwendungen konstant bleibt. Indem der Treiber 18 mit der Eigenschaft der Selbstregelung und der Fähigkeit zum Memorieren der erforderlichen Taktfolge ausgestattet wird, kann daher die Taktfolge bestimmt werden, indem die Treiberausgangsspannung V_DO während eines Übergangs des Treiberausgangs unmittelbar nach dem Ausschalten des Elements S2/Q2 überwacht wird.
Eine grundlegende Eigenschaft eines Induktors besteht darin, dass er jeden ihn durchfließenden Strom aufrechterhalten will. Während des Zustands der Leitfähigkeit des Elements S2/Q2 fließt der Strom I₂ zum bzw. vom Punkt der V_HH-Einspeisung durch das Element S2/Q2 und durch die Induktivität LB. Wenn das Element S2/Q2 ausgeschaltet wird, setzt sich der Stromfluss durch die Induktivität LB fort. Dabei hat der Strom I₂ im Wesentlichen den gleichen Wert wie kurz vor dem Ausschalten des Elements S2/Q2. Während des Abschnitts V_HH bis V_DD eines Übergangs des V_BO-Ausgangs wird das Element S3/Q3 eingeschaltet, wenn das Element S2/Q2 ausgeschaltet wird. Während des Abschnitts V_HH bis V_SS des nachfolgenden Übergangs des V_BO-Ausgangs wird das Element S1/Q1 eingeschaltet, wenn das Element S2/Q2 ausgeschaltet wird. Da jedes der Elemente S1/Q1 und S3/Q3 einen höheren Betriebswiderstand als das Element S2/Q2 hat, verursacht der Stromfluss durch die Induktivität LB einen größeren und leichter nachweisbaren Spannungsabfall am Element S1/Q1 oder S3/Q3 als am Element S2/Q2, nachdem das Element S2/Q2 ausgeschaltet und das Element S1/Q1 oder das Element S3/Q3 eingeschaltet worden ist.
7a bis 7c zeigen Wellenformen, die eine Grundlage für die Verwendung des oben beschriebenen Verfahrens zur Entwicklung der zeitlichen Steuerung bilden. Diese drei Zeitfolgediagramme veranschaulichen die Fälle, in denen die Wahl des Zeitpunkts t₄ in der zweiten Halbperiode (a) zu früh, (b) zur richtigen Zeit bzw. (c) zu spät erfolgt. Falls der Zeitpunkt t₄ zu früh gewählt wird, fließt Strom vom Lastkreis 14 durch die Induktivität LB, wenn das Element S2/Q2 ausgeschaltet ist, wodurch ein induktiver Stoß hervorgerufen wird, der die Bewegung der Treiberausgangsspannung V_DO von V_HH zu VSS relativ zum entsprechenden Übergang der Steuerspannung V_C2 verzögert (siehe 7a). Die Treiberausgangsspannung V_DO vollzieht einen schnellen und ungehinderten Übergang von V_HH zu V_SS, wenn der Zeitpunkt t₄ richtig gewählt wird (siehe 7b). Falls der Zeitpunkt t₄ zu spät gewählt wird, fließt Strom durch den Induktor LB und zum Lastkreis 14, wenn das Element S2/Q2 ausgeschaltet ist. Dadurch wird die Bewegung der Treiberausgangsspannung V_DO relativ zum entsprechenden Übergang der Steuerspannung V_C2 beschleunigt (siehe 7c).
8 zeigt eine Ausführungsform des Steuerstromkreises 20, die unter Ausnutzung der oben erwähnten Vorteile die Steuerspannungen V_C1 bis V_C3, insbesondere die Steuerspannung V_C2, im Wesentlichen zum jeweils optimalen Zeitpunkt generiert, ohne sich dabei auf eine vorherige externe Untersuchung der Leiterausgangsspannung V_BO zu stützen. Der Steuerstromkreis 20 in 8 enthält einen Resolver 30, einen Vorwärts-Rückwärts-Zähler 32, einen Multiplexer 34, ein UND-Glied 36, ein EXKLUSIV-ODER-Glied 38, ein NOR-Glied 40 und sechzehn OMOS-Inverter I1 bis I16, die entsprechend 8 geschaltet sind. Der Resolver 30 weist die quer geschalteten NOR-Glieder 42 und 44 auf.
Der Steuerstromkreis 20 in 8 funktioniert auf die folgende Art und Weise. Der Resolver 30 sendet ein Ausgangssignal RP an den Vorwärts-Rückwärts-Zähler 32 als Reaktion auf die Treiberausgangsspannung V_DO und die Steuerspannung V_C2. Wenn beide Spannungen V_DO und V_C2 niedrig sind, kann sich der Resolver 30 in Abhängigkeit davon, welche der beiden Spannungen V_DO und V_C2 zuerst einen niedrigen Pegel erreicht hat, in einem von zwei stabilen Zuständen befinden. Folglich zeigt der Zustand des Resolvers 30 unmittelbar nach dem Zeitpunkt t₄ an, ob das Element S2/Q2 zu früh oder zu spät ausgeschaltet wurde. Der Wert des ausgesendeten Resolver-Ausgangssignals RP entspricht dem Zustand des Resolvers.
Der Vorwärts-Rückwärts-Zähler 32 wird bei jeder ansteigenden Flanke der Eingangsspannung V_I abgefragt. Das Resolver-Ausgangssignal RP veranlasst den Zähler 32, um eine Stelle vorwärts bzw. rückwärts zu zählen. Dieses Zählen erfolgt in Abhängigkeit vom RP-Wert und somit in Abhängigkeit davon, ob die Steuerspannung V_C2 einen niedrigen Pegel erreicht hatte, bevor die Treiberausgangsspannung V_DO einen niedrigen Pegel erreichte, oder umgekehrt.
Falls das Element S2/Q2 genau zum richtigen Zeitpunkt t₄ ausgeschaltet wurde, so dass sich der Resolver 30 in einem nicht definierten Zustand befindet, weist das Resolver-Ausgangssignal RP einen willkürlichen Wert auf. Das veranlasst den Zähler 32, um eine Stelle vorwärts bzw. rückwärts zu zählen. Falls jedoch der Zähler 32 als Ergebnis eines willkürlichen Wertes des Signals RP während einer Periode um eine Stelle rückwärts zählt, wird der Zähler 32 während der nächsten Periode normalerweise um eine Stelle vorwärts zählen, und umgekehrt.
Die Inverter I1 bis I16 bilden eine Verzögerungsleitung, die durch die Eingangsspannung V_I getrieben wird. Die Ausgangsspannungssignale V_D1, die aus jedem zweiten Inverter I1 bis I16 entnommen werden, werden als Verzögerungseingangssignale an den Multiplexer 34 gesendet. Der Vorwärts-Rückwärts-Zähler 32 sendet ein Zählsignal CT aus. Dieses bestimmt, welches der Verzögerungssignale V_D1 den Multiplexer 34 als dessen Ausgangsspannungssignal V_M verlässt. Folglich gewährleistet die Kombination aus Multiplexer 34 und Invertern I1 bis I16 eine veränderliche Verzögerung, die durch den Zähler 32 gesteuert wird. Die Eingangsspannung V_I und die Multiplexer-Ausgangsspannung V_M werden an die Logikgatter 36, 38 und 40 übertragen. Dadurch bestimmt die Länge der Verzögerung, die durch den Vorwärts-Rückwärts-Zähler 32 und somit durch die Differenz der Zeitpunkte, zu denen die Treiberausgangsspannung V_DO und die Steuerspannung V_C2 einen niedrigen Pegel erreichen, bestimmt wird, die zeitliche Steuerung der Steuerspannung V_C2 und auch die zeitliche Steuerung der Steuerspannungen V_C1 und V_C3.
Da die Steuerspannung V_C2 den Zeitpunkt des Ausschaltens des Elements S2/Q2 steuert, stellt der Treiberkreis 18 mit dem Steuerstromkreis 20 in 8 einen Regelkreis dar, der entsprechend den Anforderungen des Lastkreises 14 die zeitliche Steuerung des Treiberausgangs bei jeder ansteigenden Flanke des Treibereingangssignals V_I regelt. Nach mehreren Übergängen des Eingangssignals V_I ist der Treiber 18 mit einer innerhalb eines Inkrements der durch die Inverter I1 bis I16 gewährleisteten zeitlichen Steuerung liegenden Genauigkeit auf die Anforderungen der Lastkapazität CL, der Leiterinduktivität LB und der Leiterkapazität CB eingestellt. Durch dieses Verfahren nach dem Prinzip der Selbstregelung erübrigt sich die Notwendigkeit einer vorherigen externen Untersuchung der Leiterausgangsspannung V_BO.
Der zeitliche Mittelwert des zum und vom Punkt der V_HH-Einspeisung fließenden Stroms I₂ beträgt annähernd Null. Die Zwischenspannung V_HH kann somit von einer Platte eines Speicherkondensators CR aus eingespeist werden (siehe 9). Die andere Platte des Speicherkondensators CR ist typischerweise an die Speisespannung V_SS angeschlossen. Der Wert des Speicherkondensators CR ist mindestens so groß wie, und vorzugsweise größer als, der Wert der Summe der Kapazitäten CL und CB. In diesem Fall ändert sich der Zwischenspannungspegel V_HH während eines Übergangs aufgrund des Stromflusses in den bzw. aus dem Speicherkondensator CR.
Ein weiteres Verfahren zur Bestimmung der korrekten zeitlichen Steuerung für das Trennen des Elements S2/Q2 von der Stromquelle kann angewendet werden, wenn die Zwischenspannung V_HH aus dem Speicherkondensator CR eingespeist wird. In diesem Fall bewirkt der zum bzw. vom Speicherkondensator CR fließende Strom I₂ eine Änderung seiner Spannung in der Gegenrichtung zur Leiterausgangsspannung V_BO. Das Ausmaß der Spannungsänderung am Speicherkondensator CR und somit auch der Zwischenspannung V_HH verhält sich proportional zum Stromfluss I₂ in den bzw. aus dem Kondensator CR über das Element S2/Q2. Angesichts dieser Tatsache kann eine elektronische Differenzierschaltung, die die Spannung des Speicherkondensators überwacht, zur Anzeige des Punktes verwendet werden, an dem der Stromfluss den Wert Null annimmt. Als Alternative kann ein Spannungsvergleicher verwendet werden, um den Punkt der minimalen bzw. maximalen Spannungsabweichung des Speicherkondensators CR entsprechend dem Punkt, an dem der Stromfluss durch das Element S2/Q2 den Wert Null annimmt, zu ermitteln. Somit wird auch der korrekte Zeitpunkt des Ausschaltens des Elements S2/Q2 angegeben.
Die Erfindung ist unter Bezugnahme auf bestimmte Ausführungsformen beschrieben worden. Diese Beschreibung dient jedoch ausschließlich der Veranschaulichung und soll nicht als Einschränkung des Schutzbereichs der weiter unten beanspruchten Erfindung aufgefasst werden. So könnte zum Beispiel die Anzahl der Inverter im Steuerstromkreis 20 in 8 größer oder kleiner als 16 sein. Die Inverter I1 bis I16 könnten durch einen monostabilen Multivibrator ersetzt werden. Ein Regelkreis zur Ermöglichung der Selbstregelung der Taktfolge, der zur Erzeugung der Steuerspannung V_C2 und auch der Steuerspannungen V_C1 und V_C3 verwendet wird, kann in einer Ausführungsform verwendet werden, die sich wesentlich von der unterscheidet, die im Zusammenhang mit dem Steuerstromkreis 20 in 8 beschrieben worden ist.
Die ICs 16 in 3 können teilweise oder in ihrer Gesamtheit an verschiedenen Punkten entlang des PWB-Leiters 12 an diesen angeschlossen werden, wodurch eine Verteilung der Last entlang des Leiters bewirkt wird. In Anwesenheit der Kapazität CL als parasitäre Kapazität des IC-Eingangs bzw. der IC-Eingänge am Ende des Leiters 12 würde die Kapazität CB wirksam erhöht und die Kapazität CL wirksam reduziert werden. Als Alternative kann der Leiter 12 Verzweigungen aufweisen, wobei jeder Zweig in einem oder mehreren der ICs 16 endet. Eine Abzweigstruktur des Leiters 12 kann mit einer verteilten Last kombiniert werden.
Der Treiber 18 und die Last 14 könnten zusammen in einem IC angeordnet werden. In diesem Fall könnte der Leiter 12 eine Zwischenverbindung innerhalb dieses IC sein. Der Fachmann kann somit verschiedene Modifizierungen vornehmen und Anwendungen entwickeln, ohne dabei vom in den beigefügten Ansprüchen definierten Schutzbereich der Erfindung abzuweichen.
Übersetzung der Zeichnungen

1a Prior Art – Stand der Technik
1b Prior Art – Stand der Technik
2a Voltage – Spannung Time – Zeit Prior Art – Stand der Technik
2b Voltage – Spannung Time – Zeit Prior Art – Stand der Technik
2c Voltage – Spannung Time – Zeit Prior Art – Stand der Technik
3 Control Circuitry Steuerstromkreis
4 Control Circuitry Steuerstromkreis
5a Voltage – Spannung Time – Zeit
5b Current – Strömung Time – Zeit
6 Voltage – Spannung Time – Zeit
7a Voltage – Spannung Time – Zeit
7b Voltage – Spannung Time – Zeit
7c Voltage – Spannung Time – Zeit
8 Multiplexer – Multiplexer Up/Down Counter Vorwärts-/Rückwärts-Zähler
9 Driver – Treiber

Claims

Ein elektronischer Treiberkreis zur Erzeugung eines Ausgangssignals des Kreises, das an einen elektrischen Leiter übertragbar ist, der ein Ausgangssignal des Leiters erzeugt, das an eine Last übertragbar ist, wobei die Ausgangssignale des Kreises bzw. des Leiters entsprechende Übergänge des Kreis- bzw. Leiterausgangs ungefähr zwischen zwei Ausgangsspannungspegeln vollziehen, zwischen denen ein Zwischenspannungspegel liegt, wobei die Induktivität und Kapazität des Leiters und der Last eine Resonanz herstellen, die es dem Ausgangssignal des Leiters ermöglicht, jeden Übergang des Leiterausgangs im Wesentlichen zu vollenden, während das Ausgangssignal des Kreises während des entsprechenden Übergangs des Kreisausgangs für eine von Null verschiedene Zwischenpegelverweildauer ungefähr auf dem Zwischenspannungspegel gehalten wird.
Ein Treiberkreis nach Anspruch 1, dadurch gekennzeichnet, dass das Ausgangssignal des Kreises jeden Übergang des Kreisausgangs nach Beendigung der Zwischenpegelverweildauer des Übergangs des Kreisausgangs schnell vollendet.
Ein Treiberkreis nach Anspruch 2, dadurch gekennzeichnet, dass jeder Übergang des Leiterausgangs im Wesentlichen während einer Dauer vollendet wird, die ungefähr der Zwischenpegelverweildauer des entsprechenden Übergangs des Kreisausgangs entspricht.
Ein Treiberkreis nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Zwischenpegelverweildauer als eine Funktion des Ausgangssignals des Kreises steuerbar ist.
Ein Treiberkreis nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, dass der Zwischenspannungspegel im Wesentlichen konstant ist.
Ein Treiberkreis nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, dass der Zwischenspannungspegel variabel ist.
Ein Treiberkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Last entlang des Leiters verteilt wird, wenn der Leiter die Last an den Kreis anschließt.
Ein Treiberkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass sich der Leiter mehrfach verzweigt, um das Ausgangssignal des Leiters an mehrere Teile der Last zu übertragen, wenn der Leiter die Last an den Kreis anschließt.
Ein Treiberkreis nach Anspruch 8, dadurch gekennzeichnet, dass der Teil der Last für einen bestimmten Zweig entlang dieses Zweiges verteilt wird.
Ein Treiberkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Kreis aufweist: einen Steuerstromkreis, der auf ein Eingangssignal des Kreises anspricht, zur Erzeugung mehrerer Steuersignale; und einen Schaltkreis, der auf die Steuersignale anspricht, zur Erzeugung des Ausgangssignals des Kreises.
Ein Treiberkreis nach Anspruch 10, dadurch gekennzeichnet, dass der Kreis zwischen den Quellen einer ersten, zweiten bzw. dritten Speisespannung gekoppelt ist, die ungefähr einem der Ausgangsspannungspegel, dem Zwischenspannungspegel und dem anderen Ausgangsspannungspegel entsprechen.
Ein Treiberkreis nach Anspruch 11, dadurch gekennzeichnet, dass die Quelle der zweiten Speisespannung einen Speicherkondensator aufweist.
Ein Treiberkreis nach Anspruch 12, dadurch gekennzeichnet, dass der Steuerstromkreis den Speicherkondensator überwacht um zu bestimmen, wann ungefähr Nullstrom in den bzw. aus dem Speicherkondensator fließt.
Ein Treiberkreis nach Anspruch 11, 12 oder 13, dadurch gekennzeichnet, dass der Steuerstromkreis die Zwischenpegelverweildauer beendet, wenn ungefähr Nullstrom in die bzw. aus der Quelle der zweiten Speisespannung fließt.
Ein Treiberkreis nach Anspruch 12, dadurch gekennzeichnet, dass der Steuerstromkreis die zweite Speisespannung überwacht, um ungefähr zu bestimmen, wann ihr Wert seine minimale bzw. maximale Größe erreicht hat.
Ein Treiberkreis nach Anspruch 15, dadurch gekennzeichnet, dass der Steuerstromkreis die Zwischenpegelverweildauer beendet, wenn bestimmt worden ist, dass der Wert der zweiten Speisespannung seine minimale bzw. maximale Größe erreicht hat.
Ein Treiberkreis nach Anspruch 11, dadurch gekennzeichnet, dass der Schaltkreis aufweist: einen ersten Schalter mit (a) einer ersten Strömungselektrode, die an die Quelle der ersten Speisespannung gekoppelt ist, (b) einer zweiten Strömungselektrode, die an einen Ausgangsknoten, von dem das Ausgangssignal des Kreises ausgeht, gekoppelt ist und (c) einer Steuerelektrode, die zur Steuerung des Stromflusses zwischen den Strömungselektroden des ersten Schalters auf ein erstes Steuersignal anspricht; einen zweiten Schalter mit (a) einer ersten Strömungselektrode, die an die Quelle der zweiten Speisespannung gekoppelt ist, (b) einer zweiten Strömungselektrode, die an den Ausgangsknoten gekoppelt ist und (c) einer Steuerelektrode, die zur Steuerung des Stromflusses zwischen den Strömungselektroden des zweiten Schalters auf ein zweites Steuersignal anspricht; und einen dritten Schalter mit (a) einer ersten Strömungselektrode, die an die Quelle der dritten Speisespannung gekoppelt ist, (b) einer zweiten Strömungselektrode, die an den Ausgangsknoten gekoppelt ist und (c) einer Steuerelektrode, die zur Steuerung des Stromflusses zwischen den Strömungselektroden des dritten Schalters auf ein drittes Steuersignal anspricht.
Ein Treiberkreis nach Anspruch 17, dadurch gekennzeichnet, dass der Steuerstromkreis die Zwischenpegelverweildauer in Abhängigkeit vom Vergleich des Zeitpunkts, zu dem das Ausgangssignal des Kreises einen Übergang des Kreisausgangs im Wesentlichen vollendet, mit dem Zeitpunkt, zu dem das zweite Steuersignal einen Steuerübergang, der diesem Übergang des Kreisausgangs entspricht, im Wesentlichen vollendet, abgleicht.
Ein Treiberkreis nach Anspruch 18, dadurch gekennzeichnet, dass der Steuerstromkreis den zweiten Schalter überwacht um zu bestimmen, wann der Strom, der zwischen den Strömungselektroden des zweiten Schalters fließt, ungefähr den Wert Null erreicht hat.
Ein Treiberkreis nach Anspruch 17, dadurch gekennzeichnet, dass der Steuerstromkreis den Strom, der zwischen den Strömungselektroden des zweiten Schalters fließt, überwacht und die Zwischenpegelverweildauer beendet, wenn der Strom ungefähr den Wert Null erreicht hat.
Ein Treiberkreis nach Anspruch 18, dadurch gekennzeichnet, dass der Steuerstromkreis aufweist: einen Zeitvergleichsstromkreis zum Vergleich des Ausgangssignals des Kreises mit dem zweiten Steuersignal um zu bestimmen, ob das Ausgangssignal des Kreises einen Übergang des Kreisausgangs vollendet, bevor das zweite Steuersignal den entsprechenden Steuerübergang vollendet; und einen Abgleichstromkreis zum Abgleich der Zwischenpegelverweildauer in Abhängigkeit von diesem Vergleich.
Ein Treiberkreis nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass: sowohl der erste als auch der dritte Schalter einen Feldeffekttransistor aufweist, der eine Source-, eine Drain- bzw. eine Gate-Elektrode hat, die an die erste Strömungselektrode, die zweite Strömungselektrode und die Steuerelektrode dieses Schalters gekoppelt sind; und der zweite Schalter einen Feldeffekttransistor aufweist, der eine erste Source/Drain-Elektrode, eine zweite Source/Drain-Elektrode bzw. eine Gate-Elektrode hat, die an die erste Strömungselektrode, die zweite Strömungselektrode und die Steuerelektrode des zweiten Schalters gekoppelt sind.
Ein Treiberkreis nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, dass die Last eine Digitalschaltung enthält.
Ein Treiberkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenpegelverweildauer jedes Übergangs des Kreisausgangs als eine Funktion von Eigenschaften eines oder mehrerer vorheriger Übergänge des Kreisausgangs bestimmt ist.
Ein Treiberkreis nach Anspruch 24, dadurch gekennzeichnet, dass die Eigenschaften durch die relative zeitliche Steuerung von zwei Signalen bestimmt werden.
Ein Treiberkreis nach einem der Ansprüche 24 oder 25, dadurch gekennzeichnet, dass: sowohl der erste als auch der dritte Schalter einen Feldeftekttransistor aufweist, der eine Source-, eine Drain- bzw. eine Gate-Elektrode hat, die an die erste Strömungselektrode, die zweite Strömungselektrode und die Steuerelektrode dieses Schalters gekoppelt sind; und der zweite Schalter einen Feldeffekttransistor aufweist, der eine erste Source/Drain-Elektrode, eine zweite Source/Drain-Elektrode bzw. eine Gate-Elektrode hat, die an die erste Strömungselektrode, die zweite Strömungselektrode und die Steuerelektrode des zweiten Schalters gekoppelt sind.