DE69426584T2

DE69426584T2 - Einrichtung zur Umsetzung der Vollbildfrequenz

Info

Publication number: DE69426584T2
Application number: DE69426584T
Authority: DE
Inventors: Dong Ho Lee
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 1993-08-06
Filing date: 1994-08-03
Publication date: 2001-06-13
Anticipated expiration: 2014-08-04
Also published as: CN1118191C; US5508747A; CN1117690A; EP0637889B1; EP0637889A3; EP0637889A2; DE69426584D1

Description

GEBIET DER ERFINDUNG

Diese Erfindung betrifft eine Einrichtung zum Umsetzen der Rahmenrate eines Bildsignals, insbesondere eine Einrichtung zum Umsetzen eines Bildsignal-Rahmenformats, die die Rahmenrate durch Rahmeninterpolation umsetzen kann.

TECHNISCHER HINTERGRUND DER ERFINDUNG

Allgemein erfordert die digitale Übertragung eines Bildsignals eine hohe Kompression. Beispielsweise gibt es im Hinblick auf Übertragungsverfahren für Bildsignale H.261 für eine Telekonferenz, MPEG I für Multimedia, MPEG II für eine Vielfachzweckverwendung - z. B., digitales TV usw. - und im übrigen ein Kompressionsverfahren für HDTV, und all diese Verfahren setzen für eine hohe Kompression ein Verfahren zum Komprimieren durch Kompensation der Bewegung derart ein, dass Verdopplungen eliminiert werden, die im Hinblick auf eine Zeitbasis existieren.
Insbesondere erfolgt zum Anheben der Kompressionsrate für H.261 und MPEG I ein Streuen zum Absenken der Rahmenrate für eine Codierung, anders als bei dem oben erläuterten Verfahren zum Komprimieren durch Bewegungskompensation. D. h., das Komprimieren erfolgt mit einer abgesenkten Rahmenrate bei 25 Hz oder 30 Hz.
Jedoch sollten unabhängig davon, dass eine Übertragung mit einer Komprimierung mit einer niedrigeren Rahmenrate bei 24 Hz oder 30 Hz ausgeführt wird, komprimiert mit einer abgesenkten Rahmenrate bei 25 Hz oder 30 Hz, übertragene Signale in Signale mit einer Rahmenrate von 50 Hz oder 60 Hz umgesetzt werden, für die Anzeige bei einem Monitor bei der endgültigen Anzeige.
Ferner sollten zum Abdecken von Filmmodi mit einer Rahmenrate von 24 Hz oder 30 Hz komprimiert mit einer Rahmenrate von 24 Hz oder 30 Hz übertragene Filmmodussignale in Signale umgesetzt werden, die eine Rahmenrate von 60 Hz aufweisen, zum Vereinfachen der Anzeige bei einem Monitor im Rahmen der letzten Anzeigestufe.

ZUSAMMENFASSUNG DER ERFINDUNG

Das technische Problem dieser Erfindung gemäss den vorangehenden Ausführungen lässt sich erzielen durch Bereitstellung einer Einrichtung zum Umsetzen der Rahmenrate eines Bildsignals, die Rahmenrate durch Klassifikation von Bereichen über Pixel umsetzen kann, und eine Bewegungskompensation und eine Mittelungsinterpolation gemäss den klassifizierten Bereichen durchführen kann.
Diese und weitere technische Probleme und Merkmale dieser Erfindung werden erzielt durch Bereitstellung einer Einrichtung mit den Merkmalen des angefügte Patentanspruchs 1.

KURZE BESCHREIBUNG DER ZEICHNUNG

Es zeigen:
Fig. 1 ein Blockschaltbild einer Einrichtung zum Umsetzen von Bildsignal-Rahmenraten in Übereinstimmung mit dieser Erfindung;
Fig. 2 Bereichsmarkierungen von Pixeln, die in Übereinstimmung mit dieser Erfindung klassifiziert sind;
Fig. 3 eine Grundeinheit zum Codieren;
Fig. 4 Details des Rahmenraten-Umsetzers nach Fig. 1;
Fig. 5 Signalformmuster für jeden in Fig. 4 gezeigten Teil;
Fig. 6 Details des in Fig. 4 gezeigten Pixelbereich- Klassifikationsteils;
Fig. 7 Details einer anderen Ausführungsform des Rahmenraten-Umsetzteils nach Fig. 1;
Fig. 8 Details eines 60 Hz/59,94 Hz Rahmenraten- Umsetzteils;
Fig. 9 Details des Steuerteils nach Fig. 8;
Fig. 10 Details eines 59,94 Hz/60 Hz Rahmenraten- Umsetzteils; und
Fig. 11 Details des Steuerteils nach Fig. 10.

DETAILLIERTE BESCHREIBUNG DIESER ERFINDUNG

Details dieser Erfindung werden hier nachfolgend unter Bezug auf die Zeichnung erläutert.
Wie in Fig. 1 gezeigt, enthält eine Einrichtung zum Umsetzen der Rahmenrate in Übereinstimmung mit dieser Erfindung einen variablen Längen-Dekodier- und Invers- Multiplex-Umsetzteil 100, einen Umkehrquantisier-Umsetzteil 200, einen Invers-Diskret-Kosinus-Umsetzteil 300, einen Bewegungskompensationsteil 500 und einen Rahmenraten- Umsetzteil 400 zum Umsetzen der Rahmenraten der Bildsignale.
Der variable Längen-Dekodier- und Invers-Multiplex- Umsetzteil 100 bewirkt ein Wiederherstellen des ankommenden komprimierten Bitstroms in bedeutungsvolle Signale durch Ausführen einer Dekodierung variabler Länge, und er klassifiziert im Hinblick auf eine Bewegungsinformation, eine Makroblocktypinformation, einen Quantisierumsetzkoeffizient und Steuerparameter zum Ausführen der Invers-Multiplexumsetzung.
Der Umkehrquantisier-Umsetzteil 200 führt eine inverse Quantisierungsumsetzung gemäss dem Quatifizier- Umkehrkoeffizienten aus, der von dem variablen Längen- Dekodier- und Invers-Multiplex-Umsetzteil 100 empfangen wird, und der Invers-Kosinus-Umsetzteil 300 erzeugt eine verschobene Rahmendifferenz (DFD, Engl.: Displaced Frame Difference) auf der Grundlage einer Bewegungsverhältnisschätzung durch Ausführen einer inversen Kosinustransformation der bei dem Umkehrquantisier- Umsetzteil 200 gemäss einer Umkehrquantisierung umgesetzten Signale.
Der Bewegungskompensationsteil 500 bewirkt ein Wiederherstellen der Bildsignale durch Ausführen einer Bewegungskompensation unter Verwendung der Bewegungsinformation, nach Dekodierung mit variabler Länge und Umkehrquantisierumsetzung und Empfangen durch den variablen Längen-Dekodier- und Umkehrquantisier-Umsetzteil 100, sowie dem DFD nach Empfang, variabler Längendekodierung und Umkehrmultiplex, ferner einer Umkehrquantisierung und einer inversen diskreten Kosinustransformation bei dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100, dem Umkehrquantisier- Umsetzteil 200 und dem Invers-Kosinus-Transformationsteil 300.
Der Rahmenraten-Umsetzteil 400 klassifiziert die Bildsignalbereiche in Stillbereiche, Bewegungskompensationsbereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche, klassifiziert durch Pixel unter Verwendung der Bewegungsinformation, mit variabler Längendekodierung und inversem Multiplex, der Makroblocktypinformation und dem DFD, jeweils empfangen durch, und ferner dekodiert mit variabler Länge und mit Umkehrmultipliex, Umkehrquantisierung und inverser diskreten Cosinustransformation bei dem variablen Längendekodier- und Umkehrmultiplex-Umsetzteil 100, dem Umkehrquantisier-Umsetzteil 200, dem Umkehr-Kosinus- Transformationsteil 300, und er bewirkt ein Umsetzen der Rahmenverhältnisse der durch den Bewegungskompensationsteil 500 empfangenen Bildsignale gemäss den klassifizierten Bereichen.
Ein einer Interpolation zu unterziehender Rahmen 9 wird durch Pixel in Stillbereiche, Bewegungskompensationsbereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche klassifiziert, und die klassifizierten Bereiche haben - wie in Fig. 2 gezeigt - Stillbereiche 4, und diese Bereiche haben keine Änderungen zwischen dem vorderen und hinteren Rahmen (n) und (n+1), d. h. zwischen zwei aneinandergrenzenden Rahmen 8 und 9, und in Bewegungskompensationsbereichen 5 muss eine Bewegungskompensation aufgrund des Vorliegens einer Bewegung durchgeführt werden, abgedeckte Bereiche 7 erscheinen von hinten als Abdeckung bei sich bewegendem Bewegteil, und nicht abgedeckte Bereiche 6 sind bei sich bewegendem Bewegteil abgedeckt.
Hiernach werden Details des Bewegungskompensationsteils 5 und des Rahmenraten-Umsetzteils 6 erläutert.
Der Bewegungskompensationsteil 500 enthält einen Bewegungskompensator 501 zum Kompensieren der Bewegung unter Verwendung der Bewegungsinformation, nach Dekodierung mit variabler Länge und Umkehrmultiplexumsetzung bei dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100, ferner einen Addierer 502 zum Addieren des DFD, nach Empfang durch und Dekodierung mit variabler Länge, sowie Umkehrmultiplex, Umkehrquantisierung und inverser diskreter Kosinustransformation jeweils bei dem variablen Längen- Dekodier- und Umkehr-Multiplex-Umsetzteil 100, dem Umkehrquantisier-Umsetzteil 200 und dem Umkehr-Diskret- Transformationsteil 300, und von Signalen, die bei dem Bewegungskompensator 501 empfangen und bewegungskompensiert werden, sowie für ein nachfolgendes Übertragen der Bildsignale zu dem Rahmenraten-Umsetzteil 400, und einen Rahmenspeicher 503 zum Speichern der von dem Addierer 502 empfangenen Bildsignale für die Bewegungskompensation des nächsten Rahmens und zum Übertragen der gespeicherten Bildsignale an den Bewegungskompensator 501.
Eine Ausführungsform des Rahmenraten-Umsetzteils 400 enthält einen Summierer 403 zum Aufsummieren der DFD in Makroblockeinheiten nach Empfang durch, nach variabler Längen-Dekodierung und Umkehr-Multiplex, ferner Umkehrquantisierung und inverser diskreter Cosinustransformation jeweils bei dem Variablen Längen- Dekodier- und Umkehr-Multiplex-Umsetzteil 100, dem Umkehrquantisier-Umsetzteil 200 und dem Umkehr-Diskrete- Kosinustransformationsteil 300, ferner ein Latch-Element 402 zum zeitweisen Speichern des von dem Summierer 401 empfangenen DFDs in Makroblockeinheiten, ein Latch-Element 403 zum zeitweisen Speichern der Bewegungsinformation, nach Empfang durch, sowie variabler Längen-Dekodierung und Umkehr-Multiplex-Umsetzung bei dem variablen Längen- Dekodier- und Umkehr-Multiplex-Umsetzteil 100 zum Kompensieren der Verzögerung bei dem Summierer 401, ferner ein Latch-Element 404 zum zeitweisen Speichern der Makroblocktypinformation, nach Empfang durch und nach Dekodierung mit variabler Länge und Umkehrmultiplexumsetzung bei dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100 zum Kompensieren der Verzögerung bei dem Summierer 401, sowie einen Rahmenraten- Umsetzer zum Umsetzen der Rahmenraten durch Bilden eines Rahmens durch Klassifizieren der Bereiche durch Pixel unter Verwendung der Bildsignale nach Empfang von dem Bewegungskompensationsteil 500 und der von den Latch- Elementen 402, 403 und 404 empfangenen Signale, sowie zum Ausführen zugeordneter Interpolationen gemäss dem Ergebnis der Klassifikation.
Der bei dem variablen Längen-Dekodier- und Umkehr- Multiplex-Umsetzteil 100 anliegende komprimierte Bitstrom wird in bedeutungsvolle Signale wiederhergestellt, durch Anwendung einer variablen Längen-Dekodierung und Klassifikation in Bewegungsinformation, Makroblocktypinformation, mit einem Quantisierumkehrkoeffizienten und mit Steuerparametern zum Anwenden einer Umkehrmultiplexumsetzung bei dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100, und es erfolgt ein Umsetzen der von dem variablen Längen- Dekodier- und Umkehr-Multiplex-Umsetzteil 100 zu dem Umkehrquantisier-Umsetzteil 200 übertragenen Steuerparameter in eine inverse Quantisierung bei dem Umkehrquantisier-Umsetzteil 200 gemäss dem von dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100 empfangenen Quantisierumsetzkoeffizienten, und die mit einer Umkehrquantisierung umgesetzten Signale werden einer umkehrdiskreten Kosinustransformation bei dem umkehrdiskreten Kosinustransformationsteil 300 unterzogen, zum Wiederherstellen des DFDs auf der Grundlage eines geschätzten Bewegungspfads des Bilds.
Bildsignale vor einem Rahmen, die in dem Rahmenspeicher 603 gespeichert sind, werden einer Bewegungskompensation bei dem Bewegungskompensator 501 unterzogen, gemäss der Bewegungsinformation, die von dem variablen Längen- Dekodier- und Umkehr-Multiplex-Umsetzteil 100 empfangen werden, und es erfolgt eine Kombination mit dem von dem Umkehr-Diskreten-Kosinustransformationsteil 100 empfangenen DFD bei dem Addierer 502, zum Erzeugen von Bildsignalen, die an den Rahmenratenumsetzer 405 übertragen werden und bei dem Rahmenspeicher 503 gespeichert werden.
Die von dem Addierer 502 übertragenen Bildsignale, die meistens Bildsignale mit einer Rahmenrate von 25 Hz oder 30 Hz sind, sollten in Bildsignale mit dem Zweifachen des Rahmenverhältnisses 50 Hz oder 60 Hz zum Anzeigen bei einem Monitor umgesetzt werden.
Hierfür erfolgt zeitweise ein Aufaddieren in Makroblockeinheiten und ein Speichern in dem Latch-Element 402 des DFD-Signals, das übertragen wird, und einer variablen Längendekodierung und einem Umkehrmultiplexvorgang unterzogen wird, sowie einer Umkehrquantisierung und einer inversen diskreten Kosinustransformation, und zwar jeweils durch den variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100, den Umkehrquantisier-Umsetzteil 200 und den inversen diskreten Kosinustransformationsteil 300.
Zudem wird die Bewegungsinformation, die übertragen wird und einer variablen Längendekodierung und einer Umkehr- Multiplexumsetzung bei dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100 unterzogen wird, in dem Latch-Element 403 gespeichert, und zwar zeitweise zum Kompensieren der Verzögerung bei dem Summierer 401, und die Makroblocktypinformation, nach Übertragung von und Anwendung einer variablen Längendekodierung und Umkehrmultiplexumsetzung bei dem variablen Längen-Dekodier- und Umkehr-Multiplex-Umsetzteil 100, wird zeitweise in dem Latch-Element 404 zum Kompensieren der Verzögerung bei dem Summierer 401 gespeichert.
Wie in Fig. 3 gezeigt, ist die Grundeinheit zum Codieren eine Makroblock 1 mit m ≠ n Pixeln. Ein M/m Makroblock bildet eine Scheibe 2, und eine Scheibe hat n · M Pixel. Eine N/n Scheibe 2 bildet einen Rahmen 3.
Da ein Rahmen M · N Pixel hat, bekommt ein Rahmen (N/n) · (M/m) Blöcke.
Demnach sollte, um die Änderungsrate zwischen Rahmen zu kennen, auf codierte und in Makroblockeinheiten übertragene Signale solange gewartet werden, bis sie unter Bildung eines Rahmens angesammelt sind.
Dies ist der Grund dafür, weshalb das von dem umkehrdiskreten Kosinustransformationsteil 300 empfangenen DFD in Makroblockeinheiten in dem Summierer 401 gesammelt werden sollte, und zum Kompensieren der Verzögerungszeit während dem Sammeln sind die Latch-Elemente 403 und 404 erforderlich.
Die von den Latch-Elementen 402, 403 und 404 an den Rahmenraten-Umsetzer 405 übertragenen Signale werden zum Klassifizieren verwendet, in Still-Bereiche, Bewegungskompensationsbereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche, und zwar bei dem Rahmenraten- Umsetzer 405 auf der Grundlage davon, welche erforderliche Interpolation bei dem Rahmenraten-Umsetzteil 405 unter Verwendung der von dem Bewegungskompensationsteil 500 empfangenen Bildsignale auszuführen ist.
Nachfolgend werden Details des Rahmenraten-Umsetzers 405 unter Bezug auf die Fig. 4 erläutert.
Wie in Fig. 3 gezeigt, enthält der Rahmenraten-Umsetzer 405 einen Rahmenspeicher 410 zum Speichern von Bildsignalen, die von dem Bewegungskompensationsteil 500 empfangen werden, ferner einen Teiler 420 zum Unterteilen der von dem Latch-Element 403 empfangenen Bewegungsinformation um den Wert 2, einen Interpolationssteuerteil 440 zum Klassifizieren in Still-Bereiche, Bewegungskompensationsbereiche, abgedeckte und nicht abgedeckte Bereiche, klassifiziert durch Pixel unter Verwendung der Signale, die von den Latch-Elementen 402 und 404 sowie dem Teiler 420 empfangen werden, einen Interpolationsteil 430 zum Ausführen einer Interpolation zum Vervollständigen eines Rahmens unter Verwendung der von dem Rahmenspeicher 410 empfangenen Bildsignale und der von dem Teiler 420 empfangenen Signale, und der Steuerung durch den Kompensationssteuerteil 440, einen Rahmenspeicher 450 zum zeitweisen Speichern der von dem Rahmenspeicher 410 empfangenen Signale zum Abstimmen der Synchronisation, einen Rahmenspeicher 460 zum zeitweisen Speichern der von dem Interpolationsteil 430 empfangenen Bildsignale zum Abstimmen der Synchronisation, und einen Multiplexer 470 zum Auswählen und Senden eines der von den Rahmenspeichern 450 und 460 empfangenen Bildsignale unter Steuerung durch den Kompensationssteuerteil 440.
Hierbei kann der Rahmenspeicher 450 und 460 entfernt werden, und dann hat der Multiplexer 470 direkt eines der Signale auszuwählen und zu übertragen, das von dem Rahmenspeicher 410 und dem Kompensationsteil 430 empfangen wird.
Der Interpolationssteuerteil 440 enthält einen Komparator 441 zum Vergleichen des von dem Latch-Element 402 empfangenen DFD-Signals mit einem voreingestellten kritischen Wert, einem Pixelbereich-Klassifikationsteil 442 zum Steuern des Interpolationsteils 30 für das Klassifizieren in Still-Bereiche, und Bewegungskompensationsbereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche nach Pixel unter Verwendung der von dem Teiler 420 empfangenen Signale, das Latch-Element 404 und dem Komparator 441 und eines Szenenänderungs- Detektionsteil 443 zum Steuern der Ausgabe des Multiplexers 470 für das Detektieren der Änderung der Szene unter Verwendung der von dem Komparator 441 empfangenen Signale. Der Szenenänderungsdetektionsteil 443 enthält einen Summierer 444 zum Aufsummieren von Signalen, die von dem Komparator 441 in Raumeinheiten empfangen werden, einem Komparator 445 zum Vergleichen der von dem Summierer 444 emfpangenen Signale mit einem kritischen Wert, einen Verzögerungskompensator 446 zum Kompensieren der Verzögerungen durch zeitweises Speichern des von dem Komparator 444 empfangenen Signale und zum Steuern der Ausgabe des Miltiplexers 470.
Der Interpolationsteil 430 enthält einen Rahmenspeicher 431 zum Speichern der von dem Rahmenspeicher 410 empfangenen Bildsignale, einen Mittlungsinterpolationsteil 432 zum Ausführen einer Interpolation mit dem Durchschnitt zweier Rahmen unter Verwendung der von den Rahmenspeichern 410 und 431 empfangenen Bildsignale, einen Bewegungskompensationsgebiet-Interpolationsteil 434 zum Ausführen einer Bewegungskompensation unter Verwendung der von dem Rahmenspeicher 431 und dem Teiler 420 empfangenen Signale unter Steuerung durch den Pixelbereich- Klassifikationsteil 442, ein Rahmenspeicher 435 zum Speichern der von dem Bewegungskompensationsgebiet- Interpolationsteil 434 empfangenen Signale, und einen Multiplexer 433 zum Auswählen und Übertragen von Signalen, die von den Rahmenspeichern 410, 431 und 435 empfangen werden, sowie den Mittlungsinterpolationsteil 432 unter der Steuerung durch den Pixelbereichs-Klassifikationsteil 442.
Der Mittlungsinterpolationsteil 432 enthält einen Addierer 436 zum Addieren der von den Rahmenspeichern 410 und 431 empfangenen Bildsignale, sowie einen Teiler 437 zum Aufteilen der von dem Addierer 436 empfangenen Signale gemäss dem Wert 2.
Der Betrieb des Rahmenraten-Umsetzteils 405 mit dem vorangehenden Aufbau wird hier nachfolgend unter Bezug auf die Fig. 5 erläutert.
Die von dem Addierer 502 des Bewegungskompensationsteils 500 übertragenen Bildsignale B werden in dem Rahmenspeicher 410 in Rahmeneinheiten gemäss dem Eingaberahmentakt A gespeichert, und die in dem Rahmenspeicher 410 in Rahmeneinheiten gespeicherten Bildsignale C werden in dem Rahmenspeicher 431 erneut gespeichert. Hier dienen die zwei in den Rahmenspeichern 410 und 431 in Rahmeneinheiten gespeicherten Bildsignale zwei benachbarten Rahmen, d. h. dem vorderen (n+1)ten und dem rückwärtigen (n)-ten Rahmen.
Die in den Rahmenspeichern 410 und 431 gespeicherten Bildsignale werden in dem Addierer 436 addiert und durch 2 in dem Teiler 437 geteilt, und sie werden Durchschnittswerte zwischen zwei Rahmen.
Die von dem Latch-Element 403 des Rahmenraten-Umsetzteil 400 empfangene Bewegungsinformation wird bei dem Teiler 420 durch 2 geteilt, und sie wird ein Durchschnittswert zwischen zwei Rahmen, und sie wird an den Bewegungskompensationsgebiets-Interpolationsteil 434 und den Pixelbereichs-Klassifikationsteil 442 übertragen.
Die von dem Teiler 420 empfangene Durchschnittsbewegungsinformation wird zum Ausführen einer Bewegungskompensation der von dem Rahmenspeicher 431 empfangenen Bildsignale bei dem Bewegungskompensationsgebiet-Interpolationsteil 434 unter der Steuerung des Pixelbereichs-Klassifikationsteils 442 verwendet. Die bei dem Bewegungskompensationsgebiet- Interpolationsteil 434 bewegungskompensierten Bildsignale D werden nach einem zeitweisen Speichern in dem Rahmenspeicher 436 zu dem Multiplexer 433.E übertragen.
Die von den Rahmenspeichern 410, 431 und 435 und dem Teiler 437 des Mittlungsinterpolationsteils 432 an den Multiplexer 433 übertragenen Bildsignale werden ausgewählt und unter Steuerung des Pixelbereichs-Klassifikationsteils 442 übertragen.
Nachfolgend wird der Prozess zum Steuern des Multiplexers 433 zum Auswählen und Übertragen eines der ausgewählten Bildsignale erläutert.
Es erfolgt ein Vergleich des DFD, das in Makroblockeinheiten nach Übertragung von dem Latch-Element 402 des Rahmenraten-Umsetzteils 400 zu dem Komparator aufsummiert wird, mit einem voreingestellten kritischen Wert zum Bestimmen der Bereiche als Bewegungskompensationsbereiche. Zusätzlich erfolgt ein Teilen der von dem Latch-Element 403 des Rahmenraten- Umsetzteils 400 empfangenen Bewegungsinformation durch den Wert 2 bei dem Teiler 420 zum Berechnen der gemittelten Bewegungsinformation zwischen zwei Rahmen.
Die Makroblocktypinformation, die von dem Latch-Element 404 des Rahmenraten-Umsetzteils 400 zusammen mit von dem Komparator 441 und dem Teiler 420 übertragenen Signalen an den Pixelbereichs-Klassifikationsteils 442 übertragen wird, werden für die Interpolation verwendet, nach der Klassifikation Stillbereiche, Bewegungskompensationsbereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche durch Pixel bei der Pixelbereichs-Klassifikation 442.
D. h., dann, wenn das von dem Latch-Element 402 in Makroblockeinheiten übertragene DFD größer als der kritische Wert ist, wodurch bei dem Pixelbereichs- Klassifikationsteils 442 bestimmt wird, dass es sich unbedingt um einen nicht abgedeckten Bereich handelt, unabhängig von der Makroblocktypinformation, wird der Multiplexer 433 zum Übertragen zugeordneter Bildsignale gesteuert, nach der Auswahl der zugeordneten Bildsignale von dem vorderen n-ten Rahmen, der von dem Rahmenspeicher 431 empfangen wird.
Zudem wird dann, wenn das in Makroblockeinheiten von dem Latch-Element 402 übertragene DFD kleiner als oder gleich groß wie der kritische Wert ist und die Makroblocktypinformation mit einer Codierung in Form einer Intrarahmencodierung erscheint, bei dem Pixelbereichs- Klassifikationsteil 442 bestimmt, dass es sich um einen nicht abgedeckten Bereich handelt, und der Multiplexer 443 wird zum Übertragung des zugeordneten Signals nach dem Auswählen des zugeordneten Bildsignals von dem vorderen n- ten Rahmen - nach Empfang von dem Rahmenspeicher 431 - gesteuert.
Zudem wird dann, wenn das in Makroblockeinheiten von dem Latch-Element 402 übertragene DFD kleiner ist als oder gleich groß ist wie der kritische Wert und die Makroblocktypinformation als in bewegungskompensierter Codierung codiert erscheint, wird bei dem Pixelbereichs- Klassifikationsteil 442 bestimmt, dass es sich um einen abgedeckten Bereich oder um einen bewegungskompensierten Bereich handelt, und der Multiplexer 433 wird zum Übertragung eines zugeordneten Bildsignals gesteuert, nach Auswahl des zugeordneten Bildsignals entweder von dem nächsten n+1-ten Rahmen, der von dem Rahmenspeicher 410 empfangen wird, oder von dem bewegungskompensierten Rahmen, der von dem Rahmenspeicher 435 empfangen wird.
Zudem wird dann, wenn das in Makroblockeinheiten in dem Latch-Element 402 übertragene DFD kleiner ist als oder gleich groß ist wie der kritische Wert und die Makroblocktypinformation als mit nicht bewegungskompensierter Intrarahmencodierung codiert erscheint, bestimmt, dass es sich um einen Still-Bereich handelt, und der Multiplexer 433 wird zum Übertragen eines Bildsignals gesteuert, nach Auswahl des Bildsignals von dem Mittelwert zugeordneter Pixel von dem vorderen und hinteren n-ten Rahmen und n+1-ten Rahmen, die von dem Mittlungsinterpolationsteil 432 empfangen werden. In diesem Augenblick wird dann, wenn die zugeordneten Pixel als ein Still-Bereich bei dem Pixelbereichs-Klassifikationsteils 442 bestimmt werden, der Multiplexer 433 zum Übertragen nach Auswahl entweder von dem vorderen n-ten Rahmen oder von dem hinteren n+1-ten Rahmen gesteuert.
Die von dem Rahmenspeicher 410 und von dem Multiplexer 433 übertragenen Bildsignale werden zeitweise jeweils in den Rahmenspeichern 450 und 460 zum Abgleichen der Synchronisierung gespeichert, und sie werden von dem Multiplexer 470 unter der Steuerung des Szenenänderungsdetektionsteil 443.G ausgewählt und übertragen.
Die Steuerung des Multiplexers 470 für die Auswahl einer Ausgangsgröße erfolgt durch Signale, die von dem Komparator 441 übertragen werden, bei dem Summierer 444 in Rahmeneinheiten aufsummiert werden, mit einem kritischen voreingestellten Wert zum Bestimmen des Signals als einer Szenenänderung bei dem Komparator 455 verglichen werden, und für einen Synchronisierungsabgleich bei dem Verzögerungskompensator 446 verzögerungskompensiert werden.
D. h., dann, wenn für das von dem Summierer 444 empfangene Signal festgestellt wird, dass es größer als der kritische Wert ist, als Ergebnis des Vergleichs bei dem Komparator 445, unter Bestimmung der Tatsache, dass sich die Szene geändert hat, wird der Multiplexer 470 zum Auswählen und Übertragen eines Bildsignals des nächsten n+1-ten Rahmens gesteuert, das von dem Rahmenspeicher 450 empfangen wird. Zudem wird dann, wenn für das von dem Summierer 440 empfangene Signal festgestellt wird, dass es kleiner als oder gleich groß wie der kritische Wert ist, als Ergebnis des Vergleichs bei dem Komparator 445, bestimmt, dass sich die Szene nicht geändert hat, und der Multiplexer 470 wird zum Auswählen und Übertragen der Alternativ.G von den Rahmenspeichern 450 und 460 empfangenen Bildsignale gesteuert.
Anschließend überträgt der Multiplexer 470 schließlich ein Bildsignal gemäss den zwei Seiten der Rahmenrate der empfangenen Bildsignale zum Vereinfachen einer Anzeige an einem Monitor.
Hiernach werden die Details des Pixelbereichs- Klassifikationsteils 442 des Interpolationssteuerteils 440 unter Bezug auf die Fig. 6 erläutert.
Wie in Fig. 6 gezeigt, enthält der Pixelbereichs- Klassifikationsteil 442 des Interpolationssteuerteils 440 einen Klassifizierer vom Makroblocktyp 481 zum Klassifizieren der Makroblocktypinformation, die von dem Latch-Element 404 des Rahmenraten-Umsetzteils 400 empfangen wird, in Intrarahmeninformation und bewegungskompensierte Information, einen Inverter 485 zum Invertieren der von dem Komparator 441 des Interpolationssteuerteils 440 empfangenen Signale, und ein UND-Gatter 486 zum Bestimmen eines Bewegungskompensationsbereichs durch logisches Multiplizieren der Signale, die von dem Inverter 485 empfangen werden, und der Bewegungskompensationsinformation, die von dem Makroblocktypklassifizierer 481 empfangen wird, sowie zum Übertragen des Bewegungskompensationsbereichs an dem Bewegungskompensationsgebiet-Interpolationsteil 434, ferner einen Speicher 487 zum Speichern der Position der zugeordneten Pixel unter Verwendung der von dem Teiler 420 empfangenen Signale in Ansprechen auf das von dem UND- Gatter 486 empfangene Signal, einen Verzögerungskompensator 482 zum Kompensieren der Verzögerungen durch Speichern der von dem Makroblocktyp-Klassifizierer 481 empfangenen Signale, einen Interpolationsauswahlcontroller 483 zum Steuern des Multiplexers 433 in Ansprechen auf die in dem Speicher 487 gespeicherten Signale nach Empfang von dem Verzögerungskompensator 482, und einen Verzögerungskompensator 484 zum Kompensieren der Verzögerungen durch Speichern der von dem Interpolationsauswahlcontroller 484 empfangenen Signale und zum Übertragen der verzögerungskompensierten Signale an den Multiplexer 433.
Die von dem Latch-Element 404 empfangene Makroblocktypinformation wird nach der Klassifikation in Intrarahmeninformation und bewegungskompensierte Information bei dem Makroblocktypklassifizierer 481 zeitweise in dem Verzögerungskompensator 484 gespeichert. In diesem Zeitpunkt wird aufgrund der Tatsache, dass die Intrarahmeninformation und die Bewegungsinterpolationsinformation, die von dem Makroblocktypklassifizierer 481 empfangen und bei diesem klassifiziert wird, zeigen, ob das zugeordnete Pixel mit Intrarahmencodierung, bewegungskompensierter Codierung oder nicht bewegungskompensierter Rahmencodierung codiert wurde, dann, wenn festgestellt wird, dass das zugeordnete Pixel in Intrarahmencodierung codiert wurde, das Pixel als ein nicht abgedeckter Bereich klassifiziert, und wird festgestellt, dass das zugeordnete Pixel mit bewegungskompensierter Codierung codiert wurde, wird das Pixel entweder als abgedeckter Bereich oder bewegungskompensierter Bereich bestimmt, und wird festgestellt, dass das zugeordnete Pixel mit einer nicht bewegungskompensierten Intrarahmencodierung codiert wurde, wird das Pixel als ein Still-Bereich bestimmt.
In diesem Zeitpunkt wird dann, wenn das zugeordnete Pixel in bewegungskompensierter Codierung codiert wurde, zum Klassifizieren des zugeordneten Pixel in einen abgedeckten Bereich und einen bewegungskompensierten Bereich die Ausgangsgröße des Komparators 485 verwendet, und dieser Prozess wird hier nachfolgend erläutert.
Die von dem Komparator 441 empfangenen Signale werden übertragen, nach einem Invertieren bei dem Inverter 485, sowie einer logischen Multiplikation bei dem UND-Gatter 486, zusammen mit bewegungskompensierter Information, die von dem Makroblockklassifizierer 481 empfangen wird. Die von dem UND-Gatter 486 empfangenen Signale - Signale zum Aufzeigen der Tatsache, dass das zugeordnete Pixel über eine Bewegungskompensation interpoliert wurde - aktiviert dann den Bewegungskompensationsgebiet-Interpolationsteil 434 nicht, wenn das Signal zeigt, dass das zugeordnete Pixel bewegungskompensiert wurde, jedoch aktivieren sie den Bewegungskompensationsgebiet-Interpolationsteil 434 lediglich in dem Fall, in dem das Signal zeigt, dass das zugeordnete Pixel für eine Bewegungskompensation desselben bewegungskompensiert wurde.
Daten zum Anzeigen der bewegungskompensierten Position in einen Rahmen, die von dem Teiler 420 in Ansprechen auf das von dem UND-Gatter 486 empfangene Signal empfangen werden, werden in dem Speicher 487 gespeichert.
D. h., in dem Fall, in dem das von dem UND-Gatter 486 empfangene Signal anzeigt, dass das zugeordnete Pixel bewegungskompensiert ist, wird die bewegungskompensierte Position in einem Rahmen in dem Speicher 487 gespeichert, unter Verwendung der Bewegungsinformation, die - nach Teilung durch 2 - von dem Teiler 420 empfangen wird, und in dem Fall, in dem das von dem UND-Gatter 486 empfangene Signal anzeigt, dass das zugeordnete Pixel nicht bewegungskompensiert ist, wird der Speicher 487 nicht aktiviert.
Der Interpolationsauswahlcontroller 483 klassifiziert die zugeordneten Pixel in abgedeckte Bereiche und bewegungskompensierte Bereiche in dem Fall, in dem das verzögerungskompensierte Signal bei dem Verzögerungskompensator 482 anzeigt, dass das zugeordnete Pixel im Rahmen einer bewegungskompensierten Codierung geschrieben wurde.
D. h., in dem Fall, in dem das zugeordnete Pixel der in dem Speicher 487 gespeicherten bewegungskompensierten Position entspricht, unter Bestimmung der Tatsache, dass das zugeordnete Pixel ein bewegungskompensierter Bereich ist, steuert der Interpolationsauswahlcontroller 483 den Multiplexer 433 zum Auswählen und Übertragen der in dem Rahmenspeicher 435 gespeicherten Bildsignale, zum Erzeugen bewegungskompensierter Bildsignale, und in dem Fall, in dem das zugeordnete Pixel nicht der in dem Speicher 487 gespeicherten bewegungskompensierten Position entspricht, wodurch bestimmt wird, dass das zugeordnete Pixel ein abgedeckter Bereich ist, steuert der Interpolationsauswahlcontroller 483 den Multiplexer 433 zum Auswählen und Übertragen der in dem Rahmenspeicher 410 gespeicherten Bildsignale, zum Auswählen zugeordneter Bildsignale von dem hinteren n+1-ten Rahmen.
In anderen Worten ausgedrückt, überträgt der Interpolationsauswahlcontroller 483 Signale zum Steuern des Multiplexers 433 auf der Grundlage der Bestimmung durch die Klassifikation gemäss nicht abgedecktem Bereich, Still- Bereich, und abgedeckter Bereich oder bewegungskompensierter Bereich, auf der Grundlage der von dem Verzögerungskompensator 482 empfangenen Signale, und ferner auf der Grundlage einer Bestimmung durch Klassifizierung in einen abgedeckten Bereich und einen bewegungskompensierten Bereich auf der Grundlage von in dem Speicher 487, gespeicherten Signalen.
D. h., der Interpolationsauswahlcontroller 483 steuert den Multiplexer 433 zum Auswählen der Ausgangsgröße des Teilers 437 zum Interpolieren mit dem Durchschnitt beider Rahmen in dem Fall, dass die von dem Verzögerungskompensator 482 empfangenen Signale anzeigen, dass das zugeordnete Pixel ein Still-Bereich ist, sowie des Rahmenspeichers 435 zum Interpolieren über eine Bewegungskompensation in dem Fall, in dem die von dem Verzögerungskompensator 482 und dem Speicher 487 empfangenen Signale zeigen, dass das zugeordnete Pixel ein bewegungskompensierter Bereich ist, sowie des Rahmenspeichers 410 zum Interpolieren unter Verwendung der Bildsignale des hinteren n+1-ten Rahmens in dem Fall, in dem die von dem Verzögerungskompensator 482 und dem Speicher 487 empfangenen Signale zeigen, dass das zugeordnete Pixel ein abgedeckter Bereich ist, sowie des Rahmenspeichers 431 zum Interpolieren unter Verwendung der Bildsignale von dem vorderen n-ten Rahmen in dem Fall, in dem die von dem Verzögerungskompensator 482 empfangenen Signale zeigen, dass das zugeordnete Pixel ein nicht abgedeckter Bereich ist.
Ferner kann der Interpolationsauswahlcontroller 483 den Multiplexer 433 entweder zum Auswählen der Ausgangsgröße des Rahmenspeichers 431 steuern, zum Interpolieren unter Verwendung der Bildsignale des vorderen n-ten Rahmens, oder der Ausgangsgröße des Rahmenspeichers 410, zum Interpolieren unter Verwendung der Bildsignale des hinteren n+1-ten Rahmens in dem Fall, in dem die von dem Verzögerungskompensator 482 empfangenen Signale zeigen, dass das zugeordnete Pixel in einem Still-Bereich liegt.
Die von dem Interpolationsauswahlcontroller 483 empfangenen Signale werden nach Verzögerungskompensationsspeicherung in dem Verzögerungskompensator 484 bei dem Multiplexer 433 zum Steuern des Multiplexers 433 angelegt.
Unter Bezug auf die Fig. 7 wird hier nachfolgend eine andere Ausführungsform des Rahmenraten-Umsetzteils 400 erläutert.
Wie in Fig. 7 gezeigt, enthält eine andere Ausführungsform des Rahmenraten-Umsetzteils 400 Rahmenspeicher 620 und 620, die in Serie zum Speichern der Bildsignale in Rahmeneinheiten nach Empfang von dem Bewegungskompensator 500 verbunden sind, sowie einen Bewegungsschätzteil 600 zum Schätzen der Bewegungsinformation und des DFD unter Verwendung der Bildsignale zweier angrenzender Rahmen nach Empfang von den Rahmenspeichern 610 und 620, einen Teiler 680 zum Teilen der Bewegungsinformation nach Empfang von dem Bewegungsschätzteil 600 durch den Wert 2, einen Interpolationssteuerteil 670 zum Klassifizieren der Bereiche durch Pixel unter Verwendung der Bewegungsinformation nach Empfang von dem Bewegungsschätzteil 600 und der Signale, die von dem Teiler 86 empfangen werden, einen Interpolationsteil 630 zum Vervollständigen eines Rahmens durch Ausführen einer Interpolation unter Verwendung der von dem Rahmenspeichern 610 und 620 empfangenen Bildsignale und der von dem Teiler 680 empfangenen Signale unter Steuerung durch den Interpolationssteuerteil 670, einen Rahmenspeicher 640 zum zeitweisen Speichern der von dem Rahmenspeicher 610 empfangenen Bildsignale zum Abstimmen der Synchronisation, einen Rahmenspeicher 650 zum zeitweisen Speichern der von dem Interpolationsteil 630 empfangenen Bildsignale für einen Abgleich der Synchronisation, und einen Multiplexer 660 zum Auswählen und Übertragen eines der Bildsignale nach Empfang von den Rahmenspeichern 640 und 650 unter der Steuerung des Interpolationssteuerteils 670, wodurch sich die Rahmenrate der von dem Bewegungskompensationsteil 500 empfangenen Bildsignale auf der Grundlage der Bereiche umsetzen lässt, die in Still-Bereiche, bewegungskompensierte Bereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche nach Klassifikation durch Pixel klassifiziert sind, über Schätzung der Bewegungsinformation und des DFD unter Verwendung der Bildsignale zweier angrenzender Rahmen nach Empfang von dem Bewegungskompensationsteil 500.
Hier lassen sich der Rahmenspeicher 640 und 650 entfernen, wodurch der Multiplexer 660 eines der von dem Rahmenspeicher 610 und dem Interpolationsteil 630 empfangenen Signale direkt auswählen und übertragen kann.
Der Interpolationssteuerteil 670 enthält einen Komparator 671 zum Vergleichen des von dem Bewegungsschätzteil 600 empfangenen DFD mit einem voreingestellten kritischen Wert, einem Pixelbereich-Klassifikationsteil 672 zum Steuern des Interpolationsteils 630 durch Klassifikation in Still- Bereiche, bewegungskompensierte Bereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche, klassifiziert durch Pixel, unter Verwendung der von dem Teiler 680 und dem Komparator 671 empfangenen Signale, und einen Szenenänderungsdetektionsteil 676 zum Detektieren der Änderungen der Szenen unter Verwendung der von dem Komparator 671 empfangenen Signale zum Steuern der Ausgabe des Multiplexers 660.
Der Szenenänderungsdetektionsteil 676 enthält einen Summierer 673 zum Summieren der von dem Komparator 671 in Rahmeneinheiten empfangenen Signale, einen Komparator 674 zum Vergleichen der von dem Summierer 673 empfangenen Signale, einen Verzögerungskompensator 675 zum Kompensieren der Verzögerungen durch zeitweises Speichern der von dem Komparator 674 empfangenen Signale und zum Steuern der Ausgabe des Multiplexers 660.
Der Interpolationsteil 630 enthält einen Mittlungsinterpolationsteil 631 zum Ausführen einer Interpolation mit dem Mittel beider Rahmen unter Verwendung der von den Rahmenspeichern 610 und 620 empfangenen Bildsignale, einen Bewegungskompensationsgebiet- Interpolationsteil 633 zum Ausführen von Bewegungskompensationen unter Verwendung von Signalen, die von dem Rahmenspeicher 620 und dem Teiler 680 empfangen werden, gemäss der Steuerung durch den Pixelbereichs- Klassifikationsteils 672, einen Rahmenspeicher 634 zum Speichern der von dem Bewegungskompensationsgebiet- Interpolationsteil 633 empfangenen Signale, und einen Multiplexer 633 zum Auswählen der von den Rahmenspeichern 610, 620 und 634 empfangenen Signale, und den Mittlungsinterpolationsteil 631, sowie für das Übertragen der ausgewählten Signale gemäss der Steuerung durch den Pixelbereichs-Klassifikationsteils 633.
Der Betrieb einer anderen Ausführungsform des Rahmenraten- Umsetzteils mit dem vorangehenden Aufbau wird hier nachfolgend beschrieben.
Die von dem Addierer 502 des Bewegungskompensationsteils 500 empfangenen Bildsignale werden in dem Rahmenspeicher 610 in Rahmeneinheiten gespeichert, und die in dem Rahmenspeicher 610 in Rahmeneinheiten gespeicherten Bildsignale werden in dem Rahmenspeicher 620 erneut gespeichert. Hier dienen die in den Rahmenspeichern 610 und 620 in Rahmeneinheiten gespeicherten Bildsignale zwei angrenzenden Rahmen, d. h. dem vorderen n+1-ten und dem hinteren n-ten Rahmen.
Es erfolgt ein Schätzen und Detektieren der in Rahmeneinheiten von den Rahmenspeichern 610 und 620 zu dem Bewegungsschätzteil 600 übertragenen Bildsignale im Hinblick auf Bewegungsinformation und DFD in Makroblockeinheiten. Die von dem Bewegungsschätzteil 600 übertragene Bewegungsinformation wird in dem Teiler 680 durch zwei in einen mittleren Bewegungswert zwischen zwei Rahmen geteilt, und an dem Bewegungskompensationsgebiet- Interpolationsteil 634 und dem Pixelbereichs- Klassifikationsteil 572 übertragen.
Die von dem Teiler 680 empfangene Mittelbewegungsinformation wird zum Ausführen einer Bewegungskompensation der von dem Rahmenspeicher 620 empfangenen Bildsignale bei dem Bewegungskompensationsgebiet-Interpolationsteil 633 verwendet, gemäss der Steuerung durch den Pixelbereich- Klassifikationsteil 672. Die bei dem Bewegungskompensationsgebiet-Interpolationsteil 633 bewegungskompensierten Signale werden - nach einem zeitweisen Speichern in dem Rahmenspeicher 634 - zu dem Multiplexer 632 übertragen.
Die in den Rahmenspeichern 610 und 620 gespeicherten Bildsignale werden bei dem Addierer 635 aufaddiert, und durch 2 bei dem Teiler in einen Mittelwert zwischen Rahmen geteilt.
Die von den Rahmenspeichern 610, 620 und 634 und dem Teiler 636 des Mittlungsinterpolationsteils 631 an den Multiplexer 433 übertragenen Bildsignale werden unter Steuerung durch den Bildbereichs-Klassifikationsteil 672 ausgewählt und übertragen.
Der Prozess zum Steuern des Multiplexers 632 zum Auswählen und Übertragen eines der anliegenden Bildsignale wird hier nachfolgend erläutert.
Das DFD in Makroblockeinheiten wird nach Empfang von dem Bewegungsschätzteil 600 mit einem kritischen voreingestellten Wert verglichen, um die Bereiche als bewegungskompensierte Bereiche bei dem Komparator 671 zu bestimmen. Zudem wird die von dem Bewegungsschätzteil 600 empfangene Bewegungsinformation bei dem Teiler 680 durch den Wert 2 geteilt, zum Berechnen der mittleren Bewegungsinformation zwischen zwei Rahmen.
Die von dem Komparator 761 und dem Teiler 680 an den Pixelbereichs-Klassifikationsteil 672 übertragenen Signale werden hier für eine Interpolation durch Klassifikation in einen Still-Bereich, bewegungskompensierte Bereiche, abgedeckte Bereiche und nicht abgedeckte Bereiche, klassifiziert durch Pixel, verwendet.
D. h., dann, wenn das DFD nach Empfang in Makroblockeinheiten von dem Bewegungsschätzteil 600 einen größeren Wert als den kritischen Wert aufweist, unter Bestimmung der Tatsache bei dem Pixelbereichs- Klassifikationsteil 672, dass es sich um einen nicht abgedeckten Bereich handelt, wird der Multiplexer 632 zum Auswählen eines zugeordneten Bildsignals von dem vorderen n-ten Rahmen gesteuert, der von dem Rahmenspeicher 620 empfangen wird, sowie zum Übertragen des ausgewählten zugeordneten Bildsignals.
Zudem wird dann, wenn das DFD nach Übertragung in Makroblockeinheiten von dem Bewegungsschätzteil 600 einen Wert kleiner oder gleich dem kritischen Wert aufweist, wodurch bei dem Pixelbereichs-Klassifikationsteil 672 bestimmt wird, dass es sich um einen nicht abgedeckten Bereich, einen bewegungskompensierten Bereich, einen abgedeckten Bereich oder einen Still-Bereich handelt, in Abhängigkeit von der Durchschnittsbewegungsinformation, der Multiplexer 632 zum Auswählen eines zugeordneten Bildsignals gesteuert, und zwar von dem vorderen n-ten und von dem Rahmenspeicher 620 empfangenen Rahmen, sowie eines zugeordneten Signals von dem bewegungskompensierten Rahmen, das von dem Rahmenspeicher 633 empfangen wird, eines zugeordneten Bildsignals von dem hinteren n+1-ten Rahmen, der von dem Rahmenspeicher 610 empfangen wird, und der Bildsignale gemäss dem Mittelwert der zugeordneten Pixel des vorderen n-ten und hinteren n+1-ten Rahmens, sowie zum Übertragen der ausgewählten Bildsignale.
In anderen Worten ausgedrückt, steuert der Pixelbereichs- Klassifikationsteil 672 den Multiplexer 632 zum Interpolieren, mit dem Mittelwert zwischen zwei Rahmen in dem Fall, in dem das zugeordnete Pixel als ein Still- Bereich festgelegt wird, und über eine Bewegungskompensation dann, wenn für das zugeordnete Pixel bestimmt wird, dass es sich um einen bewegungskompensierten Bereich handelt, unter Verwendung eines Bildsignals von dem hinteren n+1-ten Rahmens dann, wenn für das zugeordnete Pixel bestimmt wird, dass es sich um einen abgedeckten Bereich handelt, und unter Verwendung eines Bildsignals von dem vorderen n-ten Rahmen dann, wenn für das zugeordnete Pixel bestimmt wird, dass es sich um einen nicht abgedeckten Bereich handelt. In diesem Zeitpunkt wird dann, wenn für das zugeordnete Pixel bei dem Pixelbereichs- Klassifikationsteil 672 bestimmt wird, dass es sich um einen Still-Bereich handelt, der Multiplexer 632 zum Übertragen eines zugeordneten Bildsignals gesteuert, nach Auswahl des zugeordneten Bildsignals entweder von dem vorderen n-ten Rahmen oder von dem hinteren n+1-ten Rahmen.
Die von dem Rahmenspeicher 610 und dem Multiplexer 632 empfangenen Bildsignale werden zeitweise in den Rahmenspeichern 640 und 650 jeweils zum Abstimmen der Synchronisation gespeichert, und durch den Multiplexer 666 ausgewählt und übertragen, unter Steuerung durch den Szenenänderungsdetektionsteil 676.
Die Steuerung des Multiplexers 660 zum Auswählen einer Ausgangsgröße erfolgt durch Signale, die von dem Komparator 671 empfangen werden, mit Aufsummieren bei dem Summierer 673 in Rahmeneinheiten, einem Vergleich mit einem kritischen voreingestellten Wert zum Bestimmen der Tatsache, dass eine Szenenänderung vorliegt, bei dem Komparator 674, und einer Verzögerungskompensation zum Ausgleichen der Synchronisation durch den Verzögerungskompensator 675.
D. h., dann, wenn für das von dem Summierer 673 empfangene Signal festgestellt wird, dass es größer als der kritische Wert ist, als Ergebnis des Vergleichs durch den Komparator 674, unter Bestimmung der Tatsache, dass sich die Szene geändert hat, wird der Multiplexer 660 zum Auswählen und Übertragen eines Bildsignals des hinteren n+1-ten Rahmens gesteuert, das von dem Rahmenspeicher 640 empfangen wird. Zudem wird dann, wenn das von dem Summierer 673 empfangene Signal festgestellt wird, dass es kleiner als oder gleich groß wie der kritische Wert ist, als Ergebnis des Vergleichs durch den Komparator 674 unter Bestimmung der Tatsache, dass sich die Szene nicht geändert hat, der Multiplexer 660 zum Auswählen und Übertragen der Bildsignale gesteuert, die alternativ von den Rahmenspeichern 640 und 650 empfangen werden.
Anschließend überträgt der Multiplexer 660 abschließend ein Bildsignal gemäss dem Zweifachen der Rahmenrate der angelegten Bildsignale zum Vereinfachen einer Anzeige bei einem Monitor.
Momentan können aufgrund der Tatsache, dass die Rahmenrate oder Felderraten eines weltweit existierenden HDTV 50 Hz, 60 Hz und 59,94 Hz betragen, Fälle auftreten, in denen Bildsignale mit einer 60 Hz Rahmenrate in Bildsignale mit einer 59,94 Hz Rahmenrate umgesetzt werden sollten.
Um dies auszuführen, lässt sich eine Rahmenraten- Umsetzeinrichtung bereitstellen, die ferner einen Rahmenraten-Umsetzteil 700 enthält, der Bildsignale mit einer Rahmenrate von 60 Hz nach Empfang von dem Rahmenraten-Umsetzteil 400 in Bildsignale mit einer 59,94 Hz Rahmenrate umsetzen kann.
Wie in Fig. 8 gezeigt, enthält der Rahmenraten-Umsetzteil 700 einen FIFO-Speicher 710 zum Speichern und Übertragen eines Rahmens der Bildsignale von den Bildsignalen mit einer 60 Hz Rahmenrate nach Empfang von dem Rahmenraten- Umsetzteil 400, ferner einen Steuerteil 720 zum Speichern des FIFO-Speichers 710 unter Verwendung des Rahmensynchronisiersignals bei 60 Hz, und einen 59,94 Hz Rahmensynchronisiersignal-Erzeugungsteil 730 zum Erzeugen von Rahmensynchronisiersignalen mit 59,94 Hz unter Verwendung der 60 Hz Rahmensynchronisiersignale und des 59,94 Hz Takts.
Zum Umsetzen von Bildsignalen mit einer 60 Hz Rahmenrate in Bildsignale mit einer 59,94 Hz Rahmenrate sollten jeweils 1000 Rahmen in 999 Rahmen umgesetzt werden, und das einfachste Verfahren besteht im Entfernen jedes 1000sten ankommenden Rahmens. D. h., von den ankommenden 1000 Rahmen sollten lediglich 999 Rahmen unter Aufgabe eines verbleibenden Rahmens gelesen werden. In anderen Worten ausgedrückt, ist es in dem Fall, in dem 1000 Rahmen der Bildsignale mit 60 Hz Rahmenrate ankommen, zudem 999 Rahmen unter Vernachlässigung des verbleibenden 1000sten Rahmens in dem FIFO-Speicher 710 bei erneutem Rücksetzen des FIFO- Speichers 710 gelesen werden und durch fortlaufendes Lesen und Schreiben aufgrund der Tatsache, dass lediglich 999 Rahmen der ankommenden 1000 Rahmen im Ergebnis gelesen und übertragen werden, möglich, dass die Rahmenrate zu 59,94 Hz ausgebildet wird.
Nachfolgend werden Details des vorangehenden Prozesses erläutert.
Bei dem FIFO-Speicher 710 anliegende Bildsignale mit einer 60 Hz Rahmenrate werden hierin Rahmen für Rahmen gespeichert, und hieraus als Bildsignale mit 59,94 Hz unter Steuerung durch den Steuerteil 720 übertragen.
Die bei dem Steuerteil 720 anliegenden 60 Hz Rahmensynchronisiersignale werden zum Steuern des FIFO- Speichers 710 zum Übertragen der Bildsignale mit der 59,94 Hz Rahmenrate bzw. einem entsprechenden Rahmenverhältnis verwendet. D. h., der Steuerteil 720, der die 60 Hz Rahmensynchronisiersignale empfängt, steuert den FIFO- Speicher 710, so dass er lediglich die Bildsignale gemäss dem 1000sten Rahmen der hieran anliegenden Bildsignale nicht überträgt, durch Rücksetzen des FIFO-Speichers 710 bei der 1000sten Rahmensynchronisation.
In anderen Worten ausgedrückt, werden die mit einer 60 Hz Rahmenrate ankommenden Bildsignale in dem FIFO-Speicher 710 sukzessive gespeichert und übertragen, bis die Bildsignale gemäss dem 999sten Rahmen unter Steuerung durch den Steuerteil 720 übertragen werden, und wird das 1000ste Rahmensynchronisiersignal empfangen, so steuert der Steuerteil 720 den FIFO-Speicher 710 zum Rücksetzen unter Vermeidung der Übertragung der Bildsignale gemäss dem letzten 1000sten Rahmen, der in dem FIFO-Speicher 710 gespeichert ist. Der FIFO-Speicher 710 mit den hierin gespeicherte Bildsignalen gemäss dem 1000sten Rahmen überträgt - nach einem Rücksetzen - erneut ausgehend mit einem Start von den Bildsignalen gemäss dem ersten Rahmen lediglich bis zu den Bildsignalen gemäss dem 999sten Rahmen.
Zudem wird zum Abgleichen der Synchronisation der 60 Hz Rahmensynchronisiersignale zusammen mit dem 59,94 Hz Takt bei dem 59,94 Hz Rahmensynchronisiersignal-Erzeugungsteil 730 angelegt, zum Erzeugen der 59,94 Hz Rahmensynchronisiersignale.
Unter Bezug auf die Fig. 9 werden nachfolgend Details des Steuerteils 720 erläutert.
Wie in Fig. 9 gezeigt, enthält der Steuerteil 720 einen Zähler 721 zum Zählen der hieran anliegenden 60 Hz Rahmensynchronisiersignale und einen Komparator 722 zum Vergleichen des von dem Zähler 721 empfangenen Zählwerts mit 1000 zum Steuern des FIFO-Speichers 710. Hier ist der Zähler 721 mit einem 10 Bit Zähler mit der Fähigkeit zum Hochzählen bis zu 1000 versehen.
Das 60 Hz Rahmensynchronisiersignal wird jedes Mal dann rückgesetzt, wenn das bei dem Zähler 721 gezählte 1000ste Rahmensynchronisiersignal hieran anliegt. Die von dem Zähler 721 übertragenen Signale werden mit 1000 verglichen, und das Vergleichsergebnis wird in der Form von Steuersignalen an den FIFO-Speicher 710 übertragen. D. h., dann, wenn die Ausgabe des Zählers 721 nicht 1000 ist, wird der Komparator 722 zum Übertragen eines Signals mit niedrigem Pegel an dem FIFO-Speicher 710 gesteuert, zum Ausführen eines Schreibens und Lesens, und dann, wenn die Ausgangsgröße des Zählers 721 den Wert 1000 aufweist, wird der Komparator 722 so gesteuert, dass ein Signal mit hohem Pegel an dem FIFO-Speicher 710 übertragen wird, zum Rücksetzen unter Vermeidung der Tatsache, dass der FIFO- Speicher 710 einen Lesevorgang des Bildsignals gemäss dem 1000sten Rahmen ausführt.
Demnach lassen sich Bildsignale mit einer 60 Hz Rahmenrate und Bildsignale mit einer 59,94 Hz Rahmenrate umsetzen.
Da momentan Rahmenraten oder Rahmenverhältnisse für ein weltweit vorliegendes HDTV 50 Hz, 60 Hz und 59,94 Hz sind, können Fälle auftreten, bei denen Bildsignale mit einem 59,94 Hz Rahmenverhältnis in Bildsignale mit einer 60 Hz Rahmenrate umgesetzt werden sollten.
Um dies durchzuführen, lässt sich eine Rahmenraten- Umsetzeinrichtung bereitstellen, die ferner einen Rahmenraten-Umsetzteil 800 enthält, der Bildsignale mit einer 59,94 Hz Rahmenrate, die von dem Rahmenraten- Umsetzteil 400 übertragen werden, in Bildsignale mit einer 60 Hz Rahmenrate umsetzen kann.
Wie in Fig. 10 gezeigt, enthält der Rahmenraten-Umsetzteil 800 einen FIFO-Speicher 810 zum zeitweisen Speichern und Übertragen eines Rahmens der Bildsignale von den Bildsignalen mit 59,94 Hz Rahmenrate, die von dem Rahmenraten-Umsetzteil 400 empfangen werden, sowie einen Rahmenspeicher 820 zum Speichern eines Rahmens der Bildsignale, die von dem FIFO-Speicher 810 empfangen werden, sowie zum Übertragen der Bildsignale mit 60 Hz Rahmenrate, einem 60 Hz Rahmensynchronisiersignal- Erzeugungsteil 840 zum Erzeugen von Rahmensynchronisiersignalen bei 60 Hz unter Verwendung der 59,94 Hz Rahmensynchronisiersignale und eines 60 Hz Takts, und einen Steuerteil 830 zum Steuern des FIFO-Speichers 810 und des Rahmenspeichers 820 unter Verwendung der Rahmensynchronisiersignale bei 60 Hz nach Empfang von dem 60 Hz Rahmensynchronisiersignal-Erzeugungsteil 840. Hier sollte der FIFO-Speicher 810 die Fähigkeit zum Speichern der Bildsignale gemäss einem Rahmen aufweisen.
Zum Umsetzen der Bildsignale mit 59,94 Hz Rahmenrate in Bildsignale mit 60 Hz Rahmenrate sollten jeweils 999 Rahmen in 1000 Rahmen umgesetzt werden, und hierfür besteht das einfachste Verfahren im Wiederholen der Übertragung jedes 999sten ankommenden Rahmens einmal mehr. D. h., nach Abschluss des Lesens der ankommenden 999 Rahmen sollte lediglich der 999ste Rahmen einmal mehr gelesen werden.
Details des vorangehenden Prozesses werden hier nachfolgend erläutert.
Die Bildsignale mit 59,94 Hz Rahmenrate, die in dem FIFO- Speicher 810 Rahmen für Rahmen unter Steuerung durch den Steuerteil 830 gelesen und gespeichert sind, werden erneut bei dem Rahmenspeicher 820 geschrieben und hiervon als Bildsignale mit 60 Hz Rahmenrate unter Steuerung durch den Steuerteil 830 übertragen.
Zum Abstimmen der Synchronisation werden die bei dem 60 Hz Rahmensynchronisiersignal-Erzeugungsteil 840 anliegenden Synchronisationssignale und 60 Hz Takte als 60 Hz Rahmensynchronisiersignale hiervon übertragen.
Die von dem 60 Hz Rahmensynchronisiersignal-Erzeugungsteil 840 an den Steuerteil 830 übertragenen 60 Hz Rahmensynchronisiersignale werden zum Steuern des FIFO- Speichers 810 und des Rahmenspeichers 820 verwendet, zum Übertragen der Bildsignale mit der 60 Hz Rahmenrate. D. h., der die 60 Hz Rahmensynchronisiersignale empfangende Steuerteil 830 steuert den FIFO-Speicher 810 zum Lesen der Bildsignale gemäss jedem Rahmen und von jeder Synchronisation sowie zum Übertragen der eingelesenen Bildsignale. Zudem steuert der Steuerteil 830 nach dem Einlesen der Bildsignale in Zuordnung zu jedem 999sten Rahmen von jeder der in dem FIFO-Speicher 810 gespeicherten 99sten Rahmensynchronisation während 1/60 Sekunden zum Halten des FIFO-Speichers 810 Lesevorgangs und des Rahmenspeicher 820 Schreibvorgangs und zum Fortsetzen des FIFO-Speicher 810 Schreibvorgangs und des Rahmenspeicher 820 Lesevorgangs. Durch diesen Betrieb ist es möglich, zu vermeiden, dass der FIFO-Speicher 810 leer läuft, und zu ermöglichen, dass der Rahmenspeicher 820 den Lesevorgang bei jedem 999sten Rahmen einmal mehr nach jeweils 999 Rahmen wiederholt.
Unter Bezug auf die Fig. 11 werden hiernach Details des Steuerteils 830 erläutert.
Wie in Fig. 11 gezeigt, enthält der Steuerteil 830 einen Zähler 831 zum Empfangen und Zählen der 60 Hz Rahmensynchronisiersignale, die von dem 60 Hz Rahmensynchronisiersignal-Erzeugungsteil 840 übertragen werden, und einen Komparator 832 zum Vergleichen des Zählwerts, der von dem Zähler 831 empfangen wird, mit dem Wert 999, zum Steuern des FIFO-Speichers 810 und des Rahmenspeichers 820. Hier ist der Zähler 831 mit einem 10 Bit Zähler versehen, mit der Fähigkeit zum Hochzählen bis zu dem Wert 1000.
Das von dem 60 Hz Rahmensynchronisiersignal-Erzeugungsteil 840 empfangene 60 Hz Rahmensynchronisiersignal wird jedes Mal rückgesetzt, nachdem das bei dem Zähler 832 gezählte 999ste Rahmensynchronisiersignal hieran anliegt. Die von dem Zähler 831 empfangenen Signale werden mit 999 bei dem Komparator 832 verglichen, und die Vergleichsergebnisse werden als Steuersignale bei dem FIFO-Speicher 810 und dem Rahmenspeicher 820 angelegt. D. h., dann, wenn die Ausgangsgröße des Zählers 831 nicht 999 ist, steuern die von dem Komparator 832 angelegten Signale den FIFO-Speicher 810 und dem Rahmenspeicher 820 zum Ausführen des Lese- und Schreibvorgangs gemäss den Rahmensynchronisiersignalen, und weist die Ausgangsgröße des Zählers 831 den Wert 999 auf, steuern die von dem Komparator 832 angelegten Signale während 1/60 Sekunden nach dem Lesen des FIFO-Speichers 810 im 999sten Rahmen das Halten des FIFO-Speicher 810 Lesevorgangs und des Rahmenspeicher 820 Schreibvorgangs und das Fortsetzen des FIFO-Speicher 810 Schreibvorgangs und des Rahmenspeicher 820 Lesevorgangs, wodurch zugelassen wird, dass der Rahmenspeicher 820 den Lesevorgang der Bildsignale gemäss jedem 999sten Rahmen einmal mehr wiederholt.
Somit lassen sich die Bildsignale mit der 99,94 Hz Rahmenrate in Bildsignale mit der 60 Hz Rahmenrate umsetzen.
Wie erläutert, ermöglicht diese Erfindung den Anwendern Vorteile bei der Betrachtung natürlich angezeigter Bilder mit einer guten Bildqualität durch Ausführen einer Klassifikation der zugeordneten Pixelbereiche und nachfolgendes Interpolieren unter einfacher Verwendung zahlreicher Informationen, die von einem Bildsignaldekoder anliegen.

Claims

1. Einrichtung zum Umsetzen der Bildrate eines Bild/Rahmensignals, enthaltend:

eine Dekodiervorrichtung (100) zum Dekodieren eines ankommenden komprimierten Bitstroms und zum Durchführen einer Klassifikation in Bewegungsinformation, Information vom Makroblocktyp (1), einem Quantisierungskoeffizienten, sowie von Steuerparameten, derart, dass die Klassifikation durch Ausführen eines umgekehrten Multiplexbetriebs durchgeführt wird;

eine Quantisiervorrichtung (200) für inverse Quantisierungssignale, die von der Dekodiervorrichtung (100) gemäss dem Quantenkoeffizienten bzw. Quantifizierungskoeffizienten ausgegeben wird;

eine diskrete Umsetzvorrichtung (300) zum Ausführen einer inversen Cosinustransformation für das inverse quantisierte Signal, das durch die Quantisierungsvorrichtung (200) zugeführt wird und demnach zum Erzeugen einer Bildversatzdifferenz (displaced frame difference, DFD) auf der Grundlage einer Bewegungsratenschätzung;

eine Bewegungskompensationsvorrichtung (500) zum Dekodieren von Bildsignalen unter Verwendung der von der Dekodiervorrichtung (100) zugeführten Bewegungsinformation und der von der Umsetzvorrichtung (300) zugeführten Bildverversatzdifferenz (DFD); und

eine erste Bildraten-Umsetzvorrichtung (400) zum Klassifizieren von Bereichen (4, 5, 6, 7) durch Pixel unter Verwendung der Bewegungsinformation, der Makroblocktyp-Information und der Bildversatzdifferenz (DFD), sowie zum Umsetzen der Bildrate der dekodierten Bildsignale von der Bewegungskompensationsvorrichtung (500) derart, dass die Bildrate auf der Grundlage der klassifizierten Bereiche (4, 5, 6, 7) umgesetzt ist, durch Ausführen entsprechender Interpolationen gemäss dem Klassifizierungsergebnis.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die durch Pixel klassifizierten Bereiche Bereiche ohne Bewegung (4), Bereiche mit Bewegungskompensationen (5), abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6) sind.

3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Bewegungskompensationsvorrichtung (500) enthält:

einen Bewegungskompensator (501) zum Kompensieren der Bewegung unter Verwendung der Bewegungsinformation, mit Dekodierung mit variabler Länge und inverser Multiplexumsetzung,

einen Addierer (502) zum Addieren der Bildversatzdifferenz (DFD), nach Dekodieren mit variabler Länge und inversem Multiplexen, inversem Quantisieren und inverser diskreter Cosinusumsetzung, sowie der Signale, die bei dem Bewegungskompensator (501) empfangen und bewegungskompensiert werden, sowie zum Übertragen der Bildsignale zu der Bildumsetzvorrichtung, und einen Bildspeicher (503) zum Speichern der von dem Addierer (502) empfangenen Bildsignale zum Übertragen der gespeicherten Bildsignale an den Bewegungskompensator (501).

4. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Bildraten-Umsetzvorrichtung (400) enthält:

einen Summierer (401) zum Aufsummieren der Bildversatzdifferenz (DFD) nach Dekodieren mit variabler Länge und inversen Multiplexen, inversem Quantisieren und inverser diskreter Cosinusumsetzung in Makroblockeinheiten (1),

eine erste Latcheinheit (402) zum zeitweisen Speichern der Bildversatzdifferenz (DFD), die von dem Summierer (401) in Form von Makroblockeinheiten (1) empfangen wird,

eine zweite Latcheinheit (403) zum zeitweisen Speichern der Bewegungsinformation nach Dekodieren mit variabler Länge und inversem Multiplexumsetzen zum Kompensieren einer Verzögerung bei dem Summierer (401),

eine dritte Latcheinheit (404) zum zeitweisen Speichern der Information vom Makroblocktyp, bei Dekodieren mit variabler Länge und inverser Multiplexumsetzung, zum Kompensieren der Verzögerung bei dem Summierer (401), und

einen Bildratenumsetzer (405) zum Empfangen der Ausgangssignale, die von der ersten, zweiten und dritten Latcheinheit (402, 403 und 404) empfangen werden und zum Klassifizieren in Bereiche ohne Bewegung (4), Bewegungskompensationsbereiche (5), abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6) anhand von Pixeln, und zum Umsetzen der Bildrate unter Verwendung der Signale, die von der Bewegungskompensationsvorrichtung (500) empfangen werden.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass der Bildratenumsetzer (405) enthält:

einen ersten Bildspeicher (410) zum Speichern von Bildsignalen, die von der Bewegungskompensationsvorrichtung (500) empfangen werden,

einen ersten Teiler (420) zum Teilen der von der zweiten Latchvorrichtung (403) empfangenen Bewegungsinformation durch den Wert 2,

eine Interpolationssteuervorrichtung (440) zum Klassifizieren von Bereichen in Bereiche ohne Bewegung (4), Bewegungskompensationsbereiche (5), abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6) durch Pixel unter Verwendung der Signale, die von der ersten und der dritten Latcheinheit (402, 404) und von dem ersten Teiler (420) empfangen werden,

eine Interpolationsvorrichtung (430) zum Ausführen einer Interpolation zum Vervollständigen eines Bilds unter Verwendung von Bildsignalen, die von dem ersten Bildspeicher (410) empfangen werden, sowie von Signalen, die von dem zweiten Teiler (420) empfangen werden, unter Steuerung durch die Interpolationssteuervorrichtung (440), und

einen ersten Multiplexer (470) zum Auswählen und Senden eines der Bildsignale, die von dem ersten Rahmenspeicher (410) und der Interpolationsvorrichtung (430) empfangen werden, unter Steuerung durch die Interpolationssteuervorrichtung (440).

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, dass sie ferner einen zweiten Bildspeicher (450) enthält, zum zeitweisen Speichern der von dem ersten Bildspeicher (410) empfangenen Bildsignale für den Abgleich der Synchronisation, sowie einen dritten Bildspeicher (460) zum zeitweisen Speichern der von der Interpolationsvorrichtung (430) empfangenen Bildsignale zum Abgleichen der Synchronisation.

7. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Interpolationsvorrichtung (440) enthält:

einen ersten Komparator (441) zum Vergleichen der von der ersten Latcheinheit (402) empfangenen Bildversatzdifferenz (DFD), mit einem ersten voreingestellten kritischen Wert,

eine Pixelbereich-Klassifikationsvorrichtung (442) zum Steuern der Interpolationsvorrichtung (430) durch Klassifizieren eines Bereichs gemäss Bereichen ohne Bewegen (4), Bewegungskompensationsbereiche (5), abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6) durch Pixel unter Verwendung der von dem ersten Teiler (420), der dritten Latcheinheit (404) und dem ersten Komparator (441) empfangenen Signale, und

eine Szenenänderungs-Detektionsvorrichtung (443) zum Steuern des Ausgangs des ersten Multiplexers (470) durch Detektion der Änderungen der Szene unter Verwendung der von dem ersten Komparator (441) empfangenen Signale.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Szenenänderungs-Detektionsvorrichtung (443) enthält:

einen Summierer (444) zum Summieren der von dem ersten Komparator (441) empfangenen Signale in Bildeinheiten,

einen zweiten Komparator (445) zum Vergleichen der von dem Summierer (444) empfangenen Signale mit einem zweiten voreingestellten kritischen Wert, und

einen ersten Verzögerungskompensator (446) zum Kompensieren der Verzögerung durch zeitweises Speichern der von dem zweiten Komparator (445) empfangenen Signale und zum Steuern des Ausgangs des ersten Multiplexers (470).

9. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Interpolationsvorrichtung (430) enthält:

einen zweiten Bildspeicher (431) zum Speichern der von dem ersten Bildspeicher (410) empfangenen Bildsignale,

eine Mittelungs-Interpolationsvorrichtung (432) zum Ausführen einer Interpolation mit dem Durchschnitt zweier Bilder unter Verwendung der von dem ersten und zweiten Bildspeicher (410, 431) empfangenen Bildsignale,

eine Bewegungskompensationsgebiets- Interpolationsvorrichtung (434) zum Ausführen einer Bewegungskompensation unter Verwendung der von dem ersten Teiler (420) unter der Steuerung der Pixelbereichs-Klassifikationsvorrichtung (442) empfangenen Signale,

einen dritten Bildspeicher (435) zum Speichern der von der Bewegungskompensationsgebiets- Interpolationsvorrichtung (434) empfangenen Signale, und

einen zweiten Multiplexer (443) zum Auswählen und Senden der von dem ersten, zweiten und dritten Bildspeicher (410, 431, 435) und der Mittelungsinterpolationsvorrichtung (432) unter Steuerung der Pixelbereichs-Klassifikationsvorrichtung (442) empfangenen Signale.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Pixelbereichs-Klassifikationsvorrichtung (442) den Bereich in Bereiche ohne Bewegung (4), Bewegungskompensationsbereiche (5) abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6) durch Pixel klassifiziert.

11. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Mittlungsinterpolationsvorrichtung (432) einen Addierer (436) zum Addieren der von dem ersten und zweiten Bildspeicher (410, 431) empfangenen Signale enthält, sowie einen zweiten Teiler (437) zum Teilen der von dem Addierer (436) empfangenen Signale durch den Wert 2.

12. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Pixelbereichs-Klassifikationsvorrichtung (442) enthält:

einen Klassifizierer für den Makroblocktyp (481) zum Klassifizieren der Information vom Makroblocktyp, die von der dritten Latcheinheit (404) empfangen wird, in Zwischenbildinformation und Bewegungskompensationsinformation, einen Inverter (485) zum Invertieren der von dem ersten Komparator (441) empfangenen Signale, und

ein UND-Gatter (486) zum Bestimmen eines Bewegungskompensationsbereichs durch logisches Multiplizieren der von dem Inverter (485) empfangenen Signale und der von dem Klassifizierer für den Makroblocktyp (481) empfangenen Bewegungskompensationsinformation und zum Senden des Bewegungskompensationsbereichs an die Bewegungskompensationsgebiets- Interpolationsvorrichtung (434),

einen Speicher (487) zum Speichern der Position des zugeordneten Pixels unter Verwendung der von dem ersten Teiler (420) empfangenen Signale in Ansprechen auf das von dem UND-Gatter (486) empfangene Signal,

einen zweiten Verzögerungskompensator (482) zum Kompensieren der Verzögerung durch das Speichern von Signalen, die von dem Klassifizierer für den Makroblocktyp (481) empfangen werden,

einen Interpolationsauswahlcontroller (483) zum Steuern des zweiten Multiplexers (433) in Ansprechen auf die in dem Speicher (487) gespeicherten Signale und die von dem zweiten Verzögerungskompensator (482) empfangenen Signale, und

einen dritten Verzögerungskompensator (484) zum Kompensieren der Verzögerung durch Speichern des von dem Interpolationsauswahlcontroller (483) empfangenen Signale und zum Übertragen der verzögerungskompensierten Signale an den zweiten Multiplexer (433).

13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, dass der Interpolationsauswahlcontroller (483) den zweiten Multiplexer (433) steuert, und zwar zum Interpolieren mit dem Durchschnitt beider Bilder, in dem Fall, dass die von dem zweiten Verzögerungskompensator (482) empfangenen Signale zeigen, dass das entsprechende Pixel ein Bereich (4) ohne Bewegung ist, ferner zum Interpolieren mit Bewegungskompensation in dem Fall, dass die von dem zweiten Verzögerungskompensator (482) und dem Speicher (487) empfangenen Signale anzeigen, dass das zugeordnete Pixel in einem Bereich mit Bewegungskompensation (5) liegt, ferner zum Interpolieren unter Verwendung der Bildsignale eines Rückbilds oder (n+1)-ten ersten Bilds in dem Fall, dass die von dem zweiten Verzögerungskompensator (482) und dem Speicher (487) empfangenen Signale zeigen, dass das zugeordnete Pixel in einem abgedeckten Bereich (7) liegen, sowie zum Interpolieren unter Verwendung der Signale des Vorderbilds oder den n-ten Bilds in dem Fall, dass die von dem zweiten Verzögerungskompensator (482) empfangenen Signale zeigen, dass das zugeordnete Pixel in einem nicht abgedeckten Bereich (6) liegt.

14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Interpolationsauswahlcontroller (483) den zweiten Multiplexer (433) steuert, und zwar zum Interpolieren unter Verwendung der Bildsignale von dem Vorderbild in dem Fall, dass die von dem zweiten Verzögerungskompensator (482) empfangenen Signale zeigen, dass das zugeordnete Pixel in einem Bereich ohne Bewegung (4) liegt.

15. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Interpolationsauswahlcontroller (483) den zweiten Multiplexer (433) steuert, zum Interpolieren unter Verwendung der Bildsignale von dem Rückbild in dem Fall, dass die von dem zweiten Verzögerungskompensator (482) empfangenen Signale zeigen, dass das zugeordnete Pixel in einem Bereich ohne Bewegung (4) liegt.

16. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Bildraten-Umsetzvorrichtung (400) den Bereich klassifiziert in Bereiche ohne Bewegung bzw. Standbereiche (4), Bewegungskompensationsbereichen (5), abgedeckte Bereiche (7) und in nicht abgedeckte Bereiche (6), durch Pixel, durch Schätzen der Bewegungsinformation und der Bildversatzdifferenz (DFD) unter Verwendung der Bildsignale zweier angrenzender Bildrahmen, die von der Bewegungskompensationsvorrichtung (500) empfangen werden, und dass sie die Bildrate der von der Bewegungskompensationsvorrichtung (500) empfangenen Bildsignale gemäss den klassifizierten Bereichen umsetzt.

17. Einrichtung nach Anspruch 16, dadurch gekennzeichnet, dass die gemäss der Pixel klassifizierten Bereiche Bereiche ohne Bewegung (4) sind, sowie Bewegungskompensationsbereiche (5), abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6).

18. Einrichtung nach Anspruch 17, dadurch gekennzeichnet, dass die Bildraten-Umsetzvorrichtung (400) enthält:

einen ersten und einen zweiten Bildspeicher (610, 620), die in Serie zum Speichern der Bildsignale in Bildeinheiten, wie sie von dem Bewegungskompensator (500) empfangen werden, angeschlossen sind,

eine Bewegungsschätzvorrichtung (600) zum Schätzen der Bewegungsinformation und der Bildversatzdifferenz (DFD) unter Verwendung der Bildsignale zweier angrenzender Rahmen, die von dem ersten und dem zweiten Bildspeicher (610, 620) empfangen werden,

einen ersten Teiler (680) zum Teilen der von der Bewegungsschätzvorrichtung (600) empfangenen Bewegungsinformation durch den Wert 2,

eine Interpolationssteuervorrichtung (670) zum Klassifizieren der Bereiche durch Pixel unter Verwendung der von der Bewegungsschätzvorrichtung (600) empfangenen Bewegungsinformation und der von dem ersten Teiler (680) empfangenen Signale,

eine Interpolationsvorrichtung (630) zum Vervollständigen eines Bilds durch Ausführen einer Interpolation unter Verwendung der von dem ersten und zweiten Bildspeicher (610, 620) empfangenen Signale und der von dem ersten Teiler (680) empfangenen Signale unter Steuerung der Interpolationssteuervorrichtung (670), und

einen ersten Multiplexer (660) zum Auswählen und Senden eines der von dem ersten Bildspeicher (610) und der Interpolationsvorrichtung (630) empfangenen Signale unter Steuerung durch die Interpolationssteuervorrichtung (670).

19. Einrichtung nach Anspruch 18, dadurch gekennzeichnet, dass sie ferner einen dritten Bildspeicher (640) enthält, zum zeitweisen Speichern der von dem ersten Bildspeicher (610) empfangenen Signale für ein Abstimmen der Synchronisation, sowie einen vierten Bildspeicher (650) zum zeitweisen Speichern der von der Interpolationsvorrichtung (630) empfangenen Bildsignale zum Abstimmen der Synchronisation.

20. Einrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Interpolationssteuervorrichtung (670) enthält:

einen ersten Komparator (671) zum Vergleichen der von der Bewegungsschätzvorrichtung empfangenen Bildversatzdifferenz (DFD) mit einem ersten kritischen Wert,

eine Pixelbereichs-Klassifikationsvorrichtung (672) zum Steuern der Interpolationsvorrichtung (630) durch Klassifizieren der Bereiche in Bereiche ohne Bewegung (4), in Bewegungskompensationsbereiche (5), in abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6), durch Pixel, unter Verwendung der von dem ersten Teiler (680) und dem Komparator (671) empfangenen Signale, und

eine Szenenänderungs-Detektionsvorrichtung (676) zum Detektieren von Änderungen der Szenen unter Verwendung der von dem ersten Komparator (671) empfangenen Signale zum Steuern des Ausgangs des ersten Multiplexers.

21. Einrichtung nach Anspruch 20, dadurch gekennzeichnet, dass die Szenenänderungs-Detektionsvorrichtung (676) enthält:

einen Summierer (673) zum Summieren der von dem ersten Komparator (671) empfangenen Signale in Bildeinheiten, einen zweiten Komparator (676) zum Vergleichen der von dem Summierer (673) empfangenen Signale mit einem zweiten voreingestellten kritischen Wert, und

einen ersten Verzögerungskompensator (675) zum Kompensieren der Verzögerungen durch zeitweises Speichern der von dem zweiten Komparator (674) empfangenen Signale und zum Steuern des Ausgangs des ersten Multiplexers (660).

22. Einrichtung nach Anspruch 20, dadurch gekennzeichnet, dass die Interpolationsvorrichtung (630) enthält:

eine Mittlungsinterpolationsvorrichtung (631) zum Ausführen einer Interpolation mit dem Mittel zweier Bilder unter Verwendung der von dem ersten und zweiten Bildspeicher (610, 620) empfangenen Bildsignale,

eine Kompensationsbewegungsgebiets- Interpolationsvorrichtung (633) zum Ausführen einer Bewegungskompensation unter Verwendung der von dem zweiten Bildspeicher (620) und dem zweiten Teiler (680) empfangenen Signale unter Steuerung durch die Pixelbereichs-Klassifikationsvorrichtung (672),

einen vierten Bildspeicher (634) zum Speichern der von der Bewegungskompensationsgebiets- Interpolationsvorrichtung (633) empfangenen Signale, und

einen zweiten Multiplexer (632) zum Auswählen und Senden von Signalen, die von dem ersten, zweiten und dritten Bildspeicher (610, 620, 634) und der Mittlungsinterpolationsvorrichtung (631) empfangen werden, unter der Steuerung durch die Pixelbereichs- Klassifikationsvorrichtung (672).

23. Einrichtung nach Anspruch 22, dadurch gekennzeichnet, dass die Pixelbereichs-Klassifikationsvorrichtung (672) die Bereiche klassifiziert in Bereiche ohne Bewegung (4), Bewegungskompensationsbereiche (5), abgedeckte Bereiche (7) und nicht abgedeckte Bereiche (6), klassifiziert durch die Pixel.

24. Einrichtung nach Anspruch 22, dadurch gekennzeichnet, dass die Mittlungsinterpolationsvorrichtung (631) einen Addierer (635) zum Addieren der von dem ersten und zweiten Bildspeicher (610, 620) empfangenen Bildsignale enthält, sowie einen zweiten Teiler (636) zum Teilen der von dem Addierer (635) empfangen Signale durch den Wert 2.

25. Einrichtung nach Anspruch 23, dadurch gekennzeichnet, dass die Pixelbereichs-Klassifikationsvorrichtung (672) den zweiten Multiplexer (632) steuert, zum Interpolieren mit dem Durchschnitt zweier Bilder in dem Fall, dass für das zugeordnete Pixel festgestellt wird, dass es in einem Bereich ohne Bewegung (4) liegt, ferner zum Interpolieren durch die Bewegungskompensation in dem Fall, dass für das zugeordnete Pixel festgestellt wird, dass es in Bewegungskompensationsbereichen (5) liegt, ferner zum Interpolieren unter Verwendung der Bildsignale eines Rückrahmens in dem Fall, dass für das zugeordnete Pixel bestimmt wird, dass es in einem abgedeckten Bereich (7) liegt, sowie zum Interpolieren unter Verwendung der Bildsignale eines Vorderbildes in dem Fall, dass für das zugeordnete Pixel bestimmt wird, dass es in einem nicht abgedeckten Bereich (6) liegt.

26. Einrichtung nach Anspruch 25, dadurch gekennzeichnet, dass die Pixelbereichs-Klassifikationsvorrichtung (672) den zweiten Multiplexer (632) steuert, zum Interpolieren unter Verwendung der Bildsignale von dem Vorderbild in dem Fall, dass für das zugeordnete Pixel bestimmt, dass es in einem Bereich ohne Betrieb (4) liegt.

27. Einrichtung nach Anspruch 25, dadurch gekennzeichnet, dass die Pixelbereichs-Klassifikationsvorrichtung (672) den zweiten Multiplexer (632) steuert, zum Steuern unter Verwendung der Bildsignale des Rückbilds in dem Fall, dass für das zugeordnete Pixel bestimmt wird, dass es in einem Bereich ohne Bewegung (4) liegt.

28. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass es ferner eine zweite Bildraten-Umsetzvorrichtung (700) enthält, zum Umsetzen der von der ersten Bildraten-Umsetzvorrichtung (400) empfangenen Bildsignale mit einer 60 Hz Bildrate in Bildsignale mit einer 59,94 Hz Bildrate.

29. Einrichtung nach Anspruch 28, dadurch gekennzeichnet, dass die zweite Bildraten-Umsetzvorrichtung (700) enthält:

einen FIFO-Speicher (710) zum Speichern und Senden eines Rahmens der Bildsignale der Bildsignale mit der 60 Hz Bildrate, die von der ersten Bildraten- Umsetzvorrichtung empfangen werden,

eine Steuervorrichtung (720) zum Steuern des FIFO- Speichers (710) unter Verwendung des Bildsynchronisiersignals bei 60 Hz, und

eine 59,94 Hz-Bildsynchronisationssignal- Erzeugungsvorrichtung (730) zum Erzeugen von Bildsynchronisiersignalen mit 59,94 Hz unter Verwendung des 60 Hz Bildsynchronisiersignals und eines 59,94 Hz Taktes.

30. Einrichtung nach Anspruch 29, dadurch gekennzeichnet, dass die Steuervorrichtung (720) enthält:

einen Zähler (721) zum Zählen der hieran angelegten 60 Hz Bildsynchronisiersignale, und

einen Komparator (722) zum Vergleichen des von dem Zähler (721) empfangenen Zählwerts mit 1000 zum Steuern des FIFO-Speichers (710).

31. Einrichtung nach Anspruch 30, dadurch gekennzeichnet, dass der Zähler (721) ein 10 Bit Zähler ist.

32. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass er ferner eine zweite Bildraten-Umsetzvorrichtung (800) zum Umsetzen der von der ersten Bildraten- Umsetzvorrichtung (400) empfangenen Bildsignale mit einer 59.94 Hz Bildrate in Bildsignale mit einer 60 Hz Bildrate enthält.

33. Einrichtung nach Anspruch 32, dadurch gekennzeichnet, dass die zweite Bildraten-Umsetzvorrichtung (800) enthält:

einen FIFO-Speicher (810) zum zeitweisen Speichern und Senden eines Rahmens der Bildsignale der von der ersten Bildraten-Umsetzvorrichtung (400) empfangenen Bildsignale mit einer 59.94 Hz Bildrate,

einem Bildspeicher (820) zum Speichern eines Rahmens der von dem FIFO-Speicher (810) empfangenen Bildrahmens und zum Senden der Bildsignale bei der 60 Hz Bildrate,

eine 60 Hz Bildsynchronisiersignal- Erzeugungsvorrichtung (840) zum Erzeugen von Bildsynchronisiersignalen bei 60 Hz unter Verwendung eines 59.94 Hz Bildsynchronisiersignals und eines 60 Hz Takts, und

eine Steuervorrichtung (830) zum Steuern des FIFO- Speichers (810) und des Rahmenspeichers (820) unter Verwendung der von der 60 Hz Bildsynchronisiersignal- Erzeugungsvorrichtung (840) empfangenen Bildsynchronisiersignale bei 60 Hz.

34. Einrichtung nach Anspruch 33, dadurch gekennzeichnet, dass die Steuervorrichtung (830) einen Zähler (831) zum Empfangen und Zählen der von der 60 Hz Bildsynchronisiersignal-Erzeugungsvorrichtung (840) gesendeten 60 Hz Bildsynchronisiersignale enthält, sowie einen Komparator (832) zum Vergleichen des von dem Zähler (831) empfangenen Zählwerts mit dem Wert 999 zum Steuern des FIFO-Speichers (810) und des Bildspeichers (820).

35. Einrichtung nach Anspruch 34, dadurch gekennzeichnet, dass der Zähler (831) ein 10 Bit Zähler ist.