DE68924191T2 - Für integrierte Schaltungsausführung geeignete Paketvermittlung. - Google Patents

Description

• Die Erfindung betrifft eine Paketvermittlung für Paketübermittlungen mit hoher Geschwindigkeit.
• Parallel zu den rapiden Fortschritten in der Übertragung über Lichtwellenleiter und in den VLSI-Technologien (Technologien mit sehr hoch integrierten Schaltungen) ist ein steigender Bedarf an neuen Kommunikationsdiensten der Art zu verzeichnen, bei der z. B. äußerst feine Bilder verwendet werden. Zwar sind Breitband-ISDN (diensteintegrierende Digitalnetze) zur gemeinsamen Bearbeitung mehrerer unterschiedlicher Informationsarten wie Sprache und Bilder verfügbar, wie aber solche verschiedenen Informationsarten zu multiplexen und zu vermitteln sind, ist eine kritische Frage. Zur Realisierung des Multiplex- und Vermittlungssysterns von Breitband-ISDN wurden eine Vermittlungslösung im STN (synchroner Übertragungsmodus) und eine Vermittlungslösung im ATN (asynchroner Übertragungsmodus) vorgeschlagen.
• Bei der ATM-Vermittlungslösung werden bewegte Bilder, Sprach- oder ähnliche kontinuierliche Daten sowie Standbilder oder ähnliche Bündeldaten in Pakete fester Länge paketiert, und die Pakete werden vermittelt. Die ATM-Vermittlungslösung erfordert nicht, daß die Endeinrichtungen und Übertragungskanäle synchron sind und die gleiche Datenrate haben. Daher ist im Hinblick auf die leichte Systemerweiterung und -entwicklung diese Art von Vermittlungslösung gegenüber der STM-Vermittlungslösung vorteilhaft. Ein Beispiel für Paketvermittlungen, die auf die ATM-Vermittlungslösung anwendbar sind, lehren Thomas et al. in einem Beitrag mit dem Titel "ASYNCHRONOUS TIME-DIVISION TECHNIQUES: AN EXPERIMENTAL PACKET NETWORK INTEGRATING VIDEO COMMUNICATION" (Asynchrone Zeitgetrenntlagetechniken: Ein experimentelles Paketnetz mit integrierter Videokommunikation), International Switching Symposium (155) '84 Florenz, 7. bis 11. Mai 1984, Sitzung 32 C, Beitrag 2 (Referenz 1). Wie später näher beschrieben wird, hat die in diesem Beitrag offenbarte Paketvermittlung einen einzelnen Pufferspeicher, der gemeinsam von mehreren Eingabeund mehreren Ausgabeleitungen verwendet wird, und sie vermittelt Pakete durch Steuern der Lese- und Schreibadressen des Pufferspeichers. Die Adreßsteuerung des Pufferspeichers erfolgt unter Verwendung von Adreßwarteschlangen, die einzelnen Ausgabeleitungen zugewiesen sind, einer Warteadreßwarteschlange, die Adressen gespeicherter Pakete anzeigt, einer Leeradreßwarteschlange, die leere Speicherbereiche anzeigt usw. Dieses System läßt sich zwar mit einer relativ kleinen Pufferspeicherkapazität realisieren, da mehrere Ausgabeleitungen den Speicher gemeinsam benutzen, erfordert jedoch eine komplizierte Steuerung für die gemeinsame Speicherbenutzung. Insbesondere sind die zu den einzelnen Ausgabeleitungen gehörenden Leeradreß- und Warteadreßwarteschlangen erforderlich, und Adressen müssen zwischen den Leeradreß- und Warteadreßwarteschlangen bei jedem Einlesen eines Pakets in den Pufferspeicher oder Auslesen daraus ausgetauscht werden. Außerdem tritt bei Verlust oder Dopplung einer bestimmten Adresse in einer Warteschlange durch Rauschen oder eine Störung im Puffer ein unbelegter Bereich auf, im schlimmsten Fall wird ein Paket mit falschen Daten überschrieben und gelöscht, oder ein Paket wird zu einer unerwarteten Ausgabeleitung herausgeführt. Solche Situationen lassen sich ohne zusätzliche Einrichtungen zum Detektieren ungewöhnlicher Bedingungen nicht ausschließen, und da die Detektion schwierig ist, kompliziert sich die Verarbeitung.
• Ein Vermittlungssystem unter Verwendung einer asynchronen Paketvermittlungstechnik ist in der WO 87/04579 offenbart. Mit ihm erhöht sich die Vermittlungsgeschwindigkeit, da der Prozessor nur einige besondere Pakete analysiert und sich außerhalb des Übertragungswegs der Pakete befindet. Somit kann er diese besonderen Pakete mit geringerer Geschwindigkeit als die Übertragungsgeschwindigkeit verarbeiten. Außerdem weist das System eine Zellkopf-Korrekturschaltung auf, die die Übertragungsqualität verbessert.
• Eine Aufgabe der Erfindung besteht darin, eine Paketvermittlung vorzusehen, die leicht zu steuern und sehr zuverlässig ist.
• Eine weitere Aufgabe der Erfindung besteht darin, eine Paketvermittlungskonfiguration vorzusehen, die sich leicht als integrierte Schaltung realisieren läßt.
• Diese Aufgaben werden mit den Merkmalen der Ansprüche gelöst.
• Die genannten und weitere Aufgaben, Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden näheren Beschreibung im Zusammenhang mit den beigefügten Zeichnungen hervor. Es zeigen:
• Fig. 1 ein schematisches Blockschaltbild einer bekannten Paketvermittlung;
• Fig. 2 ein schematisches Blockschaltbild einer ersten Ausführungsform einer Paketvermittlung;
• Fig. 3 ein schematisches Blockschaltbild einer zweiten Ausführungsform einer Paketvermittlung;
• Fig. 4 ein schematisches Blockschaltbild einer dritten Ausführungsform einer Paketvermittlung;
• Fig. 5 ein schematisches Blockschaltbild einer vierten Ausführungsform einer Paketvermittlung;
• Fig. 6 ein schematisches Blockschaltbild einer besonderen erfindungsgemäßen LSI-Konfiguration der Paketvermittlung von Fig. 4;
• Fig. 7a bis 7c Darstellungen zum Veranschaulichen des Betriebs der Paketvermittlung von Fig. 6;
• Fig. 8 ein schematisches Blockschaltbild einer ersten Abwandlung des Aufbaus von Fig. 6;
• Fig. 9 ein schematisches Blockschaltbild einer zweiten Abwandlung des Aufbaus von Fig. 6; und
• Fig. 10 ein schematisches Blockschaltbild einer dritten Abwandlung des Aufbaus von Fig. 6.
• In den Zeichnungen sind gleiche Komponenten und Bauelemente mit gleichen Bezugszahlen bezeichnet.
• Zum besseren Verständnis der Erfindung wird anhand von Fig. 1 zunächst kurz auf einen spezifischen Aufbau der zuvor erwähnten und von Thomas et al. vorgeschlagenen Paketvermittlung eingegangen. Darstellungsgemäß kommen verschiedene Arten von Daten mit jeweils einer vorbestimmten Paketkonfiguration mit fester Länge über mehrere Eingabeleitungen 2001 bis 200N an. Ein Multiplexer 202 empfängt alle über die Eingabeleitungen 2001 bis 200N ankommenden Pakete und multiplext sie auf Paketbasis. Unter der Annahme, daß die Bitrate jeder Eingabeleitung V Bit/s und die Anzahl von Eingabeleitungen N ist, beträgt die Bitrate des gemulitplexten Pakets VN Bit/s. Das durch den Multiplexer 202 ausgegebene gemultiplexte Paket wird zu einem Pufferspeicher 203 und einem Adreßfilter 204 geführt. Als Reaktion darauf extrahiert das Adreßfilter 204 zum angekommenen Paket gehörende Ausgabeleitungsinformationen (Ausgabeleitungsadresse) und führt sie zu einem Selektor 208, während es ein Schreibfreigabesignal WE zum Pufferspeicher 203 führt. Eine die Adressen unbelegter oder leerer Bereiche des Pufferspeichers 203 speichernde Schreibadreßwarteschlange 205 sendet eine Schreibadresse zum Pufferspeicher 203 und zum Selektor 208. Der Pufferspeicher 203 speichert das Paket als Reaktion auf die Schreibadresse und das Schreibfreigabesignal WE. Mit dem Selektor 208 sind Leseadreßwarteschlangen 207 verbunden, die zu einzelnen Ausgabeleitungen 213 gehören und jeweils als Silospeicher (FIFO-Speicher) realisiert sein können. Der Selektor 298 führt die Schreibadresse von der Schreibadreßwarteschlange 205 zu einer der Leseadreßwarteschlangen 207, die zur Ausgabeleitungsadresse gehört, die vom Adreßfilter 204 zugeführt wurde.
• Der Pufferspeicher 203 ist z. B. als Zweiwegspeicher realisiert und so aufgebaut, daß Pakete unabhängig vom Paketschreiben als Reaktion auf einen Lesetakt ausgelesen werden, der von der Ausgabeleitungsseite zugeführt wird. Ein Zähler 209 zählt den Lesetakt und erzeugt zyklisch die Ausgabeleitungsadresse.
• Ein Selektor 210 reagiert auf die Ausgabe des Zählers 209 und wählt eine der Leseadreßwarteschlangen 207 aus. Speichert eine der vom Selektor 210 ausgewählten Leseadreßwarteschlangen 207 keine auszulesenden Adressen, erzeugt er eine Sonderadresse (Pseudoadresse). Für die Pseudoadresse kann z. B. ein Zahlenwert verwendet werden, der niemals für die Adressen des Pufferspeichers 203 verwendet wird.
• Ein Pseudopaketgenerator 211 empfängt die Leseadresse des Pufferspeichers 203 über den Selektor 210 und bestimmt, ob sie eine Pseudoadresse ist. Ist die Leseadresse eine Pseudoadresse, liest der Pseudopaketgenerator 211 kein Paket aus dem Pufferspeicher 203 aus, sondern führt ein Pseudopaket, das zur Zeitextraktion und Synchronisation des Systems dient, zu einem Demultiplexer 212. Ist die Leseadresse keine Pseudoadresse, führt der Pseudopaketgenerator 211 den Wert der Leseadresse zum Pufferspeicher 203 zusammen mit einem Lesefreigabesignal RE, um ein Paket auszulesen. Die Adresse, aus der das Paket ausgelesen wurde, ist damit leer und wird in die Schreibadreßwarteschlange 205 eingeschrieben. Der Demultiplexer 212 demultiplext die Pakete aus dem Pufferspeicher 203 oder dem Pseudopaketgenerator 211 zu Ausgabeleitungen 2131 bis 313N. Das vorstehend beschriebene Verfahren wird zur Durchführung der Paketvermittlung wiederholt. Diese bekannte Paketvermittlung hat zwar einen einzelnen Pufferspeicher, der von mehreren Ausgabeleitungen gemeinsam benutzt wird, und verringert damit erfolgreich die erforderliche Pufferspeicherkapazität, kompliziert jedoch die Adreßsteuerung, was zuvor diskutiert wurde.
• Fig. 2 zeigt eine erste Ausführungsform einer Paketvermittlung. Darstellungsgemäß kommen Pakete mit fester Länge auf Eingabeleitungen 2001 bis 200N auf Zeitgetrenntlagebasis an. Ein Multiplexer 202 multiplext diese Pakete auf Zeitgetrenntlagebasis und führt die gemultiplexten Pakete zu einem Pufferspeicher 103 und einer Schreibadreßsteuerung 104. Der Pufferspeicher 103 ist in N Speicherbereiche unterteilt, die jeweils zu einer unterschiedlichen Ausgabeleitung von N Ausgabeleitungen 2131 bis 213N gehören. Diese Speicherbereiche können z. B. die gleiche Größe haben und auf die gleiche Weise mit Adressen versehen sein. Die Schreibadreßsteuerung 104 weist ein Adreßfilter 204 auf, um aus den Eingabepaketen die Zieladresse zu extrahieren, die zur Zielausgabeleitung gehört. Insbesondere bestimmt das Adreßfilter 204, zu welcher Ausgabeleitung das Eingabepaket geleitet werden soll und erzeugt z. B. eine Ausgabeleitungsnummer als Angabe der speziellen Ausgabeleitung. Die Ausgabeleitungsnummer wird zum Pufferspeicher 103 und zu einem Selektor 106 geführt. Mit dem Eingang des Selektors 106 sind Schreibadreßzähler oder Schreibadreßzeiger 1071 bis 107N verbunden, die zu den einzelnen Ausgabeleitungen 2131 bis 213N gehören und jeweils eine Schreibadresse des zugehörigen Speicherbereichs im Pufferspeicher 103 erzeugen. Als Reaktion auf die Ausgabeleitungsnummer vom Adreßfilter 204 führt der Selektor 106 selektiv einen Wert des zugehörigen Zählers als Schreibadresse zum Pufferspeicher 103. Folglich wird das Paket in eine spezielle Adresse eines speziellen Bereichs gemäß der Angabe durch die Schreibadresse vom Selektor 106 und der Ausgabeleitungsnummer vom Adreßfilter 204 eingeschrieben. Die Ausgabeleitungsnummer vom Adreßfilter 204 wird außerdem zu einem Selektor 109 geführt. Als Reaktion darauf führt der Selektor 109 selektiv einen extern abgeleiteten Inkrementtakt 112 zu den Zählern 1071 bis 107N, um ihre Zählerinhalte zu inkrementieren.
• Andererseits erfolgt das Paket lesen unabhängig vom Paketschreiben als Reaktion auf einen Lesetakt, der von der Ausgabeleitungsseite zugeführt wird. Ein Zähler 108 zählt den ankommenden Lesetakt und sendet seine Ausgabe zu einer Vergleichsschaltung 110. Eine Lesesteuerung 105 weist zwei Selektoren 111 und 114 sowie Leseadreßzähler 1131 bis 113N auf. Die Vergleichsschaltung 110 vergleicht die Schreibadressen der Zähler 1071 bis 107N und die Leseadressen der Zähler 1131 bis 113N als Reaktion auf den Wert des Zählers 108. Sind der Wert eines der Leseadreßzähler 1131 bis 113N und der des entsprechenden einen der Schreibadreßzähler 1071 bis 107N gleich, liegt kein auszulesendes Paket im Speicherbereich vor, der zur Ausgabeleitung gemäß der Angabe durch den Zähler 108 gehört. In diesem Fall weist die Vergleichsschaltung 110 einen Pseudopaketgenerator 211 an, ein Pseudopaket zu erzeugen. Sind dagegen die Werte des Lese- und Schreibadreßzählers nicht gleich, führt die Vergleichsschaltung 110 den Wert des Zählers 108 zum Pufferspeicher 103 und zu den selektoren 111, 114. Der Selektor 111 wählt einen der Zähler 1131 bis 113N aus, der mit dem Wert des Zählers 108 bezeichnet ist. Folglich wird ein Paket aus einer speziellen Adresse eines speziellen Speicherbereichs des Pufferspeichers 103 gemäß der jeweiligen Angabe durch den Wert des speziellen einen der Zähler 1131 bis 113N und dem Wert des Zählers 108 ausgelesen.
• Die aus dem Pufferspeicher 103 ausgelesenen Pakete oder die Pseudopakete werden zu einem Demultiplexer 212 geführt. Der Demultiplexer 212 demultiplext die Pakete in ein einzelnes Paket, das zur Ausgabeleitung geführt wird, die durch den Wert des Zählers 108 bezeichnet ist. Als Reaktion auf die Ausgabe des Zählers 108 führt der Selektor 114 selektiv einen Inkrementtaktimpuls zu den Zählern 1131 bis 113N, um deren Inhalte zu inkrementieren.
• In der veranschaulichten Ausführungsform erfolgt die Einstellung natürlich so, daß der Paketlesetakt und der Betriebstakt des Demultiplexers 212 übereinstimmen, und so, daß der Bereich zum Auslesen eines Pakets und die Ausgabeleitung, auf die der Demultiplexer 212 das Paket verteilt, einander genau entsprechen.
• Die Vermittlung von Paketen erfolgt durch das vorstehend beschriebene Paketschreiben und Paketlesen.
• Ein mit dieser Ausführungsform erzielbarer Vorteil besteht darin, daß aufgrund der Aufteilung des Pufferspeichers 103 in mehrere Speicherbereiche, die jeweils zu einer unterschiedlichen Ausgabeleitung gehören, die Adressen der einzelnen Bereiche durch Zähler ohne komplizierten Adreßaustausch gesteuert werden können, der bei anderen bekannten Paketvermittlungen erforderlich ist.
• Fig. 3 zeigt eine zweite Ausführungsform, die unabhängige Pufferspeicher den einzelnen Ausgabeleitungen zuordnet und eine Adreßsteuerung leitungsweise durchführt. Darstellungsgemäß werden Pakete, die über mehrere Eingabeleitungen 2001 bis 200N ankommen, durch den Multiplexer 202 mit dem gleichen Verfahren wie in der ersten Ausführungsform von Fig. 2 gemultiplext. Das gemultiplexte Paket wird zu Puffereinheiten 2501 bis 250N geführt, die jeweils einzeln einer unterschiedlichen Ausgabeleitung zugeordnet sind. Jede Puffereinheit hat ein Adreßfilter 120, eine Adreßsteuerung 124, einen Pufferspeicher 122 und einen Pseudopaketgenerator 130. Das Adreßfilter 120 detektiert die Zieladresse aus dem Paket und sendet das Paket zum Pufferspeicher 122, wenn die detektierte Adresse seine eigene Adresse der Einheit 2501 darstellt. Außerdem führt das Adreßfilter 120 nach Detektion der Zieladresse der Einheit 2501 ein Schreibfreigabesignal zur Adreßsteuerung 124. Die Adreßsteuerung 124 hat einen Schreibadreßzähler oder -zeiger 126, einen Leseadreßzähler oder -zeiger 128 und einen Komparator 127. Als Reaktion auf das Schreibfreigabesignal vom Adreßfilter 120 führt der Schreibadreßzähler 126 die Schreibadresse zum Pufferspeicher 122 mit einer FIFO-Konfiguration, wonach der Schreibadreßzähler 126 um eins inkrementiert wird.
• Andererseits werden Pakete aus dem Pufferspeicher 122 auf der Ausgabeleitung 2131 z. B. als Reaktion auf einen Lesetakt ausgelesen, der durch einen nicht gezeigten Taktimpulsgenerator erzeugt wird. Mach Empfang des Lesetaktimpulses vergleicht der Komparator 127 der Adreßsteuerung 124 die Leseadresse des Zählers 128 und die Schreibadresse des Zählers 126.
• Unterscheiden sich die Lese- und Schreibadresse, führt der Komparator 127 ein Lesesteuersignal zum Leseadreßzähler 128. Als Reaktion auf das Lesesteuersignal führt der Leseadreßzähler 128 die Leseadresse zusammen mit einem Lesefreigabesignal zum Pufferspeicher 122 und inkrementiert seinen eigenen Wert um eins. Ist die Leseadresse vom Zähler 128 mit der Schreibadresse vom Zähler 126 identisch, führt der Komparator 127 einen Pseudopaket-Einfügebefehl zum Pseudopaketgenerator 130. Als Reaktion darauf erzeugt der Pseudopaketgenerator 130 ein Pseudopaket mit vorbestimmtem Format und führt das Pseudopaket synchron zum Auslesen eines Pakets aus dem Pufferspeicher 122 zur Ausgabeleitung 2131. Das Format des Pseudopakets ist vom Datenübertragungsprotokoll abhängig. Durch diese besondere Ausführungsform von Fig. 3 entfällt die Notwendigkeit eines Demultiplexers, da die Puffereinheit mit dem Adreßfilter 120, der Adreßsteuerung 124 und dem Pseudopaketgenerator 130 jeder der Ausgabeleitungen 2131 bis 213N zugeordnet ist.
• Fig. 4 zeigt eine dritte Ausführungsform, die Eingabepuffer 1401 bis 140N verwendet, die einzeln den jeweiligen Eingabeleitungen 2001 bis 200N zugeordnet sind. Die Eingabepuffer 1401 bis 140N und die an den Ausgabeleitungen 2131 bis 213N vorgesehenen Puffereinheiten 2501 bis 250N sind durch einen bidirektionalen Bus 142 miteinander verbunden. Die Eingabepuffer 1401 bis 140N und der Bus 142 arbeiten als der Multiplexer 202 von Fig. 3 zusammen. Jeder der Eingabepuffer 1401 bis 140N speichert zeitweise ein über seine zugehörige Eingabeleitung ankommendes Paket als Reaktion auf einen Schreibtakt, dessen Frequenz gleich der Übertragungsgeschwindigkeit des ankommenden Pakets ist. Außerdem empfangen die Eingabepuffer 1401 bis 140N einen Lesetakt, der zyklisch von einem externen Taktimpulsgenerator zugeführt wird. Als Reaktion auf den Lesetakt führen die Eingabepuffer 1401 bis 140N nacheinander das gespeicherte Paket auf Zeitgetrenntlagebasis zum Bus 142, so daß ein gemultiplextes Paket auf dem Bus 142 vorliegt.
• Das Paket auf dem Bus 142 wird zu allen Puffereinheiten 2501 bis 250N geführt. Dem folgt das gleiche Verfahren wie in der Ausführungsform von Fig. 3.
• Fig. 5 zeigt eine vierte Ausführungsform, bei der der Bus in Schleifenkonfiguration ausgebildet ist.
• In der Ausführungsform von Fig. 4 wird ein bidirektionaler Bus für den Bus 142 verwendet, da die Datenübertragungsrichtung von der Position von Eingabepuffern am Bus 142 abhängt. Beispielsweise unterscheidet sich in Fig. 4 die Richtung des Pakets, das der Eingabepuffer 1401 zur Puffereinheit 250N überträgt, von der Richtung des Pakets, das der Eingabepuffer 140N zur Puffereinheit 2501 überträgt. Die Schleifenkonfiguration gestattet einen unidirektionalen Bus, der im Vergleich zu einem bidirektionalen Bus wirtschaftlich ist.
• In Fig. 5 ist jede der Puffereinheiten 2501 bis 250N jeder der Ausgabeleitungen 2131 bis 213N ähnlich wie in den Ausführungsformen von Fig. 3 und 4 zugeordnet.
• Ein charakteristisches Merkmal dieser speziellen Ausführungsform ist, daß jeweilige Bussteuerschaltungen 1541 bis 154N zum Senden von Daten zu einem unidirektionalen Bus 152 zu jeder der Eingabeleitungen 2001 bis 200N gehören. Darstellungsgemäß weist jede der Bussteuerschaltungen 1541 bis 154N auf: einen ersten Speicher 150 zum zeitweiligen Speichern eines über eine zugehörige der Eingabeleitungen 2001 bis 200N zugeführten Pakets, einen Speicher 155 zum zeitweiligen Speichern eines Pakets vom unidirektionalen Bus 152 und einen Selektor 153 zum Übermitteln des im ersten oder zweiten Speicher 150 und 155 gespeicherten Pakets zum unidirektionalen Bus 152 als Reaktion auf ein Auswahlsignal, das ihm von außen zugeführt wird.
• Der Selektor 153 wählt Daten aus dem ersten Speicher 150 aus und sendet sie zum unidirektionalen Bus 152, wenn er das Auswahlsignal als Anzeige der Datenübertragungszeit seiner zugehörigen Eingabeleitung empfängt, während er Daten aus dem zweiten Speicher 155 zuführt, wenn kein Auswahlsignal vorliegt. Unter der Annahme, daß die Anzahl der Eingabeleitungen N und die Geschwindigkeit des Betriebstakts des Selektors 153 U beträgt, empfängt der Selektor 153 das Auswahlsignal in einer Periode U/N, die eine Phasendifferenz von 1/N gegenüber dem zum benachbarten Selektor geführten Auswahlsignal hat.
• Durch einen derartigen Betrieb des Selektors 153 werden über die jeweiligen Eingabe leitungen ankommende Pakete nacheinander zum unidirektionalen Bus 152 herausgeführt. Der unidirektionale Bus 152 verläuft durch alle Bussteuerschaltungen 1541 bis 154M, so daß Pakete auf dem unidirektionalen Bus 152 zu allen Puffereinheiten 2501 bis 250N geführt werden. Der nachfolgende Betrieb entspricht dem Betrieb, der zuvor im Zusammenhang mit der zweiten und dritten Ausführungsform von Fig. 3 und 4 diskutiert wurde.
• Im folgenden wird eine Realisierung der zuvor beschriebenen Paketvermittlung als integrierte Schaltung betrachtet.
• Von den vier unterschiedlichen gezeigten und beschriebenen Ausführungsformen haben die Ausführungsformen von Fig. 3 bis 5 jeweils gemeinsame Schaltungen, die verglichen mit der Ausführungsform von Fig. 2 in eineindeutiger Zuordnung für die Ein- und Ausgabeleitungen vorgesehen sind. Unter dem Aspekt integrierter Schaltungen ist eine solche Konfiguration jedoch aus folgenden Gründen nicht zufriedenstellend: Da alle gemeinsamen Schaltungen mit dem Bus verbunden sind, führt eine Großintegration der gemeinsamen Schaltungen zur Notwendigkeit von Eingabe- und Ausgabeanschlüssen für den Bus, deren Anzahl doppelt so groß wie die Busbreite ist. Eine größere Busbreite würde zu Problemen an den Anschlußhälsen führen. Da ferner alle Eingabeleitungen mit dem Bus verbunden sind, ist unter der Annahme, daß die Anzahl der Eingabeleitungen N beträgt, eine Betriebsgeschwindigkeit erforderlich, die das N- fache der Übertragungsgeschwindigkeit jeder Eingabeleitung ist. Auch in dieser Hinsicht ist es nicht wünschenswert, den Bus Verbindungen mit allen großintegrierten Schaltungen (LSI) herstellen zu lassen. Zur Lösung dieses Problems muß der Bus in der LSI untergebracht sein. Berücksichtigt man, daß der Aufbau von Fig. 5 für eine Großintegration unzweckmäßig ist, da der Bus über die gemeinsamen Schaltungen verläuft, ist es realistisch, den Aufbau von Fig. 3 oder 4 weiterzuführen. Während sich die Aufbauten von Fig. 3 und 4 prinzipiell zwar kaum unterscheiden, wird deutlich, daß der Aufbau von Fig. 4 mehr gemeinsame Abschnitte als der Aufbau von Fig. 3 hat, was die kanalweise Schaltungsanordnung betrifft. Daher konzentriert sich die nachfolgende Beschreibung auf die Großintegration einer Paketvermittlung, die mit der Konfiguration von Fig. 4 realisiert ist.
• Fig. 6 zeigt einen spezifischen erf indungsgemäßen Aufbau, der für die Großintegration der Paketvermittlung von Fig. 4 geeignet ist. Darstellungsgemäß sind in einer LSI mehrere Einzelvermittlungen, die jeweils einen Teil eines Pakets verarbeiten können, den Eingabe- und Ausgabeleitungen so zugeordnet, daß ein Bus in einer LSI untergebracht ist, die mit hoher Geschwindigkeit arbeiten muß.
• Über mehrere (M) Eingabeleitungen 2001 bis 200N ankommende Pakete fester Länge werden seriell an erste Seriell- Parallel-Wandler (S/P-Wandler) 1051 bis 105N angelegt. Jeder der S/P-Wandler 1051 bis 105N wandelt das Eingabepaket in parallele Daten mit vorbestimmter Breite (mit angenommenen P Bits) um, während er eine Zieladresse zwischenspeichert, die zu einer Ausgabeleitung gehört.
• Die P Einzelvermittlungen #1 bis #P, die jeweils in eineindeutiger Zuordnung für die P Bits der parallelen Daten vorgesehen sind, sind mit den ersten S/P-Wandlern 1051 bis 105N verbunden. Jede Einzelvermittlung hat die gleiche Struktur und arbeitet parallel zu den anderen. Jede Einzelvermittlung weist auf: einen Pseudodatengenerator 112, der Pseudodaten erzeugt, zweite S/P-Wandler 1081 bis 108N, die jeweils zu einer entsprechenden der Eingabeleitungen gehören, und Adreßfilter 1131 bis 113N, die jeweils zu einer entsprechenden der Ausgabeleitungen gehören (mit angenommenen N Ausgabeleitungen).
• Außerdem weist jede Einzelvermittlung auf: einen Datenbus 111, der die zweiten S/P-Wandler 1081 bis 108N mit den Adreßfiltern 1131 bis 113N verbindet, FIFO-Speicher 1161 bis 116N, die jeweils zu einer entsprechenden der Ausgabeleitungen 2131 bis 213N gehören, Selektoren 1151 bis 115N, die jeweils zu einer entsprechenden der Ausgabeleitungen 2131 bis 213N gehören, und erste Parallel-Seriell-Wandler (P/S-Wandler) 1171 bis 117N, die jeweils zu einer entsprechenden der Ausgabeleitungen gehören.
• Andererseits weisen die FIFO-Speicher 1161 bis 116N jeweils auf: einen Lese- und einen Schreibadreßzeiger, einen Adreßkomparator und eine Speichereinrichtung wie die Puffereinheit von Fig. 3. Als Reaktion auf einen Lesetakt von außerhalb der Vermittlung vergleicht- der Adreßkomparator die Zeiger und bestimmt, ob der Speicher leer ist. Ist der Speicher leer, erzeugt der Komparator ein Leer-Signal, während bei Daten im Speicher die Daten anhand der durch den Leseadreßzeiger bezeichneten Adressen ausgelesen werden.
• Die Selektoren 1151 bis 115N wählen jeweils entweder Daten vom zugehörigen FIFO-Speicher oder Pseudodaten vom Pseudodatengenerator 112 als Reaktion auf die Beschaffenheit eines Auswahlsignals aus. Für einen solchen FIFO-Speicher kann z. B. ein FIFO-Speicher "CY7C420" verwendet werden, der im Handbuch "CMOS DATA" (Referenz 2) der Firma Cypress Semiconductor Corporation beschrieben ist. Die Ausgaben der P Einzelvermittlungen #1 bis #P werden ihnen zugehörigen zweiten P/S-Wandlern 1191 bis 119N auf Ausgabeleitungsbasis zugeführt und durch diese in serielle Daten mit Ausgabeleitungsgeschwindigkeit umgewandelt.
• Anhand von Fig. 7a bis 7c wird nunmehr der Betrieb der Paketvermittlung mit dem vorstehenden Aufbau beschrieben. Es soll angenommen werden, daß die Übertragungsgeschwindigkeit der Eingabeleitungen 2001 bis 200N V Bit/s beträgt, die Paketlänge 64 Bit beträgt und acht Einzelvermittlungen vorgesehen sind. Ferner soll angenommen werden, daß alle S/P-Wandler eine serielle Eingabe in eine 8-Bit-Ausgabe umwandeln, während alle P/S-Wandler eine 8-Bit-Eingabe in eine serielle Ausgabe umwandeln. Als Beispiel wird angenommen, daß ein Paket von der Eingabeleitung 2001 mit der Ausgabeleitung 2131 gekoppelt wird. Der Einfachheit halber befaßt sich die Erläuterung mit den Betriebsabläufen der Einzelvermittlung #1. Ferner werden der Selektor 1151 und der Pseudodatengenerator 112 nicht beachtet, da sie in diesem speziellen Fall keine Auswirkung auf die Daten haben.
• Ein Paket mit einem Format gemäß Fig. 7a, d. h., mit einem Adreßfeld vom 1. bis 8. Bit und einem Datenbereich vom 9. bis 64. Bit trifft am ersten S/P-Wandler 1051 über die Eingabeleitung 2001 ein. Der S/P-Wandler 1051 wandelt das Paket in acht Blöcke DATA1 bis DATA7 und ADRS um, die gemäß Fig. 7 jeweils eine Breite von 8 Bit haben. In Fig. 7a bis 7c zeigen jeweilige Zahlen 1 bis 64 für jedes Bit die Position des Bits im Paket an. Aufgrund seiner Funktion zur Zwischenspeicherung von Adressen speichert der erste S/P-Wandler 1051 nur das Adreßfeld des eingegebenen Pakets. Der S/P-Wandler 1051 führt das erste Bit der jeweiligen Datenblöcke zur Einzelvermittlung #1. Außerdem führt der erste S/P-Wandler 1051 das zweite Bit der jeweiligen Datenblöcke zur Einzelvermittlung #2. Der zweite S/P-Wandler 1081 wandelt die 8 ersten Bits vom ersten S/P-Wandler 1051 in parallele 8-Bit-Daten um und fügt den parallelen Daten das durch den ersten S/P-Wandler 1051 zwischengespeicherte Adreßfeld zu. Insbesondere wandelt der S/P- Wandler 1081 die führenden Bits (Bits 1, 9, 17, ..., 49, 57) der acht einzelnen Datenblöcke in parallele Daten um und fügt anschließend den parallelen Daten die Adreßdaten gemäß Fig. 7b zu. Durch den zweiten S/P-Wandler 1081 verringert sich die Betriebsgeschwindigkeit des Busses 111 auf 1/8 im Vergleich zu einem Fall ohne die S/P-Umwandlung von Datenblöcken. Infolge der S/P-Umwandlung durch die S/P-Wandler 1051 und 1081 erscheinen Daten, deren Geschwindigkeit nur ein Vierundsechzigstel (= 1/82) von V Bit/s beträgt, an den Ausgängen der N zweiten S/P-Wandler 1081 bis 108N der Einzelvermittlungen. Die S/P-Wandler 1081 bis 108N führen die parallelen 16-Bit- Daten mit dem Adreßfeld zum Bus 111 als Reaktion auf Lesetaktimpulse, die nacheinander von außerhalb der Vermittlung zugeführt werden. Diese Lesetaktimpulse haben eine Bitrate von V/64 x N und unterscheiden sich in der Phase jeweils um V/64 von den benachbarten Lesetaktimpulsen. Dadurch erscheint ein Zeitgetrenntlagesignal auf dem Bus 111.
• Die Adreßfilter 1131 bis 113N sind an den einzelnen Ausgabeleitungen 2131 bis 213N vorgesehen. Die auf dem Bus 111 erscheinenden Daten werden zu allen Adreßfiltern 1131 bis 113N geführt. Bestimmt eines der Adreßfilter durch Bezugnahme auf das Adreßfeld der Eingabedaten, daß die Adresse für sich bestimmt ist, schreibt es acht Datenbits, die der Adresse folgen, in den zugehörigen der FIFO-Speicher 1161 bis 116N durch Übermitteln eines Schreibfreigabesignals mit den Daten (Fig. 7c). Die in die FIFO-Speicher 1161 bis 116N eingeschriebenen Daten werden gleichzeitig auf allen Kanälen als Reaktion auf einen Lesetakt ausgelesen, der eine Bitrate von VN/64 hat und von einer nicht gezeigten Taktimpulsquelle zugeführt wird. Gemäß Fig. 7c werden die aus einem der FIFO- Speicher 1161 bis 116N ausgelesenen 8-Bit-Daten durch den zugehörigen ersten P/S-Wandler in serielle Daten mit V/8 Bit/s umgewandelt und anschließend aus den Einzelvermittlungen #1 bis #8 herausgeführt. Insgesamt acht Folgen serieller Daten von den jeweiligen Einzelvermittlungen, die parallele Daten bilden, werden durch den zweiten P/S-Wandler 1191 in serielle Daten mit V Bit/s umgewandelt und danach zur Ausgabeleitung 2131 geführt.
• Wird andererseits der Lesetaktimpuls zu dem einen der FIFO-Speicher 1161 bis 116N geführt, der keine auszulesenden Daten enthält, führt der FIFO-Speicher ein Leer-Anzeigesignal als Auswahlsignal zum zugehörigen Selektor. Als Reaktion darauf wählt der Selektor die Pseudodaten vom Pseudodatengenerator 112 aus, die das Pseudopaket bilden, wenn es von der zugehörigen Ausgabeleitung über den zugehörigen ersten und zweiten P/S-Wandler ausgegeben wird. Beispielsweise führt der Pseudodatengenerator 112 die acht Bits (1., 9., 17., ..., 49., 57.) des Pseudopakets zur Einzelvermittlung #1, während er auf ähnliche Weise die acht Bits (8., 16., 24., ..., 56., 64.) des Pseudopakets zur Einzelvermittlung #8 führt.
• Durch Verwendung mehrerer Einzelvermittlungen, die gemäß der vorstehenden Beschreibung parallel arbeiten, kann ein Bus innerhalb der Einzelvermittlung untergebracht und damit die Großintegration gefördert werden. Die Anzahl von Einzelvermittlungen läßt sich leicht variieren, um jede gewünschte Vermittlungsgröße skalieren zu können.
• In Fig. 6 ist jede Einzelvermittlung mit Adreßfiltern 1131 bis 113N in Zugehörigkeit zu den Ausgabeleitungen versehen. Da aber jede Einzelvermittlung einen Teil eines Pakets verarbeitet, der ihr zugeordnet ist, gilt, daß wenn das j-te (1 ≤ j ≤ M) Adreßfilter 113j einer bestimmten Einzelvermittlung Daten in den FIFO-Speicher 116j schreibt, alle anderen Filter 116j anderer Einzelvermittlungen die gleiche Operation wie die Einzelvermittlung gleichzeitig durchführen. Folglich kann durch die gemeinsame Benutzung eines Adreßfilters mit den FIFO-Speichern von Einzelvermittlungen die Anzahl von Adreßfiltern beträchtlich verringert werden.
• Fig. 8 zeigt einen spezifischen Aufbau zur Realisierung einer solchen alternativen Lösung.
• In Fig. 8 sind alle Adreßfilter der Einzelvermittlungen weggefallen, wobei an ihrer Stelle eine zentrale Adreßsteuerung 238 vorgesehen ist. Jedes parallele Adreßfeld eines Pakets, das durch jeden der S/P-Wandler 1051 bis 105N zwischengespeichert ist, wird zur Adreßsteuerung 238 in Form von seriellen Daten geführt. Zur Adreßsteuerung 238 gehören S/P- Wandler 2281 bis 228N, die jeweils zu den Eingabeleitungen gehören, und ein Adreßbus 231, der Adreßfilter 2321 bis 232N miteinander verbindet.
• Die Adreßfilter 2321 bis 232N gehören zu einer entsprechenden von Gruppen der FIFO-Speicher, die zur gleichen Ausgabeleitung in jeder Einzelvermittlung gehören. Beispielsweise gehört das Adreßfilter 2321 zu den FIFO-Speichern 2171 in den Einzelvermittlungen #1 bis #P. Adreßfelder werden durch die S/P-Wandler 2281 bis 228N in parallele Daten umgewandelt und bis zum Auslesen zwischengespeichert. Andererseits wandeln die S/P-Wandler 1091 bis 109N in der Einzelvermittlung Eingabebits in parallele Daten um.
• Während der Aufbau von Fig. 6 den Bus nicht wirksam verwenden kann, da Adreßfelder den umgewandelten parallelen Daten in den S/P-Wandlern 1091 bis 109N zugefügt werden, weist der alternative Aufbau von Fig. 8 einen exklusiven Bus 215 Daten zu und fördert daher eine schnelle Verarbeitung.
• Ein Lesetaktimpuls wird nacheinander von außerhalb der Vermittlung den S/P-Wandlern 1091 bis 109N und 2281 bis 228N kanalweise zugeführt. In der Adreßsteuerung 238 übernehmen die Adreßfilter 2321 bis 232N einzeln die Adreßfelder, die auf dem Adreßbus 231 erzeugt werden. Bestimmt eines der Adreßfilter 2321 bis 232M, daß die Eingabeadresse für sich bestimmt ist, führt es ein Schreibfreigabesignal zu FIFO- Speichern, die die zugehörige FIFO-Speichergruppe der Einzelvermittlungen bilden. In jeder Einzelvermittlung führen die S/P-Wandler 1091 bis 109N Daten zum Datenbus 215 als Reaktion auf den Lesetaktimpuls, wodurch die zum Schreiben freigegebenen FIFO-Speicher 2171 bis 217N die Daten vom Datenbus 215 übernehmen. Die Betriebsabläufe des Pseudodatengenerators 112, der Selektoren 1151 bis 115N und der P/S-Wandler 1171 bis 117N sowie die Arten der Ausgabe von jeder Einzelvermittlung sind die gleichen wie im Aufbau von Fig. 6.
• Die vorstehend diskutierte zentrale Adreßsteuerung dient erfolgreich zur Beseitigung der Notwendigkeit von Adreßfiltern von Einzelvermittlungen und zur Erleichterung der Synchronisation zwischen Einzelvermittlungen.
• Gemäß Fig. 9 können die Pufferspeicher durch Direktzugriffspeicher (RAM) anstelle der FIFO-Speicher von Fig. 8 realisiert werden. Ein FIFO-Speicher läßt sich so betrachten, daß er durch Zufügen eines Schreib- und eines Leseadreßzeigers zu einem RAM gemäß der Beschreibung in der Referenz 2 hergestellt wird. Andererseits führt jede Einzelvermittlung eine Bitscheibenverarbeitung so durch, daß die dem gleichen Kanal zugewiesenen FIFO-Speicher Daten in den gleichen Adreßdurchsatz der Einzelvermittlungen schreiben und aus ihm lesen. Daher können zur weiteren Vereinfachung der Einzelvermittlungskonfiguration die Lese- und Schreibadreßzeiger gemeinsam in die Adreßsteuerung 238 von Fig. 8 eingebaut werden.
• In Fig. 9 sind RAM-Steuerungen 3541 bis 354N und die Adreßfilter 2321 bis 232N in einer Adreßsteuerung 343 vorgesehen und den einzelnen Ausgabeleitungen zugeordnet.
• Jede der RAM-Steuerungen hat eine ähnliche Struktur wie die Adreßsteuerung 124 von Fig. 3. Empfängt z. B. die RAM- Steuerung 3541 ein Schreibfreigabesignal von einem Adreßfilter 2321, führt sie zu ihrem zugehörigen RAM 3171 den Wert eines Schreibadreßzeigers als Schreibadresse sowie ein Schreibfreigabesignal und inkrementiert anschließend den Wert des Schreibadreßzeigers. Als Reaktion auf das Schreibfreigabesignal und die Schreibadresse werden Daten auf dem Bus 215 in den RAM 3171 eingeschrieben. Als Reaktion auf einen von einer nicht gezeigten Lesetaktquelle zugeführten Lesetaktimpuls vergleicht die RAM-Steuerung insbesondere z. B. die Werte ihres Lese- und Schreibadreßzeigers. Unterscheiden sich die Werte voneinander, führt die RAM-Steuerung 3451 den Wert des Leseadreßzeigers als Leseadresse sowie ein Lesefreigabesignal zum RAM und inkrementiert anschließend den Leseadreßzeiger. Als Reaktion auf die Leseadresse und das Lesefreigabesignal werden die Daten auf der Leseadresse aus jedem RAM jeder Einzelvermittlung ausgelesen. Sind dagegen die Leseund die Schreibadresse gleich, führt die RAM-Steuerung ein Auswahlsignal zum zugehörigen Selektor und das Lesefreigabesignal zum zugehörigen RAM. Die Betriebsabläufe der Selektoren 1151 bis 115N, der P/S-Wandler 1171 bis 117N, des Pseudodatengenerators 112 und der zweiten P/S-Wandler 1191 bis 119N entsprechen denen der Paketvermittlung von Fig. 8.
• Fig. 10 zeigt eine spezifische Realisierung zur Beseitigung des Engpasses im Zusammenhang mit der Anzahl von Gates in einer LSI-Konfiguration. Ist insbesondere die in einer der Fig. 6, 8 und 9 gezeigte Paketvermittlung in einer LSI-Konfiguration hergestellt, hängt die Anzahl von verfügbaren Eingabe- und Ausgabeleitungen von der Anzahl der Gates ab, die sich in eine einzelne LSI integrieren lassen. Andererseits sind beim vorgenannten Aufbau die meisten LSI-Gates den Adreßfiltern und FIFO-Speichern der Ausgabeseite der Vermittlung zugeordnet, so daß eine Erhöhung der Anzahl von Ausgabeleitungen es erschweren würde, den Bus in einer LSI unterzubringen. Angesichts dessen verteilt der Aufbau von Fig. 10 die Schaltungen, die zu diesen Ausgabeleitungen gehören und eine relativ große Anzahl von Gates brauchen. Dadurch kann die Anzahl von Ausgabe leitungen erhöht und der Bus zugleich in einer LSI untergebracht werden.
• In Fig. 10 ist als Beispiel eine Paketvermittlung mit vier Eingabe- und vier Ausgabeleitungen gezeigt. Insbesondere ist eine Paketvermittlung mit vier Eingabe- und vier Ausgabeleitungen durch Aufteilen der Ausgabeleitungen gebildet, d. h., durch zwei Paketvermittlungen mit jeweils vier Eingabe- und zwei Ausgabeleitungen. Während die Einzelvermittlungen, die S/P-Wandler und die P/S-Wandler von Fig. 10 jeweils auf die gleiche Weise wie in der Paketvermittlung von Fig. 6 arbeiten, wird deutlich, daß die Konfiguration von Fig. 10 auf jede der Ausführungsformen von Fig. 8 und 9 anwendbar ist.

Claims (2)

1. Paketvermittlung mit mehreren Eingabeleitungen (2001 bis 200N) und mehreren Ausgabeleitungen (2131 bis 213N), die über die Eingabeleitungen empf angene Pakete vermittelt und vermittelte Pakete zu den Ausgabeleitungen führt und aufweist:

a) mehrere erste Seriell-Parallel-Wandlereinrichtungen (1051 bis 105N) zum Umwandeln des über die Eingabeleitungen ankommenden Pakets in erste parallele Daten mit einer vorbestimmten Anzahl von Bits unter Zwischenspeichern von in dem Paket enthaltenen Adreßinformationen;

b) eine Paketvermittlungseinrichtung mit mehreren Speichereinrichtungen (1161 bis 116N), die jeweils zu einer entsprechenden der Ausgabeleitungen (2131 bis 213N) gehören, zum Empfangen der ersten parallelen Daten und der zugehörigen Adreßinformationen, die durch die mehreren ersten Seriell-Parallel- Wandlereinrichtungen (1051 bis 105N) ausgegeben werden, und zum Einschreiben der zugehörigen parallelen Daten in zugehörige der Speichereinrichtungen (1161 bis 116N) unter Bezugnahme auf die jeweiligen mehreren Adreßinformationen; und

c) mehrere erste Parallel-Seriell-Wandlereinrichtungen (1171 bis 117N) zum Auslesen der ersten parallelen Daten aus den Speichereinrichtungen (1161 bis 116N) der Paketvermittlungseinrichtung, Umwandeln der ersten parallelen Daten in erste serielle Daten und Zuführen der ersten seriellen Daten als vermitteltes Paket zu den Ausgabeleitungen (2131 bis 213N), dadurch gekennzeichnet, daß

d) jede der ersten Seriell-Parallel-Wandlereinrichtungen (1051 bis 105N) zu einer entsprechenden der Eingabeleitungen (2001 bis 200N) gehört,

e) jede der ersten Parallel-Seriell-Wandlereinrichtungen (1171 bis 117N) zu einer entsprechenden der Ausgabeleitungen (2131 bis 213N) gehört,

f) die Paketvermittlungseinrichtung mehrere Einzelpaketvermittlungseinrichtungen aufweist, die jeweils zu einem entsprechenden von Bits der ersten parallelen Daten gehören,

g) jede der Einzelpaketvermittlungseinrichtungen aufweist:

g&sub1;) mehrere zweite Seriell-Parallel-Wandlereinrichtungen (1081 bis 108N), die jeweils zu jeder der mehreren ersten Seriell-Parallel-Wandlereinrichtungen (1051 bis 105N) gehören, zum Empfangen der zugehörigen Bits der ersten parallelen Daten als serielle Eingabedaten, Umwandeln der seriellen Eingabedaten in zweite parallele Daten mit einer zweiten vorbestimmten Anzahl von Bits und Kombinieren der durch die zugehörige erste Seriell-Parallel-Wandlereinrichtung zwischengespeicherten Adreßinformationen mit den zweiten parallelen Daten, um dritte parallele Daten zu erzeugen;

g&sub2;) mehrere Adreßfiltereinrichtungen (1131 bis 113N), die jeweils zu den mehreren Ausgabeleitungen (2131 bis 213N) gehören, zum Bestimmen, ob die dritten parallelen Daten für die zugehörige Ausgabeleitung bestimmt sind, durch Bezugnahme auf die Adreßinformationen der dritten parallelen Daten und, wenn ein Entscheidungsergebnis positiv ist, zum Ausgeben der zweiten parallelen Daten durch Entfernen der Adreßinformationen aus den dritten parallelen Daten;

g&sub3;) eine Buseinrichtung (111) zum Verteilen der dritten parallelen Daten von einer der zweiten Seriell-Parallel-Wandlereinrichtungen (1081 bis 108N) zu allen Adreßfiltereinrichtungen (1131 bis 113N);

g&sub4;) wobei jede der Speichereinrichtungen (1161 bis 116N) zu den Adreßfiltereinrichtungen (1131 bis 113N) gehört, um als Schreibdaten die zweiten parallelen Daten zu halten, die durch eine zugehörige der Adreßfiltereinrichtungen ausgegeben werden, und die gehaltenen zweiten parallelen Daten in einer vorbestimmten Periode aus zugeben; und

h) mehrere zweite Parallel-Seriell-Wandlereinrichtungen (1191 bis 119N) vorgesehen sind, die jeweils zu jeder der Speichereinrichtungen (1161 bis 116N) gehören, zum Umwandeln der durch eine zugehörige der Speichereinrichtungen ausgegebenen zweiten parallelen Daten in zweite serielle Daten und Ausgeben der zweiten seriellen Daten zu einer entsprechenden der Ausgabeleitungen (2131 bis 213N).

2. Paketvermittlung nach Anspruch 1, wobei jede der Einzelpaketvermittlungseinrichtungen ferner aufweist:

a) einen Pseudodatengenerator (112), der Pseudodaten erzeugt, und

b) Selektoren (1151 bis 115N), die jeweils zu einer entsprechenden der Speichereinrichtungen (1161 bis 116N) und dem Pseudodatengenerator (112) sowie einer entsprechenden der Ausgabeleitungen (2131 bis 213N) gehören, wobei jeder der Selektoren (1151 bis 115N) entweder Daten von einer der zugehörigen Speichereinrichtungen (1161 bis 116N) oder Pseudodaten von dem Pseudodatengenerator (112) als Reaktion auf die Beschaffenheit eines Auswahlsignal auswählt.