DE68923334T2

DE68923334T2 - Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln.

Info

Publication number: DE68923334T2
Application number: DE68923334T
Authority: DE
Inventors: Joseph Richard Cavaliere; George Earl Smith
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1988-10-03
Filing date: 1989-09-12
Publication date: 1996-03-07
Anticipated expiration: 2009-09-13
Also published as: US4894562B1; JPH02123822A; US4894562A; JP2590378B2; DE68923334D1; EP0363298A2; EP0363298A3; EP0363298B1

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft logische Schaltungsnetzwerke und im besonderen eine Schaltung zur Kompensation signifikanter Veränderungen der Stromversorgung sowie der Schaltungs- und Umweltparameter. Ein Zweck der Erfindung besteht darin, die logischen Signalpegel in engen Grenzen zu halten, um einen reduzierten Ausgangsspannungshub zu ermöglichen. Noch spezieller betrifft die Erfindung ein logisches Schaltungsnetzwerk mit Stromschalter-Emitterfolgern (CSEE - current switch emitter-follower), das eine zugeordnete Steuerschaltung besitzt, welche einen steuerbaren dynamischen Widerstand und eine steuerbare Stromquelle enthält. Der Widerstand und die Stromquelle werden entsprechend durch zwei unabhängig veränderliche Steuersignale gesteuert, um die logischen CSEF-Ausgangssignalpegel unabhängig voneinander einzustellen. Das Netzwerk arbeitet in solcher Weise, daß die logischen HIGH- und LOW-Pegel des Ausgangssignals der logischen Schaltung um eine Referenzspannung herum im wesentlichen konstant gehalten werden und das mit nur wenig mehr oder ohne zusätzliche Verlustleistung und unter Verwendung einer Niederspannungs-Stromversorgung, ungeachtet signifikanter Veränderung der Versorgungsspannung, der Temperatur oder anderer Parameter der Schaltungsbauelemente. Wegen dieser Stabilität der HIGH- und LOW-Pegel können extrem kleine logische Signalpegel verwendet werden, wodurch es möglich wird, die Schaltgeschwindigkeit der Schaltung zu erhöhen und die Verlustleistung der Schaltung zu senken.
Stromschalter-Emitterfolger-Logikschaltungen sind bekannt. Typische, dem Stand der Technik entsprechende CSEF-Schaltungen werden in dem U.S.-Patent Nr. 4 575 647 (Fig. 1), in dem U.S.-Patent Nr. 4 709 169 (Spalte 1), in dem U.S.-Patent Nr. 3 501 647 und in den hierin dargestellten Fig. 1 und 2 offenbart.
Eine detaillierte Beschreibung der Arbeitsweise einer typischen, dem Stand der Technik entsprechenden CSEF-Logikschaltung ist für das Verständnis der vorliegenden Erfindung nützlich. Dementsprechend wenden wir uns den Zeichnungen zu. Fig. 1 ist ein vereinfachtes Blockschaltbild einer Logikschaltung 1, die Eingänge und Ausgänge für logische Signale, Versorgungsspannungs-Eingangsanschlüsse und einen optionalen Steuersignaleingang besitzt. Die Logikschaltung 1 kann eine standardmäßige CSEF-Logikschaltung (manchmal als emittergekoppelte Logik oder ECL bezeichnet) enthalten, die eine oder mehrere logische Funktionen wie beispielsweise ODER, NOR, NAND usw. ausführt. Diese Schaltung wird typischerweise einen oder mehrere Eingänge für logische Signale und einen oder zwei Ausgänge für logische Signale besitzen. Falls zwei Ausgänge vorhanden sind, wird ein Ausgang typischerweise das logische Komplement des anderen repräsentieren. Standardmäßige CSEF-Schaltungen sind aktive Bauelemente, die für ihre Arbeit ebenfalls eine oder mehrere Energiequellen benötigen, welche normalerweise durch positive und negative Spannungen aus einer Stromversorgung gebildet werden, die allgemein als VCC und VEE bezeichnet werden. Andere Spannungen, VT und VRef, die manchmal als Referenzspannungen bezeichnet werden, werden im allgemeinen von derselben Stromversorgung geliefert. VRef könnte auch das Massepotential sein.
Die verschiedenen Eingangs-, Ausgangs- und Spannunganschlüsse der dem Stand der Technik entsprechenden Logikschaltung 1 sind detaillierter in Fig. 2 dargestellt. In der Schaltung von Fig. 2, welche ein n-Eingangs OR/NOR-Gatter darstellt, werden die Eingangstransistoren 12, 14 und 16 in Parallelschaltung bereitgestellt, um ein oder mehrere logische Eingangssignale zu empfangen. Hier werden zwar drei Eingangstransistoren gezeigt, es kann jedoch ebenso eine größere oder kleinere Anzahl verwendet werden. Die Basisanschlüsse der Transistoren 12, 14 und 16 sind mit den Eingangsanschlüssen IN&sub1;, IN&sub2; ... INn verbunden, um die logischen Eingangssignale zu empfangen, welche typischerweise binäre Signale sind, die willkürlich mit HIGH und LOW gekennzeichnet werden.
Die miteinander verbundenen Kollektoren der Transistoren 12, 14 und 16 sind über einen Widerstand 26 mit einem Anschluß verbunden, an den eine positive Versorgungsspannung VCC angelegt wird. Die Transistoren 12, 14 und 16 sind in einer Differenzverstärkerschaltung mit einem vierten Transistor 18 verschaltet, dessen Kollektor über einen Widerstand 28 mit dem VCC-Anschluß verbunden ist. Die Basis des Transistors 18 ist an eine erste Logikpegel- Referenzspannung VRef angeschlossen, von dem hier angenommen wird, das es Masse ist, obwohl auch andere Potentiale verwendet werden können. Die Emitter aller vier Transistoren 12, 14, 16 und 18 sind miteinander und mit dem Kollektor eines fünften Transistors 22 verbunden, wobei letzteres Bauelement für die Differenzverstärkerschaltung als Konstantstromquelle dient. Der Emitter des Transistors 22 ist über einen Widerstand 32 an einen zweiten Versorgungsspannunganschluß angeschlossen, an den eine negative Versorgungsspannung VEE angelegt wird. Eine zweite Logikpegel-Referenzspannung oder ein Steuersignal VCS kann an die Basis des Transistors 22 angelegt werden. In einigen, dem Stand der Technik entsprechenden Schaltungen kann das Signal VCS verwendet werden, um eine begrenzte Steuerbarkeit des LOW-Pegels des Ausgangssignals zu ermöglichen.
In der dem Stand der Technik entsprechenden Schaltung von Fig. 2 werden typischerweise zwei Ausgangstransistoren 10 und 20 bereitgestellt. Beide sind in Emitterfolgerschaltung verschaltet, wobei ihre Emitter über die Widerstände 24 beziehungsweise 30 mit einem zweiten Versorgungsspannungsanschluß, VT, verbunden sind. Der Basiseingang des Transistors 10 wird durch das Signal der miteinander verbunden Kollektoren der Transistoren 12, 14 und 16 gespeist, während der Basiseingang des Transistors 20 vom Signal am Kollektor des Transistors 18 gespeist wird. Die Emitter der Transistoren 10 und 20 sind mit den Ausgangsanschlüssen OUT&sub1; beziehungsweise OUT&sub2; verbunden.
Die Arbeitsweise der Schaltung von Fig. 2 ist wohlbekannt. Wenn mindestens eines der an die Anschlüsse IN&sub1;, IN&sub2; ... INn angelegten Eingangssignale auf HIGH- (positivem) Pegel liegt, wird der entsprechende Transistor 12, 14 oder 16 eingeschaltet, und bewirkt dadurch, daß der größte Teil des Stromes, der durch den Konstantstromquellen-Transistor 22 fließt, über den entsprechenden Transistor 12, 14 oder 16 und den Widerstand 26 fließt. Transistor 18 ist dann ausgeschaltet und Transistor 20 eingeschaltet, was bewirkt, daß das Ausgangssignal am Anschluß OUT&sub2; auf HIGH- Pegel liegt. Die Spannung an der Basis des Transistors 10 ist niedriger als die Spannung an der Basis des Transistors 20, und deshalb liegt der Anschluß OUT&sub1; auf LOW-Pegel. Auf diese Weise wird am Anschluß OUT&sub2; das logische ODER der Signale an den Eingangsanschlüssen IN&sub1;, IN&sub2; ... INn erzeugt, und am Anschluß OUT&sub1; wird das logische NOR jener Signale erzeugt.
In einem typischen, logischen CSEF-Netzwerk sind auf einem einzelnen integrierten Schaltkreischip viele Schaltungen beispielsweise der in Fig. 2 dargestellten Art enthalten. Die Energie wird von einer entfernten Stromversorgung bereitgestellt, die sich außerhalb des Chips befindet. Die Versorgungsspannungen VCC, VEE, VT und VRef werden gewöhnlich aus derselben Versorgungseinrichtung entnommen, wobei normalerweise beabsichtigt ist, die Spannungen konstant zu halten. Im praktischen Einsatz treten jedoch einige Schwankungen auf, da diese Spannungsversorgungen große, variable Ströme für eine große Anzahl logischer Schaltungen bereitstellen. Eine typische Schwankung bei einem Nennwert von + 1,4 Volt für VCC könnte ± 85 mV betragen. Schwankungen von VCC und/oder VEE bewirken nachfolgend Schwankungen (Rauschen) der Ausgangssignalpegel der logischen Schaltungen, was die Leistungsfähigkeit der Schaltung negativ beeinflußt.
Wegen dieser Schwankungen müssen die relativen HIGH- und LOW- Ausgangssignalpegel an den Transistoren 10 und 20 der dem Stand der Technik entsprechenden Schaltung ziemlich groß gehalten werden, typischerweise in der Größenordnung von ± 350 mV, um das Versorgungsspannungsrauschen und das damit verbundene Signalrauschen zu überwinden und um eine erfolgreiche Kommunikation zwischen den Schaltungen auf dem Chip sicherzustellen. Daraus folgt eine Tendenz, die Schaltgeschwindigkeit der Schaltung zu begrenzen, weil große Signalhübe im allgemeinen längere Einschalt- und Ausschaltzeiten der Schaltungsbauelemente erfordern. Schwankungen der Umweltbedingungen, wie beispielsweise der Temperatur und der Parameter der Bauelemente der Schaltung, wie beispielsweise des Widerstandes und der Transistorverstärkung beeinflussen die Leistungsfähigkeit der Schaltung ebenfalls negativ, indem große Signalhübe benötigt werden, um diesen Typ des Rauschens zu überwinden.
Verschiedene Methoden sind dem Stand der Technik entsprechend vorgeschlagen worden, um die Schwankungen der primären Versorgungsspannungen VCC und VEE oder die Schwankungen der Temperatur und der Bauelementeparameter zu kompensieren oder die Schaltungen zu stabilisieren. Diese Methoden verwenden typischerweise entweder eine Steuereinrichtung für die Stromquelle, einen Spannungsteiler oder einen Schottky-Dioden-Begrenzer. Man erreicht damit jedoch nur eine teilweise Kompensation, oder es bestehen andere Nachteile, entweder weil man den Veränderungen von VCC oder anderer Spannungen nicht genau folgen kann, oder weil nur ein Mitten-Referenzpegel nachgeführt wird, oder weil nur einer der zwei logischen Ausgangssignalpegel eingestellt werden kann, oder weil man keine genaue Kompensation der Temperatur- oder Bauelementeparameter-Schwankungen erreicht, oder weil eine Stromversorgung mit relativ großen Spannungen verwendet werden muß.
In dem U.S.-Patent Nr. 4 575 647 von Ashton et al. wird ein Steuersignal VCS erzeugt, um auf die Basis des Stromquellentransistors (wie beispielsweise Transistor 22 in der hierin dargestellten Schaltung des Standes der Technik) gegeben zu werden. Dieses Signal bewirkt zusammen mit der Antiparallelschaltung der Schottky-Dioden, daß die HIGH- und LOW-Pegel symmetrisch zu einer Mitten-Referenzspannung gehalten werden. Ein Nachteil dieses Ansatzes besteht jedoch darin, daß nur ein Steuerpunkt bereitgestellt wird. Nur die Veränderung von VCS selbst gestattet nicht das unabhängige Nachlaufen und die Steuerung jedes Ausgangssignalpegels. Desweiteren ist ein symmetrisches Ausgangssignal nicht immer vorteilhaft, und die Verwendung eines einzelnen Steuersignals gestattet nicht die vollständige Kompensation aller Veränderungen von VCC, der Temperatur oder der Bauelementeparameter. Zusätzlich kann das Ausgangssignal nicht unter die Flußspannung der Diode 44 dieses Patentes reduziert werden.
In dem U.S.-Patent Nr. 4 709 169 offenbaren Ashton et al. eine davon verschiedene Schaltung und ein Verfahren zur Steuerung der CSEF-Ausgangssignalpegel. Dort werden, wie benötigt, extra Ströme durch die Widerstände 26 oder 30 der Fig. 1 gezogen (analog der Widerstände 26 und 28 der hierin dargestellten Fig. 2) . Eine Schottky-Diode wird ebenfalls verwendet. Ein Nachteil dieser Methode besteht jedoch darin, daß eine zusätzliche Kapazität an den kritischen Ausgangsknoten 10 und 12 von Fig. 1 hinzugefügt wird (analog der Basis der Transistoren 10 und 20 der hierin dargestellten Fig. 2). Ein anderer Nachteil besteht darin, daß zusätzliche Leistung erforderlich ist, um diese Schaltung anzusteuern.
Andere Ausgangssignalpegel-Steuerbauelemente werden von Masaki in dem U.S.-Patent Nr. 3 778 646 und von Betts et al. in "Emitter-Coupled Logic Circuit", IBM Technical Disclosure Bulletin, Band 15, Nr. 7, Dezember 1972 auf den Seiten 2178 und 2179 beschrieben. Diese Bauelemente haben jedoch andere Nachteile, wie beispielsweise die Unmöglichkeit, Veränderungen der VCC-Versorgungsspannung zu kompensieren oder die Unmöglichkeit, sowohl die HIGH- als auch die LOW-Pegel unabhängig voneinander zu steuern.
Somit müssen, weil die dem Stand der Technik entsprechenden Regelungsverfahren Veränderungen der Versorgungsspannungspegel, Temperatur- oder Bauelementeparameter-Schwankungen nicht voll- und LOW-Pegel bezüglich des Referenzpegels der logischen Signale (im Fall der hierin dargestellten Fig. 2 Masse) relativ groß gehalten werden. Dies ist natürlich unerwünscht, weil der Nenn- Rauschabstand und als Folge die Geschwindigkeit der Schaltung beeinflußt werden.
Mit der vorliegenden Erfindung wird beabsichtigt, die oben erwähnten Nachteile zu überwinden und eine Stromschalter-Logikschaltung bereitzustellen, deren Ausgangssignalhub auf ein Minimum reduziert ist und bei der die HIGH- und LOW-Pegel im wesentlichen unabhängig von Versorgungsspannungsschwankungen, Übergangstemperaturen und absoluten Bauelementeparametern gemacht worden sind. Somit erhält man gleichzeitig eine maximale Geschwindigkeit und eine minimale Verlustleistung.

Zusammenfassung der Erfindung

Das Problem, das von der vorliegenden Erfindung gelöst werden soll, besteht darin, die Unempfindlichkeit eines logischen Schaltungsnetzwerkes gegenüber Versorgungsspannungsschwankungen, Übergangstemperaturen und Bauelementeparametern zu verbessern.
Dieses Problem wird durch die Erfindung, wie sie in den Ansprüchen 1 und 3 beansprucht wird, gelöst.
Kurz gesagt, die vorliegende Erfindung umfaßt ein logisches Schaltungsnetzwerk zur Erzeugung eines einstellbaren ersten logischen Pegels und eines daran unterschiedlichen einstellbaren zweiten logischen Pegels in Reaktion auf mindestens ein Eingangssignal, umfassend: eine Logikschaltung, die mindestens einen Eingangsanschluß, einen Ausgangsanschluß, einen komplementären Ausgangsanschluß, mindestens einen Stromversorgungsanschluß zum Empfangen der elektrischen Energie, Schaltungsbauelemente, die bestimmte Parameter aufweisen, und einen ersten Steueranschluß besitzt; eine Steuerschaltung, die an die Logikschaltung angeschlossen ist und einen zweiten Steueranschluß besitzt; Mittel zum unabhängigen Erzeugen eines ersten Steuersignals und eines zweiten Steuersignals in Reaktion auf Veränderungen in der Stromversorgung, der Temperatur und der Parameter der Bauelemente der Logikschaltung; und Mittel zum Bereitstellen der Steuersignale an den ersten beziehungsweise zweiten Steueranschlüssen, um dadurch die ersten und zweiten logischen Pegel unabhängig von Veränderung der Stromversorgung, der Temperatur und der Bauelementeparameter der Logikschaltung auf den unterschiedlichen vorgegebenen Referenzpegeln zu halten.
In der Ausführungsform des vorliegenden Anspruchs 1 umfaßt die Steuerschaltung: einen Lastwiderstand, einen steuerbaren dynamischen Widerstand, der einen oder mehrere Transistoren eines Typs umfaßt und zu dem Widerstand parallelgeschaltet ist; einen steuerbaren Stromverstärker, der einen oder mehrere Transistoren des entgegengesetzten Typs umfaßt, die so geschaltet sind, daß sie den dynamischen Widerstand steuern; und Mittel zum Anlegen eines Signals an den Stromverstärker, um den dynamischen Widerstand zu verändern und dadurch einen logischen Signalpegel bezüglich einer Referenzspannung konstant zu halten.
Eine alternative Anordnung wird in Anspruch 3 definiert und zeigt die Verwendung eines Feldeffekttransistors, welcher als steuerbarer dynamischer Widerstand verschaltet ist und der die Kombination Lastwiderstand mit Bipolartransistor ersetzt.
In einer weiteren Ausführungsform der vorliegenden Erfindung umfaßt die Logikschaltung eine kompensierte Stromschalter-Emitterfolgerschaltung, die eine steuerbare Stromquelle besitzt, welche an eine Differenzverstärkerschaltung angeschlossen ist, die zwei Emitterfolger ansteuert. Die ersten und zweiten Steuersignale, die in die Logikschaltung beziehungsweise die Steuerschaltung eingegeben werden, werden durch einen Steuersignal- Generator erzeugt, der Schaltungen enthält, welche Logiksignalpegel-Referenzspannungen und Abtastwert-Generatoren in einer Rückkopplungsschaltung umfassen.
Die vorliegende Erfindung enthält desweiteren ein Verfahren zum Erzeugen eines einstellbaren ersten logischen Pegels und eines unterschiedlichen zweiten logischen Pegels in Reaktion auf mindestens ein Eingangssignal, die folgenden Schritte umfassend:
Erzeugen eines ersten Steuersignals und eines zweiten Steuersignals, wovon jedes eine Funktion von mindestens einem der Parameter Versorgungsspannung, Temperatur und Parameter der Schaltungsbauelemente ist; und voneinander unabhängiges Regeln des ersten und zweiten logischen Pegels mittels der ersten beziehungsweise zweiten Steuersignale, um die ersten und zweiten logischen Pegel auf unterschiedlichen, vorgegebenen Referenzpegeln zu halten.
Die Verwendung des Rückkopplungs-Signalgenerators und des dynamischen Widerstandes garantiert über einen weiten Bereich die Unabhängigkeit der logischen HIGH- und LOW-Ausgangssignalpegel von den Stromversorgungs- und Umgebungsbedingungen. Dies gestattet es, den Nenn-Ausgangssignalhub zu reduzieren ohne den Signalhub des ungünstigsten Falls zu reduzieren. Zusätzlich müssen die Ausgangssignalpegel nicht bezüglich irgend eines Referenzpegels symmetrisch sein, und es können relativ niedrige Versorgungsspannungen verwendet werden. Bei der Simulation wurde herausgefunden, daß es der reduzierte Signalhub leicht ermöglichen kann, daß die Schaltung eine 20%ige Verbesserung der Leistungsfähigkeit (Geschwindigkeit) gegenüber standardmäßigen CSEF-Logikschaltungen erreicht.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild einer typischen, dem Stand der Technik entsprechenden CSEF-Logikschaltung.
Fig. 2 ist ein Schaltplan der Logikschaltung von Fig. 1.
Fig. 3 ist ein Blockschaltbild einer Ausführungsform der vorliegenden Erfindung.
Fig. 4 ist ein Schaltplan der einen Ausführungsform von Fig. 3.
Fig. 5 ist ein Blockschaltbild einer Ausführungsform einer Rückkopplungsschaltung der vorliegenden Erfindung, welche verwendet werden kann, um die Steuersignale VCCC und VCS als Eingangssignale für die Schaltungen der Fig. 3 und 4 zu erzeugen.
Fig. 6 ist ein Schaltplan einer Ausführungsform der Referenzwert-Generatoren 72 und 78 von Fig. 5.
Fig. 7 ist ein Schaltplan einer Ausführungsform der Differenzverstärker 74 und 80 von Fig. 5.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

Jetzt bezugnehmend auf Fig. 3 wird ein funktionelles Blockschaltbild einer Ausführungsform der vorliegenden Erfindung dargestellt. Die vorliegende Erfindung ist jedoch nicht auf diese spezielle Schaltungsanordnung begrenzt.
Die Logikschaltung 1 von Fig. 3 stellt ein oder mehrere logische Ausgangssignale in Reaktion auf ein oder mehrere logische Eingangssignale bereit und zwar in einer Anordnung, die der in Fig. 1 gezeigten gleicht. Die Stromversorgung dieser Logikschaltung erfolgt über die Hauptversorgungsspannungen VCC, VEE, VT und VRef. VRef ist normalerweise Masse. Die Differenz zwischen VCC und VEE kann zum Beispiel in der Größenordnung von 3 Volt liegen, und die Differenz zwischen VCC und VT kann beispielsweise in der Größenordnung von 2 Volt liegen.
Ein Merkmal der vorliegenden Erfindung ist die Verwendung einer Stromversorgungs-Steuerschaltung 42. Die Steuerschaltung 42 kann durch dieselben Spannungen VCC und VT, die zur Stromversorgung der Logikschaltung 1 verwendet werden, mit Energie versorgt werden, so daß keine große oder separate Stromversorgung erforderlich ist. Die Steuerschaltung 42 stellt eine fünfte Eingangsspannung VCR für die Logikschaltung 1 bereit. In einer spezifischen Ausführungsform, die am besten in Fig. 4 zu sehen ist, wird diese fünfte Eingangsspannung VCR durch den Knoten 60 für die Widerstände 26 und 28 der Logikschaltung 1 bereitgestellt. Wie durch Vergleich von Fig. 4 und Fig. 2 ersichtlich ist, ist diese Anordnung eine Abweichung von den dem Stand der Technik entsprechenden Schaltungsanordnungen, in welchen die Widerstände 26 und 28 nur die standardmäßige Versorgungsspannung VCC empfangen, dieselbe Spannung, die an die Kollektoren der Ausgangstransistoren 10 und 20 angelegt wird.
Das Spannungseingangssignal VCR am Knoten 60 ist eine stabilisierte Ersatzspannung, um die schwankenden VCC und VCR mittels der Stromversorgungs-Steuerschaltung 42 konstant zu halten. In der Ausführungsform von Fig. 3 hat diese Steuerschaltung drei Eingänge - eine primäre Versorgungsspannung VCC, eine sekundäre Versorgungsspannung VT und ein zweites Steuersignal VCCC, ein weiteres Kennzeichen der Erfindung. Die Spannung VCR ist somit eine Funktion der Eingangssignale VCC, VT und VCCC.
Das zweite Steuersignal VCCC, das eine veränderliche Spannung sein kann, wird durch ein weiteres Kennzeichen der Erfindung erzeugt, einen Steuersignal-Generator 40 (vergleiche Fig. 3) . Der Signalgenerator 40 erzeugt auch ein erstes Steuersignal VCS, welches ebenfalls eine veränderliche Spannung sein kann, zur Eingabe in die Logikschaltung 1. Die Eingangssignale des Signalgenerators 40 sind die standardmäßigen Versorgungsspannungen VCC, VT, VEE und VRef. Die Signale VCCC und VCS werden ebenfalls auf den Signalgenerator 40 zurückgeführt, um geschlossene Regelkreise zu bilden.
Die Steuersignale VCCC und VCS verändern sich in Reaktion auf Schwankungen von VCC, VEE, VT und VRef, der Temperatur und der Parameter der Bauelemente, aus denen die Logikschaltung 1 besteht. Der Hauptzweck von VCCC besteht darin, den logischen HIGH-Pegel des Ausgangssignals der Logikschaltung 1 bezüglich VRef zu steuern, und der Hauptzweck von VCS besteht darin, den logischen LOW- Pegel des Ausgangssignals bezüglich VRef zu steuern. Deshalb wird auch die Differenz zwischen den Signalpegeln gesteuert. Durch die Rückkopplungsschaltung des Signalgenerators 40 beeinflußt jedes Steuersignal beide Pegel. Somit wird die Stabilisierungsfunktion der vorliegenden Erfindung bezüglich Spannung, Temperatur und Bauelementeparametern zum Halten der logischen Ausgangssignalpegel der Logikschaltung in sehr enger Nähe zu deren idealen, vorgewählten Referenzpegeln durch die Steuersignale VCCC und VCS in Verbindung mit der Steuerschaltung 42 und deren Ausgangssignal VCR erreicht. Normalerweise werden diese "idealen" Pegel so ausgewählt, daß sie so klein wie möglich sind, um eine schnellere Arbeitsweise zu gewährleisten.
Eine Ausführungsform einer speziellen Schaltungsanordnung der Steuerschaltung 42 wird in Fig. 4 dargestellt. Der in Strichlinien eingerahmte Teil der in Fig. 4 dargestellten Schaltung repräsentiert eine typische, dem Stand der Technik entsprechende CSEF-Schaltung wie die in Fig. 2 dargestellte, mit der Ausnahme, daß die Spannung VCR am Knoten 60 hier den VCC-Anschluß ersetzt. Wie oben erwähnt ist bei der vorliegenden Erfindung der Anschluß für die Versorgungsspannung VCC nicht wie dem Stand der Technik entsprechend mit den Widerständen 26 und 28 verbunden. Stattdessen werden ein Lastwiderstand 50 und ein erster Steuertransistor 52 in Parallelschaltung zwischen dem VCC-Anschluß und dem Knoten 60, welcher nachfolgend mit den Widerständen 26 und 28 verbunden ist, bereitgestellt. In einer bevorzugten Ausführungsform ist der Transistor 52 ein Bipolartransistor, vorzugsweise eines Typs, der dem in der Logikschaltung verwendeten Typ (d.h. der Transistoren 10, 12, 14, 16, 18, 20 und 22) entgegengesetzt ist. Hier ist der Transistor 52 ein pnp-Transistor, während die Transistoren 10, 12, 14, 16, 18, 20 und 22 npn-Transistoren sind. Zusätzlich ist der Transistor 52 mit seinem Emitter an den VCC- Anschluß angeschlossen, sein Kollektor ist mit dem Knoten 60 verbunden, und er wird so betrieben, daß er in Reaktion auf ein Signal an seiner Basis als dynamischer Widerstand arbeitet.
Der Kollektor eines zweiten Steuertransistors 54 ist mit der Basis des Transistors 52 verbunden. Der Emitter des Transistors 54 ist mit einem Widerstand 56 und dann mit einem der sekundären Versorgungsspannungsanschlüsse VT verbunden. Die Basis des Transistors 54 empfängt das erste veränderliche Steuersignal VCCC vom Signalgenerator 40.
Der Transistor 54 dient als Stromverstärker und stellt für das VCCC-Signal eine zusätzliche Verstärkung bereit, ist jedoch für die Arbeitsweise der Schaltung nicht wesentlich, wenn das Beta (die Stromverstärkung) des Transistors 52 hoch ist (d.h. größer als 60). In der Praxis ist ein so großes Beta bei einem integrierten pnp-Transistor schwer zu erreichen, aber wenn verfügbar, kann das Steuersignal VCCC zum Beispiel invertiert und direkt auf einen Widerstand gegeben werden, der zu der Basis des Transistors 52 in Reihe liegt.
Der Widerstandswert des Widerstandes 50, der innerhalb des VCC- Versorgungsspannungsbereiches den höchsten Widerstandswert darstellt, der auf Grund des Transistors 52 erforderlich ist, dient zum Reduzieren des Stromes, der durch den Transistor 52 geliefert wird. Das erhöht das wirksame Beta des Transistors 52, indem der erforderliche Basisstrom noch weiter verringert wird. Der Effekt besteht darin, die Überschußleistung zu reduzieren, die von der Steuerschaltung 42 benötigt wird.
In einer anderen Ausführungsform der Erfindung werden die Transistoren 52 und 54 und der Widerstand 56 durch einen Feldeffekttransistor (entweder PFET oder NFET) ersetzt, dessen Source- Drain-Strompfad zwischen den VCC-Anschluß und den Knoten VCR geschaltet ist und dessen Gate VCCC empfängt. In einem solchen Fall müssen selbstverständlich die Phase und die Amplitude des Signals VCCC geeignet eingestellt werden.
Das erste veränderliche Steuersignal VCS vom Steuersignal-Generator 40 wird auf die Basis des Transistors 22 der Logikschaltung 1 der in Fig. 4 dargestellten bevorzugten Ausführungsform gegeben. Das Steuersignal VCS verändert den Strom im Kollektor-Emitter-Pfad des Transistors 22 und damit den Strom durch die Transistoren 12, 14, 16 und 18 und indirekt durch die Transistoren 10 und 20. Solange VCS den Transistor 22 steuert und solange die Spannung am Knoten 60 mittels VCCC auf einem konstanten Pegel gehalten wird, werden die Spannungen und Ströme an den Ausgängen der CSEF-Schaltung im wesentlichen auf einem konstanten, bekannten Pegel gehalten werden, wodurch es ermöglicht wird, den Signalhub an den Ausgängen auf ein Minimum zu reduzieren, weil das Rauschen auf ein Minimum reduziert worden ist.
Fig. 5 zeigt den Steuersignal-Generator 40 der vorliegenden Erfindung von Fig. 3, welcher verwendet wird, um die Steuersignale VCCC und VCS zu erzeugen. Entsprechend Fig. 5 werden ein HIGH-Pegel-Abtastwert-Generator 70 und ein HIGH-Pegel-Referenzwert-Generator 72 bereitgestellt, deren Ausgangssignale in einen ersten Differenzverstärker 74 eingespeist werden. Ein LOW-Pegel-Abtastwert-Generator 76 und ein LOW-Pegel-Referenzwert-Generator 78 werden ebenfalls bereitgestellt, deren Ausgangssignale in einen zweiten Differenzverstärker 80 eingespeist werden.
Mit dem HIGH-Pegel-Antastwert-Generator 70 ist beabsichtigt, ein logisches HIGH-Ausgangssignal zu erzeugen, das für das tatsächliche HIGH-Ausgangssignal, das von einer typischen CSEF-Schaltung beim Betrieb in einer typischen Umgebung (zum Beispiel auf einem Halbleiterchip in einer zentralen Verarbeitungseinheit) erzeugt wird, repräsentativ ist. Der Abtastwert-Generator 70 kann beispielsweise die Logikschaltung 1 zusammen mit der Steuerschaltung 42 von Fig. 4 sein, wobei ein oder mehrere Eingangstransistoren ständig "aus" sind, d.h. auf LOW-Pegel gezogen werden. Die entsprechenden Eingangssignale können vom LOW-Pegel- Referenzwert-Generator 78 abgegriffen werden. Das HIGH-Pegel- Ausgangssignal des Antastwert-Generators 70 kann in einer Ausführungsform in der Größenordnung von +350 bis -50 Millivolt liegen, wenn die Rückkopplungsschleife offen ist. Wenn der Kreis geschlossen ist, wird die Ausgangsspannung denselben Wert haben wie das Ausgangssignal des Referenzwert-Generators.
Der HIGH-Pegel-Referenzwert-Generator 72 von Fig. 5 wird dazu verwendet, um einen standardmäßiges, logisches HIGH-Referenzpegel-Signal bereitzustellen (d.h. einen konstanten HIGH-Pegel, der den "idealen", logischen HIGH-Ausgangssignalpegel repräsentiert, der für die spezielle Schaltungsanordnung und Umgebung, für die die CSEF-Schaltung bestimmt ist, gewünscht wird). Eine typische Spannung am Ausgang des Referenzwert-Generators 72 könnte beispielsweise in der Größenordnung von 150 Millivolt liegen. Eine spezifische Ausführungsform des Referenzwert-Generators 72 könnte beispielsweise eine Schaltung sein, wie sie in einem Artikel von J. R. Cavaliere und G. E. Smith, III, den Erfindern der vorliegenden Erfindung, mit dem Titel "Reference Generator Insensitive to Power Supply Variations" im IBM Technical Disclosure Bulletin, Band 30, Nr. 10, März 1988 auf Seite 27 beschrieben und hierin durch Fig. 6 dargestellt wird.
Das Ausgangssignal des Differenzverstärkers 74, welcher als Eingangssignale die Ausgangssignale des Antastwert-Generators 70 und des Referenzwert-Generators 72 empfängt, ist das zweite Steuersignal VCCC. Der Differenzverstärker 74 könnte ein bipolarer Differenzverstärker sein, wie der in dem oben erwähnten Artikel von Cavaliere und Smith beschriebene und hierin in Fig. 7 dargestellte. Die erforderliche Verstärkung des Verstärkers 74 wird durch die Größe der Veränderung bestimmt, die einem logischen Gleichspannungs-Ausgangssignalpegel der CSEF-Logikschaltung erlaubt werden soll. In der vorliegenden Ausführungsform wurde heausgefunden, daß eine Verstärkung von 100 ausreichend ist. Das VCCC-Ausgangssignal des Verstärkers 74 wird in die Stromversorgungs-Steuerschaltung 42 (Fig. 3) eingegeben, speziell auf die Basis des Transistors 54 (Fig. 4). Dieses VCCC-Signal steuert den Absolutwert des HIGH-Pegels der CSEF-Logikschaltung und wird ebenfalls auf die beiden Antastwert-Generatoren 70 und 76 zurückgekoppelt, um zur engeren Steuerung der beiden Steuersignale VCCC und VCS einen Regelkreis zu bilden und folglich sowohl den HIGH- als auch dem LOW-Pegel der Logikschaltung wirksamer und unabhängig voneinander zu steuern.
Eine gleiche Anordnung gibt es in dieser Ausführungsform bezüglich des LOW-Pegel-Antastwert-Generators 76, des LOW-Pegel-Referenzwert-Generators 78 und des Differenzverstärkers 80. Der Abtastwert-Generator 76 kann beispielsweise eine standardmäßige CSEF-Logikschaltung 1 (mit Steuerschaltung 42) von Fig. 4 sein, bei der einer oder mehrere Eingangstransistoren "ein" sind, d.h. auf HIGH-Pegel gezogen werden. Diese Eingangssignale könnten von dem HIGH-Pegel-Referenzwert-Generator 72 abgegriffen werden. Auf diese Weise erzeugt der Abtastwert-Generator 76 ein LOW-Pegel- Ausgangssignal, das für das tatsächliche LOW-Pegel-Ausgangssignal, das von einer typischen CSEF-Logikschaltung in der speziellen Betriebsumgebung erzeugt wird, repräsentativ ist. Dieses LOW-Pegel-Ausgangssignal kann bei der vorliegenden Ausführungsform in der Größenordnung von -200 bis -300 Millivolt liegen.
Der LOW-Pegel-Referenzwert-Generator 78, welcher beispielsweise eine Schaltung sein könnte, wie sie in dem oben erwähnten Artikel von Cavaliere und Smith beschrieben und hierin durch Fig. 6 dargestellt ist, erzeugt ein standardmäßiges, logisches LOW-Referenzpegel-Signal, das für den "idealen", logischen LOW-Pegel repräsentativ ist, der für die spezielle Schaltungsanordnung und Umgebung der CSEF-Schaltung gewünscht wird. In einer typischen Umgebung könnte das LOW-Pegel-Signal in der Größenordnung von -230 Millivolt liegen.
Die Ausgangssignale des Abtastwert-Generators 76 und des Referenzwert-Generators 78 werden an die Eingänge des Differenzverstärkers 80 angelegt, welcher ein bipolarer Differenzverstärker mit einer Verstärkung von beispielsweise 100 sein könnte, wie in Fig. 7 dargestellt. Der Verstärker 80 hat ein Ausgangssignal, welches das zweite Steuersignal (VCS) für die Eingabe in die CSEF-Logikschaltung 1 (Fig. 3), speziell auf die Basis des Transistors (22) (Fig. 4), ist. Dieses VCS-Signal steuert die Differenz zwischen dem HIGH-Pegel und dem LOW-Pegel der CSEF-Schaltung und wird ebenfalls auf beide Abtastwert-Generatoren 70 und 76 zurückgekoppelt, um für die engere Steuerung sowohl des VCS- als auch des VCCC-Signals einen geschlossenen Regelkreis zu bilden und um folglich sowohl den HIGH- als auch den LOW-Pegel der Logikschaltung wirksamer und voneinander unabhängig zu steuern.
Die Rückkopplungsschaltung des Signalgenerators 40 (Fig. 5) stellt folglich ein Mittel bereit, um die Regelung der Spannungen VCCC und VCS in einer solchen Weise zu verändern, daß Schwankungen der Hauptversorgungsspannungen VCC, VEE und VT kompensiert werden. Diese Steuerschaltung unterstützt durch die Verwendung der Abtastwert-Generatoren auch die Kompensation von Schwankungen der Temperatur und der Parameter unterschiedlicher Bauelemente der CSEF-Schaltungen. Der Nenn-Ausgangssignalhub kann somit reduziert werden, ohne daß der Signalhub für den ungünstigsten Fall reduziert wird. Die HIGH-Pegel- und LOW-Pegel-Referenzwert-Generatoren stellen HIGH- und LOW-Pegel-Standards bereit, die von VCC, VEE und VT, von der Temperatur und von Bauelementeparametern unabhängig sind, die aber direkt proportional zu VRef sind.
Fig. 6 ist ein Beispiel einer speziellen Ausführungsform, die in dem oben erwähnten Artikel von Cavaliere und Smith beschrieben ist und die für die Referenzwert-Generatoren 72 und 78 von Fig. 5 verwendet werden kann. Fig. 7 zeigt eine Schaltung, die ebenfalls in dem oben erwähnten Artikel beschrieben wird und die für die Differenzverstärker 74 und 80 von Fig. 5 verwendet werden kann.
Entsprechend Fig. 6 werden die Versorgungsspannungen VCC und VEE an die Anschlüsse 88 beziehungsweise 91 angelegt. Mit diesen Anschlüssen verbunden und sich zwischen diesen erstreckend gibt es verschiedene Schaltungspfade, welche in einer Ausführungsform die folgenden Elemente in Reihenschaltung enthalten: Erster Pfad: Widerstand 84, Kollektor-Emitter-Pfad des Transistors 82 und Widerstand 83. Zweiter Pfad: Widerstand 84, Widerstand 85, Kollektor-Emitter-Pfad des Transistors 86 und Widerstand 87. Dritter Pfad: Kollektor-Emitter-Pfad des Transistors 89 und Widerstand 90. Vierter Pfad: Widerstand 92, Kollektor-Emitter-Pfad des Transistors 93 und Widerstand 94. Fünfter Pfad: Kollektor- Emitter-Pfad des Transistors 95 und Widerstand 96. Die Basis des Transistors 82 empfängt die Versorgungsspannung VRef, welche in dieser Ausführungsform Masse ist. Die Basisanschlüsse der Transistoren 86 und 93 sind beide mit dem Emitter des Transistors 89 verbunden. Die Basisanschlüsse der Transistoren 89 und 95 sind mit den Kollektoren der Transistoren 86 beziehungsweise 93 verbunden.
Für eine optimale Funktion sollte die VBE des Transistors 82 gleich der VBE des Transistors 89 sein, und die VBE des Transistors 93 sollte gleich der VBE des Transistors 95 sein. Zusätzlich sollte der Wert des Widerstandes 83 gleich dem Wert des Widerstandes 84 sein, und das Verhältnis des Widerstandes 92 zum Widerstand 94 sollte gleich dem Verhältnis der Widerstände 84 plus 85 plus 87 zum Widerstand 87 sein.
Der Ausgangsanschluß 97 von Fig. 6, der sich am Emitter des Transistors 95 befindet, liefert das HIGH-Pegel-Ausgangs-Referenzsignal zur Eingabe in den Verstärker 74 von Fig. 5 oder das LOW-Pegel-Referenzsignal zur Eingabe in den Verstärker 80 von Fig. 5. Diese logischen Referenzpegelsignale sind VCC, VEE und VT, von der Temperatur und von Bauelementeparametern unabhängig, folgen jedoch VRef.
Fig. 7 zeigt einen Differenzverstärker, welcher entweder als Differenzverstärker 74 oder als Differenzverstärker 80 von Fig. 5 dienen könnte. Obwohl das allgemeine Erscheinungsbild von Fig. 7 dem von Fig. 6 gleicht, führen die Schaltungen völlig verschiedene Funktionen aus. Die Versorgungsspannungen von VCC und VEE werden an die Anschlüsse 106 beziehungsweise 108 angelegt.
Mit diesen Anschlüssen verbunden und sich zwischen diesen erstreckend gibt es verschiedene Schaltungspfade, welche in einer Ausführungsform die folgenden Elemente in Reihenschaltung enthalten: Erster Pfad: Widerstand 110, Kollektor-Emitter-Pfad des Transistors 111 und Widerstand 112. Zweiter Pfad: Widerstand 110, Widerstand 113, Kollektor-Emitter-Pfad des Transistors 114 und Widerstand 115. Dritter Pfad: Kollektor-Emitter-Pfad des Transistors 116 und Widerstand 117. Vierter Pfad: Widerstand 98, Kollektor-Emitter-Pfad des Transistors 99, Kollektor-Emitter- Pfad des Transistors 118 und Widerstand 119. Fünfter Pfad: Widerstand 100, Kollektor-Emitter-Pfad des Transistors 101, Kollektor-Emitter-Pfad des Transistors 118 und Widerstand 119. Sechster Pfad: Kollektor-Emitter-Pfad des Transistors 102 und Widerstand 103. Die Basis des Transistors 111 empfängt die Versorgungsspannung VRef, welche in dieser Ausführungsform Masse ist. Die Basisanschlüsse der Transistoren 114 und 118 sind beide mit dem Emitter des Transistors 116 verbunden. Die Basisanschlüsse der Transistoren 116 und 102 sind mit den Kollektoren der Transistoren 114 beziehungsweise 101 verbunden. Der Transistor 118 arbeitet als Konstantstromquelle.
Für eine optimale Funktion sollten die Widerstände 98 und 100 gleich sein und die Widerstände 110, 112 und 113 sollten gleich sein. Zusätzlich sollte das Verhältnis des Widerstandes 98 (oder 100) zum Widerstand 119 gleich dem Verhältnis der Widerstände 110 plus 113 plus dem doppelten Widerstandswert des Widerstandes 115 zum Widerstand 115 sein.
Wenn die Schaltung von Fig. 7 als Differenzverstärker 74 von Fig. 5 dient, wird das Eingangssignal "A" vom HIGH-Pegel-Abtastwert-Generator 70 kommend an die Basis des Transistors 101 angelegt, und das Eingangssignal "B", vom HIGH-Pegel-Referenzwert- Generator 72 stammend, wird an die Basis des Transistors 99 angelegt. Das Ausgangssignal, namentlich das Steuersignal VCCC, wird vom Emitter des Transistors 102 abgegriffen.
Eine analoge Anordnung ergibt sich, wenn die Schaltung von Fig. 7 als Differenzverstärker 80 von Fig. 5 verwendet wird. In jenem Fall wird das vom LOW-Pegel-Abtastwert-Generator 76 kommende Eingangssignal "C" an die Basis des Transistors 99 angelegt, und das Eingangssignal "D", vom LOW-Pegel-Referenzwert-Generator 78 stammend, wird an die Basis des Transistors 101 angelegt. Das Ausgangssignal dieser Schaltung ist das Steuersignal VCS, das vom Emitter des Transistors 102 abgegriffen wird. Die Elemente der linken Seite der Schaltung von Fig. 7 (namentlich die Transistoren 111, 113, 114, 116 und 118 und die Widerstände 110, 112, 113, 115, 117 und 119) halten durch eine stabile Konstantstromquellen-Schaltungsanordnung das Ausgangssignal frei von fremden Schwankungen. Die Spannung am Ausgang der Schaltung von Fig. 7 ist lediglich zur Differenz der Spannungen der beiden Eingangssignale proportional, wobei die Schaltung von VCC, VEE, VT, von der Temperatur und von Bauelementeparametern unabhängig ist.
Jetzt wird die Arbeitsweise einer Ausführungsform der vorliegenden Erfindung beschrieben. Wir betrachten zuerst die Versorgungsspannung VCC. Wenn ein zeitweiliger Abfall dieser Spannung auftritt, wird dieser Spannungsabfall bewirken, daß die Ausgangssignale der Abtastwert-Generatoren 70 und 76 (Fig. 5) sofort niedrigere Werte annehmen. Eine Veränderung, welche durch die Differenzverstärker 74 und 80 verstärkt wird. Die Ausgangssignale der Referenzwert-Generatoren 72 und 78 werden nicht beeinflußt, weil ihre Ausgangssignale von VCC und VEE unabhängig sind. Dementsprechend wird das Steuersignal VCCC am Ausgang des Verstärkers 74 um einen Betrag vergrößert, welcher eine Funktion der VCC- und VEE-Schwankungen ist, und das Steuersignal VCS am Ausgang des Verstärkers 80 wird um einen Betrag verkleinert, welcher ebenfalls eine Funktion der VCC- und VEE-Schwankungen ist.
Das VCCC-Signal, das in die Basis des Transistors 54 (Fig. 4) eingespeist wird, wird nachfolgend eine entsprechende, im wesentlichen sofort ansteigende, Veränderung des Stromes bewirken, der durch den Transistor 54 fließt und somit über die Basis des Transistors 52. Diese Veränderung wird nachfolgend eine im wesentlichen sofort nach unten gehende, Veränderung des Widerstandes des Emitter-Kollektor-Strompfades des Transistors 52 bewirken. In diesem Beispiel der Ausführungsform verändert sich der dynamische Widerstand des Transistors 52 typischerweise von nahe Null Ohm bis nahe Unendlich, wenn sich die Versorgungsspannung VCC von 200 Millivolt oberhalb auf 200 Millivolt unterhalb eines "zentrierten" VCC-Nennwertes von +1,4 Volt verändert. Diese Veränderung reicht aus, um die HIGH-Pegel an den Ausgängen OUT&sub1; und OUT&sub2; extrem nahe ihrer idealen Referenzpegel zu halten. Wenn VCC ihren Nennwert aufweist (d.h., wenn die Schaltung zentriert ist), dann ist der Emitter-Kollektor-Widerstand des Transistors 52 ungefähr gleich dem Widerstand des Widerstandes 50. Wenn die Spannung VCC ansteigt, beginnt Transistor 52 mehr auszuschalten (d.h., er zieht weniger Strom) und erhöht somit seinen Emitter- Kollektor-Widerstand entsprechend, welcher den Spannungsabfall von VCC nach VCR vergrößert.
Die Transistoren 52 und 54 weisen eine Antwortzeit auf, welche kurz genug ist, um Veränderungen des Steuersignals VCCC nahezu sofort wiederzugeben, welches sich wiederum nahezu sofort verändert, wenn Veränderungen der Versorgungsspannungen der VCC und VEE auftreten. Der Widerstand 56 arbeitet mit dem Transistor 54 zusammen, um eine Stromverstärkung und -steuerung für die Basis des Transistors 52 bereitzustellen und um zur Verstärkung der Rückkopplungsschleife beizutragen. Als Ergebnis sind die Ausgangssignalpegel der Logikschaltung im wesentlichen auch unabhängig von Schwankungen der Spannung VT.
Zusätzlich verändert sich VCS nahezu gleichzeitig mit Veränderung von VEE. Wenn beispielsweise VEE positiver wird, wird VCS vergrößert.
Ein zusätzliches Merkmal der vorliegenden Erfindung ist die niedrige zusätzliche Verlustleistung, die durch die Regelschaltungen (Steuersignal-Generator 40 und Steuerschaltung 42) benötigt wird. Der Transistor 52 (Fig. 4) ist in der vorliegenden Ausführungsform ein pnp-Transistor, weil die Verwendung eines pnp- Transistors die Leistung reduziert, die durch die Steuerschaltung 42 verbraucht wird. Die zusätzliche Leistung, die für die CSEF-Logikschaltung benötigt wird, ist gegeben durch:
(VCC - VT) (isw/2)/(βpnp) (αnpn)
worin isw der Stromschalter-Strom ist, der über den Transistor 52 fließt, β ist die Basisstrom-Kollektorstrom-Verstärkung des Transistors 52 und α ist das Verhältnis Kollektorstrom zu Emitterstrom des Transistors 54. Der isw-Term wird durch zwei dividiert, weil der Widerstand 50 typischerweise die Hälfte des Stromes des Stromschalters bereitstellt. Wegen dieser Anordnung bringt der Steuersignal-Generator 40 nur einen kleinen Leistungüberschuß mit sich, wenn er über viele Logikschaltungen verteilt wird. Dieselbe Stromversorgung, die für die Logikschaltungen verwendet wird, könnte auch für die Abtastwert-Generatoren, die Referenzwert-Generatoren und die Differenzverstärker verwendet werden.
Durch Simulationen ist heausgefunden worden, daß durch Verwendung der vorliegenden Erfindung die Nennwerte der HIGH- und LOW- Pegel von +150 mV beziehungsweise -220 mV an den Ausgängen der CSEF-Logikschaltung 1 (Fig. 4) so stabilisiert werden können, daß sie sich um weniger als 1% verändern, wenn sich die Spannungen VCC, VEE oder VT um bis zu 20% ändern. Genauso verändern sich diese Ausgangssignalpegel um weniger als 1%, wenn sich die Umgebungstemperatur von 45ºC auf 85ºC verändert und wenn sich die Bauelementeparameter der Logikschaltung (z.B. die Widerstandswerte der Widerstände 26, 28 und 32 oder die VBE der Transistoren 10, 12, 14, 16, 18, 20 und 22) in einem Bereich von +20% verändern, vorausgesetzt, die entsprechenden Elemente der Abtastwert- Generatoren 70 und 76 (Fig. 5) verändern sich entsprechend mit. Anders ausgedrückt, die vorliegende Erfindung kompensiert alle typischen Variationen von Bauelementeparametern die bei der Herstellung von Halbleitern auftreten. Dieser Steuerungsgrad gestattet es, die Ausgangssignalpegel soweit zu reduzieren, daß mindestens eine 20%ige Erhöhung der Geschwindigkeit gegenüber standardmäßigen CSEF-Logikschaltungen erreicht werden kann.
Der Signalgenerator 40 (Fig. 5) befindet sich typischerweise auf demselben Chip wie die CSEF-Schaltungen, um Veränderungen der Bauelementeparameter exakter folgen zu können. Dies erlaubt es, daß die zwei Steuersignale, VCC und VCS, über eine Vielzahl CSEF- Logikschaltungen verteilt werden, was zu einem niedrigeren Leistungsüberschuß pro Schaltung führt. Es wird geschätzt, daß die Anzahl solcher Logikschaltungen, die diese Signale von demselben Generator empfangen können, größer als 400 ist.
Die Steuerung, die durch die vorliegende Erfindung bereitgestellt wird, gestattet eine Reduzierung der Stromversorgung, was zu einer niedrigeren Verlustleistung bei demselben Strom für die Logikschaltung führt. Dies führt zusammen mit der verbesserten Leistungsfähigkeit zu einem verbesserten Geschwindigkeits-Leistungs-Produkt gegenüber CSEF-Logikschaltungen, die denselben Bauelementetyp verwenden.
Ein zusätzlicher Nutzen der vorliegenden Erfindung besteht darin, daß die Steuerschaltung 42 (Fig. 4) zu einem gewissen Grad hochfrequentes Schaltrausschen aus der Stromversorgung ausfiltern kann (auch als treiberinduziertes oder Δi-Rauschen bekannt), vorausgesetzt, die Schaltung 42, der Abtastwert-Generator 70 und der Differenzverstärker 74 sind hinreichend schnell ausgelegt. Eine zusätzliche Filterung kann erreicht werden, wenn ein Kondensator am Knoten 60 der Schaltung 42 angeordnet wird.
In der oben beschriebenen Weise gestattet es die vorliegende Erfindung, daß der Ausgangssignalhub einer typischen Stromschalter-Logikschaltung auf ein Minimum reduziert wird, weil die HIGH- und LOW-Pegel im wesentlichen unabhängig von Versorgungsspannungsschwankungen, Übergangstemperaturschwankungen und Schwankungen der absoluten Bauelementeparameter gemacht werden. Somit werden gleichzeitig eine maximale Geschwindigkeit und eine minimale Verlustleistung erreicht. Die vorliegende Erfindung löst somit ein wichtiges Problem, mit dem Schaltungsentwickler von Hochleistungs-Logikschaltungen konfrontiert sind, nämlich die Frage, wie die oben beschriebenen, umgebungsbedingten Schwankungen wirksam kompensiert werden können. Dies erlaubt einen größeren oder gleichbleibenden Rauschabstand bei einem kleineren Signal.
Auch wenn die vorliegende Erfindung im besonderen mit Bezug auf bevorzugte Aus führungs formen derselben beschrieben und dargestellt wurde, ist es für den Fachmann klar, daß darin die vorstehenden und andere Änderungen in Form und Detail möglich sind.

Claims

1. Logisches Schaltungsnetzwerk zur Erzeugung eines einstellbaren ersten logischen Pegels und eines unterschiedlichen einstellbaren zweiten logischen Pegels in Reaktion auf mindestens ein Eingangssignal, umfassend:

eine logische Schaltung (1), mindestens einen Eingangstransistor (12, 14, 16) umfassend, wenn mehrere Transistoren vorhanden sind, sind diese parallelgeschaltet, wobei die Basisanschlüsse ein oder mehrere logische Eingangssignale (IN1, 1N2, ...) empfangen, wobei der Kollektor jedes Eingangstransistors (12, 14, 16) zur Stromversorgung über einen Widerstand 26 an einen ersten Stromversorgungsanschluß (VCR) geschaltet ist, wobei der mindestens eine Eingangstransistor (12, 14, 16) in Differenzverstärkerschaltung mit einem Transistor 18 verschaltet ist, dessen Kollektor über einen Widerstand (28) an den ersten Stromversorgungsanschluß (VCR) angeschlossen ist, wobei die Basis des Transistors 18 mit einem Referenzspannung (Vref) führenden ersten logischen Pegel verbunden ist, wobei die Emitter des mindestens einen Eingangstransistor (12, 14, 16) und des Transistors 18 miteinander und mit dem Kollektor eines Transistors 22 verbunden sind und wobei der Transistor 22 als Konstantstromquelle verschaltet ist, dessen Emitter über einen Widerstand 32 an einen zweiten Stromversorgungsanschluß (VEE) angeschlossen ist und dessen Basis mit einem ersten Steueranschluß verbunden ist;

die Logikschaltung umfaßt desweiteren einen ersten und einen zweiten Ausgangstransistor (10, 20), deren Basisanschlüsse mit dem Kollektor des mindestens einen Eingangstransistors (12, 14, 16) beziehungsweise mit dem Kollektor des Transistors 18 verbunden sind, wobei der erste und zweite Ausgangstransistor (10, 20) in Emitterfolgeranordnung verschaltet sind und erste und zweite Ausgangsspannungen (OUT1, OUT2) bereitstellen;

dadurch gekennzeichnet, daß das logische Schaltungsnetzwerk enthält:

Mittel (40) zum unabhängigen Erzeugen eines ersten und eines zweiten Steuersignals (VCS, VCCC), die auf Veränderungen der Versorgungsspannung VCC, der Temperatur und der Bauelementeparameter der Logikschaltung reagieren, wobei das erste Steuersignal (VCS) an den ersten Steueranschluß angelegt wird und wobei das zweite Steuersignal (VCCC) an einen zweiten Steueranschluß angelegt wird;

eine Stromversorgungs-Steuerschaltung (42), umfassend einen Lastwiderstand 50 und einen ersten Steuertransistor (52), der vom entgegengesetzten Typ ist wie der mindestens eine Eingangstransistor (12, 14, 16), wobei Lastwiderstand 50 und Steuertransistor (52) in Parallelschaltung zwischen die Versorgungsspannungsquelle VCC und den ersten Stromversorgungsanschluß (VCR) geschaltet sind und wobei der erste Steuertransistor (52) durch das zweite Steuersignal (VCCC), das an dem zweiten Steueranschluß auftritt, gesteuert wird, um als steuerbarer dynamischer Widerstand zu arbeiten;

wobei die Steuerung der Signale (VCS, VCCC), die an den ersten und zweiten Steueranschluß angelegt werden, die Kompensation von Veränderungen erlauben, die bei der Stromversorgung und der Temperatur der Schaltungselemente aufgetreten sein könnten.

2. Logisches Schaltungsnetzwerk gemäß Anspruch 1, dadurch gekennzeichnet, daß die Stromversorgungs-Steuerschaltung (42) desweiteren einen zweiten Steuertransistor (54) umfaßt, dessen Kollektor mit der Basis des ersten Steuertransistors (52) verbunden ist, dessen Basis mit dem zweiten Steueranschluß verbunden ist und dessen Emitter mit einem dritten Stromversorgungsanschluß (VT) verbunden ist.

3. Logisches Schaltungsnetzwerk zur Erzeugung eines einstellbaren ersten logischen Pegels und eines unterschiedlichen einstellbaren zweiten logischen Pegels in Reaktion auf mindestens ein Eingangssignal, umfassend:

dadurch gekennzeichnet, daß das logische Schaltungsnetzwerk enthält:

Mittel (40) zum unabhängigen Erzeugen eins ersten und eines zweiten Steuersignals (VCS, VCCC), die auf Veränderungen der Versorgungsspannung VCC, der Temperatur und der Bauelementeparameter der Logikschaltung reagieren, wobei das erste Steuersignal (VCS) an den ersten Steueranschluß angelegt wird und wobei das zweite Steuersignal (VCCC) an einen zweiten Steueranschluß angelegt wird;

eine Stromversorgungs-Steuerschaltung (42), umfassend einen Feldeffekttransistor, der als steuerbarer dynamischer Widerstand verschaltet ist und dessen Source-Drain-Strompfad zwischen die Versorgungsspannungsquelle VCC und den ersten Stromversorgungsanschluß (VCR) geschaltet ist und dessen Gate so angeschlossen ist, daß es das zweite Steuersignal (VCCC), das an dem zweiten Steueranschluß auftritt, empfängt;

4. Logisches Schaltungsnetzwerk gemäß Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Mittel (40) zum Erzeugen des ersten und zweiten Steuersignals (VCS, VCCC) desweiteren umfassen:

einen ersten und einen zweiten Abtastwert-Generator (70, 76), der jeweils einen Stromschalter-Emitterfolger umfaßt, dessen Eingang auf einen vorgegebenen logischen Referenzpegel gelegt ist;

einen ersten und einen zweiten Referenzwert-Generator (72, 78);

einen ersten und einen zweiten Differenzverstärker (74, 78), wobei der Ausgang jedes Verstärker auf jeden Abtastwert-Generator (70, 76) geschaltet ist und der Ausgang jedes Abtastwert-Generators (70, 76) auf einen Eingang eines unterschiedlichen, entsprechenden Differenzverstärkers (74, 80) geschaltet ist;

wobei der erste Differenzverstärker (74) das erste Steuersignal (VCS) bereitstellt, welches auf den ersten Steueranschluß geschaltet wird; und

wobei der zweite Differenzverstärker (80) das zweite Steuersignal (VCCC) bereitstellt, welches auf den zweiten Steueranschluß geschaltet wird.

5. Logisches Schaltungsnetzwerk gemäß Anspruch 4, dadurch gekennzeichnet, daß jeder Referenzwert-Generator (72, 78) umfaßt:

erste und zweite Anschlüsse (88, 91) zum Empfangen erster beziehungsweise zweiter Versorgungsspannungen und einen Ausgangsanschluß (97);

erste (82), zweite (86), dritte (89), vierte (93) und fünfte (95) Transistoren; und

erste (84), zweite (83), dritte (85), vierte (87), fünfte (90), sechste (92), siebente (94) und achte (96) Widerstände;

wobei die Widerstände und die Kollektor-Emitter-Pfade der Transistoren miteinander verbunden und an und zwischen die ersten beziehungsweise zweiten Anschlüsse (88, 91) wie folgt in Reihe geschaltet sind:

erster Widerstand (84), erster Transistor (82) und zweiter Widerstand (83);

erster Widerstand (84), dritter Widerstand (85), zweiter Transistor (86) und vierter Widerstand (87);

dritter Transistor (89) und fünfter Widerstand (90);

sechster Widerstand (92), vierter Transistor (93) und siebenter Widerstand (94); und

fünfter Transistor (95) und achter Widerstand (96);

wobei die Basisanschlüsse der Transistoren wie folgt verschaltet sind:

die Basis des ersten Transistors (82) ist mit einer dritten Versorgungsspannung verbunden;

die Basisanschlüsse des zweiten (86) und vierten (93) Transistors sind mit dem Emitter des dritten Transistors (89) verbunden; und

die Basis des fünften Transistors (95) ist mit dem Kollektor des vierten Transistors (93) verbunden;

der Ausgangsanschluß ist mit dem Emitter des fünften Transistors (95) verbunden.

6. Logisches Schaltungsnetzwerk gemäß Anspruch 4, dadurch gekennzeichnet, daß jeder Differenzverstärker (74, 80) umfaßt:

erste (106) und zweite (108) Anschlüsse zum Empfangen erster beziehungsweise zweiter Versorgungsspannungen, zwei Eingangsanschlüsse und einen Ausgangsanschluß (104); erste (111), zweite (114), dritte (116), vierte (101), fünfte (118), sechste (99) und siebente (102) Transistoren; und

erste (110), zweite (112), dritte (113), vierte (115), fünfte (117), sechste (100), siebente (119), achte (98) und neunte (103) Widerstände;

wobei die Widerstände und die Kollektor-Emitter-Pfade der Transistoren miteinander verbunden und an und zwischen die ersten beziehungsweise zweiten Anschlüsse (106, 108) wie folgt in Reihe geschaltet sind:

erster Widerstand (110), erster Transistor (111) und zweiter Widerstand (112);

erster Widerstand (110), dritter Widerstand (113), zweiter Transistor (114) und vierter Widerstand (115);

dritter Transistor (116) und fünfter Widerstand (117);

sechster Widerstand (100), vierter Transistor (101), fünfter Transistor (118) und siebenter Widerstand (119); und

achter Widerstand (98), sechster Transistor (99), fünfter Transistor (118) und siebenter Widerstand (119); und

siebenter Transistor (102) und neunter Widerstand (103);

wobei die Basisanschlüsse der Transistoren wie folgt verschaltet sind:

die Basis des ersten Transistors (111) ist mit einer dritten Versorgungsspannung verbunden;

die Basisanschlüsse des zweiten (114) und fünften (118) Transistors sind mit dem Emitter des dritten Transistors (116) verbunden;

die Basisanschlüsse des vierten (101) und sechsten (99) Transistors sind mit den Eingangsanschlüssen verbunden;

die Basis des siebenten Transistors (102) ist mit dem Kollektor des vierten Transistors (101) verbunden;

der Ausgangsanschluß ist mit dem Emitter des siebenten Transistors (102) verbunden.