-
Für das genaue
Regeln des Schaltens eines Multiplexers, auf dessen Eingänge digitale
zu multiplexierende Signale geführt
werden, insbesondere bei Frequenzen von 10 GHz oder höher, ist
es notwendig, einen Taktgeber zum Regeln des Multiplexers oder zum
Regeln einer anderen Vorrichtung, zum Beispiel einer Vorrichtung
zur Impulsformung, deren Taktgeber in einer genauen Beziehung zu
den zu multiplexierenden oder zu impulsformenden Eingangssignalen
ist, zu haben.
-
Aus
der US-Patentschrift 3 805 180 ist eine Zeitrückgewinnungsschaltung für ein binär codiertes Signal
bekannt. Das binär
codierte Signal wird an eine Taktanschlußklemme eines ersten D-Flipflops angelegt,
während
ein Taktsignal, das von einem spannungsgesteuerten Oszillator abgeleitet
wurde, an einen D-Eingang des ersten Flipflops angelegt wird. Das
Ausgangssignal des Spannungssteuerungsoszillators stellt das oben
erwähnte
Taktsignal dar und wird zusätzlich
an einer Taktanschlußklemme
eines zweiten Flipflops angelegt. Das zweite Flipflop empfängt außerdem das
binär codierte
Signal und sein D-Eingangssignal. Der Ausgang des Flipflops stellt
das rückgewonnene
Signal bereit.
-
WO
02/19528 beschreibt eine Datenwiederherstellungsprozedur, die eine
Rückkopplung
eines aufgezeichneten Signals in dem Wiederherstellungsprozeß umfaßt. Die
beschriebene Vorrichtung enthält einen
Datensampler, eine Vergleichslogik, einen Phasenregler und einen
Phasenschieber. Der Datensampler wandelt einen Eingangsdatenstrom
in drei Datenströme,
die nochmals durch die Vergleichslogik in zwei verschiedene Signale
gewandelt werden. Die verschiedenen Signale werden verarbeitet und
an einen Phasenschieber übertragen.
Der Phasenschieber trennt und verschiebt die Phase des Eingangstaktimpulses,
um drei Phasentaktimpulse zu erzeugen.
-
Mit
Hilfe von diesen drei Phasentaktimpulsen können die Daten wiederhergestellt
werden.
-
Es
ist eine Aufgabe der Erfindung, eine Anordnung und ein Verfahren
bereitzustellen, welches sicherstellt, daß die Phasenbeziehung zwischen
dem Eingangsdatensignal und einem Taktsignal zum Regeln des Multiplexers
oder einer anderen Vorrichtung den gewünschten Wert aufweist.
-
Diese
Aufgabe wird in einem ersten Gesichtspunkt der Erfindung erreicht,
weil eine Eingangsschaltung für
einen Multiplexer zur Phasenregelung eines Dateneingangssignals
mit einem Taktsignal ein Flipflop umfaßt, in welchem das Datensignal auf
einen Takteingang des Flipflops geführt wird und das Taktsignal
auf den Dateneingang des Flipflops geführt wird, und in welchem das
Datenausgangssignal des Flipflops als ein Steuersignal eines Regelkreises
verwendet wird, wobei das Dateneingangssignal von einer Datenquelle
bereitgestellt wird, wobei die Datenquelle Teil eines Regelkreises
ist und die Phase des Dateneingangssignals in Abhängigkeit
von einem Einstellsignal regelt, welches das Eingangssignal an die
Datenquelle ist, wobei der Regelkreis das Einstellsignal an die
Datenquelle liefert.
-
Obwohl
die Phasenbeziehung ursprünglich unbekannt
ist, setzt die Erfindung voraus, daß die Taktfrequenz der Eingangsdatensignale
bekannt ist. Der Wert der Taktfrequenz des Eingangsdatensignals
kann in dem Entwurf des Telekommunikationssystems oder -gerätes (z.B.
bereitgestellt von einer Haupttaktquelle) eindeutig definiert sein
oder die Frequenz ist exakt bekannt von einer Messung oder einer
Taktrückgewinnungsvorrichtung,
welche die Frequenz des lokalen Systemtaktes einstellt. In der folgenden
Beschreibung wird außerdem
angenommen, daß es
für die
ordnungsgemäße Funktion
der beschriebenen Vorrichtungen und Verfahren notwendig ist, daß die Taktfrequenz
der Dateneingangssignale und des zum Beispiel lokal erzeugten Taktsignals
die gleiche ist; jedoch abhängig
von den speziellen Konstruktionen der Vorrichtungen, die für die Datenquellen,
für den
Multiplexer oder die Impulsformung verwendet werden, kann es sein,
daß derartige
Vorrichtungen eine Taktfrequenz höher oder niedriger als die Bitfrequenz
der Eingangsdatensignale erfordern.
-
Ein
Vorteil der Erfindung ist, daß sie
von einfachem Aufbau ist, was die Erfindung insbesondere für hohe Frequenzen
brauchbar macht, wie oben erwähnt
ist. Das Datenausgangssignal des Flipflops ist von der Phasenbeziehung
des Dateneingangssignals bezüglich
des Taktsignals abhängig.
-
Der
Regelkreis, der durch das Ausgangssignal des Flipflops geregelt
wird, ist in den beschriebenen Beispielen ein Verzögerungsregelkreis
(DLL/delay locked loop). Jedoch berücksichtigt die Erfindung, daß in einigen
Fällen
statt eines DLL ein PLL (phase locked loop/Phasenregelkreis) verwendet
werden kann. In Ausführungsformen
der Erfindung ist der DLL durch Einfügen eines regelbaren Phasenschiebers
in den Pfad der Taktsignale eines lokalen Taktgebers oder einer
lokalen Taktsignalquelle hergestellt, wobei die Steuersignale des
DLL auf einen Steuereingang des regelbaren Phasenschiebers geführt werden.
-
Das
Flipflop kann jede brauchbare Konstruktion sein. In beschriebenen
Ausführungsformen
der Erfindung wird ein D-Flipflop
für das
Flipflop verwendet. Das D-Flipflop speichert beim Auftreten einer ersten
Flanke des Signals, das an einen Takteingang des D-Flipflops bereitgestellt
wird, den Wert eines Signals an einem Dateneingang des D-Flipflops.
Beim Auftreten der nächsten
Flanke des Signals, das auf den Takteingang geführt wurde, wird der gespeicherte
Wert an eine Ausgangsklemme des D-Flipflops geliefert. In Varianten
kann die Anordnung so sein, daß mehr
als zwei Flanken des Signals, das auf den Takteingang geführt wurde,
notwendig sind, um das Signal des Dateneinganges des D-Flipflops
oder eines anderen Flipflops zu der Ausgangsklemme zu "transportieren".
-
Die
Erfindung ist brauchbar, wenn die Datenquelle oder Datenquellen,
von welchen das Dateneingangssignal oder – signale kommen, mit Taktsignalen
von einem Haupttaktgeber bereitgestellt wird, welcher ebenfalls
die Vorrichtung der Erfindung mit Taktsignalen versorgt. Da normalerweise
jede Datenquelle der digitalen Signale ein Taktsignal erfordert, kann
die Erfindung in solchen Fällen
verwendet werden, wo die Datenquelle in einem Abstand von dem lokalen
Taktgeber angeordnet wird, dessen Abstand das Bereitstellen der
Taktsignale des Haupttaktgebers an die Datenquelle ermöglicht.
Die Datenquelle in diesem Fall ist Teil des Regelkreises oder der Rückkopplungsregelungsanordnung.
Die Phasenlage der von der Datenquelle bereitgestellten Datensignale
wird durch die an die Datenquelle gelieferten Taktsignale eingestellt.
-
Die
Erfindung wie in Anspruch 1 definiert und oben erwähnt ermöglicht verschiedene
Arten der Realisierung.
-
In
Ausführungsformen
der Erfindung umfaßt die
Eingangsschaltung ein weiteres Flipflop, in welchem das Datensignal
auf einen Dateneingang des weiteren Flipflops geführt wird
und das Taktsignal auf den Takteingang des weiteren Flipflops geführt wird.
-
Diese
Ausführungsform
ist von Vorteil, wenn ein Datensignal in die korrekte Phasenbeziehung
zu einem lokalen Taktsignal gebracht werden muß, dessen Datensignal von einer
Datenquelle kommt, die nicht durch einen Haupttakt geregelt wird,
welcher ebenfalls den oben erwähnten
Multiplexer oder die oben erwähnte
Impulsformungsvorrichtung regelt. Diese Ausführungsform ist ebenfalls brauchbar, wenn
das weitere Flipflop nur für
die Impulsformung verwendet wird.
-
In
einer Ausführungsform
der Erfindung wird der Regelkreis angeordnet, um die Phase des Taktsignals
einzustellen, welches an den Takteingang des weiteren Flipflops
bereitgestellt wird.
-
In
diesem Fall wird das Flipflop in dem Datenpfad zum Einstellen der
Phase verwendet. Es ist nicht notwendig, daß das Taktsignal, das auf den
Dateneingang des Flipflops geführt
wurde, welcher das Regelausgangssignal bereitstellt, ebenfalls in
Phase eingestellt wird.
-
In
einer Ausführungsform
der Erfindung wird der Regelkreis angeordnet, um die Phase des Taktsignals
einzustellen, welches an den Dateneingang des Flipflops bereitgestellt
wird.
-
Diese
Ausführungsform
kann in Fällen
verwendet werden, wo die Datenquelle nicht in Phase mit einem Taktsignal
geregelt werden kann, das von einem Haupttaktsignal der vorliegenden
erfinderischen Vorrichtung durch Phasenverschieben abgeleitet wurde.
-
In
einer Ausführungsform
der Erfindung umfaßt
der Regelkreis einen regelbaren Phasenschieber (ist folglich ein
Verzögerungsregelkreis)
und wird angeordnet, um die Phase des Taktsignals einzustellen,
welches an den Dateneingang des Flipflops bereitgestellt wird.
-
Dies
ist die unmittelbar zuvor erörterte
Ausführungsform,
die zusätzlich
mit einem Phasenschieber versehen ist und folglich einen DLL bereitstellt.
-
In
einer Ausführungsform
der Erfindung weist der Multiplexer auf: mehrere Dateneingangsklemmen,
die mit Datensignalen zu versorgen sind, einen Datenausgang und
einen Takteingang, wobei ein Datensignal auf einen Takteingang des
Flipflops geführt
wird und das Taktsignal auf den Takteingang des Multiplexers geführt wird.
-
In
dieser Ausführungsform
wird das weitere Flipflop, das überdies
oben erwähnt
wurde, nicht bereitgestellt. Der Multiplexer kann zusätzlich zu
seiner Multiplexing-Funktion wie eine Impulsformungsvorrichtung
arbeiten. Eine solche Impulsformung ist oft eine normale Funktion
von Multiplexern. Dennoch werden besonders in dem Bereich der oben
erwähnten
Bitfrequenzen (10 GBit/s oder höher)
die speziellen Impulsformungsvorrichtungen (zum Beispiel Flipflops)
häufig
bevorzugt.
-
In
solch einem Fall kann nach solch einer Impulsformungsvorrichtung
ein Multiplexer folgen, wie es der Fall in einer Ausführungsform
der Erfindung ist, in welcher der Multiplexer aufweist: mehrere
Dateneingänge,
die mit Datensignalen zu versorgen sind, einen Datenausgang und
einen Takteingang, wobei mehrere weitere Flipflops für mehrere
Datensignale bereitgestellt werden, deren Anzahl der Anzahl der
Dateneingänge
des Multiplexer entspricht, und der Takteingang des Multiplexers
mit einem Taktsignal versorgt wird.
-
Die
Erfindung betrifft ebenfalls ein Verfahren, welches die oben erörterten
Schritte durchführt,
wobei ein solches Verfahren zur Phasenregelung des Datensignals
mit einem Taktsignal umfaßt:
das Abtasten des Taktsignals mit einer Flanke des Datensignals,
das Ableiten eines Steuersignals aus dem Abtastergebnis, das Verwenden
des Steuersignals zum Einstellen der Phasenbeziehung zwischen dem
Datensignal und dem Taktsignal und das Eingeben des Einstellsignals
in die Datenquelle und das Regeln der Phase des Dateneingangssignals
in Abhängigkeit von
dem Einstellsignal durch die Datenquelle. Die Vorteile des Verfahrens
entsprechen den oben erwähnten
Vorteilen.
-
Weitere
Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung
der bevorzugten Varianten und Ausführungsformen der Erfindung
mit Bezug auf die Zeichnungen, welche die für die Erfindung wesentlichen
Merkmale zeigen, und mit Bezug auf die Ansprüche ersichtlich. Die verschiedenen
Merkmale können
einzeln oder in einer beliebigen Kombination in einer Ausführungsform
der Erfindung realisiert werden.
-
1 ist
ein Blockschaltbild einer Basisschaltung der Erfindung.
-
2 ist
ein Blockschaltbild einer Ausführungsform
zum Einstellen der Phase für
ein digitales Signal, das von einer Datenquelle gesendet wurde, welche
nicht durch das Taktsignal von 2 geregelt wird.
-
3 ist
ein Blockschaltbild einer Ausführungsform
zum Einstellen der Phase der digitalen Signale von zwei Datenquellen.
-
4 ist
das Prinzip eines Multiplexers 4:1.
-
5 ist
ein Zeitdiagramm eines Taktsignals und eines Datensignals.
-
In 1 sind
ein Flipflop 1 und ein weiteres Flipflop 3 bereitgestellt.
Die Flipflops sind D-Flipflops in dem Beispiel und folglich mit
den Buchstaben DFF bezeichnet. Jedes der Flipflops weist eine Dateneingangsklemme
Din und eine Datenausgangsklemme Dout und außerdem eine Takteingangsklemme
Clin auf. Ein Dateneingangssignal D wird auf den Dateneingang des
weiteren Flipflops 3 und auf den Takteingang des Flipflops 1 geführt. Ein
Taktsignal CL wird auf den Takteingang des weiteren Flipflops 3 und
auf den Dateneingang des Flipflops 1 geführt.
-
Die
Ausgangsklemme des Flipflops 1 ist an einen Integrator
(I) 4 angeschlossen. In der Schaltungsanordnung von 1 führt das
Flipflop 1 das Abtasten des Taktsignals CL durch das Datensignal durch.
Das Ergebnis (das Datenausgangssignal) ist eine Wellenform, die
einen Gleichstrom-Spannungsinhalt oder – Spannungskomponente aufweist.
Der Wert des Gleichstrom-Spannungsinhalts
ist von der Phasenbeziehung zwischen dem Taktsignal und dem Datensignal
abhängig.
Der Integrator 4 liefert an seinem Ausgang diese Gleichstromspannung
oder – komponente
des Datenausgangssignals, dessen Gleichstromspannung in den Ausführungsformen
der Erfindung als Steuersignal verwendet wird.
-
In 1 wird
die Phasenbeziehung zwischen dem Datensignal und dem Taktsignal
nur durch das Flipflop 1 bestimmt. Folglich ist für diese Funktion
das Flipflop 3 nicht notwendig. In 1 kann das
Flipflop 3 zur Impulsformung des Datensignals dienen.
-
2 umfaßt die in 1 gezeigten
Elemente und weitere Elemente. Eine Datenquelle 5 liefert
die digitalen Daten D. Ein Taktgeber 6 liefert ein Taktsignal
an den Eingang eines einstellbaren Phasenschiebers 9. Das
Ausgangssignal des Integrators 4 wird an einen Steuereingang
des Phasenschiebers 9 angeschlossen. Der Ausgang des Phasenschiebers 9 liefert
das Taktsignal CL an die Flipflops 1 und 3. Obwohl
die Datenquelle 5 für
ihre korrekte Funktion mit einem Taktsignal versorgt wird, wird
sie nicht durch den Taktgeber 6 von 2 geregelt.
Die Bitfrequenz der Datenquelle 5 wird genau gemessen und die
Taktfrequenz des Taktgebers 6 wird entsprechend auf eine
nicht gezeigte Weise eingestellt. Die Schaltungsanordnung von 2 ist
so angeordnet, daß das
an den Takteingang des Flipflops 3 gelieferte Taktsignal
in solcher Phasenbeziehung bezüglich
der digitalen Daten ist, daß zur
Impulsformung das digitale Signal durch das Flipflop 3 auf
solch eine Weise durchgeschaltet wird, daß die Impulsform nicht verschlechtert
wird.
-
Die
Schaltungsanordnung von 2 führt eine Regelung durch. In
dieser Ausführungsform
ist sie ein Regelkreis. Aufgrund des Vorhandenseins des Phasenschiebers 9 ist
sie ein Verzögerungsregelkreis
(DLL). Die Datenquelle 5 ist nicht Teil der Regelschleife.
-
In
der Ausführungsform
von 3 werden im Vergleich mit 2 bestimmte
Elemente in doppelter Ausfertigung bereitgestellt. Außerdem werden zusätzliche
Elemente bereitgestellt. Es werden zwei Datenquellen 5' und 5'', zwei Flipflops 1' und 1'' und zwei weitere Flipflops 3' und 3'' bereitgestellt. Die Flipflops 1', 1'' und die weiteren Flipflops 3' und 3'' werden mit einem Taktsignal von
einem Haupttaktgeber 7 direkt versorgt. Die Datenquellen 5' und 5'' werden mit Taktsignalen versorgt,
die von dem Haupttaktgeber 7 stammen. Der Haupttaktgeber 7 wird
an den Taktsignaleingängen
der Datenquellen über
einstellbare Phasenschieber 9' und 9'' angeschlossen. Die
Steuereingänge
dieser Phasenschieber werden entsprechend 2 mit den
Ausgängen
der Integratoren 4 verbunden, welche an den Ausgängen der Flipflops 1' und 1'' angeschlossen werden. In dieser Ausführungsform
sind die Datenquellen 5' und 5'' Teil des Regelkreises. Die Anordnung
ist so, daß die
Daten von den Datenquellen 5' und 5'' im Gleichlauf an den Flipflops 3' und 3'' ankommen. Die weiteren Flipflops 3' und 3'' dienen nur zur Impulsformung.
Ihre Ausgangssignale werden an den Eingangsklemmen eines Multiplexers 20 angeschlossen.
Um sicherzustellen, daß die
Ausgangssignale der weiteren Flipflops 3' und 3'' am
Multiplexer 20 zu verschiedenen Zeiten ankommen (wie es
für die
Eingangssignale eines Multiplexers gewöhnlich erforderlich oder bevorzugt
ist), ist ein fest eingestellter Phasenschieber 21 nach
dem Flipflop 3'' angeschlossen.
Der Phasenschieber 21 wird vorteilhaft durch einen Signalspeicher
bereitgestellt, der an das Flipflop 3'' gekoppelt ist.
-
In
dem Beispiel von 3 liefern die Datenquellen die
Datensignale mit der Geschwindigkeit von ungefähr 10 Gbps. Der Multiplexer 20 kombiniert die
zwei Signale zu einem kombinierten Signal, das eine Frequenz von
ungefähr
20 Gbps aufweist.
-
4 zeigt
das bekannte Prinzip eines 4:1 Multiplexers. Er umfaßt drei
Schaltelemente, die jeweils zwei Eingangssignale an einen Ausgang
anschließen.
Das äußerste rechte
Schaltelement in 1 ist gewöhnlich das Schaltelement, was
die höchste
Schaltgeschwindigkeit aufweist.
-
5 zeigt
ein Taktdiagramm des Taktsignals CL und des Datensignals D in 1.
In diesem Taktdiagramm von 5 sind die
relativen Phasen des Taktsignals und des Datensignals gezeigt. Die Pfeile
geben die Zeitpunkte der Abtastvorgänge in dem Datenflipflop 3 (Pfeil
nach unten) und in dem Phasendetektor-Flipflop 1 (Pfeil
nach oben) an.
-
Die
Flipflops tasten die Eingangssignale am Dateneingang bei einem positiven Übergang
des Signals am Takteingang ab. Folglich tastet das Datenflipflop
(3 in 1) das ankommende Datensignal
in der Mitte der Zeichenimpulse (siehe Pfeile nach unten in 5)
ab. Das Phasendetektor-Flipflop (1 in 1)
tastet das ankommende Taktsignal bei den negativen Taktübergängen (siehe
Pfeile nach unten in 5) ab. Wenn das Taktsignal zu
früh ankommt, erzeugt
das Datenflipflop (3) ein "niedriges" Ausgangssignal. Wenn das Taktsignal
zu spät ankommt, erzeugt
das Datenflipflop (3) ein "hohes" Ausgangssignal.
-
Um
die Beschreibung zu vereinfachen, ist in der Beschreibung von 3 nur
ein Multiplexer 2:1 erwähnt.
Jedoch ist der Anspruch der Erfindung ebenfalls, eine Schaltungsanordnung
zu schaffen, die für
einen Multiplexer 4:1 angepaßt
ist, welcher vier Signale, die jeweils eine Frequenz von ungefähr 10 Gbps
aufweisen, zu einem kombinierten Datensignal kombiniert, das ungefähr 40 Gbps
aufweist. Zu diesem Zweck muß die
in 3 gezeigte Schaltungsanordnung verbessert werden,
um einen Multiplexer 4:1 mit Eingangssignalen bereitzustellen, welche
die korrekte Zeitfolge aufeinander bezogen aufweisen. An Stelle
der Multiplexer 2:1 oder 4:1, wie beschrieben, können andere Multiplexer, z.B.
8:1, 16:1 oder andere bereitgestellt werden.
-
Die
Schaltungsanordnung von 3 kann verändert werden, wenn Datensignale
von nur einer Datenquelle oder Datensignale von mehr als zwei Datenquellen
zu verarbeiten sind. Im Fall eines Datensignals kann eine Funktion,
die der von 2 entspricht, durchgeführt werden;
jedoch würde
die Datenquelle Teil eines Regelkreises sein.
-
An
Stelle von D-Flipflops können
andere geeignete Flipflops in anderen Ausführungsformen der Erfindung
verwendet werden.