-
Gebiet der
Erfindung
-
Die
vorliegende Erfindung betrifft das Gebiet der Telekommunikation
und speziell ein Netzelement eines Transportnetzes mit einer mehrstufigen
Schaltungsmatrix niedrigerer Ordnung.
-
Allgemeiner
Stand der Technik
-
Transportnetze
dienen als der Transport der physikalischen Schicht von Zubringersignalen.
Solche Zubringer werden zusammen gemäß den Multiplexvorschriften
multiplexiert, um höherbitratige
Multiplexsignale für
einen effizienteren Transport durch das Netz zu bilden. Ein allgemein
bekannter Typ der Übertragungsnetze
entspricht dem SDH-Standard ITU-T G.707, 10/2000. Der gleichwertige
US-Standard des SDH wird als SONET bezeichnet.
-
In
der SDH werden Zubringersignale in virtuelle Container der entsprechenden
Größe abgebildet.
Virtuelle Container niedrigerer Ordnung werden in virtuelle Container
höherer
Ordnung multiplexiert. Die virtuellen Container höherer Ordnung
werden in Frames abgebildet, wo sie durch einen Pointer höherer Ordnung
adressiert werden, der als Pointer der Verwaltungseinheit (AU) bezeichnet
wird, der ihnen ermöglicht,
sich innerhalb der Frames frei zu bewegen, um Phasen- und Frequenzabweichungen
in dem Netz auszugleichen. Entsprechend werden die virtuellen Container
niedrigerer Ordnung innerhalb der virtuellen Container höherer Ordnung durch
Pointer niedrigerer Ordnung adressiert, die als die Pointer der
Zubringereinheit (TU) bezeichnet sind.
-
Die
grundlegende Framestruktur wird als STM-1 (synchrones Transportmodul)
bezeichnet. Signale höherer
Kapazität
werden durch byteweises Multiplexen der N STM-1-Signale erhalten,
um ein STM-N-Signal zu bilden.
-
Virtuelle
Verbindungen, die als Wege bezeichnet werden, werden innerhalb des
Netzes durch die Verwendung von Netzelementen aufgebaut, die fähig sind,
diese virtuellen Container von jedem zu jedem E/A-Port in dem Raum-
und Zeitbereich zu schalten. Dieser Prozeß wird in der Regel als Crossconnecting
bezeichnet, weil solche virtuellen Verbindungen von semipermanenter
Natur sind. Solche Netzelemente werden daher auch als Crossconnects
bezeichnet.
-
Für ein SDH-Netz
sind grundsätzlich
zwei Typen von Crossconnects vorhanden, nämlich Breitband-Crossconnects,
die fähig
sind, nur virtuelle Container höherer
Ordnung zu schalten, und Weitband-Crossconnects, die fähig sind,
sowohl virtuelle Container höherer
Ordnung, als auch niedrigerer Ordnung zu schalten.
-
Der
Kern eines Crossconnects ist seine Schaltungsmatrix. In Abhängigkeit
von der erforderlichen Matrixkapazität verwenden einige Crossconnects
eine quadratische Schaltungsmatrix, während andere eine mehrstufige
Schaltungsmatrix aufweisen, wie zum Beispiel eine Clos-Matrix. Weitband-Crossconnects
weisen oft eine Schaltungsmatrix höherer Ordnung und eine separate
Schaltungsmatrix niedrigerer Ordnung auf. Ein verallgemeinertes
logisches Blockdiagramm solch einer Architektur ist zum Beispiel
in ITU-T G.782 01/94, 3–9,
gezeigt.
-
In
den vorhanden Netzen entsteht ein Bedarf an mehr und mehr Koppelkapazität mit der
Zunahme des Verkehrsaufkommens, insbesondere in Stadtbereichsnetzen.
Andererseits wünschen
Netzbetreiber kompaktere und kostengünstigere Netzelemente, die
weniger Platzbedarf erfordern, während
zur gleichen Zeit weniger Leistungsverbrauch und verringerte Wärmeableitung
bereitgestellt werden. Folglich ist es eine Aufgabe der vorliegenden
Erfindung, einen kompakten Weitband-Crossconnect hoher Kapazität bereitzustellen.
-
Kurzdarstellung
der Erfindung
-
Diese
und andere Aufgaben, die unten erscheinen, werden durch ein Netzelement
für ein
Transportnetz des vorher erörterten
Typs erreicht, der eine mehrstufige Schaltungsmatrix niedrigerer
Ordnung mit mindestens einer Eingangs- und einer Ausgangsmatrixstufe
enthält,
die ausgelegt ist, um Multiplexeinheiten niedrigerer Ordnung zu
schalten, und mit einer Mittelstufe, die fähig ist, nur Multiplexeinheiten
höherer
Ordnung zu schalten, auf diese Weise die Eingangs- und die Ausgangsstufe
verbindet.
-
Der
Matrixentwurf gemäß der Erfindung
ist sehr vorteilhaft, da die gleichen Mittelstufen-Matrixkomponenten
für die
Schaltungsmatrix niedrigerer Ordnung wiederverwendet werden können, die
für eine
Schaltungsmatrix höherer
Ordnung ohnehin entwickelt werden müssen. Das reduziert die Entwicklungszeit
und die Kosten drastisch. Vorzugsweise werden die Eingangs- und die Ausgangsstufe
auf den E/A-Leiterplatten des Crossconnects angeordnet. Das führt zu einer
sehr kompakten Konstruktion und weist den zusätzlichen Vorteil auf, daß ein Breitband-Crossconnect
in einen Weitband-Crossconnect durch einfaches Austauschen der E/A-Leiterplatten
geändert
werden kann.
-
Kurzbeschreibung
der Zeichnungen
-
Eine
bevorzugte Ausführungsform
der Erfindung wird im folgenden mit Verweis auf die beigefügten Zeichnungen
beschrieben, in welchen zeigen
-
1 ein
verallgemeinertes logisches Blockdiagramm eines Weitband-Crossconnects;
-
2 die
Architektur einer Crossconnectmatrix niedrigerer Ordnung gemäß der Erfindung;
-
3 die
Hardware-Architektur einer E/A-Leiterplatte mit Matrixstufen niedrigerer
Ordnung für
die Verwendung in einem Weitband-Crossconnect gemäß der Erfindung;
-
4 den
physikalischen Aufbau eines Weitband-Crossconnects, der die Erfindung nutzt;
und
-
5 schematisch
die Arbeitsweise in der Matrix niedrigerer Ordnung.
-
Detaillierte
Beschreibung der Erfindung
-
Die
Grundausführung
eines Weitband-Crossconnects, wie er zum Beispiel aus ITU-T G.782
(01/94) bekannt war, ist als ein Blockdiagramm in 1 gezeigt.
Er enthält
einen Eingangs/Ausgangsport 11 mit einer Leitungsabschlußfunktion 12,
die mit einer Crossconnectmatrix 13 höherer Ordnung verbunden ist.
Die Crossconnectmatrix 13 wird über eine Assemblerfunktion 14 höherer Ordnung
mit einer Crossconnectmatrix 15 höherer Ordnung verbunden. Der
Einfachheit halber ist nur ein E/A-Port und nur eine Matrixverbindung
gezeigt, obwohl es für
den Fachmann offensichtlich sein sollte, daß jede Matrix eine Anzahl von
Matrixverbindungen aufweist und daß eine Anzahl von E/A-Ports
in einem Crossconnect zur Verfügung
stehen.
-
Die
Funktion dieser Architektur ist wie folgt. Ein STM-N-Signal wird an dem
E/A-Port
11 empfangen, wo der Abschnittsoverhead durch
die Leitungsabschlußfunktion
12 beendet
wird. Diese Funktion wird auch als die Transportabschlußfunktion
(TTF) bezeichnet. Multiplexeinheiten höherer Ordnung des Typs AU-4
oder AU-3 werden durch die Matrix
13 höherer Ordnung von jedem mit
jedem E/A-Port querverbunden. Diese Funktion ist als die Wegeverbindung
höherer
Ordnung (HPC) bekannt. Wenn der Zugang niedrigerer Ordnung erforderlich
ist, d.h. wenn der Verkehr auf der Ebene der virtuellen Container
niedrigerer Ordnung VC-3 (nur für SDH)
VC-2, VC-12 oder VC-11 zwischen beliebigen zwei E/A-Ports querzuverbinden
ist, dann werden diese Signale auf die entsprechenden Matrixverbindungen über die
Assemblerfunktionen
14 höherer Ordnung auf die Matrix
15 niedrigerer
Ordnung geschaltet, wo Wegeverbindungen niedrigerer Ordnung (LPC)
aufgebaut werden. Der Assembler höherer Ordnung enthält eine
Funktion des Wegeabschlusses höherer
Ordnung (HPT) und eine Funktion der Wegeanpassung höherer Ordnung
(HPA). Ein Beispiel einer HPA-Funktion ist in
EP 0 440 128 B beschrieben.
-
Die
Erfindung stellt eine skalierbare Implementierung der Funktionsblöcke 14 und 15 bereit,
die ein sehr hohes Verkehrsaufkommens bei niedrigen Kosten und mit
hoher Dichte ermöglichen.
Das wird durch die Verwendung einer dreistufigen Matrix erreicht,
wo nur die Eingangs- und die Ausgangsstufe das Schalten niedrigerer
Ordnung durchführen,
während
die Mittelstufe der Matrix nur die Multiplexeinheiten höherer Ordnung schaltet,
d.h. VC-4 oder VC-3 oder beide davon.
-
Die
Verwendung einer Mittelstufe, die nur Verbindungen höherer Ordnung
schaltet, reduziert beträchtlich
ihre Komplexität
und Kosten. Das verursacht jedoch einen gewissen Verlust an Kapazität, weil
einige Verbindungen höherer
Ordnung zu und von der Mittelstufe nicht mit Verbindungen niedrigerer
Ordnung gefüllt
werden können.
Man kann erklären,
daß die
Anzahl der vergeudeten Verbindungen höherer Ordnung zu (oder von)
einer Endstufe die Anzahl der Endstufen nicht übersteigen braucht.
-
Die
Erfindung schlägt
folglich einen Entwurf vor, wo die Anzahl der Endstufen klein gegenüber der
Anzahl der Verbindungen höherer
Ordnung von einer Endstufe ist und wo der Verlust aufgrund von unvollständigen gepackten
inneren Verbindungen folglich vernachlässigbar ist.
-
Das
Prinzip der Erfindung ist in 2 gezeigt.
Die Crossconnectmatrix weist als ihre Mittelstufe CS eine quadratische
Matrix auf, die fähig
ist, nur auf der Ebene der Multiplexeinheiten höherer Ordnung, vorzugsweise
auf der Ebene VC-3, zu schalten. Die Mittelstufe weist in der bevorzugten
Ausführungsform
eine Gesamtkapazität
von 640 Gbit/s auf, d.h. von 4096 STM-1-Äquivalenten. Die Eingangsstufe
IS und die Ausgangsstufe OS besteht jede in dieser Ausführungsform
aus 8 Schaltmodulen niedrigerer Ordnung. Jedes Schaltmodul niedrigerer
Ordnung der Eingangsstufe weist zwei Eingänge und vier Ausgänge für STM-64-Signale
auf. Umgekehrt weist jedes Modul der Ausgangsstufe vier Eingänge, die
mit der Mittelstufe verbunden sind, und zwei Ausgänge für STM-64-Signale
auf. Jedes Modul der Eingangs- und der Ausgangsstufe weist folglich
eine Kapazität
von 20 Gbit/s oder mit anderen Worten von 128 STM-1-Äquivalenten
auf. Der Grund dafür
ist, daß eine
1:2-Erweiterung
in den Endstufen erforderlich ist, um die Funktion des Subnetz-Verbindungsschutzes (SNCP)
auf eine blockierungsfreie Weise zu unterstützen. Wenn jedoch keine SNCP-Unterstützung erforderlich
ist oder wenn die Blockierung unter bestimmten Bedingungen toleriert
werden kann, dann kann jedes Endstufenmodul soviel Eingänge wie
Ausgänge
aufweisen.
-
Während die
inneren Verbindungen zwischen der Eingangsstufe, der Mittelstufe
und der Ausgangsstufe in 2 als 10 Gbit/s-Verbindungen
gezeigt sind (d.h. innere STM64), wird es bevorzugt, die inneren
Signale herunter bis 2,5 Gbit/s (d.h. die inneren STM16) zu multiplexieren,
was ohne weiteres als ein Rückwandbus
implementiert werden kann.
-
Die
Eingangsstufenmodule und die Ausgangsstufenmodule werden physikalisch
auf den gleichen E/A-Leiterplatten angeordnet. Eine beispielhafte
E/A-Leiterplatte 300 ist in 3 gezeigt.
Sie enthält
Anschlüsse
für zwei
Lichtwellenleiter 301 und 302, die jeder ein STM64-Signal übertragen.
Der Lichtwellenleiter 301 wird mit einem optoelektrischen
Wandler 311 verbunden, der das empfangene optische Signal
in ein elektrisches Signal wandelt, das auf eine Zusatzverarbeitungseinheit 321 geführt wird.
Die Zusatzverarbeitungseinheit demultiplexiert das 10 GBit/s STM64-Signal
in vier STM16-Signale, extrahiert und verarbeitet den Abschnittsoverhead
und leitet ein 2 MHz-Bezugstaktsignal 381 ab. Die Zusatzverarbeitungseinheit 321 wird
mit einem TU-Pointerprozessor 331 verbunden,
der den Wegeabschluß höherer Ordnung
und die Anpassung auf den einzelnen VC-4- oder VC-3-Signalen durchführt, die
mit dem STM16 enthalten sind. Der Lichtwellenleiter 302 wird
dann wieder mit dem optoelektrischen Wandler 312 verbunden,
der über
die Zusatzverarbeitungseinheit 322 auf den TU-Pointerprozessor 332 geführt wird.
Die TU-Pointerprozessoren 331 und 332 werden mit den
Eingängen
eines Schaltmoduls 341 niedrigerer Ordnung verbunden, der
einen Teil der Eingangsstufe der 3-stufigen Matrixanordnung bildet,
die in 2 gezeigt ist. Die Ausgänge des Matrixmoduls 341 werden
mit einer Rückwandschnittstelle 350 verbunden,
die die Rückwand
des Crossconnects verbindet und eine Funktion der Geräteschutzschaltung
(EPS) zwischen den Mittelstufenkopien A und B bereitstellt.
-
Wie
in 3 gezeigt ist, ist eine direkte Verbindung zwischen
der 1. Stufe 341 und der 3. Stufe 342 auf der
gleichen Karte vorhanden. Sie könnte
verwendet werden, um die Verbindungen niedrigerer Ordnung zu führen, die
auf der gleichen Karte verbleiben, und das würde die Last auf der Mittelstufe
und die potentiell vorhandene Blockierungswahrscheinlichkeit reduzieren.
Dieses Merkmal wird in einer Implementierung der Erfindung für das ETSI-SDH
nicht unbedingt verwendet, aber es könnte in einer ANSI-Implementierung (d.h.
SONET-Implementierung) vorteilhaft verwendet werden.
-
Außerdem weist
die E/A-Leiterplatte 300 einen Platinenprozessor 360 auf,
der ohne weiteres als ein FPGA (Field Programmable Gate Array/frei
programmierbares Verknüpfungsfeld)
realisiert sein kann. Der Prozessor 360 empfängt die
extrahierten Overheadbytes von den Zusatzprozessoren 321 and 322,
führt die
Vorverarbeitung der Daten der Leistungsüberwachung (PM) und die Alarmfilterung
durch und sendet die Rohdaten der PM an die Rückwandschnittstelle 350 für die Inband-Signalisierung.
Außerdem
konfiguriert der Prozessor 360 die TU-Pointerprozessoren 331 und 332 auf
die aktuellen Multiplexstrukturen innerhalb der entsprechend empfangenen
STM64-Signale. Schließlich
enthält
die E/A-Leiterplatte bestimmte Unterstützungsfunktionen wie zum Beispiel
eine Schaltung 371 für
den Verwaltungszugang, d.h. zum Herunterladen des FPGA und zum Steuern
der optoelektrischen Wandler 311 und 312, eine
integrierte Spannungsversorgung 372 und einen spannungsgesteuerten
Oszillator 373 zum Erzeugen der Systemtakte. Eine Steuerleitung 382 stellt
die Verbindung zu einem gemeinsamen Baugruppenrahmencontroller her.
-
In
der Senderichtung werden die inneren Signale von der Mittelstufenmatrix
CS von der Rückwand
an der Rückwandschnittstelle 350 empfangen,
welche die Inband-Kanalinformationen
extrahiert und die inneren STM16-Signale an die Eingänge eines
Schaltmoduls 342 niedrigerer Ordnung weiterleitet, das
einen Teil der Ausgangsstufe der Clos-Matrix von 2 bildet.
Die Ausgänge
des Schaltmoduls 342 werden über die TU-Pointerprozessoren 331 und 332 entsprechend
auf die Zusatzprozessoren 321 und 322 geführt, wo
die Signale multiplexiert werden, um die Ausgang-STM64-Signale zu
bilden und die Abschnitts-Overheadbytes, wie vom Prozessor 360 empfangen,
eingefügt
werden. Die STM64-Signale werden anschließend in die optischen Signale
durch die Wandler 311 und 312 gewandelt und entsprechend
an die Lichtwellenleiter 301 und 302 gesendet.
-
4 zeigt
eine Vorderseitenansicht eines montierten Weitband-Crossconnectsystems,
das aus einem Breitband-Crossconnect 41 und
einem Erweiterungsbaugruppenrahmen 42 niedrigerer Ordnung
besteht. Das System verwendet das System eines herkömmlichen
Breitband-Crossconnects 41 wie zum Beispiel den Alcatel
1678 Metro Core Connect. In der Figur enthält der Breitband-Crossconnect 41 einen
Baugruppenrahmen mit einer Rückwand,
Lüfter
auf der Oberseite und Unterseite und 20 Steckplätze für Leiterplatten. Die Steckplätze 1 und
20 sind von der Frontplatte nicht sichtbar, da sie Busabschlußleiterplatten
für den
Hochgeschwindigkeits-Rückwandbus
tragen. Die Steckplätze
2 bis 9 und 12 bis 19 tragen die E/A-Leiterplatten und die Steckplätze 10 und
11 tragen die Matrixleiterplatten, die entsprechend als Matrixkopie
A und B arbeiten. Jede Matrixleiterplatte enthält eine quadratische Matrix
höherer
Ordnung, die eine Gesamtkapazität
von 4096 STM-1-Äquivalenten
bereitstellt. Jede E/A-Leiterplatte schließt 4 externe Lichtwellenleiter
ab, die STM64-Signale übertragen.
-
Jede
E/A-Leiterplatte weist vier E/A-Ports für STM64-Signale auf. Die Rückwand verbindet
die E/A-Leiterplatten und die Matrixleiterplatten bei 2,5 Gbits/s
miteinander. Die STM64-Signale,
die an den E/A-Ports der E/A-Leiterplatten empfangen wurden, werden
folglich in entsprechend vier innere STM16-Signale demultiplexiert. Jede Matrixleiterplatte
ist fähig, AU-3
zu schalten, die in den inneren STM16-Signalen enthalten ist. Das
ermöglicht
die vollständige
Unterstützung
für SONET-Signale. Für ETSI-Signale
schaltet die Matrix AU-4 wie drei benachbarte verkettete AU-3 parallel,
wodurch ebenfalls die vollständige
Unterstützung für ETSI-Signale
ermöglicht
wird.
-
Der
größte Teil
der Hardware des Breitband-Crossconnects 41 wird ebenfalls
für den
Erweiterungsbaugruppenrahmen 42 niedrigerer Ordnung verwendet,
wo nur die E/A-Karten durch die E/A-Karten von 3 ausgetauscht
werden. Die einzige Änderung,
die an den Matrixleiterplatten in den Steckplätzen 10 und 11 durchgeführt werden
muß, betrifft
die Firmware (FPGA-Code) auf den Leiterplatten, um das Verarbeiten
und die Speicherung von PM-Daten niedrigerer Ordnung statt der PM-Daten höherer Ordnung
zu ermöglichen.
Das Verarbeiten der PM-Daten
ist jedoch dem Fachmann von selbst weithin bekannt.
-
Wie
oben beschrieben ist, weist jede E/A-Leiterplatte des Breitband-Crossconnects
vier STM64-Ports auf, während
jede E/A-Leiterplatte des Erweiterungsbaugruppenrahmens nur zwei
STM64-Ports aufweist. Die E/A-Leiterplatten in den Steckplätzen 15
bis 18 des Breitbandsystems 41 werden für innere Verbindungen zwischen
dem Breitbandsystem und dem Erweiterungsbaugruppenrahmen verwendet.
Die E/A-Leiterplatte im Steckplatz 19 wird als Ersatzleiterplatte
verwendet, um eine defekte Leiterplatte in dem Fall eines Ausfalles
zu ersetzen. In dem Erweiterungsbaugruppenrahmen 42 werden
die E/A-Leiterplatten in den Steckplätzen 2 bis 9 für den Wegezugang
niedrigerer Ordnung verwendet, während
die Leiterplatten in den Steckplätzen
18 und 19 für
den Zweck des Geräteschutzes
verwendet werden. Die Steckplätze
12 bis 17 des Erweiterungssystems 41 könnten leer bleiben oder könnten auf
die gleiche Weise zusammen mit den Steckplätzen 12 bis 14 des Breitbandsystems 41 verwendet
werden. Die E/A-Ports jeder E/A-Leiterplatte
vom System 41, das für
innere Verbindungen verwendet wird, wird über vier Lichtwellenleiter
mit den zwei E/A-Ports der zwei E/A-Leiterplatten von dem Erweiterungsbaugruppenrahmen 42 verbunden.
Zum Beispiel wird die Leiterplatte im Steckplatz 15 des Baugruppenrahmens 41 mit
den Leiterplatten 2 und 3 in dem Baugruppenrahmen 41 verbunden.
In gleicher Weise wird die Ersatzleiterplatte im Steckplatz 19 des
Baugruppenrahmens 41 mit den zwei Ersatzleiterplatten in
den Steckplätzen
18 und 19 des Baugruppenrahmens 42 verbunden. Von dem Erweiterungsbaugruppenrahmen 42 niedrigerer
Ordnung werden die inneren Signale auf das System 41 höherer Ordnung
zurückgeschleift,
wo sie auf die entsprechenden Ausgangsports geschaltet werden.
-
Die
Arbeitsweise der Matrixanordnung gemäß der Erfindung ist schematisch
in 5 gezeigt. Drei Eingangsstufenmodule 510, 520, 530,
drei Ausgangsstufenmodule 550, 560, 570 und
die Mittelstufenmatrix-Leiterplatte 540 sind dargestellt.
Anhand des Beispiels werden drei VC3 pro Eingangs- und pro Ausgangsstufenmodul
gezeigt, z.B. 511, 512 und 513 für das Modul 510.
Es sollte jedoch klar sein, daß in
Wirklichkeit jedes Modul eine Kapazität von 128 (d.h. 2 × 64) STM-1-Äquivalenten aufweist und daher
384 VC3 verarbeitet.
-
Das
Schalten niedrigerer Ordnung, das als dünne Linien durch die Endstufen
IS und OS dargestellt ist, findet nur in den Eingangs- und Ausgangsstufenmodulen
statt. Umgekehrt schaltet die Mittelstufe CS nur virtuelle Container
höherer
Ordnung, d.h. VC-3 in der bevorzugten Ausführungsform. Das ist durch die
grau schattierten "Leitungen" dargestellt, die
die Mittelstufe CS kreuzen. Ein VC-12, der in dem VC-3 522 an
dem Eingangsstufenmodul 520 enthalten ist und der für den Ausgangs-VC-3 573 an
der Ausgangsstufe 570 bestimmt ist, wird durch das Modul 520 in
Raum und Zeit auf eine VC-3-Mittelstufenmatrixverbindung
zu dem Modul 570 geschaltet. Mit anderen Worten, die VC-3-Verbindungen
werden über
die Mittelstufenmatrix eingerichtet, um die verschiedenen Eingangsstufenmodule
mit den verschiedenen Ausgangsstufenmodulen wie gefordert miteinander
zu verbinden. In der Eingangsstufe wird eine VC niedrigerer Ordnung,
die für
ein spezielles Ausgangsstufenmodul bestimmt ist, in eine intern
verwendete VC-3 gepackt, die durch die Mittelstufe zu dem entsprechenden
Ausgangsstufenmodul führt
und an dem Ausgangsstufenmodul wird die VC niedrigerer Ordnung aus
der inneren VC-3 extrahiert und dem entsprechenden Ausgangsziel
zugeordnet, d.h. der VC-3 573 in diesem Beispiel.
-
Es
ist vorzugsweise in diesem Zusammenhang, daß die VC niedrigerer Ordnung
auf eine optimierte Weise in die VC-3-Mittelstufenverbindungen gepackt werden.
Wenn eine Verbindung für
einen Zubringer niedrigerer Ordnung eingerichtet wird, muß auf einer
bereits vorhandenen, aber teilweise gefüllten VC-3-Verbindung das erste und das dritte
Stufenmatrixmodul wiederverwendet werden. Nur wenn das nicht möglich ist, weil
alle VC-3, die zu dem betroffenen Ausgangsstufenmodul führen, vollständig gefüllt sind,
wird eine neue VC-3-Verbindung durch die Mittelstufe eingerichtet.
-
Es
ist ebenfalls möglich,
die Verbindungen für
die ganzen VC-3 und nicht für
kleinere Zubringer einzurichten. Das ist für VC-3 511 gezeigt. Außerdem wird
der Subnetz-Verbindungsschutz (SNCP) in den Ausgangsstufenmodulen
durchgeführt.
Das ist für
die VC-3 551, 552, 561 und 571 gezeigt.
Der SNCP bedeutet, daß ein
Zubringer über
zwei unabhängige
Wege übertragen
wird, d.h. den aktiven Weg und den Ersatzweg, und daß die bessere
der zwei Signalkopien an dem Abschlußpunkt des SNCP ausgewählt wird.
Um den SNCP vollständig
zu unterstützen,
ist eine Erweiterung der Matrixkapazität von 128 STM-1-Äquivalenten
an den Eingangsstufen auf 256 STM-1-Äquivalente zu der Mittelstufe
hin vorgesehen.
-
In
der spezifischen Ausführungsform
sind die Eingangs- und Ausgangsmatrixstufen fähig, die VC-3 und die VC-12
zu schalten, welche die am meisten verwendeten Multiplexeinheitentypen
in ETSI-SDH-Systemen sind. Alternativ wäre ein für den SONET-Markt der USA entwickeltes
System fähig,
die VC-11 statt der VC-12 zusätzlich
zu der VC-3 zu schalten. Es wäre
ebenfalls möglich,
die VC-11, VC-12 und VC-2 innerhalb eines einzelnen Systems zu bedienen,
aber mit der Einschränkung,
daß diese
zu VT-Gruppen gruppiert werden, wo jede VT-Gruppe entweder eine
einzelne VC-2 oder drei VC-12, oder vier VC-11 enthalten kann, aber daß innerhalb
jeder solcher VT-Gruppe kein Mischen von verschiedenen VC-Typen
(VC-11, VC-12) gestattet ist.
-
Die
teilweise verwendeten VC-3-Verbindungen können nicht vollständig vermieden
werden. Um damit in allen Situationen fertig zu werden, wird die
Kapazität
der Endstufenmodule vorzugsweise von 128 auf 125 STM-1-Äquivalente
für die
sechzehn Endstufenmodule verringert. Die Erweiterung in der Eingangsstufe
beträgt
dann 125:256.
-
Aufgrund
der Löschung
der Verbindungen von Zubringern niedrigerer Ordnung ist es möglich, daß nach einer
bestimmten Zeit eine große
Anzahl von teilweise verwendeten inneren VC-3-Verbindungen übrigbleiben kann. Diese Situation
kann durch Durchführen
einer Optimierung der inneren Verbindungen verbessert werden, d.h.
durch Umpacken von Verbindungen in den Eingangs- und Ausgangsstufen.
Um die Zeit für
den Aufbau der Verbindung zu verringern, sollte die Optimierung
durchgeführt
werden, wenn das Verhältnis
zwischen den verwendeten und den notwendigen Verbindungen höherer Ordnung
ansteigt, zum Beispiel nachdem eine konfigurierbare Anzahl von Kreuzschaltungen
der virtuellen Zubringer niedrigerer Ordnung freigeben worden ist.
-
Das
Prinzip des Umpackungsalgorithmus ist wie folgt: Für jedes
Paar der ersten und dritten Stufe werden Verbindungen niedrigerer
Ordnung von einigen Verbindungen höherer Ordnung, vorzugsweise
denen, die am wenigsten belegt sind, zu anderen Verbindungen höherer Ordnung
verschoben, vorzugsweise denen, die am meisten belegt sind, bis
höchstens
eine Verbindung höherer
Ordnung teilweise belegt bleibt. Die alten und die neuen Verbindungen
niedrigerer Ordnung können
gleichzeitig für
eine bestimmte Zeit existieren (überbrücken und
rollen), was das unterbrechungsfreie Umpacken bereitstellen kann,
auch wenn die drei Stufen nicht synchron geschaltet werden.
-
Indem
eine bevorzugte Ausführungsform
der Erfindung im einzelnen beschrieben wurde, sollte für den Fachmann
klar sein, daß verschiedene
Modifikationen und Änderungen
durchgeführt
werden können,
ohne von den Konzeptionen der Erfindung abzuweichen.
-