DE60116744T2 - Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement - Google Patents
Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement Download PDFInfo
- Publication number
- DE60116744T2 DE60116744T2 DE60116744T DE60116744T DE60116744T2 DE 60116744 T2 DE60116744 T2 DE 60116744T2 DE 60116744 T DE60116744 T DE 60116744T DE 60116744 T DE60116744 T DE 60116744T DE 60116744 T2 DE60116744 T2 DE 60116744T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive layer
- substrate
- substrate layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0379—Stacked conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
- Die Erfindung betrifft Verfahren zum Herstellen elektrischer Verbindungselemente, wie zum Beispiel gedruckte Leiterplatten (PCBs; engl.: Printed Circuit Boards), sehr dichte Zwischenverbindungen (HDIs; engl.: High-Density-Interconnects), Kugelgitteranordnungs-(GGH-; engl.: Ball-Grid-Array)-Substrate, Baugruppen in Chipgröße (CSP; engl.: Chip Scale Packages), Multi-Chip-Modul-(MCM; engl.: Multi-Chip-Module)-Substrate etc. Sie betrifft auch ein elektrisches Verbindungselement und eine Vorrichtung zum Herstellen elektrischer Verbindungselemente.
- Bei moderner Leiterplattentechnologie werden aufgrund zunehmender Miniaturisierung herkömmlich gebohrte Durchgangslöcher mehr und mehr durch Mikrodurchkontaktierungen (engl.: Microvias) ersetzt. Verfahren zum Herstellen solcher Mikrodurchkontaktierungen umfassen Laserbohren und Plasmabohren sowie photochemisches Strukturieren. Ein neues Verfahren zum Herstellen von Mikrodurchkontaktierungen ist in WO 00/13062 offenbart worden. Dieser neue Technologieansatz, Mikro-Perforation, ist ein Verfahren, das umfasst, Mikrolöcher in ein verformbares dielektrisches Material mechanisch hineinzutreiben. Mit Mikro-Perforation ist jede Form einer Mikrodurchkontaktierung möglich. Durch Steuerung der Länge und Größe von Perforationsspitzen kann auch die Bildung sehr kleiner Blindmikrodurchkontaktierungen erreicht werden.
- Die Herstellung von Blindmikrodurchkontaktierungen durch Mikro-Perforation und die anderen Verfahren des Standes der Technik haben jedoch gemeinsam, dass ein Durchkontaktierungsherstellungsschritt von einem Kontaktierungsschritt zwischen den leitenden Schichten oder Anschlussbereichen über der Durchkontaktierung gefolgt werden muss. Abhängig von der Geometrie einer Mikrodurchkontaktierung kann ein solcher Kontaktierungsschritt eine chemische oder physikalische Abscheidung eines Leitermaterials als Impfschicht gefolgt von einem Elektroplattierungsschritt sein. Das Plattieren sehr kleiner Blindlöcher von 100 μm im Durchmesser und weniger ist sehr kompliziert und führt oftmals zu nicht plattierten Löchern und folglich unbrauchbaren Leiterplatten. Ein unvollständiges Plattieren von Seitenwänden der Löcher beeinflusst ebenfalls die Zuverlässigkeit der Leiterplatten.
- Wenn gemäß dem Stand der Technik ein Aufbau von drei, vier oder mehreren Schichten hergestellt wird, wird in einem ersten Schritt ein Kern bereitgestellt, der aus zwei leitenden und strukturierten Schichten besteht, die durch eine dielektrische Substratschicht mit Durchkontaktierungen getrennt sind. Dann werden dielektrische Schichten, die auf einer Seite mit einer Metallschicht beschichtet sind, nachfolgend auf den Kern laminiert, perforiert, plattiert und strukturiert. Dieses Vorgehen verstärkt noch den Einfluss der oben genannten Nachteile des heutigen Laminierverfahrens. Eine Überprüfung der Durchkontaktierungszuverlässigkeit und der Qualität des Strukturierens der äußersten Schicht ist nur möglich, nachdem die Letztere auf den Kern laminiert und strukturiert worden ist. Wenn eine Durchkontaktierungsseitenwand unvollständig plattiert ist, muss die gesamte Leiterplatte als unbrauchbar aussortiert werden, einschließlich eines möglicherweise fehlerlosen Kerns.
-
US 3,346,950 offenbart ein Verfahren zum Herstellen elektrischer Durchgangsverbindungen mit einem spitzen Durchstoßungswerkzeug.US 4,663,840 lehrt ein Verfahren, Leiter unterschiedlicher Schichten einer Mehrschichtleiterplatte zu verbinden, indem in die äußerste Schicht der Mehrfachschichtanordnung eine Vertiefung ausgebildet wird. - Es wäre wünschenswert, ein Verfahren an der Hand zu haben, das den oben genannten Plattierungsschritt zuverlässiger gestaltet und zu einer Verringerung von Herstellungskosten und Umwelteinflüssen führt, die von nasschemischen Bädern verursacht werden. Vorzugsweise sollte das Verfahren auch ein wirksameres Überprüfen möglich machen und die Situation verhindern, dass eine gesamte Leiterplatte einschließlich fehlerfreier Teile als unbrauchbar auszusortieren ist.
- Es ist daher eine Aufgabe der Erfindung, ein Verfahren für die Herstellung von Mikrodurchkontaktierungen bereitzustellen, das die Nachteile vorhandener Verfahren überwindet und das im Speziellen den Elektroplattierungsschritt, um einen elektrischen Kontakt zwischen zwei leitenden Schichten herzustellen, zuverlässig und effizienter gestaltet.
- Diese Aufgabe wird durch das Verfahren, wie in den Ansprüchen definiert, erreicht.
- Gemäß der Erfindung werden Mikrodurchkontaktierungen in einer dielektrischen Substratschicht hergestellt, indem die Substratschicht durch eine erste leitende Schicht hindurch durchstoßen wird, die im Wesentlichen eine gesamte Seite des Substrats bedeckt. Die Durchstoßungstiefe entspricht wenigstens der gesamten Dicke des Substrats und der ersten leitenden Schicht. Das Leitermaterial der ersten leitenden Schicht wird während des Durchstoßungsschritts so verformt, dass es teilweise die Wand des Lochs bedeckt, das durch den Durchstoßungsvorgang hergestellt wird. Der geringe verbleibende Abstand zwischen dem Leitermaterial und der gegenüber liegenden Seite der Substratschicht kann einfach überbrückt werden, indem die Seite der ersten leitenden Schicht mit zusätzlichem Leitermaterial plattiert wird. An der durchstoßenen Stelle wird, wenn die Substratschicht eine Leiterabdeckung umfasst, ein zuverlässiger Durchkontaktierungskontakt hergestellt. Wenn sie jedoch frei von Leitermaterial ist, können an den durchstoßenen Stellen Vorsprünge entstehen. Diese Vorsprünge können mit leitendem Material eines anderen Substrats mit strukturierten Leiterschichten verlötet oder verschweißt werden, um einen Aufbau mit einigen Schichten herzustellen.
- Nach dem Durchstoßungsschritt kann ein Plasma- oder nasschemischer Reinigungsschritt folgen, um mögliche Reste zu entfernen.
- Nach dem Durchstoßungsschritt kann, wie bereits erwähnt, der Abstand zwischen dem verformten Leitermaterial, z. B. Kupfer, der ersten Leiterschicht zu der zweiten Seite des Substrats auf einfache Weise durch das plattierte Leitermaterial überbrückt werden. Es besteht kein Bedarf, eine vorab durchgeführte Abdeckung der Oberfläche durch chemisch abgeschiedenes Kupfer vorzusehen. Dies beseitigt alle kritischen Plattierungsvorgänge, die üblicherweise durchgeführt werden müssen, um die Oberfläche des dielektrischen Materials vorzubereiten, um es mit einer chemisch abgeschiedenen Metallschicht als Impfschicht für das Plattieren zu bedecken.
- Die Erfindung betrifft auch ein durch das obige Verfahren hergestelltes Produkt, nämlich ein elektrisches Verbindungselement oder ein halbfertiges Produkt.
- Im Folgenden werden Beispiele bevorzugter Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen
- zeigen die
1a bis1e schematisch ein PCB/HBI-Substrat (bzw. eine Komponente eines solchen PCB/HDI-Substrats) während unterschiedlicher Produktionsstufen, - stellen die
2a bis2e schematisch einen oberen Deckel oder einen unteren Deckel eines PCB/HDI-Aufbaus mit vier Schichten während unterschiedlicher Produktionsstufen dar, und - zeigen die
3a bis3d schematisch die Herstellung einer Komponente eines Aufbaus mit vier Schichten unter Verwendung von Komponenten, die gemäß den1a bis1e und2a bis2d hergestellt sind. - Die
1a bis1e zeigen ein Verfahren zur Fertigung von PCB/HDI-Substraten oder halbfertigen Produkten für die Herstellung derselben mittels einer Mikroperforationstechnik. Im Folgenden wird unter Bezugnahme auf die1a –1e ,2a –2e und3a –3d ein Verfahren zur Fertigung eines Aufbaus mit vier Schichten beschrieben. Es sollte beachtet werden, dass das beschriebene Verfahren jedoch auch verwendet werden kann, um ein elektrisches Verbindungselement von 2 Schichten, 3 Schichten, 5 Schichten, 6 Schichten oder einer beliebigen anderen Anzahl an Schichten herzustellen. Ein PCB/HDI-Substrat mit zwei Schichten kann zum Beispiel unter Verwendung der Vorgehensweise von1a –1e hergestellt werden. Auch ein Produkt, das gemäß den2a –2e hergestellt ist, kann selbst als PCB/HDI-Substrat mit zwei Schichten dienen. Um ein PCB/HDI-Substrat mit mehr Schichten herzustel len, wie zum Beispiel ein Substrat, das gemäß1a bis1e (als halbfertiges Produkt) hergestellt ist, ist die geeignete Anzahl an gemäß2a –2e hergestellten, halbfertigen Produkten hinzuzufügen. - In
1a ist das Kernbasismaterial1 gezeigt, das bereits durch eine erste leitende Schicht3 an seiner ersten Seite (oder oberen Seite) und einer zweiten leitenden Schicht5 an seiner zweiten Seite (oder unteren Seite) beschichtet ist. Das Basismaterial (oder Substratmaterial)1 ist ein Dielektrikum, z. B. Epoxyd, Polyimid, Flüssigkristallpolymer (LCP, engl.: Liquid Crystal Polymer), Polysulfon, Polyester, PEEK, Polycarbonat, etc. Das leitende Material kann Kupfer oder eine Kupfeilegierung sein. Es kann auch ein anderes leitendes Material, wie zum Beispiel Silber oder eine Silberlegierung, sein. In der folgenden Beschreibung eines Beispiels wird davon ausgegangen, dass die leitenden Schichten plattierte Kupferschichten sind. Als Beispiel kann die Dicke des Basismaterials etwa 25–100 μm betragen, die Dicke jeder plattierten Kupferschicht etwa 5–35 μm. Es ist jedoch selbstverständlich, dass die Erfindung auch bei anderen Materialdicken funktioniert. - In dieses Plattierungsmaterial werden durch einen ersten Mikro-Perforations-(MP)-Schritt Mikrodurchkontaktierungen hergestellt: In
1b ist eine Perforationsspitze1 schematisch gezeigt, die ausgehend von der ersten Seite der Substratschicht1 angewendet wird. Die Perforationsspitze durchstößt die erste leitende Schicht3 , das Substratmaterial1 sowie wenigstens teilweise die zweite leitende Schicht5 . Die Durchstoßungstiefe ist in der Figur durch d angegeben. Die Perforationsspitze kann ein Teil eines sequentiell arbeitenden Perforationswerkzeugs, einer Perforationsform, einer Perforationsrolle etc. sein. Hinsichtlich unterschiedlicher Arten, Mikroperforation vorzunehmen, und geeigneter Werkzeuge wird auf die Literatur Bezug genommen, insbesondere auf offengelegte Patentanmeldungen dieses Anmelders. Das Perforationswerkzeug umfasst auch eine Trägerplatte13 , die weich oder flexibel genug ist, um es der Perforationsspitze zu ermöglichen, so tief einzudringen, dass sie auf der Unterseite vorsteht. - Der Mikro-Perforations-(MP)-Vorgang kann z. B. bei Zimmertemperatur durchgeführt werden. Er kann abhängig von der Art der Polymerschicht auch bei einer anderen Temperatur durchgeführt werden, z. B. bei einer Temperatur zwischen Zimmertemperatur und 300°C oder 400°C. Indem die Spitze in das Material hineingedrückt wird, wird das dielektrische Material verformt und zur Seite gedrängt. Gleichzeitig wird das Kupfer von der Perforationsspitze verformt. Nach dem Perforationsvorgang bedeckt es einen wesentlichen Teil der Seitenwand des Lochs, das durch den MP-Vorgang hergestellt ist, wie in
1c skizziert. - Der Durchstoßungsschritt kann abhängig von den beteiligten Materialien und der Form der Perforationsspitze von einem Plasma- oder nasschemischen Reinigungsschritt gefolgt sein.
- Das Produkt nach dem MP-Vorgang ist in
1c gezeigt. Die Wände der durch Durchstoßen hergestellten Löcher sind wenigstens teilweise durch Kupfermaterial der oberen Kupferschicht bedeckt. Dann wird wenigstens die erste Seite plattiert (1d ). Durch diesen Vorgang wird der zurückbleibende Spalt zwischen dem oberen Schichtmaterial und dem unteren Schichtmaterial überbrückt und es wird eine Durchkontaktierung gebildet. - Es kann vorteilhaft sein, wie in der Figur gezeigt, beide Seiten in einem Schritt zu plattieren. Es sollte jedoch betont werden, dass nur das Plattieren der Seite, von der aus ausgehend die Löcher angebracht wurden, entscheidend ist. Es könnte gut sein, dass die Dicke der zweiten Kupferschicht (und möglicherweise auch ihrer Struktur, siehe unten) des vorab hergestellten Produkts von
1a so gewählt worden ist, dass sie nicht weiter behandelt werden muss. Durch den Plattierungsvorgang wird der Spalt zwischen dem Leitermaterial der ersten Schicht und der zweiten Schicht überbrückt und es wird eine Verbindung hergestellt. - Ein nachfolgender Photomustervorgang beider Kupferschichten (
1e ) kann z. B. gemäß Photomusterverfahren des Standes der Technik durchgeführt werden und ist hier nicht weiter beschrieben. Das resultierende halbfertige Produkt ist in der Figur durch21 angegeben. - Die oberen und die unteren Deckelschichten sind auf eine Weise hergestellt, die sich von der Herstellung des Kerns unterscheidet. Die Kupferschicht
33 , die nur an einer Seite eines nicht ausgehärteten dielektrischen Materials31 plattiert ist, wie in2a angegeben, wird durch den MP-Vorgang analog zu dem Kern durchstoßen. Die Kupferplattierungsseite des dielektrischen Materials wird im Folgenden als Oberseite bezeichnet, die gegenüber liegende Seite wird als Rückseite bezeichnet. Für den MP-Vorgang wird wiederum ein Perforationswerkzeug11 verwendet (2b ). - In
2c ist das Material nach dem MP-Vorgang gezeigt. Wiederum sind die Wände des Lochs teilweise durch Kupfer bedeckt. - Nach dem Plattierungsschritt ist, wie in
2d gezeigt, die Wand des Lochs vollständig mit Kupfer bedeckt, so dass eine Durchkontaktierung gebildet wird. Zusätzlich ragt etwas Kupfermaterial an der unteren Seite hervor. - Wie in
2e zu sehen, werden diese Vorsprünge35 nachfolgend verzinnt. Dieses Verzinnen kann z. B. durchgeführt werden, indem die Deckelschicht auf einen Block oder Lage eines weichen und möglicherweise warmen Lötmaterials gedrückt wird. Etwas Lötmaterial37 haftet dann an den Vorsprüngen35 . - Das resultierende Produkt ist in der Figur durch
51 angegeben. Nach dieser Vorgehensweise kann an der Rückseite des Produkts51 ein Plasmareinigungsschritt vorgenommen werden, um mögliche Verunreinigungen wegzureinigen und etwas dielektrisches Material um die Kupfervorsprünge herum zu entfernen. Das Produkt51 kann als halbfertiges Produkt zur Herstellung eines Aufbaus mit einigen Schichten dienen, z. B. wie unten beschrieben. Als Alternative kann das Produkt51 auch als TCB/HDI mit zwei Schichten dienen, wobei die Vorsprünge mit Lötmaterial als elektrische Verbindungen dienen. - Dann werden bei dem hier beschriebenen Beispiel die oberen und unteren Schichten
51 ,51' (beide gemäß2a –2e hergestellt), wie in den3a und3b gezeigt, auf den Kern laminiert. Auf diese Weise wird ein HDI-Aufbau mit vier Schichten hergestellt. Indem so vorgegangen wird, werden die verzinnten Kupfervorsprünge in Richtung auf entsprechend ausgerichtete Kupferanschlussbereiche des halbfertigen Produkts21 hin gepresst. Dieser Laminierungsschritt kann bei Zimmertemperatur oder abhängig von den Schichtmaterialien bei erhöhter Temperatur durchgeführt werden. In jedem Fall werden die Parameter für diesen Laminierungsschritt, wie z. B. Temperatur und Druck, so gewählt, dass die vorab verzinnten Kupferspitzen mit dem Kern verlötet werden. Wenn das Polymermaterial z. B. ein Flüssigkristallpolymer (LCP; engl: Liquid Crystal Polymer) ist, kann die Temperatur z. B. zwischen 200°C und 450°C liegen.3a zeigt die halbfertigen Produkte21 ,51 ,51' und3b veranschaulicht den Laminierungs/Lötvorgang. Die Bezugszeichen61 ,61' bezeichnen zwei Platten (die durch Rollen ersetzt werden können), zwischen denen der Druck zum Laminieren erzeugt wird. Aufgrund der erhöhten Temperatur, durch die das Löten ermöglicht wird, kann das Basismaterial abhängig von seiner Zusammensetzung gleichzeitig mit dem Lötvorgang ausgehärtet werden. Als Alternative zu der oben beschriebenen Vorgehensweise können Vorsprünge ohne Lötmaterial mit dem Kern in einem Heiß- oder Kaltschweißvorgang verschweißt werden. Der Aufbau71 mit vier Schichten nach dem Laminieren ist in3c gezeigt. Schließlich werden die äußersten Schichten des Aufbaus auf herkömmliche Weise photostrukturiert (3b ). - Die oben beschriebenen Ausführungsformen sind keinesfalls die einzige Art, die Erfindung auszuführen. Der Fachmann wird einfach erkennen, dass vielerlei andere Ausführungsformen ersonnen werden können, ohne dabei den Geist und Umfang der Erfindung zu verlassen.
Claims (7)
- Verfahren zur Herstellung elektrischer Verbindungselemente oder halbfertiger Produkte mit den Schritten Bereitstellen einer plastisch verformbaren dielektrischen Substratschicht (
1 ,31 ) mit einer ersten und einer zweiten Seite, wobei die erste Seite der plastisch verformbaren dielektrischen Substratschicht (1 ,31 ) eine Beschichtung aus einer ersten leitenden Schicht (3 ,33 ) umfasst, Durchstoßen der dielektrischen Substratschicht (1 ,31 ) ausgehend von der ersten Seite durch die erste leitende Schicht (3 ,33 ) mittels einer Perforationsspitze (11 ), so dass Durchstoßungslöcher gebildet werden, wobei die Durchstoßungslöcher Wände aufweisen, die wenigstens teilweise durch Leitermaterial der ersten leitenden Schicht (3 ,33 ) bedeckt sind, wobei die Durchstoßungstiefe (d) größer als die gesamte Dicke der Substratschicht (1 ,31 ) und der ersten leitenden Schicht (3 ,33 ) ist, und Durchführen eines Plattierungsschritts, während dem die erste Seite weiter mit elektrisch leitendem Material versehen wird. - Verfahren nach Anspruch 1, bei dem nach dem Durchstoßen der Substratschicht und vor dem Durchführen des Plattierungsschritts ein Reinigungsschritt mittels Plasma- oder Nasschemikalien durchgeführt wird.
- Verfahren nach Anspruch 1 oder 2, bei dem die zweite Seite der plastisch verformbaren dielektrischen Substratschicht (
1 ), von der diese ausgeht, wenigstens teilweise mit einer zweiten leitenden Schicht (5 ) bedeckt ist, wobei die Perforationsspitze (11 ) während des Durchstoßungsschritts auch die zweite leitende Schicht (5 ) durchbohrt und wobei der Plattierungsschritt durchgeführt wird, bis über die Durchstoßungslöcher eine elektrische Verbindung zwischen der ersten leitenden Schicht (3 ) und der zweiten leitenden Schicht (5 ) hergestellt ist, so dass Durchgangskontaktierungen gebildet werden. - Verfahren nach Anspruch 1 oder 2, bei dem die zweite Seite der Substratschicht (
31 ), von der diese ausgeht, frei von leitendend Beschichtungen ist, wobei die Perforationstiefe die gesamte Dicke der Substratschicht und der ersten leitenden Schicht überschreitet und wobei nach dem Plattierungsschritt Leitermaterial Vorsprünge (35 ) auf der zweiten Oberfläche an den durchstoßenen Stellen bildet. - Verfahren nach Anspruch 3, bei dem zusätzlich eine zweite plastisch verformbare dielektrische Substratschicht (
31 ) mit einer ersten und einer zweiten Seite bereitgestellt wird, wobei die erste Seite der zweiten plastisch verformbaren dielektrischen Substratschicht (31 ) eine Beschichtung aus einer leitenden Schicht (33 ) umfasst, wobei die zweite Seite der zweiten plastisch verformbaren dielektrischen Substratschicht (31 ) frei von leitendend Beschichtungen ist, Durchstoßen der dielektrischen Substratschicht ausgehend von der ersten Seite durch die erste leitende Schicht mittels einer Perforationsspitze (11 ), so dass Durchstoßungslöcher gebildet werden, wobei die Durchstoßungstiefe (d) größer als die gesamte Dicke der zweiten Substratschicht (31 ) und der Beschichtung (33 ) der zweiten Substratschicht (31 ) ist, Durchführen einer Plattierungsschritts, während dem die Seite der zweiten Substratschicht, die die Beschichtung aus einer leitenden Schicht umfasst, weiter mit elektrisch leitendem Material versehen wird, so dass Leitermaterial Vorsprünge (35 ) auf der zweiten Oberfläche an den durchstoßenen Stellen bildet, und Verbinden der ersten und zweiten Substratschichten auf eine Weise, dass die Vorsprünge des zweiten Substrats mit elektrisch leitendem Material der ersten oder der zweiten leitenden Schicht des ersten Substrats verbunden werden. - Verfahren nach Anspruch 5, bei dem die Vorsprünge (
35 ) mit einer Kappe aus Lotmaterial versehen werden und bei dem während des Verbindens der ersten und zweiten Substratschichten die Vorsprünge des zweiten Substrats mit elektrisch leitendem Material der ersten oder der zweiten leitenden Schicht des ersten Substrats verlötet werden. - Halbfertiges Produkt oder elektrisches Verbindungselement, hergestellt unter Verwendung des Verfahrens gemäß einem der vorherigen Ansprüche, mit einer dielektrischen isolierenden Schicht (
1 ,31 ) und einer ersten elektrisch leitenden Schicht (3 ,33 ) an einer ersten Seite der dielektrischen Schicht, wobei die erste elektrisch leitende Schicht möglicher Weise strukturiert ist, wobei die dielektrische Schicht (1 ,31 ) Mikrodurchkontaktierungen umfasst, die hergestellt sind, indem die dielektrische Schicht (1 ,31 ) durch das Leitermaterial der ersten leitenden Schicht (3 ,33 ) mechanisch perforiert und nachfolgenden plattiert wird.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19337000P | 2000-03-31 | 2000-03-31 | |
US193370P | 2000-03-31 | ||
PCT/CH2001/000204 WO2001080612A1 (en) | 2000-03-31 | 2001-03-30 | Method for fabricating electrical connecting element, and electrical connecting element |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60116744D1 DE60116744D1 (de) | 2006-04-06 |
DE60116744T2 true DE60116744T2 (de) | 2006-08-31 |
Family
ID=42830456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60116744T Expired - Lifetime DE60116744T2 (de) | 2000-03-31 | 2001-03-30 | Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement |
Country Status (5)
Country | Link |
---|---|
US (1) | US6954986B2 (de) |
EP (1) | EP1269807B1 (de) |
AU (1) | AU2001242207A1 (de) |
DE (1) | DE60116744T2 (de) |
WO (1) | WO2001080612A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI297095B (en) * | 2003-10-02 | 2008-05-21 | Au Optronics Corp | Bonding pad structure for a display and fabrication method thereof |
JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
JP4811015B2 (ja) * | 2005-12-21 | 2011-11-09 | イビデン株式会社 | プリント配線板の製造方法 |
US7523545B2 (en) * | 2006-04-19 | 2009-04-28 | Dynamic Details, Inc. | Methods of manufacturing printed circuit boards with stacked micro vias |
US7557304B2 (en) * | 2006-11-08 | 2009-07-07 | Motorola, Inc. | Printed circuit board having closed vias |
US7427562B2 (en) * | 2006-11-08 | 2008-09-23 | Motorla, Inc. | Method for fabricating closed vias in a printed circuit board |
JP2009200356A (ja) * | 2008-02-22 | 2009-09-03 | Tdk Corp | プリント配線板及びその製造方法 |
JP5161617B2 (ja) * | 2008-03-03 | 2013-03-13 | 日本メクトロン株式会社 | フレキシブル回路基板、及びその製造方法 |
JP2010118635A (ja) * | 2008-11-12 | 2010-05-27 | Ibiden Co Ltd | 多層プリント配線板 |
US8020292B1 (en) | 2010-04-30 | 2011-09-20 | Ddi Global Corp. | Methods of manufacturing printed circuit boards |
CN104409364B (zh) * | 2014-11-19 | 2017-12-01 | 清华大学 | 转接板及其制作方法、封装结构及用于转接板的键合方法 |
US20190357364A1 (en) * | 2018-05-17 | 2019-11-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With Only Partially Filled Thermal Through-Hole |
CN112004321B (zh) * | 2020-08-07 | 2021-12-03 | 北京浪潮数据技术有限公司 | 一种电路板上表贴连接器的设计方法及电路板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3346950A (en) * | 1965-06-16 | 1967-10-17 | Ibm | Method of making through-connections by controlled punctures |
US3668762A (en) * | 1969-10-13 | 1972-06-13 | Alfred Charles Clark | Preparation of artwork masters |
NL8403755A (nl) * | 1984-12-11 | 1986-07-01 | Philips Nv | Werkwijze voor de vervaardiging van een meerlaags gedrukte bedrading met doorverbonden sporen in verschillende lagen en meerlaags gedrukte bedrading vervaardigd volgens de werkwijze. |
US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
DE19522338B4 (de) | 1995-06-20 | 2006-12-07 | Pac Tech-Packaging Technologies Gmbh | Chipträgeranordnung mit einer Durchkontaktierung |
WO1999049708A1 (en) * | 1998-03-27 | 1999-09-30 | Minnesota Mining And Manufacturing Company | Method for making electrical connections between conductors separated by a dielectric |
US6601297B1 (en) * | 1998-08-28 | 2003-08-05 | Dyconex Patente Ag | Method for producing micro-openings |
-
2001
- 2001-03-30 AU AU2001242207A patent/AU2001242207A1/en not_active Abandoned
- 2001-03-30 WO PCT/CH2001/000204 patent/WO2001080612A1/en active IP Right Grant
- 2001-03-30 US US10/239,811 patent/US6954986B2/en not_active Expired - Fee Related
- 2001-03-30 DE DE60116744T patent/DE60116744T2/de not_active Expired - Lifetime
- 2001-03-30 EP EP01914939A patent/EP1269807B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030121700A1 (en) | 2003-07-03 |
EP1269807A1 (de) | 2003-01-02 |
DE60116744D1 (de) | 2006-04-06 |
WO2001080612A1 (en) | 2001-10-25 |
EP1269807B1 (de) | 2006-01-18 |
US6954986B2 (en) | 2005-10-18 |
AU2001242207A1 (en) | 2001-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69708879T2 (de) | Z-achsenzwischenverbindungsverfahren und schaltung | |
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE68926055T2 (de) | Herstellungsverfahren einer mehrschichtigen Leiterplatte | |
DE69325404T2 (de) | Leiterschicht-Anordnungen und das Herstellen ihrer elektrischen Verbindungen | |
DE60030743T2 (de) | Verfahren zum Herstellen einer Leiterplatte | |
DE69007452T2 (de) | Mehrlagenschaltungsstruktur. | |
DE69634597T2 (de) | Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen | |
DE69104750T2 (de) | Verfahren zur Herstellung von Mehrschichtplatinen. | |
DE112010005011T5 (de) | Polymerblockgehäuse mit Durchkontakten | |
DE60116744T2 (de) | Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement | |
DE112012003002T5 (de) | Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte | |
DE102004047045A1 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise | |
AT12316U1 (de) | Verfahren zur integration eines elektronischen bauteils in eine leiterplatte | |
EP0610360B1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE3635799C2 (de) | ||
EP0620702A2 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
DE10042344A1 (de) | Gedruckte Schaltungsplatine und Verfahren zur Herstellung derselben | |
DE60033353T2 (de) | Elektronisches gerät und herstellung | |
DE60035066T2 (de) | Leiterplatte, mehrschichtige leiterplatte und verfahren zu ihrer herstellung | |
DE60130108T2 (de) | Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement | |
DE10333840A1 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung | |
EP1729555B1 (de) | Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme | |
DE10225431A1 (de) | Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul | |
DE3914727A1 (de) | Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |