DE60038533T2

DE60038533T2 - Taktrückgewinnung

Info

Publication number: DE60038533T2
Application number: DE60038533T
Authority: DE
Inventors: Peter H. Frencken
Original assignee: NXP BV
Current assignee: Entropic Communications LLC
Priority date: 1999-09-21
Filing date: 2000-09-12
Publication date: 2009-07-02
Anticipated expiration: 2020-09-13
Also published as: DE60038533D1; CN1169374C; EP1129580A1; CN1322447A; WO2001022736A1; EP1129580B1; JP2003510912A; JP4618960B2; KR20010080500A; US6801591B1; KR100720199B1

Description

Die Erfindung betrifft eine Vorrichtung zum Verarbeiten eines Datenstroms, wobei die Vorrichtung ein Taktrückgewinnungssystem zum Synchronisieren einer Taktfrequenz auf eine Zeitbasis des Datenstroms durch Vergleichen der Taktfrequenz mit Zeitstempeln, die die Zeitbasis darstellen, umfasst.
Die Erfindung betrifft ferner ein Verfahren zum Synchronisieren einer Taktfrequenz auf eine Zeitbasis eines Datenstroms durch Vergleichen der Taktfrequenz mit Zeitstempeln, die die Zeitbasis darstellen.
US-A 5,699,392 offenbart ein System zur Rückgewinnung eines Encodertakts von einem MPEG2-Transportstrom. Die Frequenz eines Decodertakts wird auf annähernd derselben Frequenz wie ein Encodertakt gehalten, basierend auf Programmtaktreferenz (PCR)-Werten, die in einem digitalen Informationsstrom enthalten sind. Ein spannungsgesteuerter Oszillator erzeugt eine Decodertaktfrequenz von 27 MHz. Der Decodertakt wird zu einem Zähler rückgekoppelt, um einen lokalen Systemtakt (system time clock – STC) zu erzeugen. Der Zähler wird anfänglich mit einem PCR-Wert von dem digitalen Datenstrom gespeist. Da nachfolgende PCR-Werte empfangen werden, subtrahiert ein Subtrahierer den Wert der PCR von dem Wert des lokalen STC, um ein Fehlersignal zu erzeugen. Um ein Steuersignal zu erzeugen, wird das Fehlersignal gefiltert, skaliert und einer Steuerungsvariablen innerhalb eines Tiefpassfilters und Prozessors hinzugefügt. Das Steuerungssignal wird auf den spannungsgesteuerten Oszillator angelegt, um die Schwingungsfrequenz des Oszillators einzustellen.
Das Dokument US 5,767,746 A betrifft ein Verfahren und eine Vorrichtung zum Einstellen von Phasenregelkreis (PLL)-Parametern. Insbesondere lehrt es, die Verstärkung eines PLL in einem Decoder in Abhängigkeit von den geschätzten Zeitinformationen, wie der Programmtaktreferenz (program clock reference – PCR), die von dem Encoder gesendet wird, einzustellen. Der Decoder umfasst einen Video-Decoderabschnitt, einen Audio-Decoderabschnitt und eine Taktsteuerung zum Synchronisieren des Video-Decoderabschnitts und des Audio-Decoderabschnitts. Die Taktsteuerung wiederum weist eine PLL-Steuerung auf, die die PCR zum Einstellen eines VCO berechnet. Zunächst wird die von der Taktreferenz (clock reference – CR) gemessene PCR verwendet, um einen Zäh ler zu initialisieren. Dann wird die nächste PCR verwendet, um festzulegen, ob die Taktfrequenz angepasst werden muss. Somit wird die Differenz zwischen dem aktuellen Wert und dem Wert des Zählers durch einen Differenzabschnitt festgelegt. Das erhaltene Delta wird zu einem Verstärkungsabschnitt übermittelt. Ein Verstärkungsfakttor A wird mit der Deltazeit zum Senken der Wirkung einer speziellen gemessenen Deltazeit multipliziert. Ferner wird der vorherige Wert, der mit einem Verstärkungsfaktor 1-A multipliziert wird, zu dem aktuellen Wert addiert. Entsprechend diesem erhaltenen Signal wird der spannungsgesteuerte Oszillator VCO gesteuert. Der Vorteil besteht darin, dass ein Durchschnittswert einer Zahl von Deltazeitmessungen angelegt wird, um das VCO-Steuerungssignal zu erzeugen.
Dokument JP 10 136259 A betrifft ein synchrones Wiedergabe-/Ableitungsssystem für Audio-/Video-/Computergrafikdaten. Ein Demultiplexer trennt ein empfangenes Signal in Audiopakete, Videopakete, Computergrafikpakete und SCR/PCR-Pakete. Die SCR/PCR wird verwendet, um die Schwingungsfrequenz zu steuern. Insbesondere wird nicht der Systemtakt des Systems, sondern der Decodiertakt, der von dem Video-PLL erzeugt wird, als Referenzzeit verwendet.
Im Dokument EP 0 695 095 A2 ist ein Verfahren zur Videokompression beschrieben. Insbesondere wird die Verarbeitung von Zeitstempelinformationen bei MPEG2-Systemen gelehrt. Es gibt zwei verschiedene Zeitstempel, wie Präsentationszeitstempel (presentation time stamps – PTT) und Decoderzeitstempel (decoder time stamps – DTS). Ferner wird eine Taktrückgewinnungseinheit offenbart. Diese Einheit wird durch Taktreferenzen und Zeit, die durch die Taktreferenz initialisiert wird, gespeist. Das Signal zum Steuern der Videodecodierung wird nicht rückgekoppelt.
In den MPEG-Standards ist die Übertragung digitaler Informationen aus zahlreichen Quellen durch das Aufteilen der digitalen Daten in eine Anzahl von Paketen vorgesehen. Die Pakete werden dann auf einen einzelnen Datenkanal gemultiplext, wodurch einer verhältnismäßig großen Anzahl von Nutzern ermöglicht wird, Daten über einen gemeinsamen Datenkanal zu senden und zu empfangen. Sämtliche Audio-, Video- und Hilfsinformationen, die innerhalb eines vorgegebenen Datenkanals übertragen werden sollen, werden in 188 Byte lange Transportpakete aufgeteilt. Jedes Transportpaket wird in einen Paketkopf und Nutzsignale unterteilt. Der Paketkopf überträgt Informationen, um die Art der Daten, die innerhalb der Nutzsignale übertragen werden, zu identifizieren, sowie Informationen, die für das Decodieren des Transportpaketstroms erforderlich sind. Die PCR ist ein 42 Bit-Wert, der Zeitstempel von einem relativen STC, der von einem Encodertakt innerhalb eines MPEG2-Encoders getaktet wird, darstellt. Von den 42 Bits werden die ersten 33 Bits des PCR-Wertes als PCR-Basis bezeichnet und geben einen Wert des Zeittakts des Encodersystems in 90 kHz-Zeitbasiseinheiten wieder. Die restlichen 9 Bits des PCR-Wertes werden als PCR-Extension bezeichnet und geben einen Wert des Systemzeittakts in 27 MHz (Modulo 300) Zeitbasiseinheiten wieder. Der MPEG2-Standard erfordert, dass die PCR-Werte in Zeitabständen von höchstens 100 ms in dem Transportstrom bereitgestellt werden müssen. Die PCR-Werte innerhalb des MPEG2-Transportstroms werden verwendet, um den Encodertakt in dem MPEG2-Decoder genau zurückzugewinnen. Es ist erforderlich, eine genaue Synchronisation zwischen dem Encodertakt, der verwendet wird, um die Daten zu kodieren, und dem Decodertakt, der verwendet wird, um die Daten zu dekodieren, aufrecht zu erhalten, um die Audio- und Videodaten ordnungsgemäß zu demultiplexen und zu dekodieren. Ein Unterschied zwischen der Encoder- und der Decodertaktfrequenz verursacht einen Pufferunterlauf oder -überlauf.
Der Transportstrom ist mit Präsentationszeitstempeln (presentation time stamps – PTS) versehen, um dem MPEG2-Decoder anzuzeigen, wann die einzelnen Rahmen von Video- und Audiodaten dem Nutzer vorzulegen sind. Der Wert jedes PTS wird letztendlich durch die Frequenz des Encodertakts im Encoder bestimmt, der einen STC im MPEG2-Encoder taktet. Beim Kodieren der Daten fügt der MPEG2-Encoder den PTS in den Transportstrom, der auf Abtastwerten des STC basiert, ein. Der Decodertakt in dem MPEG2-Decoder muss daher auf derselben Frequenz arbeiten wie der Encodertakt, falls die Datenströme ordnungsgemäß für einen Nutzer dargestellt werden sollen. Zum Zwecke dieser Beschreibung bedeutet „Synchronisation" zwischen dem Encodertakt und dem Decodertakt, dass die Takte auf derselben Frequenz arbeiten, aber mit einem möglichen Phasenoffset zwischen ihnen.
In der Annahme einer fehlerfreien Umgebung wird durch das Synchronisieren des Encoder- und des Decodertakts das Überspringen von Rahmen oder das Anhalten von Rahmen beseitigt, das auftritt, wenn die übertragenen Daten angezeigt werden. Ein Überspringen von Rahmen kann vorkommen, wenn Daten später empfangen werden, als ihr PTS angibt. Ein Anhalten von Rahmen kann vorkommen, wenn der Puffer innerhalb des Decoders ungenügende Audio- oder Videodaten empfängt, um die Dekodierung durchzuführen. Um die Synchronisation aufrecht zu erhalten, ist ein Phasenregelkreis in dem Taktrückgewinnungssystem vorgesehen. Der spannungsgesteuerte Oszillator arbeitet bei einer nominalen Schwingungsfrequenz von 27 MHz und weist einen Steuerungseingang auf, um die Frequenz innerhalb eines kleinen Bereichs um eine Nennfrequenz von 27 MHz herum einzustellen. Der Decodertakt wird zum Demultiplexen, Dekodieren und Anzeigen der Audio- und Videosignale verwendet.
Eine Aufgabe der Erfindung besteht unter anderem darin, ein flexibleres und kostenwirksameres Taktrückgewinnungssystem vorzusehen. Zu diesem Zweck sieht die Erfindung eine Datenverarbeitungsvorrichtung und ein Verfahren zum Synchronisieren einer Taktfrequenz auf eine Zeitbasis eines Datenstroms vor, wie in den Nebenansprüchen festgelegt. Vorteilhafte Ausführungsformen sind in den Unteransprüchen festgelegt.
Eine erste Ausführungsform der Erfindung ist dadurch gekennzeichnet, dass das Taktrückgewinnungssystem Folgendes aufweist: einen freilaufenden Takt zum Erzeugen einer freilaufenden Bezugsfrequenz; und Mittel zum Ableiten der Taktfrequenz von der Bezugsfrequenz, die von den Zeitstempeln gesteuert wird. Ein freilaufender Takt ist kostenwirksamer als ein verstimmbarer Quarz, wie er bei Ausführungsformen verwendet wird, die aus dem Stand der Technik bekannt sind. Ein schnelleres Synchronisieren und ein größerer Haltebereich können erreicht werden. Die Erfindung bietet ferner eine größere Flexibilität bei dem Auswählen einer anderen Frequenz.
Eine Ausführungsform der Erfindung weist weitere Mittel zum Ableiten einer weiteren Taktfrequenz von der Bezugsfrequenz ohne Synchronisieren auf die Zeitbasis auf. Eine weitere Taktfrequenz, für die das Synchronisieren auf die Zeitbasis des ankommenden Datenstroms nicht erforderlich ist, wird von der freilaufenden Bezugsfrequenz erzeugt, zum Beispiel durch einen dedizierten Phasenregelkreis. Diese Ausführungsform sieht ein Taktsystem vor, das synchronisierte Takte sowie unsynchronisierte Takte bietet. Die freilaufende Bezugsfrequenz wird für beide Arten von Takten als Referenztakt verwendet. Das Synchronisieren erfolgt nur für diejenigen Takte, die das Synchronisieren wirklich benötigen, z. B. Takte zur Verwendung in MPEG-Audio- und Videoverarbeitungseinheiten. Bei einer praktischen Ausführungsform der Erfindung weisen die weiteren Mittel einen Vervielfacher auf zum Vervielfachen der Bezugsfrequenz durch eine geeignete Ganzzahl, um die weitere Taktfrequenz zu erhalten. Falls ein derartiger Vervielfacher durch die Verwendung eines Phasenregelkreises eingesetzt wird, sind ganzzahlige Teiler erforderlich, was die Gestaltung vereinfacht. Der Taktversatz zwischen verschiedenen Blöcken aufgrund unterschiedlicher Last der einzelnen Taktbäume wird auf ein Mindestmaß gesenkt und Daten können ohne zusätzliche Synchronisierungsschaltung ausgetauscht werden.
Bei einer weiteren Ausführungsform der Erfindung weisen die Ableitungsmittel einen gesteuerten Vervielfacher zum Vervielfachen der Bezugsfrequenz durch eine geeignete Zahl auf, um die Taktfrequenz zu erhalten, wobei die geeignete Zahl durch Steuerung durch die Zeitstempel abgeleitet wird. Zur Flexibilität wird die geeignete Zahl von einer Verarbeitungseinheit steuerbar gemacht. Die Synchronisierung der ankommenden Daten auf die Zeitbasis wird erreicht durch das Vergleichen der synchronisierten Taktfrequenz mit den ankommenden Zeitstempeln und um die geeignete Zahl durch die Verarbeitungseinheit zu berechnen.
Bei einer praktischen Ausführungsform weist der gesteuerte Vervielfacher eine Phasenregelkreis (PLL)-Schaltung auf, um eine Schwingungsfrequenz bei einem ganzzahligen Vielfachen der Bezugsfrequenz zu erhalten, wobei die Schaltung einen Phasendetektor aufweist, der mit einem Oszillator gekoppelt ist, und eine Rückkopplungschleife, um die Schwingungsfrequenz zu einem Eingang des Phasendetektors zu leiten, wobei die Rückkopplungsschleife einen ganzzahligen Teiler aufweist; sowie einen gesteuerten Teiler zum Teilen der Schwingungsfrequenz durch eine nicht ganzzahlige Teilerzahl, um eine geteilte Frequenz zu erhalten, wobei die Teilerzahl durch Steuerung durch die Zeitstempel abgeleitet wird und die geteilte Frequenz als Taktfrequenz ausgegeben wird. Dies ist eine praktische Ausführung der Erfindung, bei der die Rückkopplungsschleife nur einen einfachen ganzzahligen Teiler benötigt. Da durch diese einfache Ausführung der Ableitungsmittel zum Synchronisieren der Taktfrequenz durch die Verwendung eines Phasenregelkreises Taktjitter und Taktversatz nicht auf ein Mindestmaß gesenkt werden, werden in weiteren Ausführungsformen einige besondere Maßnahmen festgelegt.
Bei einer Taktversatz senkenden Ausführungsform der Erfindung weist der gesteuerte Vervielfacher Folgendes auf: eine Phasenregelkreisschaltung, um eine Schwingungsfrequenz bei einem ganzzahligen Vielfachen der Bezugsfrequenz zu erhalten, wobei die Schaltung einen Phasendetektor aufweist, der mit einem Oszillator gekoppelt ist; einen gesteuerten Teiler zum Teilen der Schwingungsfrequenz durch eine nicht ganzzahlige Teilerzahl, um eine geteilte Frequenz zu erhalten, wobei die Teilerzahl durch Steuerung durch die Zeitstempel abgeleitet wird; einen Zähler zum Zählen der Zahl positiver Flanken in der geteilten Frequenz pro Zyklus der Bezugsfrequenz; Mittel zum Erzeugen einer vorgegebenen Frequenz, die eine Menge positiver Flanken an vorgegebenen Positionen aufweist, wobei die Menge gleich der Zahl positiver Flanken in der geteilten Frequenz ist und die vorgegebene Frequenz als Taktfrequenz ausgegeben wird; sowie eine Rückkopplungschleife, um die Taktfrequenz zu einem Eingang des Phasendetektors zu leiten, wobei die Rückkopplungsschleife einen kaskadierten Teiler aufweist, der so angeordnet ist, dass die Taktfrequenz durch eine Teilerzahl geteilt wird, die gleich der Anzahl positiver Flanken ist.
Eine vorteilhafte Ausführungsform der Erfindung weist Mittel auf zum Ableiten von Taktfrequenzen zur Audioverarbeitung und Videoverarbeitung unabhängig voneinander. Die unabhängige Synchronisierung der Audio- und Videotakte weist zusätzlich den Vorteil auf, dass sogar PTS-Zeitstempel in die Regelung einbezogen werden können, wodurch eine genaue Zeitbasisabstimmung erzielt werden kann. Auch können Zeitbasisunterbrechungen unabhängig voneinander optimiert werden.
Eine weitere Ausführungsform weist erste Verarbeitungsmittel auf zum Durchführen eines ersten Verarbeitungsschrittes mit Verwendung der Taktfrequenz; zweite Verarbeitungsmittel zum Durchführen eines zweiten Verarbeitungsschritts mit Verwendung der weiteren Taktfrequenz; sowie ein Abtastratenwandler zum Konvertieren einer Abtastra te eines Ausgangssignals der ersten Verarbeitungsmittel, um konvertierte Ausgangssignale an die zweiten Verarbeitungsmittel zu liefern. Diese Ausführungsform bietet eine Lösung zum Koppeln einer Einheit, die auf einer synchronisierten Taktfrequenz läuft, mit einer zweiten Einheit, die bei einer unsynchronisierten, d. h. anderen Frequenz läuft. Die Abtastratenwandler gleichen den Taktjitter aus, so dass keine schwierigen analogen Hochleistungs-PLLs erforderlich sind. Diese Ausführungsform ist insbesondere nützlich, um Audio- und Videoverarbeitungseinheiten auf einer synchronsierten Taktfrequenz zu betreiben und Digital-Analog-Wandler, die mit den Verarbeitungseinheiten auf einer unsynchronisierten Taktfrequenz gekoppelt sind. Bei einer vorteilhaften Ausführungsform wird der D/A-Wandler für den Videoteil bei einem ganzzahligen Vielfachen der Taktfrequenz des Audio-D/A-Wandlers betrieben. Diese Ganzzahl kann gleich eins sein, so dass die Audio- und Video-D/A-Wandler auf derselben Taktfrequenz betrieben werden. Dieselbe Taktfrequenz oder eine einfache gegenseitige Taktrate für Audio- und Video-D/A-Wandler vereinfacht die Einbindung auf demselben Chip. Der Abtastratenwandler kann durch Phaseninformationen aus dem gesteuerten Vervielfacher gesteuert werden.
Die vorgenannten und andere Gesichtspunkte der Erfindung werden aus den im Folgenden beschriebenen Ausführungsformen ersichtlich und mit Bezug auf diese erläutert.
Bei den Zeichnungen:
zeigt 1 einen schematischen Überblick eines Taktrückgewinnungssystems, wie es aus dem Stand der Technik bekannt ist;
zeigt 2 eine Vorrichtung zur Verarbeitung eines Datenstroms, umfassend mehrere Gesichtspunkte der Erfindung;
zeigt 3 ein verallgemeinertes Blockdiagramm der PLL-Taktableitung gemäß der Erfindung;
zeigen 4A und 4B ein Diagramm eines nicht-ganzzahligen Teilers und ein entsprechendes Zeitablaufdiagramm;
zeigt 5 eine weitere Ausführungsform eines synchronisierten Takts gemäß der Erfindung;
zeigt 6 eine Ausführungsform der Erfindung zum Ausgleich von Taktjitter;
zeigen 7A und 7B eine Ausführungsform der Erfindung zum Ausgleich von Taktversatz und ein entsprechendes Zeitablaufdiagramm; und
zeigen 8A und 8B einen PLL mit nicht-ganzzahligen Teilern gemäß der Erfindung und ein entsprechendes Zeitablaufdiagramm.
Die Zeichnungen zeigen nur diejenigen Elemente, die notwendig sind, um die Erfindung zu verstehen.
Das Taktrückgewinnungssystem aus 1 zeigt schematisch ein System, wie es aus dem Stand der Technik bekannt ist. Dieses System weist einen Vergleicher 10, eine Steuereinheit 11 und einen Oszillator 12 auf. Der Oszillator ist durch die Steuereinheit 11 steuerbar. Die Leistung des Oszillators beträgt etwa 27 MHz, die zu dem Vergleicher 10 rückgekoppelt werden. Die Ausgangsfrequenz von 27 MHz ist innerhalb eines kleinen Bereichs von annähernd 100 ppm verstimmbar. Der Vergleicher 10 vergleicht die Taktfrequenz mit den ankommenden Zeitstempeln PCR. Aufgrund des in dem Vergleicher durchgeführten Vergleichs wird die Frequenz des Oszillators angepasst. Die 27 MHz-Frequenz wird als Taktfrequenz in dem Decoder verwendet. Die herkömmlichen 27 MHz sind nur für standardmäßige, auf ITU656 beruhenden Videosignalen optimiert. Für andere integrierte Funktionen, wie zum Beispiel Audiodecodierung, Grafiküberlagerung, CPU, Peripheriegeräte, usw., können andere Takte optimaler sein. Daher wären viele verschiedene PLLs oder Mehrfachquarze in derartigen Systemen erforderlich, was die Gestaltung erheblich erschwert. Der Audioteil erfordert einen niedrigen Jittertakt bei einem Mehrfachen der Audioabtastfrequenz. Hier wäre ein zusätzlicher, nicht ganzzahliger Teiler plus ein Hochleistungs-PLL erforderlich mit dem Nachteil, dass der Taktversatz mit den anderen Taktdomänen unbekannt ist. Ferner ist es sehr schwierig, die sehr hohen Anforderungen an Taktjitter bei den Audio-D/A-Wandlern zu erfüllen.
Eine Datenverarbeitungsvorrichtung gemäß der Erfindung ist in 2 dargestellt. Obwohl die Erfindung auf jeden beliebigen Datenstrom, der Zeitstempel aufweist, anwendbar ist, konzentriert sich die folgende Erörterung auf einen MPEG-kodierten Datenstrom.
Die Vorrichtung weist einen freilaufenden Takt 20 auf, der eine beispielhafte freilaufende Frequenz von 24,576 MHz erzeugt. Dies ist eine geeignete Frequenz für eine DVB-Set-Top-Box. Je nach der speziellen Anwendung kann eine andere Frequenz geeigneter sein. Eine geeignete Frequenz für ein Fernsehgerät ist z. B. 24,0 MHz.
Ein Frequenzteiler 21 ist ein wahlweises Element, das verwendet werden kann, um die Frequenz des freilaufenden Takts 20 zu teilen. Der Frequenzteiler 21 kann Teil des freilaufenden Takts sein und kann auch weggelassen werden. Bei der folgenden Erörterung wird angenommen, dass der Frequenzteiler 21 vorhanden ist und die Frequenz des freilaufenden Takts 20 durch 4 teilt, um eine freilaufende Bezugsfrequenz FREF von 6,144 MHz zu erhalten. Diese einzelne niedrige Bezugsfrequenz FREF wird über die Vorrichtung verteilt. Die freilaufende Frequenz, die von dem freilaufenden Takt 20 oder einer Ableitung davon erzeugt wird, wird wahlweise an eine externe Vorrichtung oder einen Kommunikationsbus ausgegeben, zum Beispiel an einen externen SDRAM, eine IEEE1394-Schnittstelle oder ein Modem. Wird der Teiler 21 weggelassen, ist die Bezugsfrequenz FREF gleich der Frequenz, die von dem freilaufenden Takt 20 erzeugt wird.
Die Vorrichtung weist PLLs 22 und 22' auf, die lokale Frequenzen für die Untersystemeinheiten 23 beziehungsweise 23' erzeugen. Die Einheiten 23 und 23' führen eine Verarbeitungsfunktion aus. Beispiele für die Untersystemeinheiten 23 und 23' sind unter anderem: Speicherschnittstellen, Zentraleinheiten (CPUs), Peripheriegeräte, Decoder, usw.
Zeitstempel PCR, wie aus der Technik bekannt, stellen eine Zeitbasis eines ankommenden Datenstroms dar. Gemäß einem ersten Gesichtspunkt der Erfindung wird ein Takt, der das Synchronisieren auf die Zeitbasis benötigt, aus der Bezugsfrequenz FREF mit Steuerung durch die Zeitstempel abgeleitet. MPEG-Darstellungseinheiten benötigen zum Beispiel Taktfrequenzen, die auf die Zeitbasis des ankommenden Datenstroms synchronisiert sind. Zum Synchronisieren einer Taktfrequenz zur MPEG-Videoverarbeitung auf die Zeitstempel PCR weist die Vorrichtung eine CPU 24 und einen gesteuerten Vervielfacher 25 (PLL) auf. Das Synchronisieren auf die Zeitbasis des ankommenden Datenstroms erfolgt durch das Vergleichen der Videozeitbasis, d. h. der Taktfrequenz zur Videoverarbeitung, mit den ankommenden Zeitstempeln PCR und zum Berechnen eines geeigneten Vervielfa chungsfaktors durch die CPU 24. In der Praxis berechnet die CPU 24 geeignete Teilerzahlen für nicht ganzzahlige Teiler, die bei dem PLL verwendet werden, der den gesteuerten Vervielfacher 25 bildet, wie in Bezug auf 3 erörtert wird. Die CPU 24 weist eine Vergleichseinheit 241 und eine Steuereinheit 240 auf. Die Taktfrequenz zur Videoverarbeitung wird von dem PLL 25 an eine Videoverarbeitungseinheit 26 ausgegeben. Ein Videozeitzähler 261 ist mit der Videoverarbeitungseinheit 26 gekoppelt. Der Videozeitzähler 261 wird verwendet, um die erforderliche Videozeitbasis zu teilen und zu der Vergleichseinheit 241 in der CPU 24 rückzukoppeln.
Der Audioteil der Vorrichtung ist auf ähnliche Art und Weise ausgeführt und weist eine CPU 34 auf, die eine Vergleichseinheit 341 und eine Steuereinheit 340 aufweist. Der Audioteil weist ferner einen gesteuerten Vervielfacher 35 (PLL) und eine Audioverarbeitungseinheit 36 auf, die mit einem Audiozeitzähler 361 gekoppelt ist. Die Elemente in dem Audioteil ähneln ihrem Gegenstück in dem Videoteil der Vorrichtung.
Die unabhängig voneinander erfolgende Einstellung der Zeitbasis für den Audio- und den Videoteil der Vorrichtung weist zusätzlich den Vorteil auf, das Zeitbasisunterbrechungen individuell optimiert werden können. Ferner können Decodierungs- und Präsentationszeitstempel in die Einstellung einbezogen werden, so dass eine genaue Zeitbasisabstimmung erreicht werden kann. MPEG2-Decodierungs- und Präsentationszeitstempel sind in US-A 5,652,627 beschrieben. Ein Präsentationszeitstempel (presentation time stamp – PTS) beschreibt den Zeitpunkt, an dem jedes Bild angezeigt werden soll, und ein Decodierzeitstempel (decode time stamp – DTS) beschreibt den Zeitpunkt, an dem ein Bild decodiert werden soll, wenn der Decodierzeitpunkt sich von dem Präsentationszeitpunkt unterscheidet. Jedes MPEG2-Bild und -Audiorahmen wird (explizit oder implizit) mit einem DTS gekennzeichnet, der den Zeitpunkt des Decodertakts angibt, an dem das Bild oder der Audiorahmen decodiert werden sollten. Wird ein DTS für ein bestimmtes Bild oder Audiorahmen nicht ausdrücklich in dem MPEG2-Bit-Strom codiert, wird das Bild oder der Audiorahmen unverzüglich nach dem vorhergehenden decodiert. Sowohl Bilder als auch Audiorahmen werden in der Reihenfolge des ansteigenden DTS-Werts übertragen. Da MPEG2 erfordert, dass einige Bilder der Reihenfolge nach mehrere Bilder früher übertragen wer den, als sie gezeigt werden sollen (d. h. vor einem B-Bild), erfordern diese Bilder auch einen zweiten Zeitstempel, den sogenannten Präsentationszeitstempel(PTS), der den Taktwert angibt, bei dem das Bild gezeigt werden soll. Wird nur ein einzelner Zeitstempel kodiert (wie es bei Audio immer der Fall ist), wird angenommen, dass er sowohl der DTS als auch der PTS ist. Beginnt sowohl das Video als auch das Audio zu dem Zeitpunkt, der in ihren jeweiligen PTS-Feldern angegeben ist, gewährleistet dies die Synchronisierung (Lippensynchronisierung – lip sync) von Audio und Video. Das Synchronisieren auf den DTS kann auf ähnliche Weise wie auf das Synchronisieren auf den DTS erfolgen.
Eine geeignete Frequenz für den Videoteil ist 27 MHz. Geeignete Frequenzen für den Audioteil sind 24,6 oder 22,6 MHz, d. h. ein Vielfaches der Audioabtastfrequenz. Das Taktsystem aus 2 sieht synchronisierte und unsynchronisierte Takte mit Quarzstabilität vor.
Bei einer Ausführungsform der Erfindung werden die Video- und Audio-Digital/Analog-(D/A)Wandler 28 und 38 auf einer Frequenz betrieben, die von der freilaufenden Bezugsfrequenz FREF abgeleitet ist, ohne dass ein Synchronisieren auf die Zeitbasis des ankommenden Datenstroms erfolgt. Bei einer praktischen Ausführungsform werden PLLs verwendet, die den PLLs 22 und 22' ähneln. Es ist jedoch auch möglich, die Taktfrequenzen für die D/A-Wandler 28 und 38 auf andere Art und Weise abzuleiten. Zur Integration auf einer einzelnen integrierten Schaltung (integrated circuit – IC) ist es günstig, die D/A-Wandler 28, 38 auf einer einfachen gegenseitigen Taktrate oder auf derselben Taktfrequenz zu betreiben, z. B. den Video-D/A-Wandler 28 auf einem ganzzahligen Vielfachen der Taktfrequenz des Audio-D/A-Wandlers 38 zu betreiben.
3 zeigt ein verallgemeinertes Blockdiagramm der PLL-Taktableitung gemäß der Erfindung. Im Allgemeinen ist ein PLL ein Frequenzsteuersystem mit einer geschlossenen Schleife, dessen Arbeitsweise auf einer phasenempfindlichen Erkennung einer Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal eines gesteuerten Oszillators beruht. Der PLL steuert den Oszillator, so dass er einen konstanten Phasenwinkel in Bezug auf ein Referenzsignal beibehält.
3 zeigt den PLL 22, der die Taktfrequenz nicht auf die Zeitbasis des ankommenden Datenstroms synchronisiert, und den PLL 25, der den Videopräsentationstakt erzeugt, der auf die Zeitbasis des ankommenden Datenstroms synchronisiert wird. Der PLL 22' und der PLL 35 ähneln der PLL 22 beziehungsweise der PLL 25.
Der PLL 22 weist einen Phasendetektor 221 (phase detector – PD), einen Schleifenfilter 222 (loop filter – LPF), einen gesteuerten Oszillator 223 (Osc), einen ersten Teiler 224 (divider – DivN1) und einen zweiten Teiler 225 (divider – DivN2), die in einer Rückkopplungsschleife angeordnet sind, auf. Bei dieser Ausführungsform sind die unsynchronisierten weiteren Taktfrequenzen, die in den Untersystemen verwendet werden, ganzzahlige Vielfache der freilaufenden Bezugsfrequenz FREF. Die Teiler 224, 225 sind daher einfache, ganzzahlige Teiler. Der Oszillator 223 erzeugt eine Frequenz, die ein ganzzahliges Vielfaches der Bezugsfrequenz FREF ist. Die Frequenz des Oszillators 223 wird danach in dem ersten Teiler 224 durch eine Ganzzahl N1 geteilt, um die weitere Taktfrequenz FOUT(1), die in dem Untersystem 23 verwendet wird, zu erzeugen. Die weitere Taktfrequenz FOUT(1) wird zu dem Phasendetektor 221 rückgekoppelt, nachdem sie in dem zweiten Teiler 225 durch eine zweite Ganzzahl N2 geteilt wurde, um einen Vergleich mit der Bezugsfrequenz FREF zu ermöglichen. Dies ist erforderlich, weil die weitere Taktfrequenz FOUT(1) ein ganzzahliges Vielfaches der Bezugsfrequenz FREF ist. Je nach der in dem Phasendetektor 221 erkannten Phasendifferenz wird die erzeugte Frequenz des gesteuerten Oszillators 223 durch die Verwendung des Schleifenfilters 222 verändert, um einen konstanten Phasenwinkel zwischen der weiteren Taktfrequenz FOUT(1) und der Bezugsfrequenz FREF zu erhalten.
Der PLL 25 weist einen Phasendetektor 251, einen Schleifenfilter 252, einen Oszillator 253, einen ersten Teiler 254 (DivM1) und einen zweiten Teiler 255 (DivM2) auf. Wie bei dem PLL 22 wird die freilaufende Bezugsfrequenz FREF als Bezug verwendet. Um eine synchronisierte Taktfrequenz FOUT(P) für MPEG-Zeitbasis bezogene Blöcke zu erzeugen, ist es erforderlich, dass der Teiler 254 ein nicht ganzzahliger Teiler ist, der durch eine nicht ganzzahlige Teilerzahl M1 teilt. Flexibilitätshalber wird die nicht ganzzahlige Teilerzahl M1 durch die CPU 24 steuerbar gemacht. Im Allgemeinen kann der nicht ganz zahlige Teiler 254, wie in 4A dargestellt, ausgeführt werden. Der nicht ganzzahlige Teiler 254 weist einen Akkumulator 256 und ein Rückkopplungsregister 257 auf. Ein derartiger Teiler wird auch diskreter Zeitoszillator oder numerisch gesteuerter Oszillator genannt. Das Register 257 empfängt die Frequenz FOSC, die von dem Oszillator 253 erzeugt wurde. In einer beispielhaften Ausführungsform beträgt FOSC 73,728 MHz mit einer Breite von 22 Bit. Der Teiler 254 teilt die Schwingungsfrequenz auf die gewünschte synchronisierte Frequenz von 27 MHz. Das bedeutendste Bit msb der 23 Bit-Ausgabe des Registers 257 stellt die Ausgangsfrequenz FOUT dar. Die restliche 22 Bit-Ausgabe des Registers 257 wird zu dem Akkumulator 256 rückgekoppelt. Der Akkumulator 256 empfangt ferner eine 22 Bitzahl m, die von der CPU 24 erhalten wird. Das Rückkopplungssignal und die Zahl m werden in dem Akkumulator 256 akkumuliert und danach als 23 Bit-Zahl zu dem Register 257 übertragen. FOUT ist gleich m Mal 73.728.000/222, d. h. m Mal 17,6 Hz. Bei einer Ausgangsfrequenz FOUT von 27,0 MHz sollte die Zahl m 1.536.000 sein. Diese Zahl m wird in der CPU durch Steuerung durch die Zeitstempel PCR berechnet, wie oben beschrieben, und stellt die Teilerzahl M1 dar. Die Einstellungsgenauigkeit der dargestellten 22 Bit-Ausführung beträgt 0,65 ppm (17,6/27.000.000). Ist eine höhere Genauigkeit für die Ausgangsfrequenz FOUT erforderlich, muss der Datenpfad in der Rückkopplungsschleife um ein Bit für jeden Faktor 2 erweitert werden. Es sollte angemerkt werden, dass die Daten in der Rückkopplungsschleife das Phasenverhältnis phs zwischen FOUT und FOSC darstellen.
4b zeigt ein Zeitablaufdiagramm des nicht ganzzahligen Teilers 254. Flanken von FOUT fallen mit Flanken von FOSC zusammen. Da das Verhältnis zwischen FOUT und FOSC nicht ganzzahlig ist, wechselt der Abstand zwischen zwei aufeinanderfolgenden Ausgangsimpulsen zwischen zwei benachbarten ganzzahligen Werten. In dem Beispiel des 27 MHz-Ausgangs wechselt der Abstand zwischen 2 und 3, so dass der Durchschnittswert gleich der Teilerzahl 72,278/27 = 2,73 ist. Der Ausgang wird daher einen Jitter von ... 0,5 TOSC aufweisen.
Da die Teilerzahl M1 nicht ganzzahlig ist, besteht ein nicht ganzzahliges Verhältnis zwischen FOUT und FREF. Es gibt mehrere Möglichkeiten, um die gewünschte Rückkopplung von FOUT zu dem Phasendetektor durchzuführen.
5 zeigt eine geeignete Ausführungsform eines synchronisierten Taktgenerators mit einem nicht ganzzahligen Teiler 254. Die Frequenz FOUT(P) wird über den CPU-gesteuerten Teiler 254 auf die MPEG-Zeitbasis synchronisiert. Die Oszillationsfrequenz FOSC wird über einen Teiler 255* statt über die Ausgangsfrequenz FOUT zu dem Phasendetektor 251 rückgekoppelt. Ein Vorteil dieser Ausführungsform besteht darin, dass der Teiler 255* als einfacher ganzzahliger Teiler ausgeführt werden kann, da FOSC ein ganzzahliges Vielfaches von FREF ist. Aufgrund der unbekannten Last in einem MPEG-Taktbaum, geht die Verzögerung d des Teilers 254, d. h. der Bezug zu FREF, verloren. Bei dieser Ausführungsform werden Taktversatz und Taktjitter nicht auf ein Mindestmaß gesenkt.
Bei vorteilhaften Ausführungsformen der Erfindung werden Lösungen vorgeschlagen, um Taktjitter und Taktversatz auf ein Mindestmaß zu senken.
Taktjitter in der Ausführungsform aus 5 kann gesenkt werden, indem die Schwingungsfrequenz FOSC zum Beispiel um einen Faktor 4 auf 294,9 MHz erhöht wird. Ein Vorteil davon ist, dass die Gestaltung des digitalen Teils vereinfacht wird. Ein Nachteil besteht darin, dass die Taktanforderungen für den D/A-Wandler 28 möglicherweise nicht erfüllt werden. Auch haben nachgeschaltete PLLs, wie bei der vorliegenden Ausführung für Audio, ihre Grenzen in der Signalqualität.
6 zeigt eine Ausführungsform zum Ausgleichen von Taktjitter auf eine vorteilhafte Art und Weise. Der D/A-Wandler 28 wird auf einer Frequenz betrieben, die von der Bezugsreferenz FREF abgeleitet ist, ohne auf die MPEG-Zeitbasis zu synchronisieren, deren Frequenz einen niedrigen Jitter aufweist. In der veranschaulichenden Ausführungsform aus 6 wird der D/A-Wandler 28 auf FOSC betrieben, die tatsächlich ein unsynchronisiertes ganzzahliges Vielfaches der Bezugsreferenz FREF ist. Die Rückkopplung in dem PLL erfolgt durch den Teiler 255* in derselben Art und Weise, wie bereits mit Bezug auf 5 erörtert wurde. Ein Abtastratenwandler 28 (sample rate converter – SRC) wird in dem Signalpfad verwendet, um die Abtastrate des Ausgangssignals der Videoverarbeitungseinheit 26 umzuwandeln, um einen konvertierten Videostrom zu dem D/A-Wandler 28 zu liefern. Dies ist erforderlich, weil der D/A-Wandler 28 auf einer anderen Frequenz betrieben wird als die Videoverarbeitungseinheit 26, die auf der synchronisierten Taktfrequenz (FOUT(P) betrieben wird. Obwohl ein D/A-Wandler erörtert wird, sollte erwähnt werden, dass gemäß der Erfindung jede beliebige Verarbeitungseinheit, die auf einer unsynchronisierten Frequenz betrieben wird und mit einer anderen Einheit gekoppelt ist, die auf einer synchronisierten Frequenz betrieben wird, mit einem Abtastratenwandler verwendet werden kann, um die Abtastrate des Signals zu konvertieren. Der Abtastratenwandler 27 kann durch Phaseninformationen phs von dem nicht ganzzahligen Teiler 254 heraus gesteuert werden.
Diese vorstehende Vorgehensweise wird sowohl bei Audio als auch bei Video verwendet. Der zusätzliche Vorteil besteht darin, dass die Audio- und Video-D/A-Wandler 28, 38 auf derselben Taktfrequenz oder auf anderen Taktfrequenzen, die eine einfache gegenseitige Taktrate aufweisen, z. B. eine Ganzzahl, betrieben werden können, was die Integration beider Wandler auf demselben Chip bedeutend vereinfacht.
Eine Verringerung des Taktversatzes kann durch das Einfügen einer Rückkopplungsschleife von FOUT(P) zu FREF, wie in 7A gezeigt, erreicht werden. Dies ist im Einklang mit den nicht ganzzahligen PLLs, wie in 3 gezeigt. Der Hauptunterschied zwischen den Ausführungsformen, die in 5 und 7A gezeigt sind, besteht darin, dass der Teiler 255 in der Rückkopplungsschleife, wie in 7A gezeigt, ein nicht ganzzahliger Teiler statt eines ganzzahligen Teilers sein muss. Der Teiler 255 kann ähnlich wie der nicht ganzzahlige Teiler 254 ausgeführt sein. Ein Zeitablaufdiagramm der Ausführungsform aus 7A ist in 7B gezeigt. Die nicht ganzzahlige Teilerzahl M2 ist gleich 4,39 (27,0/6,144). Wie ersichtlich ist, zeigt FOUT in dieser Ausführungsform Taktjitter mit Bezug auf FREF. Zusätzliche Maßnahmen werden vorgeschlagen, um diesen Taktjitter auf ein Mindestmaß zu senken.
Eine Veranschaulichung einer Ausführungsform, die diese zusätzlichen Maßnahmen aufweist, ist in 8a gezeigt. Der nicht ganzzahlige Teiler 254 ist der Gleiche wie oben beschrieben. Dieser Teiler konvertiert die FOSC von 72,828 MHz zu FOUT(P), die 27,0 MHz beträgt und auf die MPEG-Zeitbasis synchronisiert ist. Die Anzahl positiver Flanken in jedem FREF-Zyklus TREF wird im Flankenzähler 259 gezählt. Da FOSC 72,728 MHz und FOUT(P) 27,0 MHz beträgt, beträgt die Anzahl positiver Flanken 4 oder 5, da 27,0/6,144 4,73 ergibt. Der Flankenzähler 259 verwendet FOSC, die als Darstellung von FREF im Teiler 258 durch 12 geteilt wird. Die Ausgabe des Flankenzählers 259 ist die Anzahl der gezählten positiven Flanken, die in dieser Ausführung 4 oder 5 beträgt. Mit diesen Informationen wird FOUT(P) mit genau derselben Anzahl positiver Flanken für einen FREF-Zyklus, aber an vorgegebenen Positionen, erzeugt.
Die Ausführungsform weist daher einen Wähler 260 auf, der eine vorgegebene Folge 4Fx oder 5Fx, je nach der Anzahl positiver Flanken, die für die Ausgabe gezählt wurden, als FOUT(P) auswählt. Der Teiler 255 wird als kaskadierter Teiler angeordnet, der FOUT(P) auf 6,144 MHz senkt, indem er zwischen zwei Ganzzahlen, in Abhängigkeit von der gezählten Anzahl positiver Flanken, wie vom Flankenzähler geliefert, umschaltet. Die entstehende Frequenz FX weist die Eigenfrequenz und keinen Jitter im Vergleich zu FREF auf. Die Frequenz FX kann daher in dem Phasendetektor verwendet werden. Das Phasenverhältnis zwischen FOUT und FREF wird nur durch die Verzögerung des Teilers 255 bestimmt. Auf diese Art und Weise wird die Unabhängigkeit der Taktbaumlast erreicht, was zu einem minimalen Taktversatz mit anderen Domänen führt, sogar bei Taktfrequenzen, die ganzzahlige Verhältnisse mit FREF aufweisen. Die Erfindung sieht daher Takte vor, die eine Quarzstabilität aufweisen, niedrigen Taktversatz besitzen und über einen großen Frequenzbereich steuerbar sind.
Derselbe Mechanismus kann für die Erzeugung der Taktfrequenz für den Audioteil verwendet werden, bei dem die Taktfrequenz entweder 24,6 oder 22,6 MHz beträgt. Auch hier beträgt die Anzahl der Takte pro Referenztaktzyklus TREF zwischen 4 und 5. Nur die Umschaltung erfolgt bei einer anderen Rate, um den eigentlichen Ausgangsfrequenzwert zu erzielen.
Der Mechanismus der Taktflankenpermutation ist nur in der digitalen Domäne wirksam und verändert nicht die Durchschnittsfrequenz. Die Abtastratenwandler 27, 37 vor den D/A-Wandlern 28, 38 erfordern keine Änderung, obwohl das erforderliche Puffern eventuell um einen Abtastwert erhöht werden muss.
Es sollte erwähnt werden, dass die oben erwähnten Ausführungsformen die Erfindung eher veranschaulichen als beschränken, und dass die Fachleute in der Lage sein werden, zahlreiche alternative Ausführungsformen zu gestalten, ohne von dem Rahmen der beigefügten Patentansprüche abzuweichen. In den Patentansprüchen dürfen jegliche Bezugszeichen, die in Klammern gesetzt sind, nicht als den Anspruch einschränkend ausgelegt werden. Das Wort "umfassend" schließt nicht das Vorhandensein anderer Elemente oder Schritte als die in einem Patentanspruch aufgeführten aus. Die Erfindung kann über Hardware, die mehrere verschiedene Elemente aufweist, und über einen entsprechend programmierten Rechner ausgeführt werden. Bei einem Vorrichtungsanspruch, der mehrere Mittel aufzählt, können mehrere dieser Mittel durch ein- und dasselbe Hardwareelement ausgeführt werden.
Die Erfindung betrifft kurz gefasst eine Datenverarbeitungsvorrichtung, die ein Taktrückgewinnungssystem zum Synchronisieren einer Taktfrequenz auf Zeitstempel eines ankommenden Datenstroms, z. B. MPEG, aufweist. Es wurde vorgeschlagen, einen freilaufenden Takt zu verwenden, der eine Bezugsfrequenz erzeugt, von der eine gewünschte synchronisierte Taktfrequenz abgeleitet wird mit Steuerung durch eine Verarbeitungseinheit, die die synchronisierte Taktfrequenz mit den Zeitstempeln vergleicht. Die Erfindung bietet ein kostenwirksames und flexibles System. MPEG-Audio und Video verarbeitende Taktfrequenzen werden von einer freilaufenden Bezugsfrequenz abgeleitet und auf die MPEG-Zeitbasis auf der Grundlage von Zeitstempeln, die in dem MPEG-Datenstrom bereitgestellt werden, synchronisiert. Andere Untersysteme werden auf Taktfrequenzen betrieben, die nicht auf die Zeitbasis synchronisiert sind, z. B. einfache Mehrfache der freilaufenden Bezugsfrequenz. Audio- und Video-D/A-Wandler werden auf derselben Taktfrequenz oder auf zwei unterschiedlichen Taktfrequenzen betrieben, die eine einfache gegenseitige Rate aufweisen, die von der freilaufenden Bezugsfrequenz abgeleitet werden, ohne auf die Zeitbasis zu synchronisieren. Abtastratenwandler sind in dem Signalpfad vorhanden, um das Ausgangssignal einer Verarbeitungseinheit auf den Eingang des D/A-Wandlers abzugleichen. Die Einstellung der Zeitbasis für Audio und Video erfolgt unabhängig voneinander.

Claims

Vorrichtung zum Verarbeiten eines Datenstroms, wobei die Vorrichtung ein Taktrückgewinnungssystem zum Synchronisieren einer Taktfrequenz auf eine Zeitbasis des Datenstroms durch Vergleichen der Taktfrequenz (FOUT(P)) mit Zeitstempeln (PCR), die die Zeitbasis darstellen, umfasst, dadurch gekennzeichnet, dass das Taktrückgewinnungssystem Folgendes umfasst: einen freilaufenden Takt (20) zum Erzeugen einer freilaufenden Bezugsfrequenz (FREF); und Mittel (24, 25, 34, 35) zum Ableiten der Taktfrequenz von der Bezugsfrequenz (FREF) mit Steuerung (24, 25) durch die Zeitstempel (PCR).
Vorrichtung nach Anspruch 1, wobei das Taktrückgewinnungssystem weitere Mittel (22, 22') zum Ableiten einer weiteren Taktfrequenz (FOUT(1)) von der Bezugsfrequenz (FREF) ohne Synchronisierung auf die Zeitbasis umfasst.
Vorrichtung nach Anspruch 2, wobei die weiteren Mittel (22, 22') einen Vervielfacher (22, 22') zum Vervielfachen der Bezugsfrequenz durch eine geeignete Ganzzahl, um die weitere Taktfrequenz (FOUT(1)) zu erhalten, umfassen.
Vorrichtung nach Anspruch 1, wobei die Ableitungsmittel (24, 25, 34, 35) einen gesteuerten Vervielfacher (25, 35) zum Vervielfachen der Bezugsfrequenz (FREF) durch eine geeignete Zahl umfassen, um die Taktfrequenz (FOUT(P)) zu erhalten, wobei die geeignete Zahl mit Steuerung (24, 34) durch die Zeitstempel (PCR) abgeleitet wird.
Vorrichtung nach Anspruch 4, wobei der gesteuerte Vervielfacher (25, 35) Folgendes umfasst: eine Phasenregelkreisschaltung, um eine Schwingungsfrequenz (FOSC) bei einem ganzzahligen Vielfachen der Bezugsfrequenz (FREF) zu erhalten, wobei die Schaltung einen Phasendetektor (251) umfasst, der mit einem Oszillator (253) gekoppelt ist, und eine Rückkopplungschleife, um die Schwingungsfrequenz (FOSC) zu einem Eingang des Phasendetektors (251) zu leiten, wobei die Rückkopplungsschleife einen ganzzahligen Teiler (255*) umfasst; und einen gesteuerten Teiler (254) zum Teilen der Schwingungsfrequenz (FOSC) durch eine nicht ganzzahlige Teilerzahl (M1), um eine geteilte Frequenz (FOUT(P)) zu erhalten, wobei die Teilerzahl (M1) mit Steuerung (24) durch die Zeitstempel (PCR) abgeleitet ist.
Vorrichtung nach Anspruch 4, wobei der gesteuerte Vervielfacher (25) Folgendes umfasst: eine Phasenregelkreisschaltung, um eine Schwingungsfrequenz (FOSC) bei einem ganzzahligen Vielfachen der Bezugsfrequenz (FREF) zu erhalten, wobei die Schaltung einen Phasendetektor (251) umfasst, der mit einem Oszillator (253) gekoppelt ist, einen gesteuerten Teiler (254) zum Teilen der Schwingungsfrequenz (FOSC) durch eine nicht ganzzahlige Teilerzahl (M1), um eine geteilte Frequenz (F27) zu erhalten, wobei die Teilerzahl (M1) mit Steuerung (24) durch die Zeitstempel (PCR) abgeleitet ist; einen Zähler (259) zum Zählen der Anzahl positiver Flanken in der geteilten Frequenz (F27) pro Zyklus (TREF) der Bezugsfrequenz (FREF, F6); Mittel (258) zum Erzeugen einer vorgegebenen Frequenz (4Fx, 5Fx), die eine Menge positiver Flanken an vorgegebenen Positionen aufweist, wobei die Menge gleich der Anzahl positiver Flanken in der geteilten Frequenz (F27) ist und die vorgegebene Frequenz (4Fx, 5Fx) als Taktfrequenz (FOUT(P)) ausgegeben wird; und eine Rückkopplungschleife, um die Taktfrequenz (FOUT(P)) zu einem Eingang des Phasendetektors (251) zu leiten, wobei die Rückkopplungsschleife einen kaskadierten Teiler (255) umfasst, der so angeordnet ist, dass die Taktfrequenz (FOUT(P)) durch eine Teilerzahl (4 oder 5) geteilt wird, die gleich der Anzahl positiver Flanken ist.
Vorrichtung nach Anspruch 1, wobei der Datenstrom einen Videostrom und einen Audiostrom umfasst, dadurch gekennzeichnet, dass das Taktrückgewinnungssystem Folgendes umfasst: erste Mittel (24, 25) zum Ableiten einer Videotaktfrequenz zur Verwendung in Mitteln (26) zum Verarbeiten des Videostroms; und zweite Mittel (34, 35) zum Ableiten einer Audiotaktfrequenz zur Verwendung in Mitteln (36) zum Verarbeiten des Audiostroms.
Vorrichtung nach Anspruch 2, umfassend erste Verarbeitungsmittel (26, 36) zum Durchführen eines ersten Verarbeitungsschrittes mit Verwendung der Taktfrequenz; zweite Verarbeitungsmittel (28, 38) zum Durchführen eines zweiten Verarbeitungsschrittes mit Verwendung der weiteren Taktfrequenz; und einen Abtastratenwandler (27, 37) zum Konvertieren einer Abtastrate eines Ausgangssignals der ersten Verarbeitungsmittel, um konvertierte Ausgangssignale an die zweiten Verarbeitungsmittel zu liefern.
Vorrichtung nach Anspruch 8, wobei die Ableitungsmittel (24, 25, 34, 35) einen gesteuerten Vervielfacher (25, 35) zum Vervielfachen der Bezugsfrequenz (FREF) durch eine geeignete Zahl aufweisen, um die Taktfrequenz (FOUT(P)) zu erhalten, wobei die geeignete Zahl mit Steuerung (24, 34) durch die Zeitstempel (PCR) abgeleitet wird; und wobei der Abtastratenwandler (27, 37) einen Steuerungseingang zum Empfang von Phaseninformationen (phs) aus dem gesteuerten Vervielfacher (25, 35) aufweist.
Vorrichtung nach Anspruch 7, ferner umfassend einen ersten Digital-Analog-Wandler (28), der geeignet ist, auf einer ersten freilaufenden Taktfrequenz betrieben zu werden; einen zweiten Digital-Analog-Wandler (38), der geeignet ist, auf einer zweiten freilaufenden Taktfrequenz betrieben zu werden; einen ersten Abtastratenwandler (27) zum Konvertieren einer Abtastrate eines Ausgangssignals der Mittel (26) zum Verarbeiten des Videostroms, um einen konvertierten Videostrom an den ersten Digital-Analog-Wandler (28) zu liefern; einen zweiten Abtastratenwandler (37) zum Konvertieren einer Abtastrate eines Ausgangssignals der Mittel (36) zum Verarbeiten des Audiostroms, um einen konvertierten Audiostrom an den zweiten Digital-Analog-Wandler (38) zu liefern.
Vorrichtung nach Anspruch 10, wobei die zweite freilaufende Taktfrequenz ein ganzzahliges Vielfaches der ersten freilaufenden Taktfrequenz ist.
Verfahren zum Synchronisieren einer Taktfrequenz auf eine Zeitbasis eines Datenstroms durch Vergleichen der Taktfrequenz mit Zeitstempeln, die die Zeitbasis darstellen, dadurch gekennzeichnet, dass das Verfahren Folgendes umfasst: Erzeugen einer freilaufenden Bezugsfrequenz; und Ableiten der Taktfrequenz von der freilaufenden Bezugsfrequenz mit Steuerung durch die Zeitstempel.