DE60032888T2

DE60032888T2 - Teilsystem eines Telekommunikationsträger-Prozessors mit Inband-Steuerung und Adressierung via Zelle-Kopffelder

Info

Publication number: DE60032888T2
Application number: DE60032888T
Authority: DE
Inventors: Gilbert Carlo Marie Lizin
Original assignee: Alcatel Lucent SAS
Current assignee: Alcatel Lucent SAS
Priority date: 2000-06-28
Filing date: 2000-06-28
Publication date: 2007-11-29
Anticipated expiration: 2020-06-29
Also published as: KR20020001642A; TW521529B; US20020001311A1; AU5195401A; US7065081B2; JP2002057715A; EP1168720B1; DE60032888D1; KR100772808B1; EP1168720A1

Description

Die vorliegende Erfindung betrifft ein Teilsystem eines Telekommunikationsträger-Prozessors, das einen Eingang und eine Vielzahl von Ausgängen hat und angepasst ist, an dem Eingang Telekommunikations-Zellen zu empfangen, von denen jede ein Nutzinformations-Feld und ein H-Bit-Kopfinformations-Feld hat, wobei das Teilsystem Telekommunikations-Schnittstellen-Mittel enthält, die einen Schnittstellen-Eingang, der dem Eingang entspricht, und eine Vielzahl von Auslässen haben, von denen jeder mit bestimmten der Ausgänge verbunden ist, wobei die Telekommunikations-Schnittstellen-Mittel folgendes enthalten:

– Kopfinformations-Erkennungs-Mittel, die mit dem Eingang verbunden und angepasst sind, eine R-Bit-Verbindungs-Kennung aus mindestens einem Teil des Satzes von H Bits, die in dem Kopfinformations-Feld enthalten sind, abzuleiten, wobei R und H ganze Zahlen sind und R kleiner als H ist.
– Leitweglenkungs-Mittel, die mit dem Eingang, mit der Vielzahl von Auslässen verbunden sind, und von den Kopfinformations-Erkennungs-Mitteln gesteuert werden, wobei die Leitweglenkungs-Mittel angepasst sind, eine Zelle entsprechend der R-Bit-Verbindungs-Kennung, die von den Kopfinformations-Erkennungs-Mitteln empfangen wurde, von dem Eingang zu mindestens einem vorher festgelegten Auslass der Vielzahl von Auslässen zu senden, und in dem Kopfinformations-Feld der Zelle den Satz von H Bits durch einen zweiten Satz von H Bits zu ersetzen, der den Satz von R Bits enthält, welche die Verbindungs-Kennung bilden, und
– Kopfinformations-Zusammenstellungs-Mittel, die mit den Kopfinformations-Erkennungs-Mitteln und mit den Leitweglenkungs-Mitteln gekoppelt und angepasst sind, einen Satz von D Bits aus Informationsdaten mit dem Satz von R Bits, der von den Kopfinformations-Erkennungs-Mitteln empfangen wurde, in den zweiten Satz von H Bits zu kombinieren, um den zuerst erwähnten Satz von H Bits zu ersetzen, der in dem Kopfinformations-Feld enthalten ist, wobei D eine ganze Zahl ist, die kleiner oder gleich der Differenz zwischen H und R ist.

Im Rahmen von Satellitenkonstellationen mit niedrigen Erdumlaufbahnen, die Lösungen für einen lokalen Breitband-Zugang bereitstellen, eignet sich die Verwendung von Telekommunikations-Zellen sehr gut für die Übertragung von Multimedia-Diensten. Die Zellen erlauben es, Ende-zu-Ende-Verbindungen zwischen z.B. einer sendenden externen Telelekommunikations-Vermittlungsstelle oder einem Netzwerk, das mit dem Eingang gekoppelt ist, und Endgeräten aufzubauen. Diese Verbindungen sind über Bodenstationen möglich, die das Telekommunikationsträger-Prozessor-Teilsystem, Modems und terrestrische Antennenstationen enthalten. Die Zellen werden so über Satelliten übertragen, welche die Auslässe der Telekommunikations-Schnittstellen-Mittel mit den Endgeräten koppeln.
Um eine Zelle vom Eingang zu einem vorher festgelegten Auslass zu senden, benutzt das Leitweglenkungs-Mittel Informationen, die allgemein aus den im Kopfinformations-Feld enthaltenen H Bits entnommen werden. Die Anzahl möglicher Auslässe und die Anzahl von Verbindungen, welche die mit diesen Auslässen gekoppelten Endgeräte bearbeiten können, repräsentiert jedoch nur einen Teil der zulässigen Anzahl von Verbindungen, die mit H Bits angezeigt werden kann. Dieser begrenzte Teil kann zum Beispiel durch einen Satz von R Bits repräsentiert werden, wobei R kleiner als H ist. Wegen anderen Gesichtspunkten ist es eine ungeeignete Einschränkung, den von den H Bits angezeigten Bereich in gleiche und zusammenhängende Teile zu unterteilen, nur um Implementations-Probleme zu lösen. Als Folge davon wird eine Schnittstellen-Vorrichtung oder ein Kopfinformations-Erkennungs-Mittel benötigt, um die R Bits "nützlicher" Leitweglenkungs-Information aus den H Bits der "kompletten" Leitweglenkungs-Information abzuleiten, die im Kopfinformations-Feld der Zelle enthalten ist.
Ein solches Kopfinformations-Erkennungs-Mittel ist bereits in der Technik bekannt, z.B. aus der europäischen Patentanmeldung EP-A1-0 862 348 mit dem Titel "Interfacing device to extract M sets of bits out of N sets of bits, control unit and logical cell". Wie in diesem Dokument angegeben, ist das bekannte Kopfinformations-Erkennungs-Mittel oder die Schnittstellen-Vorrichtung besonders nützlich, wenn mehrere Datenverarbeitungs-Einheiten mit den Auslässen eines Telekommunikations-Schnittstellen-Mittels verbunden sind, und verschiedene dieser Datenverarbeitungs-Einheiten nur durch einen Teil der Daten adressiert werden können, die gleichzeitig am Eingang der Vorrichtung eintreffen. Dies ist zum Beispiel so, wenn die eintreffenden Sätze von Datenbits ATM-[Asynchronous Transfer Mode]-Zellen sind, die in ihrem Kopfinformations-Feld Informationen enthalten, von denen nur ein Teil benötigt wird, um die Zelle weiter zu verarbeiten. Die bekannte Schnittstellen-Vorrichtung kann somit benutzt werden, um die Anzahl von H Bits, die im Kopfinformations-Feld einer Zelle enthalten sind, auf einen Satz von R Bits zu reduzieren, der ausreicht, die Leitweglenkung der Zelle durch die Telekommunikations-Schnittstellen-Mittel zu steuern. Entsprechend dem bekannten Dokument wird ein Satz von R Bits dann als Zeiger auf einen RAM-Speicher [Random Access Memory] angewendet, dessen Ausgabewert eine Verbindungs-Kennung ist, welche die Telekommunikations-Schnittstellen-Mittel steuert.
Die an einem Auslass der Telekommunikations-Schnittstellen-Mittel bereitgestellte Ausgangs-Zelle ist dann entweder die ehemalige vollständige Zelle (Nutzinformation und Kopfinformation), die am Eingang empfangen wurde, aber der Verbindungs-Kennung zugeordnet ist, die vom RAM-Speicher ausgegeben wird, oder nur das Nutzinformations-Feld der ehemaligen Zelle, die dieser Verbindungs-Kennung zugeordnet ist. In jedem Fall unterscheidet sich die Länge, d.h. die Anzahl von Bits einer Zelle an einem Auslass der Telekommunikations-Schnittstellen-Mittel von der Länge der ehemaligen Zelle, die an deren Eingang empfangen wurde.
Weil die Zellen am Eingang üblicherweise ein standardisiertes Format haben, z.B. ATM-Zellen, ist die Entwicklung einer speziellen Vorrichtung erforderlich, die in der Lage ist, nicht standardisierte Zellen-Formate an den Auslässen der Telekommunikations-Schnittstellen-Mittel zu verarbeiten. Als Folge davon ist die Entwicklung eines Telekommunikationsträger-Prozessor-Teilsystems relativ teuer und kompliziert.
Die globale Zellen-Größe oder Länge einer Zelle an einem Auslass der Leitweglenkungs-Mittel und somit auch am Auslass der Telekommunikations-Schnittstellen-Mittel ist identisch zur Länge einer Zelle, die an deren Eingang empfangen wird. Als Folge davon werden, wenn normierte Zellen an den Eingang angelegt werden, auch normierte Zellen an den Auslässen bereitgestellt, und es können Standard-Bauelemente, Geräte und Einrichtungen verwendet werden, um die Zellen innerhalb und außerhalb des Telekommunikationsträger-Prozessor-Teilsystems zu handhaben. Dies reduziert die Kosten und die Komplexität, während die Leistungsfähigkeit erhöht wird und allgemein der Stromverbrauch gesenkt wird.
Darüber hinaus werden die R Bits, die aus einem Teil der ehemaligen H-Bit-Kopfinformation abgeleitet wurden und die Verbindungs-Kennung bilden, sowohl zur Steuerung der Leitweglenkungs-Mittel verwendet, als auch dazu, weiteren Geräten Angaben über die Zelle zu geben. Der ehemalige Satz von H Bits, der in der Eingangs-Zelle enthalten ist, ist in der Tat in den meisten Anwendungen zur weiteren Verarbeitung der Zelle nicht mehr erforderlich.
Die Bits, die im Kopfinformations-Feld einer Zelle frei gemacht wurden, indem der ehemalige Teil des Satzes von H Bits durch einen kleineren Satz von R Bits ersetzt wurde, können für andere Zwecke als zur Leitweglenkung benutzt werden, ohne die oben erwähnten Vorteile der Erfindung zu beeinträchtigen. Der Teil von H minus R = D frei gemachten Bits wird hier vorzugsweise zum Senden von Informationsdaten wiederverwendet, wie Benutzerdaten, zur Steuerung oder zum Senden von Befehlen, und dies ohne Änderung der globalen Zellen-Größe. Diese letztgenannte Fähigkeit wird "Inband-Steuerung" genannt.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Teilsystem eines Telekommunikationsträger-Prozessors des oben angegebenen, bekannten Typs bereitzustellen, in dem aber die Entwicklungskosten und die Komplexität des Teilsystems und der zugeordneten Geräte noch mehr reduziert sind.
Gemäß der vorliegenden Erfindung wird dieses Ziel durch die Tatsache erreicht, dass das Telekommunikationsträger-Prozessor-Teilsystem weiterhin eine Vielzahl von Träger-Prozessor-Mitteln enthält, von denen jedes einen Eingang hat, der mit einem Auslass der Telekommunikations-Schnittstellen-Mittel verbunden ist, und einen Ausgang, der einem Ausgang des Telekommunikationsträger-Prozessor-Teilsystems entspricht, wobei jedes Träger-Prozessor-Mittel angepasst ist, eine Zelle, die an dem Eingang empfangen wird, entsprechend mindestens einem Teil der in dem Satz von D Bits enthaltenen Informationsdaten zu dem Ausgang zu senden oder nicht.
Das Träger-Prozessor-Mittel ist eine Schnittstelle zwischen dem Telekommunikations-Schnittstellen-Mittel und den oben erwähnten Satelliten. Um den Verkehr dazwischen zu verarbeiten, ist eine der Aufgaben eines Träger-Prozessor-Mittels oder einer Bodenstation, die Telekommunikations-Zellen auf eine funktionierende MAC-[Medium Access Control]-Unter-Ebene abzubilden. Eine weitere Aufgabe des Träger-Prozessor-Mittels zusammen mit dem Telekommunikations-Schnittstellen-Mittel ist die Behandlung der Weitergabe von einem Satelliten zu einem anderen. In der Tat kann sich im Zusammenhang mit diesen Satellitenkonstellationen mit niedrigen Erdumlaufbahnen ein Telekommunikations-Verbindungs-Pfad während der Verbindung ändern. Wenn ein Satellit verschwindet, muss der Verkehr an einen neu aufgehenden Satelliten weitergereicht werden. Die von einem Träger-Prozessor-Mittel, das den ersten Satelliten bearbeitet, gesendeten Zellen müssen dann zu einem anderen Träger-Prozessor-Mittel umgeleitet werden, das mit dem aufgehenden Satelliten kommuniziert. Für diese Funktion ist es erforderlich, in Echtzeit den Pfad umzuschalten, dem die Zellen zwischen Träger-Prozessor-Mitteln folgen. Weiterhin können zusammen mit den Telekommunikations-Schnittstellen-Mitteln die Träger-Prozessor-Mittel auch dazu benutzt werden, Zellen zu mehreren Ausgängen zu duplizieren. In jedem Fall wird, wegen der Verwendung einiger oder aller Bits des Satzes von D Bits, der mit der Zelle empfangen wird, die Pfad-Umschaltung oder die Verbindungs-Duplizierung richtig durchgeführt, d.h. ohne Zellen-Verlust und ohne jede Störung der Zellen-Reihenfolge.
Es muss darauf hingewiesen werden, dass in der europäischen Patentanmeldung EP-A1-0 843 500 (Fujitsu Ltd – 1998-05-20) mit dem Titel "ATM Switching System" ebenfalls ein solches Teilsystem eines Telekommunikationsträger-Prozessors offen gelegt wird. Dieses Dokument legt ähnliche Eigenschaften wie die vorliegende Erfindung offen, obwohl es sich auf einen anderen Bereich bezieht, nämlich ein Vermittlungssystem anstelle eines Teilsystems eines Telekommunikationsträger-Prozessors. Keines der bekannten Dokumente erwähnt jedoch das Vorhandensein von mehreren Träger-Prozessor-Mitteln, die in der vorliegenden Erfindung vorteilhaft benutzt werden, um den Verkehr zwischen den Telekommunikations-Schnittstellen-Mitteln und den Satelliten, sowie die Weitergabe von einem Satelliten zu einem anderen zu verarbeiten.
Eine weitere kennzeichnende Eigenschaft der vorliegenden Erfindung ist, dass jedes Träger-Prozessor-Mittel der Vielzahl Parameter-Erkennungs-Mittel enthält, die mit dem Eingang verbunden sind, und Träger-Abbildungs-Mittel enthält, die mit dem Eingang, mit dem Ausgang und einem Ausgang der Parameter-Erkennungs-Mittel verbunden sind, wobei die Parameter- Erkennungs-Mittel angepasst sind, den zweiten Satz von H Bits zu entnehmen, der im Kopfinformations-Feld einer Zelle, die am Eingang empfangen wird, enthalten ist, den zweiten Satz von H Bits in einen Satz von M Bits umzusetzen, und den Satz von M Bits an die Träger-Abbildungs-Mittel zu senden.
In einer bevorzugen Ausführung der vorliegenden Erfindung sind die Telekommunikations-Zellen Asynchronous-Transfer-Mode-[ATM]-Zellen.
Das Format der Zellen ist somit völlig standardisiert, wobei der Einsatz von Standard-Einrichtungen möglich ist.
Weitere kennzeichnende Ausführungen der vorliegenden Erfindung werden in den beigefügten Ansprüchen erwähnt.
Es muss darauf hingewiesen werden, dass der in den Ansprüchen benutzte Begriff "enthält" nicht so interpretiert werden darf, als ob er auf die danach aufgelisteten Mittel begrenzt wäre. Der Umfang des Ausdrucks "eine Vorrichtung, die Mittel A und Mittel B enthält" darf nicht auf Vorrichtungen begrenzt werden, die nur aus den Komponenten A und B bestehen. Er bedeutet bezüglich der vorliegenden Erfindung, dass nur die Komponenten A und B der Vorrichtung relevant sind.
Auf die gleiche Weise muss darauf hingewiesen werden, dass der Begriff "gekoppelt", der auch in den Ansprüchen verwendet wird, nicht so interpretiert werden darf, als ob er nur auf direkte Verbindungen begrenzt wäre. Der Umfang des Ausdrucks "eine Vorrichtung A, die mit einer Vorrichtung B gekoppelt ist" darf nicht auf Vorrichtungen oder Systeme begrenzt werden, bei denen ein Ausgang von Vorrichtung A direkt an einen Eingang von Vorrichtung B angeschlossen ist. Er bedeutet, dass ein Pfad zwischen einem Ausgang von A und einem Eingang von B vorhanden ist, der ein Pfad sein kann, welcher andere Vorrichtungen oder Mittel enthält.
Die obigen und weitere Aufgaben und Eigenschaften der Erfindung werden deutlicher, und die Erfindung selbst wird am besten verstanden, wenn auf die folgende Beschreibung einer Ausführung zusammen mit den begleitenden Zeichnungen Bezug genommen wird, in denen:
1 ein Träger-Prozessor-Teilsystem CPS gemäß der Erfindung darstellt, das angepasst ist, Telekommunikations-Zellen über eine Satellitenkonstellation mit niedrigen Erdumlaufbahnen zu einem Endgerät TE zu senden;
Die 2a bis 2c den Inhalt des Kopfinformations-Feldes einer Zelle zeigen, die in dem Träger-Prozessor-Teilsystem CPS aus 1 benutzt werden;
3 detaillierter eine Telekommunikations-Schnittstellen-Einrichtung TID zeigt, die einen Teil des Träger-Prozessor-Teilsystems CPS aus 1 bildet; und
4 detaillierter eine der Träger-Prozessor-Einrichtungen CPi zeigt, die einen Teil des Träger-Prozessor-Teilsystems CPS aus 1 bildet.
Das in 1 gezeigte Telekommunikationsträger-Prozessor-Teilsystem CPS gehört zu einem Gateway eines Breitband-Telekommunikationsnetzes mit lokalem Zugang. Das Telekommunikationszugangsnetz empfängt Zellen von einem externen Telekommunikationsnetz oder einer Vermittlung (nicht gezeigt) und sendet sie über das Träger-Prozessor-Teilsystem CPS und eine Satellitenkonstellation mit niedrigen Erdumlaufbahnen an Endgeräte. Das Träger-Prozessor-Teilsystem CPS hat einen Eingang IN, der mit dem externen Netzwerk gekoppelt ist, um von ihm Zellen, wie 1 und 2, zu empfangen, und hat mehrere Ausgänge, von denen nur drei OUTi, OUTj und OUTk gezeigt sind. Die Ausgänge OUTi, OUTj und OUTk sind über entsprechende Modems MDi, MDj und MDk mit terrestrischen Antennenstationen TAi, TAj und TAk gekoppelt. Die terrestrischen Antennenstationen TAi, TAj und TAk sind angepasst, mit Endgeräten, wie z.B. TE, über Satelliten der Konstellation zu kommunizieren. Obwohl in 1 nur zwei Satelliten SAT1 und SAT2 gezeigt sind, enthält eine Satellitenkonstellation mit niedrigen Erdumlaufbahnen zum Beispiel 66 Satelliten, von denen sich jeder auf einer vorher festgelegten Bahn bewegt. Die Funktion der terrestrischen Antennenstationen TAi, TAj und TAk, der Modems MDi, MDj und MDk, der Satelliten SAT1 und SAT2 und des Endgerätes TE werden im Folgenden nicht detailliert beschrieben, weil angenommen wird, dass ein Fachmann diese kennt.
Das Träger-Prozessor-Teilsystem CPS enthält eine Telekommunikations-Schnittstellen-Einrichtung TID und mehrere Träger-Prozessor-Einheiten, von denen nur drei CPi, CPj und CPk gezeigt werden. Die Telekommunikations-Schnittstellen-Einrichtung TID hat einen Eingang IN, der mit dem gleich bezeichneten Eingang des Teilsystems verbunden ist, und mehrere Auslässe OTLi, OTLj und OTLk, die jeweils mit einem gleich bezeichneten Eingang einer entsprechenden Träger-Prozessor-Einheit CPi, CPj und CPk verbunden sind. Jede Träger-Prozessor-Einheit hat weiterhin einen Ausgang, der mit einem entsprechenden Ausgang des Teilsystems CPS verbunden ist.
Die Telekommunikations-Zellen 1, 2, die an den Eingang des Träger-Prozessor-Teilsystems CPS angelegt werden, haben vorzugsweise ein standardisiertes Format und sind zum Beispiel vom Typ ATM [Aynchronous Transfer Mode]. Die ATM-Technologie ist im vorliegenden Fall von Satellitenkonstellationen mit niedrigen Erdumlaufbahnen, die Lösungen für den lokalen Breitband-Zugang bieten, für die Übertragung von Multimedia-Diensten gut geeignet. In diesem Zusammenhang mit Satelliten ist ein ATM-Verbindungspfad während der Verbindungsdauer nicht unverändert. Wenn ein Satellit, z.B. SAT1 verschwindet, d.h. wenn er für das Träger-Prozessor-Teilsystem CPS und spezieller für dessen terrestrischen Antennenstationen TAi oder für das betreffende Endgerät TE nicht mehr erreichbar wird, muss der Verkehr für das Endgerät TE an einen neu aufgehenden Satelliten, z.B. SAT2, weitergereicht werden. Alle ATM-Zellen dieses Verkehrs müssen dann in Echtzeit von der Träger-Prozessor-Einheit CPi, die den Satelliten SAT1 behandelt, zur Träger-Prozessor-Einheit CPk, die mit dem aufgehenden Satelliten SAT2 kommuniziert, umgeleitet werden. Die Funktionen, mit denen der von den Zellen 1, 2 genommene Pfad in Echtzeit zwischen den Träger-Prozessor-Einheiten CPi und CPk umgeschaltet wird, werden von der Telekommunikations-Schnittstellen-Einrichtung TID durchgeführt.
Eine ATM-Zelle hat eine Länge oder globale Größe von 53 Bytes und enthält ein Kopfinformations-Feld und ein Nutzinformations-Feld, wie in 2a gezeigt. Wie in 2b gezeigt, hat die Kopfinformation eine vorher festgelegte Länge, z.B. von H Bits, und enthält unter anderem eine virtuelle Pfad-Kennung VPI und eine virtuelle Kanal-Kennung VCI, die eine ATM-Verbindung kennzeichnen, z.B. die Zieladresse des Endgerätes TE, an das die Zelle gerichtet ist. Abhängig von der Art der benutzten ATM-Schnittstelle erlaubt der komplette Bereich der VPI/VCI-Kennungen entweder 2⁸⁺¹⁶ = 16 777 216 (im Fall der Teilnehmer-Netzwerk-Schnittstelle) oder 2¹²⁺¹⁶ = 268 435 456 (im Fall der Netzwerk-Knoten-Schnittstelle) Werte. Wegen der verfügbaren Implementations-Technologie und/oder der Produkt-Anforderungen kann eine Träger-Prozessor-Einheit, wie CPi, nur einen Teil dieser Anzahl möglicher Verbindungen verarbeiten. Die begrenzte Anzahl von Verbindungen, z.B. 2^R, kann überall im ATM-Verbindungs-Kennungs-Bereich genommen werden, der durch VPI/VCI gegeben ist, und wird interne Verbindungs-Kennung (Internal Connection Identifier, ICID) genannt, wie in 2c gezeigt. Der Wert R wird abhängig vom Schnittstellen-Typ kleiner als 24 oder 28 gewählt. Für R = 16 ist der Gewinn an Größe 2¹²⁺¹⁶ – 2^R = 268 369 920 entfernte Werte. Im weiteren Verlauf dieser Beschreibung werden wir allgemein annehmen, dass nur der Teil der Kopfinformation, der die Felder VPI/VCI enthält, berücksichtigt wird, und dass die interne Verbindungs-Kennung ICID die Länge von R Bits hat, wobei R ein ganzzahliger Wert ist, der kleiner als der betrachtete Teil von H Bits der Kopfinformation ist. Der restliche Teil dieses Anteils der H Bits, z.B. RB, d.h. ein Satz von D freien Bits, wobei D = Anteil von H – R, kann für andere Zwecke benutzt werden, wie z.B. für den Übergabe-Prozess oder für die Zellen-Duplizierung, wie später erläutert wird.
Die Telekommunikations-Schnittstellen-Einrichtung TID wird im Folgenden detaillierter mit Bezug auf 3 beschrieben. Die TID enthält einen Leitweglenkungs-Schaltkreis RTC, der einen Eingang IN hat, der mit dem gleich bezeichneten Eingang des Teilsystems CPS verbunden und angepasst ist, die eintreffende Zelle zu einem (oder mehreren) der Auslässe OTLi, OTLj oder OTLk von TID zu leiten. Diese Leitweglenkung wird gesteuert durch einen Kopfinformations-Erkennungs-Schaltkreis HDC durchgeführt, der auch in der Schnittstellen-Einrichtung TID enthalten ist. Der Kopfinformations-Erkennungs-Schaltkreis HDC hat ebenfalls einen Eingang IN, der mit dem gleich bezeichneten Eingang von TID verbunden ist, und einen Ausgang CTL, der mit einem gleich bezeichneten Steuereingang des Leitweglenkungs-Schaltkreises RTC verbunden ist. Der HDC ist angepasst, den Satz von H Bits zu lesen, der im Kopfinformations-Feld einer eintreffenden Zelle enthalten ist, und daraus den Satz von R Bits abzuleiten, welcher der oben erwähnten internen Verbindungs-Kennung ICID entspricht. Aufgrund von ATM-Gesichtspunkten reicht es im Allgemeinen nicht aus, den VPI/VCI-Bereich des Satzes von H Bits einfach in gleiche und angrenzende Teile aufzuspalten, nur um Implementations-Probleme zu lösen. Sehr oft werden Verbindungs-Datentabellen mit dem erforderlichen ATM-Verbindungsbereich im Kopfinformations-Erkennungs-Schaltkreis HDC benötigt. Wegen der Verringerung des Anteils VPI/VCI der H Bits auf R Bits wird jedoch trotzdem im HDC Leiterplattenplatz eingespart, und als Folge davon wird auch der Stromverbrauch verringert. Die Funktion der Ableitung des Satzes von R Bits aus dem Satz von H Bits wird im Folgenden nicht detaillierter beschrieben, da eine solche Funktion zum Beispiel bereits in der oben erwähnten europäischen Patentanmeldung EP-A1-0 862 348 erläutert wird. Sie wird zum Beispiel mittels einer Leitweglenkungs-Tabelle durchgeführt, die in dem Kopfinformations-Erkennungs-Mittel HDC enthalten ist, und als Eingabe den Teil VPI/VCI der H-Bit-Kopfinformation und als Ausgabe den Satz von R Bits hat, welcher die interne Verbindungs-Kennung ICID bildet.
Die R-Bit-Kennung ICID, die vom Leitweglenkungs-Schaltkreis RTC über seinen Steuerungs-Eingang CTL empfangen wird, wird zur Auswahl eines bestimmten seiner Ausgänge verwendet. Der RTC ersetzt weiterhin auch im Kopfinformations-Feld der Zelle den ehemaligen Satz von H Bits durch einen neuen Satz von H Bits, wobei der Anteil VPI/VCI nun den Satz von R Bits, der von den Kopfinformations-Erkennungs-Mitteln HDC bereitgestellt wird, und den oben erwähnten Satz von D Bits enthält. Die globale Größe oder Länge der Zelle am Auslass des Leitweglenkungs-Schaltkreises RTC wird somit nicht geändert, und diese letztgenannte Fähigkeit wird Inband-Steuerung genannt. Als Folge davon können Standard-Komponenten und Geräte verwendet werden, um die Zellen alle durch das Träger-Prozessor Teilsystem CPS zu verarbeiten.
Die Telekommunikations-Schnittstellen-Einrichtung TID enthält auch einen Kopfinformations-Zusammenstellungs-Schaltkreis HCC, der einen Eingang hat, der mit dem Ausgang CTL des Kopfinformations-Erkennungs-Schaltkreises HDC verbunden ist, und einen Ausgang, der mit dem Eingang des Leitweglenkungs-Schaltkreises RTC verbunden ist. Der Kopfinformations-Schaltkreis HCC hat einen anderen Eingang DIN, der extern zur Schnittstellen-Einrichtung TID ist und an den externe Informations-Daten angelegt werden können. Diese Informations-Daten sind dazu gedacht, in den Satz von D Bits im Kopfinformations-Feld der Zelle geladen zu werden. Die Zusammenfassung des Satzes von R Bits und des Satzes von D Bits in einen neuen Teil und somit in einen neuen Satz von H Bits des Kopfinformations-Feldes erfolgt im Leitweglenkungs-Schaltkreis RTC.
Von den Auslässen OTLi, OTLj und OTLk des Leitweglenkungs-Schaltkreises RTC und somit auch von der Schnittstellen-Einrichtung TID werden die Zellen zu gleich bezeichneten Eingängen der Träger-Prozessor-Einheiten CPi, CPj bzw. CPk übertragen. Eine dieser Träger-Prozessor-Einheiten, z.B. CPi, wird in 4 dargestellt. CPi enthält einen Träger-Abbildungs-Schaltkreis CMC, der einen Eingang OTLi hat, der mit dem gleich bezeichneten Eingang von CPi verbunden ist, und einen Ausgang OUTi, der mit dem gleich bezeichneten Ausgang von CPi verbunden ist, wobei OUTi auch ein Ausgang des Telekommunikations-Träger-Prozessor-Teilsystems CPS ist. Die Träger-Prozessor-Einheit CPi enthält weiterhin einen Parameter-Erkennungs-Schaltkreis PDC, der einen Eingang OTLi hat, der mit dem gleich bezeichneten Eingang von CPi verbunden ist, und einen Ausgang OPD, der mit einem gleich bezeichneten Steuer-Eingang des Träger-Abbildungs-Schaltkreises CMC verbunden ist. Der Parameter-Erkennungs-Schaltkreis PDC ist angepasst, den Satz von H Bits, der im Kopfinformations-Feld der Zelle enthalten ist, die am Eingang OTLi empfangen wird, zu entnehmen, diesen Satz in einen anderen Satz von M Bits umzusetzen, und den neuen Satz von M Bits über den Ausgang OPD zum Träger-Abbildungs-Schaltkreis CMC zu senden.
Um den Telekommunikations-Verkehr zu verarbeiten, ist eine der Aufgaben einer Bodenstation oder spezieller einer Träger-Abbildungs-Einheit CMC, die ATM-Zellen auf eine funktionsfähige MAC-[Medium Access Control]-Unter-Ebene abzubilden. Zu diesem Zweck ersetzt die Träger-Abbildungs-Einheit CMC der Träger-Prozessor-Einheit CPi im Kopfinformations-Feld der empfangenen Zelle den Satz von H Bits durch einen Satz von M Bits, der zu dem vom Träger-Prozessor-Teilsystem CPS benutzten Medium-Access-Control-Protokoll kompatibel ist. Die modifizierte Zelle wird dann an den Ausgang OUTi des CPS gesendet.
Der oben angegebene Teil RB des Kopfinformations-Feldes, der D freigemachte Bits enthält, kann dazu benutzt werden, zwischen Träger-Prozessor-Einheiten umzuschalten, oder er kann für Duplizierungs-Zwecke verwendet werden.
Im Fall der Umschaltung, d.h. zur Änderung einer Satellitenverbindung, werden ein oder mehrere der freigemachten D Bits als Inband-Steuerung benutzt. Zum Beispiel wird eines der D Bits als Umschalt-Bit-Flag SWF (nicht gezeigt) benutzt. Nehmen wir eine bestehende Verbindung an, wobei die Zellen, z.B. mit Bezug auf 1 Zelle 1, einen anfänglichen Pfad vom Ausgang OTLi der Telekommunikations-Schnittstellen-Einrichtung TID zum gleich bezeichneten Eingang der Träger-Prozessor-Einheit CPi nehmen. Solange SWF = 0 ist, wird dieser Zustand durch nichts geändert. Wenn eine Umschaltung erforderlich wird, z.B. kurz bevor der Satellit SAT1 verschwindet und wenn SAT2 erreichbar wird, muss die Verbindung durch die Träger-Prozessor-Einheit CPk anstelle von CPi fortgesetzt werden. Das Umschalt-Bit-Flag SWF ist dann aktiviert, d.h. SWF = 1. Die Träger-Prozessor-Einheit CPi wird dadurch darüber informiert, dass sie nun die eintreffenden Zellen dieser Verbindung verwerfen muss, während die Träger-Prozessor-Einheit CPk informiert wird, dass sie nun solche Zellen verarbeiten muss. Die Zellen der Verbindung, z.B. Zelle 2, folgen nun dem neuen Pfad über den Ausgang OTLk.
Wie bereits erwähnt, ist das vorliegende Träger-Prozessor-Teilsystem CPS und spezieller seine Telekommunikations-Schnittstellen-Einrichtung TID ebenfalls angepasst, die ATM-Zellen in Richtung auf mehrere Träger-Prozessor-Einheiten ohne Zellen-Verlust und ohne Störung der Zellen-Reihenfolge zu duplizieren.
In diesem Fall der Duplizierung wird ein Duplizierungs-Bit-Flag DPF (nicht gezeigt) verwendet, das zu dem Satz von D Bits gehört. Bei Empfang des DPF-Bits ändert die Träger-Prozessor-Einheit CPi nichts an ihrem Verhalten, während die Träger-Prozessor-Einheit k exakt wie beim Umschalt-Bit-Flag SWF reagiert. Die Operation kann n mal wiederholt werden, um für eine bestimmte Verbindung n+1 Pfade aufzubauen. Die Duplizierungs-Anwendung, die von dem Satz von D Bits in der ATM-Zellen-Kopfinformation gesteuert wird, kann auch in dem Fall einer Umschaltungs-Vorwegnahme-Prozedur oder im Fall von Rundsende-Verbindungen nützlich sein.
Es muss darauf hingewiesen werden, dass zum Beispiel für eine andere Anwendung die Träger-Prozessor-Einheit CPi auch angepasst ist, die interne Verbindungs-Kennung ICID wieder auf den korrekten VPI/VCI-Wert umzusetzen, der zum ursprünglichen Wert identisch ist oder nicht. Diese Lösung ist auch nur auf das VPI-Feld anwendbar, z.B. wenn ein Zugangs-Knoten für die VCI transparent sein muss.
Eine abschließende Anmerkung ist, dass Ausführungen der vorliegenden Erfindung oben in Form von Funktionsblöcken beschrieben werden. Aus der oben angegebenen Funktionsbeschreibung dieser Blöcke wird es für einen Fachmann für die Entwicklung elektronischer Geräte offensichtlich sein, wie Ausführungen dieser Blöcke mit wohlbekannten elektronischen Bauelementen hergestellt werden können. Eine detaillierte Architektur des Inhaltes der Funktionsblöcke wird daher nicht angegeben.
Obwohl die Prinzipien der Erfindung oben in Verbindung mit einer speziellen Vorrichtung beschrieben wurden, muss deutlich verstanden werden, dass diese Beschreibung nur als Beispiel erfolgt und nicht als Einschränkung des Umfangs der Erfindung, wie in den beigefügten Ansprüchen definiert.
Fig. 2

Claims

Telekommunikationsträger-Prozessor-Teilsystem (CPS), das einen Eingang (IN) und eine Vielzahl von Ausgängen (OUTi, OUTj, OUTk) hat und angepasst ist, an dem Eingang Telekommunikations-Zellen (1, 2) zu empfangen, die jede ein Nutzinformations-Feld und ein H-Bit-Kopfinformations-Feld enthalten, wobei das Teilsystem Telekommunikations-Schnittstellen-Mittel (TID) enthält, die einen Schnittstellen-Eingang (IN) haben, der dem Eingang (IN) entspricht, und eine Vielzahl von Auslässen (OTLi, OTLj, OTLk) haben, von denen jeder mit verschiedenen der Ausgänge verbunden ist, wobei die Telekommunikations-Schnittstellen-Mittel folgendes enthalten: – Kopfinformations-Erkennungs-Mittel (HDC), die mit dem Eingang verbunden und angepasst sind, eine R-Bit-Verbindungs-Kennung aus mindestens einem Teil des Satzes von H Bits abzuleiten, der in dem Kopfinformations-Feld enthalten ist, wobei R und H ganze Zahlen sind, und R kleiner als H ist, – Leitweglenkungs-Mittel (RTC), die mit dem Eingang, mit der Vielzahl von Auslässen verbunden sind und von den Kopfinformations-Erkennungs-Mitteln gesteuert werden, wobei die Leitweglenkungs-Mittel angepasst sind, eine Zelle (1, 2) entsprechend der von den Kopfinformations-Erkennungs-Mitteln empfangenen R-Bit-Verbindungs-Kennung von dem Eingang zu mindestens einem vorher festgelegten Auslass der Vielzahl von Auslässen zu senden, und im Kopfinformations-Feld der Zelle den Satz von H Bits durch einen zweiten Satz von H Bits zu ersetzen, der den Satz von R Bits enthält, der die Verbindungs-Kennung bildet, und – Kopfinformations-Zusammenstellungs-Mittel (HCC), die mit den Kopfinformations-Erkennungs-Mitteln und mit den Leitweglenkungs-Mitteln gekoppelt und angepasst sind, einen Satz von D Bits von Informationsdaten mit dem Satz von R Bits, die von den Kopfinformations-Erkennungs-Mitteln empfangen wurden, in den zweiten Satz von H Bits zu kombinieren, um den ersten erwähnten Satz von H Bits, der im Kopfinformations-Feld enthalten ist, zu ersetzen, wobei D eine ganze Zahl ist, die kleiner oder gleich der Differenz zwischen H und R ist, dadurch gekennzeichnet, dass das Träger-Prozessor-Teilsystem (CPS) weiterhin eine Vielzahl von Träger-Prozessor-Mitteln (CPi) enthält, von denen jedes einen Einlass hat, der mit einem Auslass (OTLi) des Telekommunikations-Schnittstellen-Mittels (TID) verbunden ist, und einen Ausgang, der einem Ausgang (OUTi) des Träger-Prozessor-Teilsystems entspricht, wobei jedes Träger-Prozessor-Mittel angepasst ist, entsprechend mindestens einem Teil der in dem Satz von D Bits enthaltenen Informationsdaten eine Zelle, die an dem Einlass empfangen wird, zu dem Ausgang zu senden oder nicht.
Telekommunikationsträger-Prozessor-Teilsystem gemäß Anspruch 1, dadurch gekennzeichnet, dass jedes Träger-Prozessor-Mittel (CPi) der Vielzahl Parameter-Erkennungs-Mittel (PDC) enthält, die mit dem Einlass (OTLi) verbunden sind, und Träger-Abbildungs-Mittel (CMC) enthält, die mit dem Einlass, dem Ausgang (OUTi) und einem Ausgang (OPD) der Parameter-Erkennungs-Mittel verbunden sind, wobei die Parameter-Erkennungs-Mittel angepasst sind, den zweiten Satz von H Bits, der in dem Kopfinformations-Feld einer Zelle enthalten ist, die an dem Einlass empfangen wird, zu entnehmen, um den zweiten Satz von H Bits in einen Satz von M Bits umzusetzen und die M Bits an das Träger-Abbildungs-Mittel zu senden.
Telekommunikationsträger-Prozessor-Teilsystem gemäß Anspruch 2, dadurch gekennzeichnet, dass jedes der Träger-Abbildungs-Mittel (CMC) angepasst ist, im Kopfinformations-Feld der Zelle den zweiten Satz von H Bits durch den Satz von M Bits zu ersetzen, bevor die Zelle zu dem Ausgang (OUTi) gesendet wird.
Telekommunikationsträger-Prozessor-Teilsystem gemäß Anspruch 1, dadurch gekennzeichnet, dass das Kopfinformations-Erkennungs-Mittel (HDC) eine Leitweglenkungs-Tabelle enthält, die als Eingang den im Kopfinformations-Feld enthaltenen Satz von H Bits und als Ausgang den Satz von R Bits hat, der die Verbindungs-Kennung bildet.
Telekommunikationsträger-Prozessor-Teilsystem gemäß Anspruch 1, dadurch gekennzeichnet, dass die Telekommunikations-Zellen Asynchronous-Transfer-Mode-[ATM]-Zellen sind.