DE60018101T2

DE60018101T2 - Testmuster-kompression für eine testumgebung von integrierten schaltungen

Info

Publication number: DE60018101T2
Application number: DE60018101T
Authority: DE
Inventors: Janusz Rajski; Jerzy Tyszer; Mark Kassab; Nilanjan Mukherjee
Original assignee: Mentor Graphics Corp
Current assignee: Mentor Graphics Corp
Priority date: 1999-11-23
Filing date: 2000-11-15
Publication date: 2006-01-12
Anticipated expiration: 2020-11-16
Also published as: JP2003515809A; HK1049215A1; US7900104B2; US20090259900A1; US6543020B2; EP1236111B1; US20070016836A1; ATE289094T1; DE60030896D1; DE60030896T2; US7111209B2; DE60018101D1; US20030131298A1; US6327687B1; EP1236111A1; US20020053057A1; JP3920640B2; WO2001038981A1; US7509546B2; EP1236111A4

Description

Technisches Gebiet
Diese Erfindung betrifft im Allgemeinen das Testen von integrierten Schaltkreisen und insbesondere das Erzeugen und Zuführen von Testdaten in der Form von Mustern oder Vektoren zu Abtastketten in einem Schaltkreis unter Prüfbedingungen.
Stand der Technik
Da integrierte Schaltkreise mit immer größeren Schaltkreisdichtewerten hergestellt werden, sind effiziente Testverfahren, die sehr hohe Fehlererfassung garantieren, während Testkosten und Chipflächenverbrauch verringert werden, unverzichtbar geworden. Da sich die Komplexität von Schaltkreisen jedoch immer weiter erhöht, wird es schwieriger, eine hohe Fehlererfassung mehrerer Typen von Fehlermodellen mit herkömmlichen Testparadigma zu erreichen. Diese Schwierigkeit ist auf mehrere Gründe zurückzuführen. Erstens, größere integrierte Schaltkreise weisen ein sehr hohes und sich immer noch erhöhendes Logik-Pin-Verhältnis auf, das einen Testdaten-Übertragungsengpass an den Chip-Pins erzeugt. Zweitens, größere Schaltkreise erfordern ein vermeidbar großes Testdatenvolumen, das dann in externen Prüfgeräten gespeichert werden muß. Drittens, das Zuführen der Testdaten zu einem großen Schaltkreis erfordert eine zunehmend lange Testanwendungszeit. Und viertens, bestehende externe Prüfgeräte sind nicht fähig, solch größere Schaltkreise mit ihrer Arbeitsgeschwindigkeit zu testen.
Integrierte Schaltkreise werden zurzeit mit einer Anzahl strukturierter Design for Testability-(DFT-)Techniken getestet. Diese Techniken beruhen auf dem allgemeinen Konzept, alle oder einige Zustandsvariablen (Speicherelemente, wie zum Beispiel Flipflops und Signalspeicher) direkt kontrollierbar und beobachtbar zu machen. Wenn dies eingerichtet werden kann, kann ein Schaltkreis, was das Testen von Kombinationsfehlern betrifft, als ein Kombinationsnetz behandelt werden. Die am häufigsten verwendete DFT-Methode basiert auf Abtastketten. Sie geht davon aus, dass während des Testens alle (oder fast alle) Speicherelemente in ein oder mehrere Schieberegister, wie in dem US-Patent Nr. 4,503,537 gezeigt, eingefügt werden. Ein Schaltkreis, der für Tests ausgelegt worden ist, weist zwei Betriebsarten auf: einen Normal betrieb und einen Test- oder Abtastbetrieb. Im Normalbetrieb führen die Speicherelemente ihre regulären Funktionen aus. Im Abtastbetrieb werden die Speicherelemente zu Abtastzellen, die verbunden sind, um eine Anzahl von Schieberegistern zu bilden, die Abtastketten genannt werden. Diese Abtastketten werden verwendet, um einen Testmustersatz in den Schaltkreis zu schieben und Schaltkreis- oder Testantworten auf die Testmuster heraus zu schieben. Die Testantworten werden dann mit fehlerfreien Antworten verglichen, um zu bestimmen, ob der Schaltkreis unter Prüfbedingungen (engl. circuit-under-test, CUT) einwandfrei arbeitet.
Die Abtastentwurfmethode ist aufgrund ihrer einfachen automatischen Testmustererzeugung (engl. automatic test pattern generation, ATPG) und Siliziumtestfähigkeiten verbreitet angenommen worden. Heutzutage sind ATPG-Softwarewerkzeuge so effizient, dass es möglich ist, Testsätze (eine Sammlung von Testmustern) zu erzeugen, die nahezu vollständige Fehlererfassung mehrerer Fehlermodelltypen, einschließlich Stuck-At-, Übergangs-, Pfadverzögerungs-Fehler und Überbrückungsfehler, garantieren. Typischerweise, wenn ein bestimmter potentieller Fehler in einem Schaltkreis von einem ATPG-Werkzeug anvisiert wird, muss nur eine kleine Anzahl von Abtastzellen, zum Beispiel 2–5%, spezifiziert werden, um den bestimmten Fehler zu entdecken (deterministisch spezifizierte Zellen). Die verbleibenden Abtastzellen in den Abtastketten werden mit zufälligen Binärwerten gefüllt (zufällig spezifizierte Zellen). Auf diese Weise wird das Muster vollständig spezifiziert, entdeckt eher einige zusätzliche Fehler und kann auf einem Testgerät gespeichert werden.
Aufgrund der zufälligen Füllanforderung sind die Testmuster jedoch stark überspezifiziert. Diese großen Testmuster erfordern einen umfangreichen Testgerätespeicher zum Speichern und eine beträchtliche Zeit zum Zuführen von dem Testgerät zu einem Schaltkreis unter Prüfbedingungen. 1 ist ein Blockdiagramm eines herkömmlichen Systems 18 zum Testen digitaler Schaltkreise mit Abtastketten. Eine externe automatische Testeinrichtung (engl. automatic testing equipment, ATE) oder ein Testgerät 20 führt einen Satz vollständig spezifizierter Testmuster 22 nacheinander einem CUT 24 im Abtastbetrieb über Abtastketten 26 in dem Schaltkreis zu. Der Schaltkreis wird dann im Normalbetrieb unter Verendung der Testmuster als Eingabe betrieben, und die Testantwort auf das Testmuster wird in den Abtastketten gespeichert. Wenn der Schaltkreis wieder im Abtastbetrieb ist, wird die Antwort dann zu dem Testgerät 20 weitergeleitet, der die Antwort ebenfalls nacheinander mit einer fehlerfreien Referenzantwort 28 vergleicht. Bei großen Schaltkreisen wird dieser Ansatz aufgrund der großen Testsatzgrößen und langen Testanwendungszeiten undurchführbar. Es ist berichtet worden, dass das Testdatenvolumen ein Kilobit pro einzelnem Logikgatter in einem großen Entwurf überschreiten kann. Die signifikante Einschränkung dieses Ansatzes ist, dass er ein teures, speicherintensives Testgerät sowie eine lange Testzeit benötigt, um einen komplexen Schaltkreis zu testen. Diese Zeit- und Speichereinschränkungen können zum Teil durch Anwenden eines eingebauten Eigenprüfungs- (engl. built-in self-test, BIST-)Rahmens, wie in dem US-Patent Nr. 4,503,537 gezeigt, überwunden werden. Bei einer BIST wird ein zusätzlicher chipintegrierter Schaltungskomplex eingesetzt, um Testmuster zu erzeugen, Testantworten auszuwerten und den Test zu überwachen. Bei einer herkömmlichen logischen BIST, wo pseudozufällige Muster als Testmuster verwendet werden, kann eine 95–96%-ige Erfassung von Stuck-At-Fehlern erreicht werden, vorausgesetzt, dass Testpunkte eingesetzt werden, um Zufallsmuster-resistente Fehler anzugehen. Durchschnittlich können ein bis zwei Testpunkte pro jeweils 1.000 Gatter erforderlich sein. Bei einer BIST müssen alle Antworten, die sich zu beobachtbaren Ausgängen ausbreiten, und das Signaturregister bekannt sein. Unbekannte Werte verfälschen die Signatur und müssen deshalb durch eine zusätzliche Testlogik gebunden sind. Auch wenn pseudozufällige Testmuster einen signifikanten Prozentsatz von Stuck-At-Fehlern zu erfassen scheinen, müssen diese Muster durch deterministische Muster ergänzt werden, die die verbleibenden Zufallsmuster-resistente Fehler anvisieren. Sehr oft überschreitet der Testgerätspeicher, der benötigt wird, um die ergänzenden Muster in BIST zu speichern, 50% des Speichers, der in dem oben beschriebenen deterministischen Ansatz benötigt wird. Eine weitere Einschränkung von BIST ist, dass andere Fehlertypen, wie zum Beispiel Übergangs- oder Pfadverzögerungs-Fehler, von pseudozufälligen Mustern nicht effizient gehandhabt werden. Aufgrund der Komplexität der Schaltkreise und der in BIST inhärenten Einschränkungen ist es extrem schwer, wenn nicht unmöglich, einen Satz spezifizierter Testmuster bereitzustellen, der schwer zu testende Fehler vollständig erfaßt.
Gewichtetes pseudozufälliges Testen ist ein weiteres Verfahren, das verwendet wird, um auf das Problem Zufallsmuster-resistenter Fehler einzugehen. Im Prinzip erweitert dieser Ansatz die pseudozufälligen Testmustergeneratoren, indem dass die Wahrscheinlichkeiten der Eingabebits beeinflusst werden, so dass die Tests, die für schwer zu testende Fehler benötigt werden, eher stattfinden. Im Allgemeinen jedoch kann ein Schaltkreis eine sehr große Anzahl von Gewichtungssätzen erfordern, und für jeden Gewichtungssatz muss eine Anzahl von Zufallsmustern angewendet werden. Deshalb erhöht sich die resultierende Testanwendungszeit, obwohl das Testdatenvolumen gewöhnlich im Vergleich zu vollständig spezifizierten, deterministischen Testmustern reduziert wird. Darüber hinaus läßt gewichtetes pseudozufälliges Testen immer noch einen Teil der Fehlerliste unerfaßt zurück. Details gewichteter Zufallsmuster-Testsysteme und zugehöriger Verfahren können in einer Anzahl von Referenzen, einschließlich US-Patente Nr. 4,687,988; 4,801,870; 5,394,405; 5,414,716; und 5,612,963, gefunden werden. Gewichtete Zufallsmuster sind hauptsächlich als eine Lösung verwendet worden, um die Testdaten auf dem Testgerät zu komprimieren. Die Generationshardware scheint zu komplex zu sein, um sie auf den Chip zu plazieren. Folglich werden die voluminösen Testdaten außerhalb des Chips hergestellt und müssen durch relativ langsame Testgerätkanäle zu dem Schaltkreis unter Prüfbedingungen passieren. Tatsächlich kann die Testanwendungszeit viel länger sein als die, die von dem herkömmlichen deterministischen Ansatz mit ATPG-Mustern gebraucht wird.
Mehrere Verfahren zum Komprimieren von Testdaten, bevor sie zu dem Schaltkreis unter Prüfbedingungen übertragen werden, sind vorgeschlagen worden. Sie basieren auf der Beobachtung, dass die Testkuben (das heißt die Anordnung von Testmusterbits, während sie in den Abtastketten eines Schaltkreises unter Prüfbedingungen gespeichert sind) häufig eine große Anzahl nicht spezifizierter (don't care) Positionen aufweisen. Ein Verfahren, das als Reseeding linear rückgekoppelter Schieberegister (LFSR) bekannt ist, wurde zuerst in B. Koenemann, "LFSR-Coded Test Patterns For Scan Designs," Proc. European Test Conference, S. 237–242 (1991), vorgeschlagen. Betrachten Sie ein n-Bit-LFSR mit einem festgelegten Polynom. Seine Ausgabesequenz wird dann vollständig von dem Anfangswert bestimmt. Somit stellt das rekursive Anwenden der Rückkopplungsgleichungen ein System linearer Gleichungen bereit, die nur von den Anfangswertvariablen abhängen. Diese Gleichungen können mit den sukzessiven Positionen der LFSR-Ausgabesequenz assoziiert werden. Folglich kann ein Anfangswert, der dem eigentlichen Testmuster entspricht, bestimmt werden, indem das System linearer Gleichungen gelöst wird, wobei jede Gleichung eine der spezifizierten Positionen in dem Testmuster darstellt.
Das Laden des resultierenden Anfangswerts in den LFSR und sein anschließendes Takten wird das gewünschte Testmuster erzeugen. Ein Nachteil dieses Ansatzes ist jedoch, dass ein Anfangswert, der den Inhalt des Testkubus kodiert, auf ungefähr die Größe des LFSR beschränkt ist. Weist der Testkubus mehr spezifizierte Positionen als die Anzahl von Stufen in dem LFSR auf, kann der Testkubus nicht leicht mit einem Anfangswert kodiert werden. Ein weiterer Nachteil dieses Ansatzes ist die Zeit, die er benötigt. Ein Testgerät kann nicht den LFSR mit einem Anfangswert füllen, während gleichzeitig der LFSR ein Testmuster aus dem Anfangswert erzeugt. Jeder dieser Schritte muß zu gegenseitig ausschließenden Zeiten getan werden. Dies macht den Betrieb des Testgeräts sehr ineffizient, das heißt, wenn der Anfangswert seriell auf den LFSR geladen wird, arbeiten die Abtastketten nicht; und wenn das Laden der Abtastketten stattfindet, kann das Testgerät keinen Anfangswert an das LFSR übertragen.
C. Fagot, O. Gascuel, P. Girard, C. Landrault, "On Calculating Efficient LFSR Seeds for Built-In Self Test," European Test Workshop, Proceedings, S. 7–14 (Mai 1999) beschreibt ein weiteres Verfahren zur Berechnung von Anfangswerten für LFSRs, bei denen ein Verfahren auf Simulationsbasis verwendet wird, um effiziente Anfangswerte zu berechnen, die verwendet werden, um LFSR-Testsequenzen von vorher definierten Testlängen zu erzeugen.
Ein weiteres Komprimierungsverfahren basiert auf dem Reseeding von Multiple Polynomial LFSRs (MP-LFSRs), wie in S. Hellebrand et al., "Built-In Test For Circuits With Scan Based On Reseeding of Multiple Polynomial Linear Feedback Shift Registers," IEEE Trans. On Computers, Vol. C-44, S. 223–233 (1995), vorgeschlagen. Bei diesem Verfahren wird eine verkettete Testkubusgruppe mit einer Anzahl von Bits kodiert, die einen Anfangswert und einen polynomischen Identifikator spezifizieren. Der Inhalt des MP-LFSR wird für jede Testgruppe geladen und muß während der Dekomprimierung eines jeden Testkubus in der Gruppe erhalten werden. Die Implementierung des Dekomprimierers umfaßt das Hinzufügen zusätzlicher Speicherelemente, um das Überschreiben des Inhalts des MP-LFSR während der Dekomprimierung einer Testmustergruppe zu vermeiden. Eine ähnliche Technik ist auch in S. Hellebrand et al., "Pattern generation for a deterministic BIST scheme," Proc. ICCAD, S. 88–94 (1995), erörtert worden. Das Reseeding von MP-LFSRs wurde durch das Übernehmen des Konzepts von Anfangswerten mit variabler Länge, wie in J. Rajski et al., "Decompression of test data using variable-length seed LFSRs", Proc. VLSI Test Symposium, S. 426–433 (1995) und in J. Rajski et al., "Test Data Decompression for Multiple Scan Designs with Boundary Scan", IEEE Trans. on Computers, Vol. C-47, S. 1188–1200 (1998), beschrieben, weiter verbessert. Diese Technik weist ein Potential für eine signifikante Verbesserung der Testmuster-Kodiereffizienz auf, selbst für Testkuben mit einer stark variierenden Anzahl von spezifizierten Positionen. Dieselben Dokumente schlagen Dekomprimierungstechniken für Schaltkreise mit mehreren Abtastketten sowie Mechanismen vor, um über den Boundary Scan Anfangswerte in die Dekomprimierer-Struktur zu laden. Obwohl dieses Schema die Kodierfähigkeit signifikant verbessert, leidet es immer noch an den zwei oben genannten Nachteilen: Einschränkungen der Anfangswertlänge und sich gegenseitig ausschließende Zeiten zum Laden des Anfangswertes und Erzeugen von Testmustern daraus.
Daher leiden die meisten Reseeding-Verfahren bis dato an den folgenden Einschränkungen. Erstens, die Kodierfähigkeit des Reseeding ist durch die Länge des LFSR eingeschränkt. Im Allgemeinen ist es sehr schwierig, einen Testkubus zu kodieren, der mehr spezifizierte Positionen aufweist als die Länge des LFSR. Zweitens, das Laden des Anfangswerts und die Testmustererzeugung daraus erfolgen in zwei getrennten, sich nicht überlappenden Phasen. Dies führt zu schlechtem Gebrauch der Testgerätzeit.
Ein andersartiger Versuch, die Testanwendungszeit und das Testdatenvolumen zu reduzieren, ist in I. Hamzaoglu et al., "Reducing Test Application Time For Full Scan Embedded Cores," Proc. FTCS-29, S. 260–267 (1999), beschrieben. Dieses sogenannte Parallel-Serial-Full-Scan-Schema teilt die Abtastkette in mehrere Partitionen und schiebt durch eine einzelne Abtasteingabe das gleiche Testmuster in jede Abtastkette ein. Klar darf ein gegebenes Testmuster keine widersprüchlichen Werte auf entsprechenden Zellen in verschiedenen Ketten, die durch dieselbe Eingabe geladen werden, enthalten. Obwohl partiell spezifizierte Testkuben solche Operationen erlauben können, hängt die Leistung dieses Schemas stark von der Abtastkettenkonfiguration ab, das heißt, der Anzahl der verwendeten Abtastketten und der Zuordnung der Speicherelemente zu den Abtastketten. Bei großen Schaltkreisen ist unwahrscheinlich, dass eine solche Abbildung irgendeine gewünschte Form annimmt, und daher ist die Lösung nicht leicht skalierbar. Des Weiteren muß ein Testgerät, das dieses Schema verwendet, fähig sein, Testmuster verschiedener Abtastkettenlängen zu handhaben – ein Merkmal, das nicht bei vielen Testgeräten gebräuchlich ist.
Die Erfindung
Ein erfindungsgemäßes Verfahren wird verwendet, um ein komprimierten Testmuster zur Zuführung zu Abtastketten in einem integrierten Schaltkreis unter Prüfbedingungen zu erzeugen. Das komprimierte Testmuster wird in einem ATE gespeichert und wird auf Eingangskanälen zu einem integrierten Schaltkreis unter Prüfbedingungen zugeführt. Ein Taktsignal wird verwendet, um die Datenübertragung (des komprimierten Musters) von dem ATE zu dem integrierten Schaltkreis zu synchronisieren. Das komprimierte Muster wird auf dem integrierten Schaltkreis dekomprimiert, um ein Testmuster zu erhalten, welches an Abtastketten weitergeleitet wird, um Fehler innerhalb des integrierten Schaltkreises zu testen.
Die Abtastketten umfassen eine Vielzahl von zusammengekoppelten Abtastzellen (Speicherelementen), die das Testmuster speichern.
In einem Aspekt wird das komprimierte Muster durch Verwenden eines Testkubus erzeugt, wobei nur einem Teil der Abtastzellen vorbestimmte Werte zugeordnet sind. Die verbleibenden Abtastzellen in dem Testkubus können unzugeordnet bleiben und werden mit einem pseudozufälligen Muster gefüllt, das von dem Dekomprimierer während des Testens erzeugt wird. Somit erzeugt das ATPG-Werkzeug Testvektoren ohne die "don't care" Positionen mit zufälligen Mustern zu füllen. Symbolische Ausdrücke werden erzeugt, welche mit den Abtastzellen assoziiert sind und welche eine Funktion von extern angewendeten Eingabevariablen sind. Ein Formelsatz wird mittels Gleichsetzen der symbolischen Ausdrücke mit den den Abtastzellen zugeordneten Werten formuliert. Das komprimierte Muster wird durch Lösen des Gleichungssatzes mit bekannten Techniken erzeugt. Um die symbolischen Ausdrücke zu erzeugen, werden Eingabevariablen Bits zugeordnet, die den Eingangskanälen zugeführt werden. Eine symbolische Simulation des Dekomprimierers wird verwendet, um die symbolischen Ausdrücke als eine lineare Kombination der Eingabevariablen zu erzeugen. Die symbolischen Ausdrücke werden dann den Abtastzellen in den Abtastketten zugeordnet.
In einem anderen Aspekt können nach dem Lösen der Gleichungen neue Gleichungen dem bestehenden Gleichungssatz schrittweise hinzugefügt werden, um einen anderen Fehler zu testen. Der resultierende neue Gleichungssatz kann gelöst werden, wenn eine Lösung existiert. Wenn keine Lösung existiert, werden die zuletzt hinzugefügten Gleichungen gelöscht und ein anderer Fehler wird gewählt. Der Prozeß schrittweiser hinzugefügter Gleichungen durch Wählen neuer Fehler dauert fort, bis ein begrenzendes Kriterium erreicht wird, beispielsweise bis eine vorbestimmte Höchstzahl für nicht erfolgreiche Versuche erreicht ist, oder bis einer vorbestimmten Anzahl von Bits in dem Testkubus Werte zugeordnet sind.
Kurze Beschreibung der Zeichnungen
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf Figuren einer Zeichnung näher erläutert. Hierbei zeigen:
1 ist ein Blockdiagramm eines herkömmlichen Systems zum Testen digitaler Schaltkreise mit Abtastketten;
2 ist ein Blockdiagramm eines erfindungsgemäßen Testsystems zum Testen digitaler Schaltkreise mit einem ATE;
3 ist ein Blockdiagramm eines erfindungsgemäßen Dekomprimierers, umfassend einen linear endlichen Automaten (engl. linear finite state machine, LFSM) und einen Phasenschieber;
4 zeigt eine erste Ausführungsform des Dekomprimierers von 3 detaillierter, der mit mehreren Abtastketten gekoppelt ist;
5 ist ein Ablaufdiagramm eines Verfahrens zur Komprimierung eines Testmusters;
6 ist ein Ablaufdiagramm eines Verfahrens zur Erzeugung symbolischer Ausdrücke, die bei der Komprimierung eines Testmusters verwendet werden;
7 zeigt ein Beispiel symbolischer Ausdrücke, die mit dem Verfahren von 6 erzeugt wurden;
8 zeigt eine weitere Ausführungsform der vorliegenden Erfindung, wobei Eingabevariablen über Eingangskanäle dem integrierten Schaltkreis zugeführt werden;
9 zeigt eine weitere Ausführungsform eines Dekomprimierers;
10 zeigt noch eine weitere Ausführungsform des Dekomprimierers;
11 ist ein Ablaufdiagramm eines Verfahrens zum schrittweisen Hinzufügen symbolischer Ausdrücke für eine Komprimierung.
Die Verfahren zum Komprimieren von Testmustern, wie hierin gezeigt und beschrieben, werden in einer Software implementiert, die auf einem computerlesbaren Medium gespeichert und auf einem Universalrechner ausgeführt wird. Die Erfindung kann beispielsweise in computergestützten Entwurfswerkzeugen implementiert werden. Zwecks Übersichtlichkeit werden nur jene Aspekte der Software beschrieben, die für die Erfindung relevant sind; Produktdetails, die im Stand der Technik wohl bekannt sind, werden weggelassen. Aus demselben Grund wird die Computerhardware nicht detaillierter beschrieben. Es sollte sich daher von selbst verstehen, dass die Erfindung nicht auf irgendeine spezifische Computersprache, ein Programm oder einen Computer beschränkt ist.
2 ist ein Blockdiagramm eines erfindungsgemäßen Systems 30 zum Testen digitaler Schaltkreise mit Abtastketten. Das System umfaßt ein Testgerät 21, wie zum Beispiel ein externes automatisches Testgerät (ATE), und einen Schaltkreis 34, der als Ganzes oder Teil davon einen Schaltkreis unter Prüfbedingungen (CUT) 24 umfaßt. Das Testgerät 21 stellt über Eingangskanäle 40 zu dem Schaltkreis 34, wie zum Beispiel einen integrierten Schaltkreis, einen Satz komprimierter Testmuster 32 von Bits aus der Speicherung bereit, und zwar jeweils ein Muster. Ein komprimiertes Muster, wie beschrieben werden wird, enthält weit weniger Bits als ein herkömmliches unkomprimiertes Testmuster. Ein komprimiertes Muster braucht nur genug Informationen zu enthalten, um deterministisch spezifizierte Bits wiederherzustellen. Folglich hat ein komprimiertes Muster typischerweise 2% bis 5% der Größe eines herkömmlichen Testmusters und erfordert viel weniger Testgerätspeicher zum Speichern als herkömmliche Muster. Des Weiteren brauchen komprimierte Testmuster viel weniger Zeit für die Übertragung von einem Testgerät zu einem CUT 24.
Im Unterschied zu den oben beschriebenen Reseeding-Techniken vom Stand der Technik werden die komprimierten Testmuster 32 kontinuierlich ohne Unterbrechung von dem Testgerät 21 zu Abtastketten 26 in dem CUT 24 geliefert. Während das komprimierte Testmuster von dem Testgerät 21 zu den Eingangskanälen eines Dekomprimierers 36 innerhalb des Schaltkreises 34 geliefert wird, dekomprimiert der Dekomprimierer das komprimierte Muster in ein dekomprimiertes Bitmuster. Das dekomprimierte Testmuster wird dann den Abtastketten 26 zugeführt. Diese Zuführung erfolgt typischerweise, während das komprimierte Testmuster dem Schaltkreis 34 zugeführt wird. Nachdem die Schaltlogik in dem CUT 24 mit einem dekomprimierten Testmuster in den Abtastketten 26 getaktet worden ist, wird die Testantwort auf dieses Muster in den Abtastketten festgehalten und zum Vergleich mit den darin gespeicherten komprimierten fehlerfreien Referenzantworten 41 zu dem Testgerät 21 übertragen.
In einer typischen Konfiguration weist der Dekomprimierer 36 einen Ausgang pro Abtastkette 26 auf, und es gibt mehr Abtastketten als Eingangskanäle in dem Dekomprimierer. Jedoch sind auch andere Konfigurationen möglich, bei denen die Dekomprimierer-Ausgänge weniger als oder gleich den Eingangskanälen sind. Der Dekomprimierer erzeugt in einem gegebenen Zeitraum eine größere Anzahl von dekomprimierten Bits an seinen Ausgängen als die Anzahl von komprimierten Musterbits, die er während desselben Zeitraums erhält. Dies ist der Dekomprimierungsvorgang, wobei der Dekomprimierer 36 eine größere Anzahl von Bits erzeugt als er in einem gegebenen Zeitraum geliefert bekommt.
Um das Datenvolumen der Testantwort und die Zeit zum Senden der Antwort an das Testgerät zu reduzieren, kann der Schaltkreis 34 Mittel zum Komprimieren der Testantwort umfassen, die aus den Abtastketten 26 gelesen wird. Eine Struktur zur Bereitstellung einer solchen Komprimierung ist ein oder mehrere räumliche Komprimierer 38. Die von den Komprimierern 38 erzeugten komprimierten Testantworten werden dann nacheinander mit komprimierten Referenzantworten 40 verglichen. Ein Fehler wird entdeckt, wenn eine Referenzantwort nicht einer tatsächlichen Antwort entspricht.
Das Zuführen eines komprimierten Testmusters zu einem Schaltkreis, seine Dekomprimierung in ein dekomprimiertes Testmuster und die Zuführung des dekomprimierten Testmusters zu den Abtastketten erfolgt synchron, kontinuierlich und im wesentlichen gleichzeitig. Jedoch kann die Geschwindigkeit, mit der jeder Schritt erfolgt, variieren. Alle Schritte können, falls gewünscht, synchron mit derselben Taktgeschwindigkeit durchgeführt werden. Oder die Schritte können mit verschiedenen Taktgeschwindigkeiten durchgeführt werden. Werden die Schritte mit derselben Taktgeschwindigkeit durchgeführt, oder werden die komprimierten Testmuster mit einer höheren Taktgeschwindigkeit bereitgestellt und dekomprimiert als die mit der die dekomprimierten Testmuster den Abtastketten zugeführt werden, dann überschreitet die Anzahl der Ausgänge des Dekomprimierers 36 und assoziierter Abtastketten die Anzahl der Eingangskanäle des Dekomprimierers, wie in 2 gezeigt. In diesem ersten Fall wird Dekomprimierung durch Bereitstellen von mehr Dekomprimierer-Ausgängen als Eingangskanälen erreicht. Werden die komprimierten Testmuster mit einer niedrigeren Taktgeschwindigkeit bereitgestellt und mit einer höheren Taktgeschwindigkeit dekomprimiert und den Abtastketten zugeführt, dann kann die Anzahl der Ausgänge und assoziierten Abtastketten die gleiche, weniger oder größer als die Anzahl der Eingangskanäle sein. In diesem zweiten Fall wird Dekomprimierung durch Erzeugen der dekomprimierten Testmusterbits mit einer höheren Taktgeschwindigkeit als die Taktgeschwindigkeit, mit der die komprimierten Testmusterbits zugeführt werden, erreicht.
3 ist ein Blockdiagramm eines erfindungsgemäßen Dekomprimierers. Der Dekomprimierer 36 umfaßt einen linear endlichen Automaten (LFSM) 46, der, falls gewünscht, über seine Anzapfungen mit einem Phasenschieber 50 gekoppelt ist. Der LFSM führt über den Phasenschieber stark linear unabhängige Testmuster zu den Eingängen zahlreicher Abtastketten in dem CUT 24. Der LFSM kann auf der Basis der kanonischen Formen von linear rückgekoppelten Schieberegistern, Zellenautomaten oder umgewandelten LFSRs gebaut sein, die erhalten werden können, indem eine Anzahl von m-Sequenz-erhaltenden Umwandlungen angewendet werden. Der Ausgang des LFSM führt zu dem Phasenschieber, der sicherstellt, dass sich die in den mehreren Abtastketten 26 zu irgendeiner Zeit vorhandenen dekomprimierten Muster nicht im Muster überlappen (das heißt phasenverschoben sind).
Das hier beschriebene Konzept einer Endlosfluß-Dekomprimierung beruht auf der Tatsache, die oben erwähnt wurde, nämlich dass deterministische Testmuster typischerweise nur zwischen 2 bis 5% deterministisch spezifizierter Bits aufweisen, wobei die verbleibenden Bits zufällig während der Testmustererzeugung gefüllt werden. Testmuster mit partiell spezifizierten Bitpositionen sind als Testkuben definiert; ein Beispiel dafür erscheint in Tabelle 2 unten. Diese partiell spezifizierten Testkuben sind komprimiert, so dass das Testdatenvolumen, das extern gespeichert werden muß, signifikant reduziert wird. Je geringer die Anzahl spezifizierter Bits in einem Testkubus ist, desto besser ist die Fähigkeit, die Informationen in ein komprimiertes Muster zu kodieren. Die Fähigkeit, Testkuben in ein komprimiertes Muster zu kodieren, wird genutzt, indem man ein paar Dekomprimierer-Eingangskanäle hat, die den Schaltkreis unter Prüfbedingungen antreiben und die von dem Testgerät als virtuelle Abtastketten betrachtet werden. Der eigentliche CUT 24 jedoch hat seine Speicherelemente in eine große Anzahl von realen Abtastketten eingefügt. Unter diesen Umständen kann selbst ein preiswertes Testgerät, das wenige Abtastkanäle und ausreichend kleinen Speicher zum Speichern von Testdaten aufweist, den Schaltkreis extern antreiben.
4 zeigt den Dekomprimierer detaillierter. Der LFSM ist in einem acht Stufen-LFSR 52 vom Typ 1 ausgeführt, der ein Primitive Polynomial h(x) = x⁸ + x⁴ + x³ + x² + 1 implementiert. Der Phasenschieber 50, der in einer Anzahl von EXKLUSIV-ODER-Gattern ausgeführt ist, treibt acht Abtastketten 26 an, von denen jede acht Abtastzellen aufweist (die dargestellten Abtastzellen sind Speicherelemente, die jeweils 1 Bit an Informationen speichern). Die Struktur des Phasenschiebers ist derart gewählt, dass eine gegenseitige Trennung zwischen seinen Ausgangskanälen C0–C7 wenigstens acht Bits beträgt, und alle Ausgangskanäle werden von 3-Eingang-(Anzapfung)EXKLUSIV-ODER-Funktionen mit den folgenden Formen angetrieben:

C₀ = S₄ ⊕ S₃ ⊕ S₁ C₄ = S₄ ⊕ S₂ ⊕ S₁

C₂ = S₇ ⊕ S₆ ⊕S₅ C₅ = S₅ ⊕ S₂ ⊕ S₀

C₃ = S₇ ⊕ S₃ ⊕ S₂ C₆ = S₆ ⊕ S₅ ⊕ S₃

C₃ = S₆ ⊕ S₁ ⊕S₀ C7 = S₇ ⊕ S₂ ⊕ S₀

Tabelle 1 wobei C_i der i. Ausgangskanal ist und s_k die k. Stufe des LFSR anzeigt. Nehmen wir an, dass das LFSR jeden Taktzyklus über seine zwei Eingangskanäle 37a, 37b und Eingangsinjektoren 48a, 48b (EXKLUSIV-ODER-Gatter) zu den zweiten und den sechsten Stufen des Registers gespeist wird. Die Eingabevariablen "a" (komprimierte Testmusterbits), die auf Kanal 37a empfangen werden, sind mit geraden tiefgesetzten Zeichen (a₀, a₂, a₄, ..) gekennzeichnet, und die Variablen "a", die auf Kanal 37b empfangen werden, sind mit ungeraden tiefgesetzten Zeichen (a₁, a₃, a₅, ...) gekennzeichnet. Wie unten in Bezug auf 5 ferner beschrieben werden wird, wenn diese externen Variablen als Boolesch behandelt werden, können alle Abtastzellen konzeptionell mit symbolischen Ausdrücken gefüllt werden, die lineare Funktionen von Eingabevariablen sind, die von Testgerät 21 in den LFSR 52 injiziert werden. Angesichts des Rückkopplungspolynoms, des Phasenschiebers 50, der Position der Injektoren 48a, b sowie eines zusätzlichen Anfangszeitraums von vier Taktzyklen, während dem nur dem LFSR Testdaten zugeführt werden, kann der Inhalt einer jeden Abtastzelle in den Abtastketten 26 in 4 logisch bestimmt werden.
5 zeigt ein Ablaufdiagramm eines Verfahrens zur Komprimierung eines Testmusters. In einem ersten Prozeßblock 60 werden symbolische Ausdrücke erzeugt, die mit Abtastzellen assoziiert sind. Die erzeugten symbolischen Ausdrücke basieren auf einer symbolischen Simulation des Dekomprimierers mit einem kontinuierlichen Strom externer Eingabevariablen, die auf den Eingangskanälen dem Dekomprimierer zugeführt werden. Gleichzeitig, während die Eingabevariablen dem Dekomprimierer zugeführt werden, ist der Dekomprimierer in seinem normalen Betriebsmodus, bei dem die Eingabevariablen dekomprimiert werden. Typischerweise werden mit dem Dekomprimierer gekoppelte Abtastzellen ebenfalls gleichzeitig geladen, während die Eingabevariablen dem Dekomprimierer zugeführt werden. 6 liefert weitere Details zu einer Technik zur Erzeugung der symbolischen Ausdrücke und ist von einem spezifischen Beispiel gefolgt.
Im Prozeßblock 62 (5) wird ein Testkubus erzeugt. Der Testkubus ist ein deterministisches Bitmuster, bei dem jedes Bit einer Abtastzelle in den Abtastketten entspricht. Einige der Abtastzellen sind zugeordnete Werte (zum Beispiel eine logische 1 oder logische 0), während andere Abtastzellen "don't care" Zellen sind. Die Abtastzellen, die zugeordnete Werte sind, werden in der Komprimierungsanalyse verwendet und sind in dem komprimierten Testmuster repräsentiert. Die verbleibenden Abtastzellen, die "don't care" Zellen sind, müssen nicht in dem komprimierten Testmuster repräsentiert werden und werden mit pseudozufälligen Werten gefüllt, die von dem Dekomprimierer erzeugt werden.
Im Prozeßblock 64 wird eine Vielzahl von Gleichungen mittels Gleichsetzen der in Prozeßblock 60 erzeugten symbolischen Ausdrücke mit den den Abtastzellen in Prozeßblock 62 zugeordneten Werten formuliert. Typischerweise werden nur die Abtastzellen, die zugeordnete Werte sind, bei der Formulierung der Gleichungen verwendet. Durch Verwenden einer reduzierten Anzahl von Gleichungen kann die Komprimierung des Testkubus maximiert werden. Im Prozeßblock 66 werden die Gleichungen mittels bekannter Techniken, wie zum Beispiel Gauß-Jordan Elimination, gelöst.
6 liefert weitere Details zur Erzeugung der symbolischen Ausdrücke. Die Erzeugung der symbolischen Ausdrücke wird typischerweise in einer simulierten Umgebung durchgeführt, obwohl eine mathematische Analyse ebenfalls verwendet werden kann. Im Prozeßblock 70 wird der Dekomprimierer zurückgesetzt. Zum Beispiel werden in dem Dekomprimierer von 4 die Speicherelemente 0–7 in dem LFSR 52 auf einen Low-Zustand zurückgesetzt. Im Prozeßblock 72 werden Eingabevariablen Bits auf den Eingangskanälen zugeordnet. Zum Beispiel kann während eines oder mehrerer Taktzyklen eine unterschiedliche Eingabevariable jedem Eingangskanal zugeordnet werden. Die Eingabevariablen werden dem Dekomprimierer zugeführt und durchlaufen gemäß der Dekomprimierer-Logik die Speicherelemente in dem Dekomprimierer zyklisch. Eine symbolische Simulation verwendend werden die Ausgänge des Dekomprimierers als eine Funktion der Eingabevariablen bestimmt (Prozeßblock 74). Insbesondere erfolgt die symbolische Simulation des Dekomprimierers durch Betreiben des Dekomprimierers in seinem normalen Betriebsmodus (das heißt Dekomprimierung), wobei gleichzeitig die Eingabevariablen in den Dekomprimierer injiziert werden. Des Weiteren gibt der Dekomprimierer dekomprimierte Daten gleichzeitig mit der Injizierung der Eingabevariablen aus, die verwendet werden, um Abtastzellen in den Abtastketten zu füllen. Im Prozeßblock 76 wird jeder Ausgabeausdruck einer entsprechenden Abtastzelle in einer Abtastkette zugeordnet. Das heißt eine Assoziation wird zwischen den Ausdrücken und den Abtastzellen hergestellt.
Somit wird bei einer gegebenen Struktur eines Dekomprimierers eine Vielzahl symbolischer Ausdrücke für jede Abtastzelle als lineare Kombinationen der Eingabevariablen gebildet. In diesem Fall ist ein linearer Ausdruck durch den Satz der involvierten Variablen gekennzeichnet. Bei jedem oder mehreren Taktzyklen des Dekomprimierers (abhängig von dem Taktschema) wird ein neuer Satz k Eingabevariablen, wobei k die Anzahl externer Eingaben ist, über die EXKLUSIV-ODER-Gatter in das LFSM geladen. Als Folge können lineare Kombinationen bereits injizierter Variablen mit jedem Speicherelement des LFSM assoziiert werden. Da am Anfang der Dekomprimierer für jedes neue Testmuster zurückgesetzt wird, sind die entsprechenden Ausdrücke, die mit den Speicherelementen des LFSM assoziiert sind, leer. Bei jedem Zyklus ist ein neuer mit einem gegebenen Speicherelement, genannt ein Zielelement, assoziierter Ausdruck eines LFSM auf den Ausdrücken anderer Speicherelemente und Eingangskanälen, Quellen genannt, die das gegebene Speicherelement speisen, computergestützt. Die bestimmten Formen dieser Ausdrücke hängen von Funktionalität, Struktur oder innerer Anschließbarkeit des LFSM sowie den Positionen der Injektionsstellen der Anfangswertvariablen ab.
Das gleiche Prinzip der Erzeugung symbolischer Ausdrücke trifft auf Ausgaben eines Phasenschiebers zu, der eine lineare Funktion der LFSM-Speicherelemente implementiert. Für alle Ausgangskanäle des Phasenschiebers werden ähnliche symbolische Ausdrücke durch Zusammenaddieren von Ausdrücken in dem Galoisschen Feld Modulo 2 erzeugt, die mit jenen Stufen des LFSM assoziiert sind, die verwendet werden, um sukzessive Ausgaben des Phasenschiebers über die EXKLUSIV-ODER-Funktion anzutreiben. Die resultierenden Ausdrücke werden später mit sukzessiven Zellen von Abtastketten verbunden, die von diesen Dekomprimierer-Ausgaben angetrieben werden. Das Verbinden erfolgt zu Zeiten, die exakt dem Verschieben der Abtastketten entsprechen. Wenn der Dekomprimierer und die Abtastketten mit derselben Frequenz arbeiten, werden die Ausgabeausdrücke für jeden Zyklus des Dekomprimiererbetriebs berechnet. Arbeiten die Abtastketten mit einer Frequenz, die ein Teiler der des Dekomprimierers ist, werden die Dekomprimierer-Gleichungen bei jedem Taktzyklus berechnet, jedoch werden die Abtastzellen-Gleichungen nur für jene Zyklen berechnet, die einer Verschiebung entsprechen. Diese Operation ermöglicht höhere Übertragungsgeschwindigkeiten zu dem Dekomprimierer, während der Leistungsverlust in dem Schaltkreis unter Prüfbedingungen reduziert wird. Die Abtastketten können weiter in mehrere Gruppen mit separaten Schiebetakten geteilt werden, um eine unabhängige Schiebeoperation zu ermöglichen. In diesem Fall simuliert die Berechnung der symbolischen Ausdrücke die Schaltkreisoperation genau.
7 führt die Ausdrücke für die 64 Abtastzellen in 4 auf, wobei die Abtastketten 0 bis 7 in 4 numeriert sind, die den in 4 festgelegten Abtastketten C7, C1, C6 ... entsprechen. Die Ausdrücke für jede Abtastkette in 4 sind in der Reihenfolge aufgeführt, in der die Informationen in die Kette geschoben werden, das heißt der oberste Ausdruck repräsentiert die Daten, die zuerst eingeschoben werden. Die Eingabevariablen a₀, a₂, a₄, ... werden dem Eingangskanal 37a zugeordnet, während a₁, a₃, a₅, ... 37b zugeordnet werden. Angesichts der Dekomprimierer-Logik werden die Ausgaben des Dekomprimierers als eine Funktion der Eingabevariablen bestimmt, wie in 7 gezeigt. In dem dargestellten Beispiel wird bei jedem Taktzyklus die Ausgabe des Dekomprimierers in die Abtastketten geladen. Folglich weist jede Abtastzelle eine damit assoziierte Gleichung auf.

Entweder vor oder nach der Erzeugung der symbolischen Ausdrücke wird ein Testkubus erzeugt. Der Testkubus ist ein deterministisches Muster, das auf dem Fehler, der getestet wird, basiert. Nehmen wir an, dass der Dekomprimierer 36 in 4 ein Testmuster basierend auf dem folgenden partiell spezifizierten Testkubus in Tabelle 2 erzeugen soll (die Inhalte der acht Abtastketten sind hier horizontal gezeigt, wobei die ganz linke Spalte die Informationen repräsentiert, die zuerst in die Abtastketten geschoben wird):

x x x x x x x x	Abtastkette 0
x x x x x x x x	Abtastkette 1
x x x x 1 1 x x	Abtastkette 2
x x 0 x x x 1 x	Abtastkette 3
x x x x 0 x x 1	Abtastkette 4
x x 0 x 0 x x x	Abtastkette 5
x x 1 x 1 x x x	Abtastkette 6
x x x x x x x x	Abtastkette 7

Tabelle 2

Die Variable x bezeichnet eine "don't care" Bedingung. Das komprimierte Testmuster wird durch Gleichsetzen der Gleichungen von 7 mit den zugeordneten Bits in dem Testkubus bestimmt. Dann kann ein entsprechendes komprimiertes Testmuster bestimmt werden, indem das folgende System von zehn Gleichungen aus 7 mit irgendeiner von einer Anzahl von wohl bekannten Techniken, wie zum Beispiel Gauß-Jordan Eliminationstechniken, gelöst wird. Die gewählten Gleichungen entsprechen den deterministisch spezifizierten Bits:
Tabelle 3
Es kann verifiziert werden, dass die resultierenden Anfangswertvariablen a₀, a₁, a₂, a₃ und a₁₃ dem Wert Eins entsprechen, während die verbleibenden Variablen den Wert Null annehmen. Dieser Anfangswert wird später ein vollständig spezifiziertes Testmuster in der folgenden Form erzeugen (die anfangs spezifizierten Positionen sind unterstrichen):
Tabelle 4
Wie beobachtet werden kann, beträgt das erreichte Komprimierungsverhältnis (definiert als die Anzahl von Abtastzellen geteilt durch die Anzahl komprimierter Musterbits) 64/(2 × 8 + 2 × 4) ≈ 2,66. Die nicht spezifizierten Bits werden mit pseudozufälligen Werten gemäß der Logik des Dekomprimierers gefüllt.
8 zeigt eine weitere Repräsentation des Komprimierungs-Prozesses. Insbesondere umfaßt der Dekomprimierer einen LFSM 80 und einen assoziierten linearen Phasenschieber 82. Der LFSM wird durch eine Anzahl externer Eingangskanäle 84 gespeist, während der Phasenschieber ein EXKLUSIV-ODER-Netz umfaßt, das verwendet wird, um verschobene Versionen derselben Daten in seinen verschiedenen Ausgangskanälen (Abtastketten 26) zu vermeiden. Der LFSM kann eine große Anzahl von Abtastketten antreiben, obwohl er relativ klein ist. Der Phasenschieber 82 stellt eine lineare Kombination der LFSM-Stufenausgänge bereit. Der LFSM erzeugt eine Sequenz mit der gewünschten Trennung von anderen Sequenzen durch Verwenden der "Verschieben und Addieren"-Eigenschaft gemäß der die Summe irgendeiner von dem LFSM erzeugten Sequenz und einer zyklischen Verschiebung von sich selbst eine andere zyklische Verschiebung dieser Sequenz ist. Wie man in 8 sehen kann, sind bestimmten Abtastzellen vorbestimmte Werte zugeordnet, während andere Abtastzellen "don't care" Zellen sind, wie durch ein "x" angezeigt. Nur Abtastzellen, denen vorbestimmte Werte zugeordnet sind, werden mit einem symbolischen Ausdruck gleichgesetzt.
9 zeigt einen Dekomprimierer und Phasenschieber und wird verwendet, um die Ableitung symbolischer Ausdrücke darzustellen. Der Dekomprimierer umfaßt einen 8-Bit-LFSM und einen entsprechenden 4-Ausgang-Phasenschieber. Die Architektur des LFSM ist durch Umwandeln eines linear rückgekoppelten 8-Bit-Schieberegisters erhalten worden, das Primitive Polynomial x⁸ + x⁶ + x⁵ + x + 1 implementiert. Die Eingabevariablen a₁, a₂, ..., a₁₄ werden in Paaren über zwei externe Eingänge, die mittels der EXKLUSIV-ODER-Gatter mit Eingängen von Speicherelement 1 bzw. 5 verbunden sind, bereitgestellt. Der Phasenschieber besteht aus vier EXKLUSIV-ODER-Gattern, die mit den Ausgängen des LFSM verbunden sind. In der dargestellten Ausführungsform ist es wünschenswert, dass die Ausgabeausdrücke nicht erzeugt werden, bis alle Speicherelemente des LFSM mit wenigstens einer Eingabevariable gefüllt sind. Typischerweise variiert die Anzahl der Zyklen, die erforderlich ist, um den LFSM zu laden, abhängig von der Ausführung. Zum Beispiel kann die Anzahl der Zyklen zum Laden des LFSM von der LFSM und der Anzahl der Eingangskanäle abhängen, aber andere Kriterien können angewendet werden. Wie in Tabelle 5 dargestellt, sind in der dargestellten Ausführungsform alle Speicherelemente nach vier aufeinander folgenden Taktzyklen gefüllt. Kontinuierliches Betreiben des Dekomprimierers führt zu den Ausdrücken, die in dem zweiten Teil der Tabelle 5 (beginnend auf dem 5. Zyklus) erfaßt sind. Ausdrücke, die seitdem auf den Ausgängen des Phasenschiebers erzeugt wurden, werden in Tabelle 6 dargestellt. Neue Anfangswert-Variablen werden in das LFSM parallel zu oder gleichzeitig mit den Abtastzellen, die gefüllt werden, injiziert.
Tabelle 5
Sobald die symbolischen Ausdrücke bestimmt sind, wird ein Gleichungssystem für jeden Testkubus formuliert. Diese Gleichungen erhält man durch Wählen der symbolischen Ausdrücke entsprechend spezifizierter Positionen des Testkubus (sie bilden die linken Seiten der Gleichungen) und Zuordnen der Werte dieser spezifizierten Positionen den entsprechenden Ausdrücken. Somit werden die rechten Seiten der Gleichungen durch die spezifizierten Positionen in den partiell spezifizierten Testmustern definiert. Wie man sehen kann, entspricht der Prozeß des Findens einer geeigneten Kodierung für einen gegebenen Testkubus dem Lösen eines linearen Gleichungssystems in dem Galoisschen Feld Modulo 2. Das Lösen der Gleichungen kann mittels Gauß-Jordan Elimination sehr effizient durchgeführt werden, indem man sich schnelle bitweise Operationen zunutze macht. Wenn das lineare Gleichungssystem eine Lösung aufweist, kann es als ein komprimiertes Testmuster, das heißt mit der Eigenschaft, die, wenn dem Dekomprimierer zugeführt, zu dem dekomprimierten Testmuster entsprechend dem anfänglichen, partiell spezifizierten Testvektor führt, behandelt werden. Um die Wahrscheinlichkeit erfolgreicher Kodierung zu erhöhen, ist es wünschenswert, Testkuben mit der kleinsten erreichbaren Anzahl spezifizierter Positionen zu erzeugen. Folglich wird dies die Anzahl von Gleichungen reduzieren, während die gleiche Anzahl von Eingabevariablen erhalten bleibt, und somit wird die Komprimierungswahrscheinlichkeit erhöht.
Tabelle 6
Darstellungshalber betrachten wir einen beispielhaften 8-Bit-Dekomprimierer mit zwei externen Eingängen, der vier 10-Bit-Abtastketten, wie in 10 gezeigt, antreibt. Wenn dieser Schaltkreis ein Testmuster basierend auf dem folgenden, in Tabelle 7 gezeigten partiell spezifizierten Testkubus (die Inhalte der vier Abtastketten sind hier horizontal gezeigt) erzeugen soll:
Tabelle 7 wobei x eine "don't care" Bedingung bezeichnet, dann kann ein entsprechendes komprimiertes Muster bestimmt werden, indem das folgende, in Tabelle 8 gezeigte Gleichungssystem (resultierend aus der Struktur des Dekomprimierers von 9) gelöst wird:
Tabelle 8
Es kann verifiziert werden, dass die resultierenden Eingabevariablen a₂, a₃, a₅, a₆ und a₁₂ dem Wert Eins entsprechen, während die verbleibenden Variablen den Wert Null annehmen. Dieser Anfangswert wird später ein vollständig spezifiziertes Testmuster in der folgenden, in Tabelle 9 gezeigten Form erzeugen (die anfangs spezifizierten Positionen sind nun unterstrichen):
Tabelle 9
Des Weiteren wird eine Komprimierung von Testmustern mittels des ATPG-Algorithmus durchgeführt, der mehrere Fehler unter Verwendung der Informationen über verfügbaren Kodierraum anpeilt. In einer Form der vorliegenden Erfindung werden die Fehler derart gewählt, dass es keine Überlappung in den zugeordneten Eingaben gibt. Können Zuordnungen zu einem bestimmten Fehler nicht gefunden werden, wird der Kodierraum vollständig reduziert und auf einen anderen Fehler angewendet. In der zweiten Form können sich Anregungskegel überlappen und Zuordnungen teilen. In beiden Fällen folgt der Erzeugung eines Testkubus für einen gegebenen Fehler der Versuch, einen aktuellen Gleichungssatz, wie oben gezeigt, zu lösen.
Um die Effizienz der Komprimierung weiter zu steigern, wird ein schrittweiser Modus ausgelöst, bei dem neue Gleichungen für einen als nächstes anvisierten Fehler dem bereits bestehenden Gleichungssystem hinzugefügt werden. Folglich werden Schritte für vorherige Fehler, die von demselben Testkubus erfaßt worden sind, nicht wiederholt. Tatsächlich führt er weiterhin eine Gauß-Jordan Elimination durch Verwenden von Informationen, die aus den früheren Schritten erhältlich sind, aus. Wenn eine Lösung immer noch existiert, wird der ATPG aufgerufen, der fähig ist, einen schrittweisen Testkubus für einen nachfolgenden Fehler zu erzeugen. Andernfalls werden die kürzlich erzeugten Eingabezuordnungen gelöscht, und ein anderer Fehler wird anvisiert, sofern nicht ein gewisser Höchstwert an nicht erfolgreichen Versuchen erreicht worden ist. Im letzteren Fall wird ein neuer Testkubus mit dem entsprechenden linearen Gleichungssatz erzeugt.
11 ist ein Ablaufdiagramm eines Verfahrens, das den schrittweisen Komprimierungsmodus darstellt. Im Prozeßblock 90 wird ein Fehler gewählt und ein Testkubus wird erzeugt, um den gewählten Fehler zu testen. Wie vorher beschrieben, wird die Erzeugung des Testkubus mittels eines deterministischen Testmusters erreicht. Im Prozeßblock 92 wird der Testkubus verwendet, um einen Gleichungssatz wie vorher beschrieben zu erzeugen. Im Block 94 wird bestimmt, ob die Gleichungen lösbar sind. Sind die Gleichungen lösbar, wird im Prozeßblock 96 der Gleichungssatz schrittweise mit einer oder mehreren neuen Gleichungen erweitert, die einen oder mehrere andere Fehler testen. Dann wird bestimmt, ob der erweiterte Gleichungssatz lösbar ist, wie durch Pfeil 98 angezeigt. Dieser Prozeß dauert an, bis der Versuch, den Gleichungssatz zu lösen, mißlingt. Nach einem mißlungen Versuch, die Gleichungen zu lösen, wird Prozeßblock 94 verneint, was zur Folge hat, dass die Kontrolle an Prozeßblock 100 weitergegeben wird. Als Folge wird bzw. werden im Prozeßblock 100 die zuletzt hinzugefügte Gleichung bzw. die zuletzt hinzugefügten Gleichungen gelöscht. Im Prozeßblock 102 wird bestimmt, ob ein begrenzendes Kriterium erreicht worden ist, beispielsweise ob die Anzahl der Mißerfolge einen vorbestimmten Grenzwert erreicht oder überschritten hat, oder ob eine Anzahl spezifizierter Bits in einem Testkubus erreicht worden ist. Zum Beispiel, wenn die Anzahl der Bits in dem Testkubus, denen Werte zugeordnet sind, 90% oder 95% der Anzahl der Eingabevariablen erreicht, kann die schrittweise Erweiterung beendet werden. Jedes gewünschte begrenzende Kriterium kann verwendet werden. Wird das begrenzende Kriterium erreicht, wird das komprimierte Endmuster erzeugt (Prozeßblock 104). Wenn nicht, ist Prozeßblock 96 wieder versucht, die Gleichungen schrittweise zu erweitern, um noch einen anderen Fehler zu testen.
Nachdem die Prinzipien der Erfindung in Ausführungsbeispielen dargestellt und beschrieben worden sind, sollten Fachleute erkennen, dass die erläuternden Ausführungsformen in Anordnung und Detail abgewandelt werden können, ohne von solchen Prinzipien abzuweichen. Zum Beispiel: Obwohl gezeigt wird, dass der Dekomprimierer auf dem integrierten Schaltkreis ist, kann er auch auf einem ATE sein. In einem solchen Fall werden die Eingabevariablen gleichzeitig extern dem Dekomprimierer zugeführt, während der Dekomprimierer betrieben wird, um die Ausgabeausdrücke des Dekomprimierers zu erzeugen. Des Weiteren, obwohl gezeigt wird, dass die Erzeugung symbolischer Ausdrücke die symbolische Simulation eines Dekomprimierers verwendet, kann eine solche Erzeugung durch andere Techniken als Simulation erreicht werden, wie zum Beispiel durch Repräsentieren des Dekomprimierers mathematisch (zum Beispiel ein Primitive Polynomial) und Erzeugen der Ausdrücke mittels mathematischer Analyse. Angesichts der vielen möglichen Ausführungsformen, auf die die Prinzipien der Erfindung angewendet werden können, sollte erkannt werden, dass die erläuternde Ausführungsform gedacht ist, diese Prinzipien zu lehren und nicht gedacht ist, eine Beschränkung des Erfindungsumfangs, wie durch die beigefügten Ansprüche definiert, zu sein.

Claims

Verfahren zum Berechnen eines komprimierten Testmusters zum Testen eines integrierten Schaltkreises (34), welches die folgenden Schritte umfaßt: – Erzeugen symbolischer Ausdrücke, welche mit Abtastzellen innerhalb eines integrierten Schaltkreises assoziiert und eine Funktion von Eingabevariablen sind, die während des Ladens der Abtastzellen (60) nacheinander angewendet werden; – Erzeugen eines einen Testmuster repräsentierenden Testkubus zum Laden in eine Abtastzelle, wobei nur ein Teil der Abtastzellen vorbestimmten Werten zugeordnet ist (62); – Formulieren eines Formelsatzes mittels Gleichsetzen der zugeordneten Werte in den Abtastzellen mit den symbolischen Ausdrücken (64); und – Lösen der Gleichungen, um das komprimierte Testmuster zu erhalten (66).
Verfahren nach Anspruch 1, wobei die den Abtastzellen zugeordneten Werte gewählt sind, um potentielle Fehler im integrierten Schaltkreis (34) zu testen.
Verfahren nach Anspruch 1 oder 2, welches das Speichern des Testmusters in einem automatischen Testgerät (21) (ATE) und das Übertragen des komprimierten Testmuster auf einen einen Dekomprimierer (36) umfassenden, integrierten Schaltkreis (34), der getestet wird, umfaßt.
Verfahren nach einem der vorangehenden Ansprüche, welches nach dem Lösen der Gleichungen ein schrittweises Erweitern des Gleichungssatzes mit einer oder mehreren Gleichungen umfaßt (94).
Verfahren nach Anspruch 4, welches die folgenden Schritte umfaßt: (a) Versuchen, den erweiterten Gleichungssatz zu lösen (94); (b) wenn der Versuch, den Gleichungssatz zu lösen, mißlingt, Löschen der zuletzt hinzugefügten Gleichungen (100) und Erweitern des Gleichungssatzes mit einer oder mehreren anderen Gleichungen (96); und (c) wenn der Versuch, den Gleichungssatz zu lösen, erfolgreich ist, schrittweises Erweitern des Gleichungssatzes mit zusätzlichen Gleichungen (96); (d) Wiederholen der Schritte (a)–(c) bis ein vorbestimmtes, begrenzendes Kriterium erreicht ist (102).
Verfahren nach einem der vorangehenden Ansprüche, wobei das Erzeugen symbolischer Ausdrücke die folgenden Schritte umfaßt: – Zuordnen der Eingangsvariablen zu Bits auf Eingangskanälen des integrierten Schaltkreises (72), wobei die Anzahl der Eingangsvariablen größer ist als die Anzahl der Kanäle; – Simulieren der Zuführung der Eingangsvariablen zu einem Dekomprimierer im integrierten Schaltkreis und Simulieren, daß der Dekomprimierer fortdauernd getaktet wird, um die Eingangsvariablen zu dekomprimieren, wobei eine oder mehrere zusätzliche Eingangsvariablen während eines oder mehrerer Taktzyklen in den Dekomprimierer eingespeist werden; und – Erzeugen von Ausgabeausdrücken aus dem Dekomprimierer, welche sich aus der Simulation ergeben und jeweils auf den Eingabevariablen basieren, welche während des fortlaufenden Taktens des Dekomprimierers eingespeist werden (74).
Verfahren nach Anspruch 6, welches zusätzlich das Zuordnen jedes der Ausgabeausdrücke zu jeder Abtastzelle innerhalb einer Abtastkette im integrierten Schaltkreis umfaßt (76).
Verfahren nach einem der vorangehenden Ansprüche, wobei das Lösen der Gleichungen ein Ausführen eines Gauß-Jordan Eliminationsverfahrens zur Lösung von Gleichungen umfaßt.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Erzeugen eines Testkubus ein Zuordnen von Werten einer vorbestimmten logischen 1 oder einer vorbestimmten logischen 0 zu den Abtastzellen zum Testen eines Fehlers im integrierten Schaltkreis umfaßt.
Verfahren nach einem der vorangehenden Ansprüche, welches die folgenden Schritte umfaßt: (a) Anwenden des komprimierten Testmusters auf den integrierten Schaltkreis (34); (b) Dekomprimieren des Testmusters; und (c) Laden der Abtastzellen innerhalb des integrierten Schaltkreises mit dem dekomprimierten Testmuster; (d) wobei (a), (b) und (c) im wesentlichen gleichzeitig eintreten.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Formulieren des Gleichungssatzes die folgenden Schritte umfaßt: – Assoziieren jedes symbolischen Ausdrucks in einer eineindeutigen Beziehung mit einer Abtastzelle; und – Gleichsetzen des mit der Abtastzelle assoziierten symbolischen Ausdrucks mit dem vorherbestimmten zugeordneten Wert für jede Abtastzelle mit einem vorherbestimmten zugeordneten Wert.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Erzeugen symbolischer Ausdrücke ein Benutzen einer Simulation des Dekomprimierers umfaßt.
Verfahren nach einem der Ansprüche 1 bis 11, wobei das Erzeugen symbolischer Ausdrücke ein Benutzen einer mathematischen Repräsentation eines Dekomprimierers umfaßt.
Verfahren nach einem der Ansprüche 1 bis 11, wobei beim Erzeugen symbolischer Ausdrücke eine Simulation genutzt wird, die Abtastzellen simulierte Abtastzellen sind, die Eingabevariablen simulierte Eingabevariablen sind, der Dekomprimierer ein simulierter Dekomprimierer ist und die symbolischen Ausdrücke eine Funktion simulierter Eingabevariablen sind, welche gleichzeitig auf den simulierten Dekomprimierer angewendet werden, welcher an die simulierten Abtastzellen gekoppelt ist, während der Dekompimierer fortlaufend dekomprimiert.
Verfahren nach Anspruch 14, wobei der Dekomprimierer die simulierten Abtastzellen gleichzeitig lädt, während die Eingabevariablen auf den Dekomprimierer angewendet werden.
Computerprogramm, welches angepaßt ist, alle Schritte irgendeines der vorangehenden Ansprüche auszuführen, wenn es auf einem Computer läuft.
Computerprogramm nach Anspruch 16, welches von einem computerlesbaren Medium umfaßt ist.
Vorrichtung, weiches einen komprimierten Testmuster zum Testen eines integrierten Schaltkreises errechnet (34), mit: – Mitteln zum Erzeugen symbolischer Ausdrücke, welche mit Abtastzellen innerhalb eines integrierten Schaltkreises assoziiert sind und welche eine Funktion von Eingabevariablen sind, die während des Ladens der Abtastzellen nacheinander angewendet werden (60); – Mitteln zum Erzeugen eines einen Testmuster repräsentierenden Testkubus zum Laden in eine Abtastzelle, wobei nur einem Teil der Abtastzellen vorbestimmte Werte zugeordnet werden (62); – Mitteln zum Formulieren eines Formelsatzes mittels Gleichsetzen der zugeordneten Werte in den Abtastzellen mit den symbolischen Ausdrücken (64); und – Mitteln zum Lösen der Gleichungen, um das komprimierte Testmuster zu erhalten (66).