DE4434927A1 - Mit Leistung versorgtes Testen einer gemischten Standard-/Boundary-Scan-Logik - Google Patents
Mit Leistung versorgtes Testen einer gemischten Standard-/Boundary-Scan-LogikInfo
- Publication number
- DE4434927A1 DE4434927A1 DE4434927A DE4434927A DE4434927A1 DE 4434927 A1 DE4434927 A1 DE 4434927A1 DE 4434927 A DE4434927 A DE 4434927A DE 4434927 A DE4434927 A DE 4434927A DE 4434927 A1 DE4434927 A1 DE 4434927A1
- Authority
- DE
- Germany
- Prior art keywords
- nodes
- boundary scan
- node
- nbs
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
- G01R31/318586—Design for test with partial scan or non-scannable parts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung bezieht sich allgemein auf eine Vorrichtung
und Verfahren zum Testen von elektrischen Schaltungen und
insbesondere auf eine Vorrichtung und Verfahren zum Testen
von Schaltungen, die einige Schaltelemente, die eine Boun
dary-Scan-Logik (Grenzabtast-Logik) einschließen und einige
Schaltelemente, die keine Boundary-Scan-Logik einschließen,
umfassen.
Das Testen von elektrischen Schaltungen ist nahezu so alt
wie die elektrischen Schaltungen selbst. In einfachen Schal
tungen geschieht dies durch Anlegen geringer Spannungen an
alle Schaltungsknoten, um auf Kurzschlüsse oder Leerläufe zu
testen. Der Ausdruck "Knoten" in dieser Beschreibung meint
ein beliebiges Equipotentialschaltelement. Ein Beispiel da
für ist ein Verbindungs-Draht oder eine -Spur zwischen zwei
elektrischen Komponenten. Vorrichtungsanschlußstifte, die
durch die Drähte oder Spuren verbunden sind, sind ebenfalls
ein Teil der Knoten.
Es wurde es immer wichtiger und schwieriger, Schaltungen
eingehend zu testen, als die Schaltungen zunehmend komplexer
wurden. Ein übliches Verfahren, dies durchzuführen, ist es,
eine Test-Vorrichtung und ein -Verfahren als Teil des Ent
wicklungsprogramms für jede hergestellte Schaltung, wie z. B.
eine Schaltungsplatine für ein Fernsehgerät, zu entwickeln.
Üblicherweise wird ein Programm entwickelt, das in eine kom
plexe Testmaschine programmiert wird, die Hunderte oder so
gar Tausende von Betriebsmitteln einschließt, wie zum Bei
spiel Spannungs-Treiber und -Empfänger, die über Relais und
Kontaktnägel in einer programmierten Folge abwechselnd mit
den Knoten der Schaltung verbunden werden, um die Schaltung
zu testen.
In komplexen Schaltungen kann nicht jede Kombination von
Knoten getestet werden, da dies zu zeitaufwendig ist. Also
muß der Testentwickler eine bestimmte Möglichkeit ent
wickeln, um sicherzustellen, daß die Knoten, die in der be
stimmten Schaltung am wahrscheinlichsten ausfallen, getestet
werden. Dies wurde zu einer sehr komplexen Wissenschaft, wo
bei höhere Mathematik und Computer verwendet werden. Es sei
z. B. das US-Patent Nummer 4,601,032 betrachtet, in dem eine
komplexe Wellenform von Testvektoren (ein Satz digitaler
Spannungen, der an einen Satz von Knoten angelegt wird)
konstruiert wird und diese an die Schaltelemente angelegt
wird, um die Schaltung zu testen, sowie US-Patent Nummer
5,027,353, bei dem ein gewichtetes mathematisches System
verwendet wird, um einen kompakten Satz von Testvektoren zu
bestimmen, um die Schaltung zu testen.
Ein Problem bei solchen Tests besteht darin, daß die Vek
toren oder Wellen, die Impulse oder Spannungen sind, die an
das System angelegt werden, das System beschädigen können,
wenn ein Fehler im System existiert und die Spannungen für
eine zu lange Dauer angelegt werden. Dies kann oft der Fall
sein, da die Systeme derart komplex sind, daß es eine sehr
lange Zeit in Anspruch nimmt, solche Tests durchzuführen.
Ein weiteres Problem besteht darin, daß es im allgemeinen
umso unwahrscheinlicher ist, daß solche Tests in der Lage
sind, örtlich genau zu bestimmen, wo der Fehler sich befin
det, je besser sie beim Herausfinden, daß ein Schaltungsfeh
ler existiert, sind. Da komplexe Schaltungsplatinen teuer
sind, ist es wichtig, zu wissen, wo sich der Fehler befin
det, so daß er repariert werden kann. Ein weiteres Problem
besteht darin, daß bei modernen elektrischen Schaltungen mit
Oberflächenbefestigung, feinen Geometrien und doppelseitigen
Platinen nicht alle Knoten zugreifbar sind, und folglich
nicht durch solche Verfahren getestet werden können.
Eine Lösung für das Problem des potentiellen Beschädigens
von Vorrichtungen während mit Leistung versorgter Tests wur
de im US-Patent Nummer 4,588,945 herausgefunden, das ein
Verfahren des Testens beschreibt, das eine Zeitgrenze für
das Anlegen der Testsignale und eine Abkühlzeit zwischen den
Testsignalen vorsieht, wobei die Dauer der Zeitgrenze und
der Abkühlzeit durch die Charakteristika der getesteten Vor
richtungen bestimmt ist.
Eine Lösung für das Problem des örtlich genauen Bestimmens
von Systemfehlern, wenn nicht alle Knoten zugreifbar sind,
wird Boundary-Scan genannt. Boundary-Scan ist ein Testsy
stem, bei dem jede Komponente einer Schaltung, wie z. B. ein
Chip, mit einem Satz von Schieberegistern aufgebaut ist, die
zwischen jedem Vorrichtungsanschlußstift und mit einem spe
zifischem internen Logiksystem plaziert sind. Dieses System
wurde in einem IEEE-Standard Nummer 1149.1-1990 definiert.
Der Boundary-Scan-Standard ermöglicht es, ausschließlich
durch Abtasten der Boundary-Anschlußstifte der Schaltung die
gesamte Schaltung genau zu testen. Für eine komplette Be
schreibung des Boundary-Scan-Verfahrens sei das HP-Bounda
ry-Scan Tutorial and BSDL Reference Guide, veröffentlicht
durch die Hewlett Packard Company, Manual Part No.
E1017-90001, betrachtet. Ferner seien das US-Patent Nummer
4,872,169, das US-Patent Nummer 4,879,717, das US-Patent
Nummer 4,967,142, die Europäische Patentanmeldung 89308562.1
und die Europäische Patentanmeldung Nummer 90305582 betrach
tet, die verschiedene Details der Realisierung des Bounda
ry-Scan-Verfahrens offenbaren.
Das Boundary-Scan-System, das in den obigen Referenzen be
schrieben ist, liefert bei Schaltungen, die vollständig aus
Boundary-Scan-Schaltelementen aufgebaut sind, excellente Er
gebnisse. Üblicherweise ist eine elektronische Schaltung aus
Elementen, die von einer großen Vielfalt von Herstellern
hergestellt sind, von denen viele den Boundary-Scan-Standard
nicht verwenden, aufgebaut. Ferner umfassen nahezu alle
Schaltungen nicht-digitale Vorrichtungen, wie z. B. analoge
integrierte Schaltungen und diskrete Vorrichtungen, wie z. B.
Transistoren, Dioden, Widerstände und dergleichen. Es be
steht ein Bedarf nach einer Vorrichtung und nach einem Test
verfahren zum Testen solcher Schaltungen.
Das Testen von gemischten Schaltungen, das heißt Schaltun
gen, die sowohl herkömmliche als auch Boundary-Scan-Schalt
elemente enthalten, mit Boundary-Scan-Techniken liefert zwei
signifikante Probleme: 1) der Boundary-Scan-Test ist ein mit
Leistung versorgter Test - das bedeutet, daß die Schaltung
beim Vorliegen von potentiellen Beschädigungskurzschlüssen
mit Leistung versorgt wird und beschädigt werden kann; und
2) das Vorliegen von Nicht-Boundary-Scan-Elementen beein
trächtigt den Boundary-Scan-Test dahingehend, daß ein Kurz
schluß zwischen einem Nicht-Boundary-Scan-Element und einem
Boundary-Scan-Element oft bewirken wird, daß der Boundary-
Scan-Knoten den falschen logischen Wert hat, und es nicht
wahrscheinlich ist, daß die Ergebnisse wiederholbar sind, da
die herkömmliche Logik "an" ("eingeschaltet") und nicht vor
hersehbar ist. Es sei z. B. die Schrift "Interconnect Testin
of Boards with Partial Boundary-scan", Gordon D. Robinson &
John G. Deshayes, IEEE 1990 International Test Conference
Proceedings, CH29100-6/000/0572, Paper 27.3, Seiten 572-
581, betrachtet.
Das obige Papier offenbart ein Verfahren zum Lösen des Pro
blems durch einen vierteiligen Test: erstens wird zwischen
allen Orten, auf die der Tester Zugriff hat, ein herkömmli
cher Kurzschlußtest durchgeführt; als zweites werden der
Boundary-Scan-Testschaltkreis und die Pfadsegmente zwischen
den Komponenten getestet, um zu sehen, daß sie ordnungsgemäß
arbeiten; als drittes folgt ein Test für Kurzschlüsse zwi
schen Nicht-Boundary-Scan-Knoten mit Testerzugriff und die
Boundary-Scan-Knoten ohne Zugriff werden getestet; schließ
lich folgt ein Test für Leerläufe und Kurzschlüsse auf rei
nen Boundary-Scan-Knoten.
Der dritte Test kann zwei Formen haben. Die einfachste te
stet jeden Knoten einzeln; sie legt ein "Hoch" an den Knoten
an, führt einen Boundary-Scan-Test durch, legt dann ein
"Tief" an den Knoten und führt einen weiteren Boundary-
Scan-Test durch. Wenn es einen Kurzschluß gibt, wird einer
dieser Tests wahrscheinlich ein falsches Ergebnis beim Boun
dary-Scan-Test erzeugen. Die zweite Form des dritten Tests
testet mehrere Knoten auf einmal und jedem Knoten ist ein
eindeutiges Indentifiziersignal gegeben. Ein Kurzschluß wird
deklariert, wenn einer der Boundary-Scan-Testknoten eines
der Identifiziersignale sieht. Das Problem bei diesem Test
besteht darin, daß die einfachste Form des dritten Tests un
annehmbar lang dauern kann und in einer komplexen Schaltung
eine große Anzahl von Betriebsmitteln verwendet. Die Ver
wendung der zweiten Form des dritten Tests ergibt zweideu
tige Ergebnisse, da das Indentifiziersignal sich über andere
Knoten als den betriebenen Knoten zu dem Boundary-Scan-Kno
ten ausbreiten kann. Dieser Test dauert ebenfalls lange, da
die Anzahl von Sätzen, die getestet werden sollen, sehr groß
sein kann.
Ein weiteres System zum Testen einer Mischung aus herkömm
lichen und Boundary-Scan-Knoten ist im US-Patent Nummer
4,963,824 offenbart. Das offenbarte Verfahren ersetzt jede
Schaltungsplatinenkomponente der Reihe nach durch eine Test
vorrichtung. Das Verfahren offenbart ferner das Isolieren
von Nicht-Boundary-Scan-Komponenten durch Anwenden speziel
ler Verbinderkarten mit Boundary-Scan-Fähigkeiten auf die
Verbinder um die Komponente. Dieses Verfahren ist unzweckmä
ßig, da die Entfernung der Vorrichtungen und die Ersetzung
derselben nicht nur unhandlich und zeitverbrauchend ist,
sondern die ganze Grundlage des Tests zerstört: da die Kom
ponente ersetzt werden muß und die Ersetzung Kurzschlüsse
oder Leerläufe bewirken kann, sollte die Platte danach neu
getestet werden. Die Befestigung spezieller Karten, um die
Nicht-Boundary-Scan-Komponenten zu isolieren, ist nicht nur
zeitverbrauchend, sondern setzt voraus, daß die Karten ver
bunden werden können, was bei komplexen, oberflächenbefe
stigten und doppelseitigen Platinen oft nicht der Fall ist.
Es ist die Aufgabe der vorliegenden Erfindung, eine Test
vorrichtung und ein -Verfahren für gemischte herkömmliche
und Boundary-Scan-Schaltungen zu schaffen, das gleichzeitig
mehr als einen Knoten testet, den Satz der Knoten, die ge
testet werden, auf eine verwaltbare Anzahl reduziert, un
zweideutig Schaltungsfehler fassen kann und keine physika
lische Veränderung der Schaltung erfordert.
Diese Aufgabe wird durch Verfahren nach den Patentansprüchen
1, 9, 17 und 18 gelöst.
Die Erfindung liefert eine Vorrichtung und Verfahren zum Te
sten von Schaltungen mit Boundary-Scan- und Nicht-Boundary-
Scan-Komponenten, das die Anzahl der Knoten, die gleichzei
tig getestet werden sollen, reduziert. Die Erfindung liefert
eine Vorrichtung und Verfahren zum Testen, wobei die genaue
Lokalisierung des fehlerhaften Knotens bestimmt wird und die
Information dem Benutzer zurückgegeben wird. Die Erfindung
schafft ferner Verfahren zum Testen, die eine Beschädigung
der Schaltung aufgrund der Leistung, die für eine lange Zeit
zugeführt wird, verhindert. Die Erfindung schafft Verfahren
zum Testen, die eine kurze Testzeit pro Knoten und dement
sprechend eine kürzere Testzeit für die gesamte Schaltungs
platine schaffen.
Die vorliegende Erfindung schließt ein Verfahren zum Testen
einer Schaltungsplatte, die sowohl Boundary-Scan- als auch
Nicht-Boundary-Scan-Vorrichtungen aufweist, ein. Das Test
verfahren unterscheidet Boundary-Scan-Knoten, die sowohl mit
einem Boundary-Scan-Empfänger als auch einem Boundary-Scan-
Treiber gekoppelt sind, von Nicht-Boundary-Scan-Knoten. Das
Verfahren verwendet Umgebungs- oder Positions-Daten jedes
Anschlußstifts jeder Vorrichtung auf der Schaltungsplatine,
um eine Anzahl von Sätzen von Nicht-Boundary-Scan-Knoten zu
bestimmen, die innerhalb einer vorbestimmten Entfernung "R"
von einem Vorrichtungsanschlußstift mit einem Boundary-
Scan-Knoten gekoppelt sind. Das Verfahren bestimmt, wie vie
le der Zahl der Nicht-Boundary-Scan-Knoten in jedem Satz T
"unabhängig" sind, so daß jeder Boundary-Scan-Knoten auf der
Schaltungsplatine sich innerhalb der vorbestimmten Entfer
nung von nur einem Nicht-Boundary-Scan-Knoten in jeder unab
hängigen Gruppe befindet.
Die Schaltungsplatine wird in einer Anzahl von Testzyklen
getestet. Jeder Testzyklus wird durch Auswählen aller
Nicht-Boundary-Scan-Knoten in jedem unabhängigen Satz und
paralleles Testen der ausgewählten Nicht-Boundary-Scan-Kno
ten durch Zwingen der Treiber in den Boundary-Scan-Vorrich
tungen auf eine erste Spannung und kurzes Zwingen jedes
Nicht-Boundary-Scan-Knotens auf eine andere Spannung durch
geführt. Empfänger in den Boundary-Scan-Vorrichtungen nehmen
einen Antwortvektor auf, der zur Auswertung aus der Schal
tungsplatine getastet wird. Die Boundary-Scan-Knoten werden
dann auf die zweite Spannung getrieben und die Nicht-Boun
dary-Scan-Knoten werden auf die erste Spannung getrieben,
worauf eine weitere Aufnahme des Antwortvektors folgt. Der
Testzyklus wird durch Auswählen und Testen jedes unabhängi
gen Satzes von Nicht-Boundary-Scan-Knoten, bis alle Nicht-
Boundary-Scan-Knoten getestet sind, vollendet.
Da unabhängige Nicht-Boundary-Scan-Knoten ausgewählt und pa
rallel getestet werden, spiegelt der Antwortvektor wieder,
welche der Knoten ausgefallen sind, und die Positionsdaten,
die vorzugsweise in der Form von kartesischen Koordinaten
daten, die die genaue Lokalisierung jedes fehlerhaften Kno
tens ergeben, werden dem Benutzer zurückgegeben. Da die
Nicht-Boundary-Scan-Knoten nur kurz, unmittelbar bevor der
Antwortvektor aufgenommen wird, betrieben werden, ist das
Risiko einer Schaltungsbeschädigung minimal und die Testzeit
ist verbessert. Eine Anzahl von Testzyklen wird wiederholt,
bis alle unabhängigen Gruppen getestet sind.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm des bevorzugten Ausführungsbei
spiels der Vorrichtung zum Testen von Schaltungen
gemäß der Erfindung;
Fig. 2 eine vereinfachte Schematik, die eine Probe einer
Schaltung mit einem exemplarischen Radius R, der
zum Testen gemäß der vorliegenden Erfindung über
lagert ist, bildet;
Fig. 3 ein Flußdiagramm eines Boundary-Scan-Kerns eines
Testverfahrens gemäß der vorliegenden Erfindung;
Fig. 4 eine Flußdiagramm-Unterroutine zum Gruppieren von
Knoten vor dem Testen;
Fig. 5 ein Flußdiagramm ein erstes Beispielverfahren zum
Testen von Schaltungsplatinen mit der Vorrichtung
von Fig. 1;
Fig. 6 ein Flußdiagramm eines zweiten Beispielverfahrens
zum Testen von Schaltungsplatinen mit der Vorrich
tung von Fig. 1; und
Fig. 7 ein Zeitablaufdiagramm des Testverfahrens gemäß
Fig. 6.
Gemäß Fig. 1 ist eine Blockdiagrammansicht eines bevorzugten
Ausführungsbeispiels eines Schaltungstestsystems 10 gemäß
der Erfindung gezeigt. Das System 10 umfaßt eine Testvor
richtung 12 und einen Ferncomputer 14 mit einer Dateneinga
bevorrichtung 16, wie z. B. ein LAN (LAN = Local Area Network
= lokales Netz), ein Telefon, ein Platten- oder Band-An
trieb, eine Tastatur usw., und einer Datenausgabevorrichtung
18, wie z. B. eine Anzeige, ein Drucker, ein Platten- oder
Band-Laufwerk usw. Eine exemplarische Schaltungsplatine 20,
die getestet werden soll, umfaßt zwei Boundary-Scan-Kompo
nenten 22 und 24 und zwei Nicht-Boundary-Scan-Komponenten 26
und 28. Die Schaltung besitzt sechs Nägel 30A bis 30F, die
einen Zugriff zu sechs "Boundary-" oder "externen" Knoten
der Boundary-Scan-Komponenten 22 und 24 liefern, und drei
Nägel 30G bis 30I, die einen Zugriff zu drei Knoten der
Nicht-Boundary-Scan-Komponenten 26 und 28 liefern. Es gibt
ferner einen oder mehrere Nägel 33A und 33B, die die Lei
stungsversorqung der Schaltung liefern.
Die "internen" Boundary-Scan-Knoten 31A bis 31D haben keinen
Zugriff über Nägel. In einer tatsächlichen Schaltung, die
getestet werden soll, können Hunderte von Komponenten oder
Hunderte oder sogar Tausende von Knoten und Nägeln vorlie
gen. Die Testvorrichtung 12 besitzt eine Vielfalt von Relais
34, wobei jedes von diesen eine Kontakteinrichtung, wie z. B.
35, zum elektrischen Verbinden der Nägel 30A bis 30F und 31A
bis 31C aufweist. Jedes Relais besitzt ferner eine Vielzahl
von Eingangs-/Ausgangsleitungen 36. Die Testvorrichtung 12
besitzt ferner eine Vielfalt an Treibern 37 und Empfängern
38, eine Mehrzahl an Leistungsversorgungen 40 und zumindest
ein analoges Modul 42, wobei jedes dieser Elemente eine Ein
richtung, wie z. B. 44, 46, 48 und 50, zum Verbinden mit den
Eingangs-/Ausgangsleitungen 36 der Relais 34 aufweist. In
einer typischen Testvorrichtung kann es Hunderte von Relais
34, Treibern 37 und Empfängern 38 und über zehn unterschied
liche Leistungsversorgungen geben.
Die Testvorrichtung 12 umfaßt ferner eine Steuer- und Ab
taststeuer-Vorrichtung 54 und eine Taktgabevorrichtung 56,
die mit der Steuer-Ablaufsteuer-Vorrichtung 54 in Verbindung
steht. Im allgemeinen steht die Steuer-Ablaufsteuer-Vorrich
tung 54 mit jedem der Relais 34, Treiber 37, Empfänger 38,
Leistungsquellen 46 und dem analogen Modul 42 über Kabel 60
in Verbindung und steuert das System, um eine programmierte
Folge von Signalen von den Leistungsquellen 40, Treibern 37
und dem analogen Modul 42 an vorbestimmte der Nägel 30A bis
30I anzulegen, und die Empfänger 38 empfangen über die Re
lais 34 Signale von anderen vorbestimmten Nägeln 30A bis 30I
und leiten sie zur Steuer-Ablaufsteuer-Vorrichtung weiter.
Insbesondere werden gemäß der Erfindung Informationen, die
die X-Y-Standorte der Boundary-Scan-Knoten ohne Nägel, das
heißt, die Knoten 31A bis 31D, und die Nicht-Boundary-Scan-
Knoten mit Nägeln, das heißt, die Knoten 32A bis 32C, be
treffen, über den Dateneingangsanschluß 16 in den Ferncom
puter 14 geführt. Aus diesen Informationen werden Sätze T
von Nicht-Boundary-Scan-Knoten 32A bis 32C in einem Radius R
jedes Boundary-Scan-Knotens 31A bis 31D definiert. Zum Bei
spiel kann für die einzelne Schaltung, die in Fig. 1 gezeigt
ist, der Satz T, der zu den Knoten 31A gehört, der einzelne
Knoten 32A sein. Dann wird über den Eingabeanschluß 16 und
den Computer 14 die Steuer-Ablaufsteuer-Vorrichtung 54 der
Testvorrichtung 12 programmiert, um einen Test durchzufüh
ren.
Unter einem Testprogramm gemäß der Erfindung wird einer der
Treiber 37 jedem Nagel 30A bis 30H zugewiesen und einer der
Empfänger 38 wird jedem Nagel 30A bis 30F zugewiesen. Zuerst
wird auf den zugreifbaren Knoten, das heißt den Knoten, die
mit den Nägeln 30A bis 30I verbunden sind, ein herkömmlicher
leistungsloser Kurzschlußtest durchgeführt. Wenn die Schal
tung 20 diesen Test besteht, wird die Schaltung 20 durch An
legen einer Leistung an die Schaltungsleistungseingänge 33A
und und 33B über die Leistungsquellen 40 und die Relais 34
leistungsmäßig hochgefahren. Daraufhin wird ein "Mischschal
tungs"-Test gemäß dem Verfahren der vorliegenden Erfindung
durchgeführt, welches nachfolgend detaillierter beschrieben
wird.
Zur Zeit des Initialisierens des Tests mit dem Dateneingabe
anschluß 16 und dem Computer 16, kann eine Zeitgrenze für
jeden Nicht-Boundary-Scan-Knoten definiert werden, wobei
diese Zeitgrenze der Zeitdauer entspricht, während der die
Schaltung einen Kurzschluß zwischen diesen Knoten und einem
Boundary-Scan-Knoten tolerieren kann. Danach werden die
Boundary-Scan-Knoten, die getestet werden sollen, nach der
Dauer der Zeitgrenzen, die mit den Nicht-Boundary-Scan-Kno
ten in ihren zugeordneten Sätzen T verknüpft sind, geordnet,
wobei die mit der kürzesten Zeitgrenze die ersten sind.
Sobald wie möglich, nachdem die Schaltung 20 leistungsmäßig
hochgefahren ist, wird die Uhr 56 zurückgestellt. Nach jedem
Knoten, der getestet ist, wird die Zeitgrenze der Knoten,
die noch getestet werden sollen, mit der Uhrzeit verglichen,
und wenn die Uhrzeit einer dieser Grenzen gleicht oder diese
überschreitet, wird der Test temporär unterbrochen. Der Test
kann wiederbegonnen werden, nachdem die Schaltung eine Mög
lichkeit hatte, abzukühlen. Nach der Vollendung dieses Test
der gemischten Knoten, kann ein Standard-Boundary-Scan-Ver
bindungstest durchgeführt werden.
Ein "Boundary-Scan-Knoten" oder "BS-Knoten", wie er hierin
verwendet wird, meint einen beliebigen Knoten, der sowohl
mit einem Boundary-Scan-Empfänger und einem Boundary-Scan-
Treiber gekoppelt ist. Z.B. haben alle Vorrichtungsanschluß
stifte der Vorrichtung 201 sowohl einen Treiber als auch
einen Empfänger, wie durch die Markierung "D/R" (D = Driver
= Treiber; R = Receiver = Empfänger), die in jeder Bounda
ry-Scan-Zelle 214 plaziert ist, angedeutet wird. Folglich
sind diese Vorrichtungsanschlußstifte stets Boundary-Scan-
Knoten, ungeachtet dessen, was mit denselben verbunden ist.
Die Vorrichtungen 202 und 203 haben jedoch Zellen 212, die
nur Empfänger sind, was durch den Buchstaben "R", der in
jeder Empfängerzelle 212 in Fig. 2 plaziert ist, angedeutet
wird. Die Vorrichtungen 202 und 203 haben ferner eine Anzahl
von Zellen 213, die nur Treiber sind, was durch den Buch
staben "D", der in jeder Treiberzelle 213 in Fig. 2 plaziert
ist, angedeutet wird.
Ein Boundary-Scan-Knoten kann durch Koppeln eines Empfängers
212 mit einem Treiber 213 gebildet sein, wie durch den Boun
dary-Scan-Knoten 223, der die Vorrichtungsanschlußstifte 242
und 243 der Chips 202 und 203 koppelt, gezeigt ist. Der Emp
fänger und der Treiber können sich auf dem gleichen Chip be
finden, wie durch Knoten 222 gezeigt ist. Ferner kann ein
Boundary-Scan-Knoten Vorrichtungsanschlußstifte oder An
schlüsse von Nicht-Boundary-Scan-Vorrichtungen einschließen,
wie zum Beispiel die Boundary-Scan-Knoten 221 und 222.
Ein Knoten, der nur mit einer Empfängerzelle 212 oder einer
Treiberzelle 213, jedoch nicht mit beiden, verbunden ist,
ist nach der herkömmlichen Terminologie kein Boundary-Scan-
Knoten. Solche Knoten werden hierin als "Nicht-Boundary-
Scan-Knoten" oder "NBS-Knoten" bezeichnet. Beispiele für
Nicht-Boundary-Scan-Knoten in Fig. 2 sind die Vorrichtungs
anschlußstifte 226 und 227 der Nicht-Boundary-Scan-Vorrich
tung 204, die weder mit einem Empfänger noch mit einem Trei
ber gekoppelt ist. Der Vorrichtungsanschlußstift 228 der
Vorrichtung 204 und die Vorrichtungsanschlußstifte 208, 233
und 234 der Vorrichtung 203 sind ebenfalls Nicht-Boundary-
Scan-Knoten, da sie nur mit einer Empfängerzelle gekoppelt
sind. Genauso sind die Vorrichtungsanschlußstifte 231 und
232 Nicht-Boundary-Scan-Knoten, da sie nicht mit einer Emp
fängerzelle gekoppelt sind.
Für ein gründliches Verstehen der vorliegenden Erfindung ist
es wichtig, die obige Terminologie zu verstehen. Ein Bounda
ry-Scan-Knoten kann Vorrichtungsanschlußstifte und Anschlüs
se von Nicht-Boundary-Scan-Vorrichtungen einschließen.
Nicht-Boundary-Scan-Vorrichtungen sind nicht nur logische
Vorrichtungen, wie z. B. der Chip 204, sondern können auch
analoge oder lineare integrierte Schaltungen sein, ebensogut
wie diskrete Vorrichtungen, wie z. B. Widerstände 206, 207
und 209, Transistoren 208 und Dioden 211.
Bezüglich einer detaillierteren Beschreibung der Erfindung
zeigt Fig. 2 eine exemplarische Schaltungsplatine 200, die
beim Beschreiben, wie ein Satz T von Nicht-Boundary-Scan-
Knoten bestimmt wird, nützlich ist. Die Schaltungsplatine
200 umfaßt drei Boundary-Scan-Vorrichtungen 201, 202 und 203
und Nicht-Boundary-Scan-Vorrichtungen 204, 206, 207, 208,
209 und 211. Die Boundary-Scan-Vorrichtungen 201, 202 und
203 umfassen Boundary-Scan-Schaltkreise, die der Familie
IEEE 1149 von Standards entsprechen.
Alle Boundary-Scan-Knoten (angezeigt durch fett gedruckte
Linien in Fig. 2) werden nacheinander ausgewählt. Z.B. be
ginnend mit dem Boundary-Scan-Knoten 221 werden die Stand
orte aller Vorrichtungsanschlußstifte, die mit dem Knoten
221 verbunden sind, bestimmt. In diesem Fall sind der An
schlußstift 237 des Boundary-Scan-Chips 201 und der An
schlußstift 236 des Nicht-Boundary-Scan-Chips 204 mit dem
Knoten 221 verbunden. Ein Satz T₁ von Nicht-Boundary-Scan-
Knoten, die innerhalb eines Radius "R" (angezeigt durch die
gestrichelten Halbkreise R1 und R2 in Fig. 2) jedes Vorrich
tungsanschlußstiftes 236 und 237 liegen, wird bestimmt, wie
hierin nachfolgend detailliert beschrieben wird.
Um zu bestimmen, welche Nicht-Boundary-Scan-Knoten benach
bart zu ausgewählten Boundary-Scan-Knoten liegen, wird vor
zugsweise ein "Kurzschlußradius" R, mit einem Radius, der
durch den Pfeil in R7 in Fig. 2 gezeigt ist, ausgewählt. Der
Radius des Kurzschlußradius R kann eine beliebige Länge
sein, die sich auf eine physikalische Eigenschaft der Schal
tung bezieht, und die berechnet ist, um die Anzahl der Kno
ten, die getestet werden sollen, zu reduzieren. Vorzugsweise
bezieht er sich auf eine maximale lineare Entfernung zwi
schen zwei Vorrichtungsanschlußstiften, über der ein Kurz
schluß wahrscheinlich sein kann.
In diesem Beispiel konzentrieren wir uns ausschließlich auf
die Entfernung zwischen Vorrichtungspins, und nicht auf die
Entfernung zwischen zwei Knoten über ihrer gesamten Länge,
da angenommen ist, daß die Schaltungsplatine 200 durch be
kannte Löttechniken gelötet ist, bei denen die gesamte
Schaltung außer den Vorrichtungsanschlußstiften verdeckt
ist, und Lot folglich nur an den Vorrichtungsanschlußstiften
anhaften kann. Vorzugsweise stellt die Länge R die maximal
erwartete Erstreckung von Löt-Flecken oder -Brücken auf der
Schaltungsplatine 200 dar. Typischerweise wird R in einem
Bereich von 1 bis 5 mm liegen, abhängig vom Abstand der
Vorrichtungsanschlußstifte auf der Schaltungsplatine 200.
Es ist offensichtlich, daß R eine Benutzer-definierbare Län
ge ist, die übereinstimmend mit der Erfahrung und/oder den
Erwartungen des Benutzers, die die Länge betreffen, die ein
Kurzschluß wahrscheinlich überdeckt, eingestellt wird. Die
spezielle ausgewählte Länge wird von vielen Faktoren, wie
z. B. der Löttechnik, die zum Löten der Platte verwendet
wird, der Löttemperatur, der Zeitdauer, die die Platte 100
dem Lot ausgesetzt war, den erforderlichen Sicherheitsgrad,
daß Kurzschlüsse erfaßt werden usw. abhängen.
Der Bequemlichkeit halber gibt es nur einen Radius "R", der
für eine Schaltungsplatine definiert wird, und so haben alle
Radien R1 bis R7 in Fig. 2 die gleiche Größe. Alternativ
kann eine Mehrzahl von Radien für unterschiedliche Teile der
Schaltungsplatine 200 definiert sein. Ferner sollte es of
fensichtlich sein, daß die Auswahl eines Radius R dazu
dient, Nicht-Boundary-Scan-Knoten, die an spezielle BS-Kno
ten angrenzen, zu definieren, und daß andere Einrichtungen
zum Definieren der Nachbarschaft möglich sind. Zu Zwecken
der vorliegenden Erfindung bedeutet Nachbarschaft alle Kno
ten, die physikalisch so nahe beieinander liegen, daß sie im
Licht der Herstellungsverfahren (und bekannter Defekte die
ser Verfahren), die verwendet werden, um die Schaltungspla
tine aufzubauen, eine signifikante Wahrscheinlichkeit eines
elektrischen Kurzschlusses, der zwischen ihnen existiert,
aufweisen.
Obwohl R bei dem bevorzugten Ausführungsbeispiel in Form ei
ner Länge oder einer Entfernung definiert ist, kann es auch
durch bestimmte andere Kriterien, wie z. B. Anschlußstiftab
stand oder Anschlußstiftanzahl definiert werden. Z.B. könnte
R als ein Anschlußstift derart definiert werden, daß er nur
Vorrichtungsanschlußstifte einschließt, die unmittelbar an
den ausgewählten Boundary-Scan-Anschlußstift angrenzen. Al
ternativ könnte R als zwei Anschlußstifte definiert sein
(z. B. wenn bekannt ist, daß große Lötflecken im Herstel
lungsprozeß existieren, wobei in diesem Fall der Radius R
die zwei Anschlußstifte, die an den ausgewählten Boundary-
Scan-Anschlußstift angrenzen, einschließen würde. Diese an
deren Verfahren zum Bestimmen der Nachbarschaft sind im
wesentlichen kurze Verfahren, die die physikalischen Abstän
de, die bei dem bevorzugten Ausführungsbeispiel in Form der
Vorrichtungsparameter verwendet werden, definieren. Daher
wird erwartet, daß diese Verfahren zum Bestimmen der Nach
barschaft innerhalb des Bereichs der vorliegenden Erfindung
liegen.
Sind die Standorte von zwei Vorrichtungsanschlußstiften in
kartesischen Koordinaten (X,Y) gegeben, das heißt (a,b) und
(c,d), ist der Abstand zwischen denselben durch die Quadrat
wurzel von ((a - c)² + (b - d)²) gegeben. Wenn dieser Wert
kleiner oder gleich dem Kurzschlußradius R ist, sind diese
Vorrichtungsanschlußstifte Kandidaten für Kurzschlüsse und
müssen getestet werden. Das heißt, der Algorithmus, der den
Satz T definiert, betrifft diejenigen zugreifbaren Nicht-
Boundary-Scan-Knoten, für die ((a - c)² + (b - d)²)1/2 R
gilt, wobei (a,b) der (X,Y)-Ort der Vorrichtungsanschluß
stifte des ausgewählten Boundary-Scan-Knotens und (c,d) der
(X,Y)-Ort der Vorrichtungsanschlußstifte des zugreifbaren
Nicht-Boundary-Scan-Knotens ist.
Z. B. könnte man einfach definieren, daß für eine gegebene
integrierte Schaltung der Anschlußstift 2 (wie durch den
IC-Hersteller (IC = Integrated Circuit = integrierte Schal
tung) definiert) benachbart zu den Anschlußstiften 1 und 3
ist, und der Anschlußstift 3 benachbart zu den Anschlußstif
ten 2 und 4 ist, und desgleichen für alle Anschlußstifte auf
der Schaltungsplatine gilt. Diese Art von Nachbarschaftsde
finition wird "numerische Nachbarschaft" genannt und erfor
dert vom Benutzer nicht, X,Y-Koordinaten der Vorrichtungsan
schlußstifte oder Knoten auf der Schaltungsplatine einzuge
ben, oder einen Radius "R" auszuwählen. Die numerische Nach
barschaft ist ein weniger hochentwickeltes Konzept und ist
gewöhnlich weniger erwünscht als das bevorzugte Verfahren
des Definierens eines Radius "R", das oben erwähnt ist.
Bezüglich Fig. 2 umfaßt der erste Satz T₁ die Nicht-Bounda
ry-Scan-Knoten 226 und 227, die sich innerhalb des Radius R1
des Anschlußstifts 236 befinden. Es gibt keine Nicht-Bounda
ry-Scan-Anschlußstifte, die in den Radius R2, der die Vor
richtung in 237 umgibt, fallen. Dieses Verfahren des Bestim
mens der Sätze Tx wird wiederholt, bis alle Boundary-Scan-
Knoten ausgewählt sind. Die nachfolgende Tabelle stellt die
Gruppierung der Sätze T₁ bis T₃ für die Boundary-Scan-Kno
ten, die in Fig. 2 gezeigt sind, dar.
Während bezüglich der exemplarischen Schaltung 200 der
Satz T durch Beobachtung bestimmt werden kann, werden beim be
vorzugten Ausführungsbeispiel die (X,Y)-Koordinaten der zu
greifbaren Vorrichtungsanschlußstifte mittels der Datenein
gabe 16 (in Fig. 1 gezeigt), die ein LAN, eine Telefonlei
tung, ein CD-ROM, ein Platten- oder Band-Laufwerk, eine Ta
statur oder eine andere Dateneingabevorrichtung sein kann,
in den Ferncomputer 14 eingegeben. Der Computer 14 ist mit
dem oben erörterten Algorithmus programmiert, ein R wird
ausgewählt, und der Computer 14 berechnet den Satz T für je
den Boundary-Scan-Knoten, und über Weisungen von der Tasta
tur in der Dateneingabevorrichtung 16 wird der Satz von In
formationen der Testvorrichtung 12 geliefert. Bei dem bevor
zugten Ausführungsbeispiel der Erfindung wird ein herkömmli
ches leistungsloses Kurzschlußtesten vor dem neuartigen Test
unter Verwendung des Satzes T gemäß der Erfindung durchge
führt. Beim leistungslosen Kurzschlußtesten legt die Test
vorrichtung 12, unter Steuerung einer Programmeingabe durch
den Ferncomputer 14, ein Niederspannungssignal an einen Na
gel, über einen der Treiber 37 und die Relais 34, und be
trachtet die Spannung an den anderen Nägeln über die Relais
34 und die Empfänger 38. Dieser Test kann nur auf Knoten
durchgeführt werden, auf die die Testvorrichtung 12 einen
physikalischen Zugriff hat, das heißt die Knoten, die be
festigte Nägel aufweisen. Da leistungsloses Kurzschlußtesten
von einem Nagelzugriff auf die Knoten abhängt, wird es mit
den Fortschritten bei der physikalischen Integration von
Schaltungen mehr und mehr unmöglich. Wenn beim leistungslo
sen Kurzschlußtesten ein Kurzschluß gefunden wird, wird der
Rest der Tests vorzugsweise nicht durchgeführt, bis die
Platte repariert wurde, und leistungsloses Kurzschlußtesten
keine weiteren Fehler zeigt.
Der Test gemäß der Erfindung liefert Verfahren, die zum Te
sten auf Kurzschlüsse zwischen einem Boundary-Scan-Knoten
und einem herkömmlichen Knoten optimal sind. Die Technik der
Erfindung ist im wesentlichen eine Mischung von Boundary-
Scan- und schaltungsinternem Kurzschlußtesten, wobei die
Leistung eingeschaltet ist. Da die Platte 200 vorzugsweise
das herkömmliche leistungslose Kurzschlußtesten bestanden
hat, kann angenommen werden, daß Kurzschlüsse zwischen zu
greifbaren Nicht-Boundary-Scan-Knoten nicht existieren. Der
mit Leistung versorgte Kurzschlußtest gemäß der Erfindung
wird durch die Testvorrichtung 12 unter der Steuerung eines
Programms, das von einem Computer 14 erzeugt wird, durchge
führt.
Wie beim herkömmlichen Boundary-Scan-Testen wird einer der
Treiber 37 und der Empfänger 38 (gezeigt in Fig. 1) jedem
externen Boundary-Scan-Knoten zugewiesen und mit dem zuge
wiesenen Knoten über eines der Relais 34 verbunden. Zusätz
lich kann für jeden Nicht-Boundary-Scan-Knoten, der getestet
werden soll, eine Testzeitgrenze festgelegt werden. Diese
Testzeitgrenze ist die Zeit, daß ein Kurzschluß zwischen dem
Nicht-Boundary-Scan-Knoten und einem Boundary-Scan-Knoten in
dem Radius R toleriert werden kann. Ferner kann eine Gesamt
zeitgrenze für die Schaltung als Ganzes bestimmt werden.
Diese Zeitgrenze würde mögliche Kurzschlüsse in unzugreifba
ren Nicht-Boundary-Scan-Knoten berücksichtigen. Diese Zeit
grenzen können unter Verwendung des Verfahrens und der Vor
richtung des US-Patents Nummer 4,588,945 bestimmt werden,
das hiermit durch Bezugnahme aufgenommen ist. Die Boundary-
Scan-Knoten werden danach vorzugsweise zum Testen in der
Reihenfolge, die der Reihenfolge der Dauer der Zeitgrenzen,
die mit den Nicht-Boundary-Scan-Knoten in den Sätzen T ver
bunden sind, sortiert, wobei der Boundary-Scan-Knoten, des
sen Satz T den Knoten oder die Knoten mit der kürzesten
Zeitgrenze einschließt, zuerst getestet wird.
Eine wichtige Unterroutine des Testprogramms gemäß der vor
liegenden Erfindung ist der "Boundary-Scan-Kern", der im
Flußdiagramm von Fig. 3 gezeigt ist. Diese Unterroutine oder
dieser Kern ist im wesentlichen eine modifizierte Fassung
des definierten Boundary-Scan-Tests, der "EXTEST" genannt
wird, und ist in den Flußdiagrammen der Verfahren der vor
liegenden Erfindung gemäß den Fig. 5 und 6 plaziert. Es ist
offensichtlich, daß die Modifikationen des herkömmlichen
EXTEST das Koordinieren des EXTEST mit der Aktivierung eines
externen Testvorrichtungstreibers 37 (in Fig. 1 gezeigt)
einschließt, um ein Hochgeschwindigkeitstesten ohne das Ri
siko einer Beschädigung der Schaltungsplatine 200 (in Fig. 2
gezeigt) zu erzeugen.
Im Schritt 301 in Fig. 3 werden die Schieberegister der
Boundary-Scan-Kette mit Spannungen, die einem ersten logi
schen Zustand entsprechen, gefüllt. Dieser erste logische
Zustand ist in Fig. 3 die logische "Eins", die für CMOS-
Technologie näherungsweise einem +5 Volt-Signal entspricht.
Obwohl die Register die logische "Eins" enthalten, haben die
Boundary-Scan-Treiber während Schritt 301 noch eine unbe
stimmbare Ausgabe. Die Boundary-Scan-Kette führt im Schritt
302 dann eine Aktualisierungs-Funktion (UPDATE function)
durch, um den Inhalt des Schieberegisters auf den Boundary-
Scan-Treiberschaltungen, wie z. B. den Fällen 213 in Fig. 2,
zwischenzuspeichern. Im Schritt 302 werden die Boundary-
Scan-Knoten auf die Spannung, die dem logischen "Eins" ent
spricht, getrieben.
Im Schritt 303 werden die Testvorrichtungstreiber, die an
vorherbestimmten Nicht-Boundary-Scan-Knoten angebracht sind,
kurz eingeschaltet, und auf eine Spannung getrieben, die von
der an die Boundary-Scan-Knoten angelegten verschieden ist.
Vorzugsweise entspricht diese Spannung einem logischen Zu
stand, der zu dem, der an den BS-Knoten angelegt ist, ent
gegengesetzt ist. Der Boundary-Scan-Schaltkreis wird veran
laßt, den Antwortwechsler während des Schritts 304 "aufzu
nehmen" ("CAPTURE" = aufnehmen) CAPTURE ist eine definierte
Boundary-Scan-Funktion, in der jede der Empfängerschaltun
gen, wie z. B. die Empfänger 212 in Fig. 2, eine Spannung
zwischenspeichern, die sich auf dem Boundary-Scan-Vorrich
tungsanschlußstift in einem Register in der Boundary-Scan-
Empfängerschaltung 212 befindet.
Vorzugsweise verwenden die Testvorrichtungstreiber, die auf
die Nicht-Boundary-Scan-Knoten angewendet werden, schal
tungsinterne Übersteuertechniken, was bedeutet, daß die
Treiber ausreichend Strom treiben können, um jede Vorrich
tung, die versuchen könnte, eine andere Spannung auf einen
Knoten zu plazieren, zu überwinden. Daher ist die Schaltung,
während die Testvorrichtungstreiber während der Schritte 303
bis 306 eingeschaltet sind, dem größten Risiko einer Beschä
digung, die durch den Übersteuerstrom verursacht wird, aus
gesetzt. Sobald wie möglich, nachdem CAPTURE vollendet ist,
werden die Testvorrichtungstreiber im Schritt 306 ausge
schaltet.
Ein Antwortvektor, der alle Antwortspannungen einschließt,
die durch die Boundary-Scan-Empfängerschaltungen eingefangen
wurden, wird im Schritt 308 über den TDO-Anschluß 218, der
in Fig. 2 gezeigt ist, aus der Boundary-Scan-Kette herausge
schoben. Im Schritt 307 bestimmt der Boundary-Scan-Kern, auf
alle logischen Zustände (das heißt die logische "Eins" und
die logische "Null" für binäre Logik) getestet wurden. Wenn
nicht, springt das Verfahren zu Schritt 309, in dem der
zweite logische Zustand (das heißt die logische "Null" in
Fig. 3) über den TDI-Anschluß 217 in Fig. 2 in die Bounda
ry-Scan-Kette geschoben wird. Vorzugsweise wird Schritt 309
zur gleichen Zeit, zu der der Antwortvektor aus der Bounda
ry-Scan-Kette geschoben (Schritt 308) und das Programm zu
Schritt 302 zurückkehrt, durchgeführt. Eine Spannung, die
einem logischen Zustand, der entgegengesetzt dem ist, der an
die Boundary-Scan-Knoten angelegt ist, entspricht, wird dann
durch die Testvorrichtungstreiber 37 den Nicht-Boundary-
Scan-Knoten angelegt. Wenn alle logischen Zustände getestet
worden sind, wird der Antwortvektor im Schritt 308 zur Ana
lyse im Schritt 311 herausgeschoben.
Ein wichtiges Merkmal der vorliegenden Erfindung besteht
darin, daß beide logischen Pegel den Boundary-Scan-Knoten
und den Nicht-Boundary-Scan-Knoten angelegt werden. Die
Nicht-Boundary-Scan-Knoten werden stets auf den logischen
Pegel getrieben, der dem, der an die Boundary-Scan-Knoten
angelegt ist, entgegengesetzt ist. Vorzugsweise identifi
ziert der Analyseschritt 311 einen Knoten nicht als Ausfall,
es sei denn, der Knoten fällt bei beiden logischen Pegeln
aus. Dies ist der Fall, da ein Knoten bei einem logischen
Pegel ausfallen könnte, wenn eine unvollständige Lötverbin
dung, oder ein Leerlauf an diesem Knoten existiert. Dies ist
der Fall, da ein Leerlauf den Boundary-Scan-Empfänger in
einem unbestimmten Zustand (entweder logische Eins oder lo
gische Null) beläßt. In diesem Fall resultiert das Testen
auf dem anderen logischen Pegel in einem Durchgangstest,
wenn ein Leerlauf existiert. Nur wenn eine Analyse sowohl
beim Testen der logischen Eins als auch der logischen Null
einen ausgefallenen Knoten sieht, existiert ein Leerlauf.
Fig. 4 stellt eine Unterroutine zum Gruppieren von Nicht-
Boundary-Scan-Knoten in Sätze, die einem Boundary-Scan-Kno
ten zugeordnet sind, dar. Die Unterroutine in Fig. 4 enthält
ferner Schritte zum Bestimmen von Nicht-Boundary-Scan-Knoten
in den Sätzen T, die "unabhängig" sind, was das Bilden von
Gruppen S von unabhängigen Nicht-Boundary-Scan-Knoten zur
Folge hat. Das bevorzugte Testverfahren der vorliegenden Er
findung, die genaue Lokalisierung aller Fehler wird dem Be
nutzer ohne den Bedarf nach einem zusätzlichen Testen, der
bei einer Knotenauflösungs-Unterroutine erforderlich ist,
zurückgegeben.
Die Schritte 401 bis 408 in Fig. 4 werden verwendet, um die
Sätze von T Nicht-Boundary-Scan-Knoten zu bestimmen, die
einem Boundary-Scan-Knoten zugeordnet sind, wie oben bezug
nehmend auf Verfahren 1 beschrieben ist. Im wesentlichen
wird das Verfahren bei 401 gestartet, wenn der Testvorrich
tung Informationen über die relative Position der Vorrich
tungsanschlußstifte aller Boundary-Scan- und Nicht-Bounda
ry-Scan-Vorrichtungen auf der Schaltungsplatine, die gete
stet werden sollen, zugeführt werden. Der Bequemlichkeit
halber liegen diese Informationen in der Form von X,Y-Koor
dinaten eines kartesischen Koordinatensystems vor, obwohl
andere Positionsverfahren, wie z. B. die oben diskutierte
numerische Nachbarschaft, verwendet werden können. Zum
Zwecke der Erörterung werden diese Daten "Nachbarschaftsda
ten" genannt.
Der X-Zähler, der die Zahl der Boundary-Scan-Knoten auf der
Schaltungsplatine darstellt, wird im Schritt 402 initiali
siert und im Schritt 403 erhöht. Ein Boundary-Scan-Knoten,
der ein beliebiger Boundary-Scan-Knoten auf der Schaltungs
platine sein könnte, wird im Schritt 404 ausgewählt. Unter
Verwendung des Algorithmus, der oben genannt wurde, wird im
Schritt 406 ein Satz Tx von Nicht-Boundary-Scan-Knoten, die
sich innerhalb eines vorbestimmten Abstandes R von dem aus
gewählten Boundary-Scan-Knoten Nx befinden, bestimmt. Folg
lich gibt es einen Satz T für jeden Boundary-Scan-Knoten auf
der Schaltungsplatine, obwohl einige der Sätze T leer sein
könnten. Dieses Satzbildungsverfahren wird wiederholt, bis
alle Boundary-Scan-Knoten auf der Schaltungsplatine ausge
wählt wurden. Die Schritte 409 bis 413 werden durchgeführt,
um die Glieder der Sätze T in Gruppen S von "unabhängigen"
Nicht-Boundary-Scan-Knoten zu identifizieren oder gruppie
ren. Hinsichtlich der Nachbarschaft, die oben bezüglich der
Sätze T verwendet wurde, ist eine Gruppe von unabhängigen
Nicht-Boundary-Scan-Knoten eine Gruppe, bei der jeder BS-
Knoten auf der Schaltungsplatine benachbart oder innerhalb
des vorbestimmten Abstands R von nur einem Nicht-Boundary-
Scan-Knoten in der unabhängigen Gruppe ist. Aufgrund dieser
Beziehung können alle Nicht-Boundary-Scan-Knoten in jeder
Gruppe zur gleichen Zeit oder parallel getestet werden, ohne
irgendeine Zweideutigkeit bei den Testergebnissen zu erzeu
gen. Auf diese Art und Weise wird die reduzierte Testzeit,
die durch paralleles Testen geliefert wird, ohne das Opfern
der Möglichkeit, den Standort aller Fehler auf der Schal
tungsplatine genau zu identifizieren, erreicht.
Sätze von Nicht-Boundary-Scan-Knoten sind unabhängig, wenn
alle Nicht-Boundary-Scan-Knoten in jedem der Sätze gleich
zeitig getestet werden können, ohne eine Zweideutigkeit beim
Testergebnis zu erzeugen. In anderen Worten heißt das, wenn
eine spezielle Empfängerschaltung 212 (gezeigt in Fig. 2)
bezüglich mehrerer Nicht-Boundary-Scan-Knoten derart physi
kalisch positioniert ist, daß sie angeregt werden kann, wenn
in einem beliebigen dieser Nicht-Boundary-Scan-Knoten ein
Kurzschluß existiert, sind diese Nicht-Boundary-Scan-Knoten
nicht unabhängig.
Unter Verwendung der Schaltungsplatine 200 in Fig. 2 ist
Satz T₂ = 228, 229, 231 und Satz T₃ = 231, 232, 233, 234.
Wenn ein Kurzschluß zwischen den Anschlußstiften 231 und 242
der Vorrichtung 202 existiert, wird der Empfängeranschluß
stift 243 stimuliert. Genauso wird der Empfängeranschluß
stift 243 stimuliert, wenn ein Kurzschluß zwischen den An
schlußstiften 232 und 242 existiert. Daher ist der Anschluß
stift 231 vom Anschlußstift 232 nicht unabhängig und sie
können nicht parallel getestet werden. Im Gegensatz dazu ist
es unwahrscheinlich, daß der Nicht-Boundary-Scan-Knoten 228,
der ebenfalls ein Teil des Satzes T₂ ist, die Empfänger
schaltung 212, die mit dem Anschlußstift 243 gekoppelt ist,
stimuliert, weshalb der Anschlußstift 228 von dem Anschluß
stift 232 unabhängig ist. Dieses Verfahren zum Bestimmen der
Abhängigkeit von Nicht-Boundary-Scan-Knoten in den Sätzen T₁
bis Tx wird entweder vor oder während dem Testen wiederholt,
bis alle Nicht-Boundary-Scan-Knoten in den Sätzen T₁ bis Tx
getestet sind.
Es sollte offensichtlich sein, daß nicht alle der Sätze T₁
bis Tx unabhängige Nicht-Boundary-Scan-Knoten in irgendeinem
anderen Satz T haben werden. In anderen Worten heißt das,
einige Nicht-Boundary-Scan-Knoten können nicht parallel mit
anderen Nicht-Boundary-Scan-Knoten getestet werden, ohne die
Testdaten zu vermengen. In diesen Fällen enthält die Gruppe
S nur einen Nicht-Boundary-Scan-Knoten. Wenn alle Nicht-
Boundary-Scan-Knoten in den Sätzen T₁ bis Tx in einer Gruppe
S₁ bis Sy enthalten waren, kann das Testen gemäß der vorlie
genden Erfindung beginnen.
Ein Flußdiagramm eines ersten Beispielprogramms ist in Fig.
5 gezeigt. In diesem Flußdiagramm bezeichnet X den speziel
len Boundary-Scan-Knoten und T bezeichnet einen entsprechen
den Satz von Nicht-Boundary-Scan-Knoten, die dem Boundary-
Scan-Knoten x zugeordnet sind. N ist gleich der Gesamtzahl
der Boundary-Scan-Knoten, die getestet werden sollen. Um den
Test zu beginnen, wird an die Schaltung, die getestet werden
soll, eine Leistung angelegt. Im wesentlichen zur gleichen
Zeit wird die Uhr 56 zurückgestellt und beginnt, die Zeit
seit dem Zuführungsbeginn der Leistung zu zählen. X ist auf
Null eingestellt, und wird dann um Eins erhöht, um es auf
Eins einzustellen. Danach wird ein Satz T₁ von Nicht-Bounda
ry-Scan-Knoten von einem Prozessor in der Steuer-/Ablauf
steuer-Vorrichtung 54 oder von dem Ferncomputer 14 (in Fig.
1 gezeigt) unter Verwendung des Algorithmusses, der oben
erörtert ist, und (X,Y) oder der Positionsdaten, die vorher
eingegeben werden, berechnet, während die Schaltung auf vol
le Leistung kommt.
Wie oben angedeutet, könnte diese Berechnung auch durchge
führt werden, bevor der Test in Verbindung mit dem Sortieren
der Boundary-Scan-Knoten durchgeführt wird. In diesem Fall
würde der Schritt das Übertragen der Daten, die die Knoten
betreffen, die in den Sätzen T enthalten sind, umfassen.
Beim Verfahren 1 wird die Gruppe S der unabhängigen Nicht-
Boundary-Scan-Knoten nicht verwendet, so daß diese Daten
nicht übertragen werden müssen. Einer der Treiber 37 wird
jedem Knoten im Satz T₁ zugeordnet und durch Schließen eines
der Relais 34 mit dem Knoten verbunden. Während die Relais
34 verändert werden, wird der Boundary-Scan-Kern durch die
Testvorrichtung 12 initialisiert. Der logische Null-Wert
wird ausgewählt, da es am wahrscheinlichsten ist, daß er die
meisten Schaltungen am wenigsten beschädigt, wie zum Bei
spiel TTL-Schaltungen (TTL = Transistor Transistor Logic =
Transistor-Transistor-Logik). Wenn bestimmt wird, daß ein
anderer Wert weniger wahrscheinlich eine Beschädigung her
vorruft, würde dieser Wert ausgewählt werden.
Der Wert, der ausgewählt wurde, wird unter Verwendung schal
tungsinterner Standardübersteuerungstechniken angelegt, so
daß ein Wert garantiert werden kann, was auch immer die
Nicht-Boundary-Scan-Vorrichtung, wie z. B. 204, versucht, mit
dem dazugehörigen Nicht-Boundary-Scan-Knoten, wie z. B. 228,
zu tun. Der Boundary-Scan-Test läuft dann ab. Vorzugsweise
ist die Boundary-Scan-EXTEST-Funktion der Boundary-Scan-
Testablauf. Die Boundary-Scan-EXTEST-Fuhktion bringt jeden
Boundary-Scan-Treiber auf eine logische Eins, die Antworten
der entsprechenden Boundary-Scan-Empfänger auf den entspre
chenden Knoten werden eingefangen, danach werden die Bounda
ry-Scan-Treiber auf eine logische Null gebracht, während die
Nicht-Boundary-Scan-Testvorrichtungstreiber auf eine logi
sche "Eins" geändert werden und die Antworten der Empfänger
eingefangen werden. Dieser Test ist oben als Boundary-Scan-
Kern bezugnehmend auf Fig. 3 beschrieben.
Z. B. ist gemäß Fig. 2 der Boundary-Scan-Treiber auf dem An
schlußstift 241 der Boundary-Scan-Vorrichtung 202, der mit
dem Knoten 223 verbunden ist, auf eine logische Eins einge
stellt, die durch den Boundary-Scan-Empfänger auf dem An
schlußstift 243 der Vorrichtung 203 eingefangen werden muß,
während die dazugehörigen Nicht-Boundary-Scan-Knoten, die
mit den Vorrichtungsanschlußstiften 231, 232, 233 und 234,
das heißt den Nicht-Boundary-Scan-Knoten in Gruppe T₁) ver
bunden sind, auf eine logische Null getrieben werden. Dann
wird der Treiber der Vorrichtung 202 auf eine logische Null
eingestellt, die Testvorrichtungstreiber, die mit den Vor
richtungsanschlußstiften 231, 232, 233 und 234 gekoppelt
sind, werden auf eine logische Eins getrieben und die logi
sche Null muß durch den Empfängeranschlußstift 243 der Vor
richtung 203 eingefangen werden.
Unmittelbar nachdem der Boundary-Scan-Kern läuft, wird die
Öffnung der Relais, die an den Nicht-Boundary-Scan-Knoten
angebracht sind, begonnen. Während die Relais geöffnet wer
den, werden die Testergebnisse analysiert. Die Ergebnisse
werden durch einen Prozessor in der Steuer-/Abfolgesteuer-
Vorrichtung 54 oder durch den Computer 14 (gezeigt in Fig.
1) ausgelesen. Der Zustand der Boundary-Scan-Knoten wird nur
an den Punkten, die relevant für den Test sind, untersucht:
das heißt, wenn der Boundary-Scan-Knoten 223 an Vorrich
tungsanschlußstiften, mit anderen Boundary-Scan-Vorrichtun
gen verbunden wäre, wobei keine Nicht-Boundary-Scan-Vorrich
tungsanschlußstifte in dem Radius R existieren würden, würde
der Wert, den die Boundary-Scan-Empfänger an diesen Vorrich
tungsanschlußstiften einfangen, für das Testbild irrelevant
sein und nicht untersucht werden. Dies kann den Test be
trächtlich verkürzen, wenn es ein Übergewicht an Boundary-
Scan-Vorrichtungen gibt.
Während des Boundary-Scan-Kerns existiert ein Problem ent
weder mit dem entsprechenden Boundary-Scan-Treiber oder
seiner zugehörigen Verbindung, wenn die Treiber für den Satz
T₁ auf die logische Null eingestellt sind, wenn die logische
Eins des Boundary-Scan-Treibers nicht eingefangen ist. Wenn
eine logische Eins der Boundary-Scan-Treiber nicht eingefan
gen ist, ist es möglich, daß zwischen einem oder mehreren
der Knoten T₁ und des Boundary-Scan-Knoten eine Kurzschluß
bedingung existiert. Wenn während des zweiten Durchgangs
keine logische Null der Boundary-Scan-Treiber eingefangen
wird, wenn der Knoten auch während des ersten Durchgangs
ausfiel, ist bekannt, daß eine Kurzschlußbedingung zwischen
einem oder mehreren der Knoten T₁ und des Boundary-Scan-Kno
tens existiert.
Wenn der Satz T₁ besteht, wird die Uhr 56 überprüft. Wenn
der Satz T₁ den Test nicht besteht, das heißt, wenn während
des Boundary-Scan-Kerns (vorausgesetzt die Nicht-Boundary-
Scan-Treiber sind auf eine logische Null eingestellt) keine
logische Eins eingefangen wird, wird eine Fehlermeldung
erzeugt, die den Boundary-Scan-Knoten, der getestet wird,
und den Satz T₁ identifiziert, bevor die Uhr 56 überprüft
wird. Neben dem Überprüfen der Uhr 56, wenn ein Beschädi
gungskriterium vorliegt, das heißt, wenn eine der Zeitgren
zen, die zu einem beliebigen der Boundary-Scan-Knoten ge
hört, die noch nicht getestet wurden, abgelaufen ist, oder
wenn eine beliebige der Zeitgrenzen, die zu einem beliebigen
der Boundary-Scan-Knoten gehört, die getestet wurden und den
Test nicht bestanden haben, abgelaufen ist, oder wenn die
Gesamtschaltungszeitgrenze abgelaufen ist, wird die Leistung
abgeschaltet. Es sei zu bemerken, daß der Ablauf einer Zeit
grenze, während eine Schleife durchgeführt wird, im allge
meinen kein Problem darstellt. Im allgemeinen sind die Zeit
grenzen verglichen mit der Zeit, die benötigt wird, um eine
Schleife durchzuführen, relativ groß, und die Unsicherheit
oder der Spielraum bei der Bestimmung der Zeitgrenzen ist im
allgemeinen viel größer, als die Schleifendurchführungszeit.
Wenn kein Beschädigungskriterium vorliegt, wird der Wert von
X überprüft, um zu sehen, ob alle Boundary-Scan-Knoten gete
stet wurden, und wenn dies nicht der Fall ist, wird X um
Eins erhöht und der nächste Boundary-Scan-Knoten wird gete
stet. Wenn alle Boundary-Scan-Knoten getestet worden sind,
wird eine Fehlermeldungsaufzeichnung durchgeführt, und wenn
keine Fehlermeldung erzeugt worden ist, wird ein Bestanden-
Signal eingestellt, das anzeigt, daß die Platte den Test
bestanden hat, und der Test wird beendet.
Wenn im Hauptprogramm eine Fehlermeldung eingestellt ist und
die Leistung nicht aufgrund des Ablaufs einer Zeitgrenze ab
geschaltet wurde, wird beim ersten Ausführungsbeispiel ein
Knotenzerlegungsunterprogramm betreten. Ein Beispiel eines
Knotenzerlegungsunterprogrammes ist detailliert in der eben
falls anhängigen Anmeldung Seriennummer 08/088,279 beschrie
ben. Nachdem der obige Test vollendet wurde, wird ein Stan
dard-Boundary-Scan-Verbindungstest durchgeführt, der aus
schließlich die Unversehrtheit der Boundary-Scan-Knoten al
lein verifiziert.
Bei den bevorzugten Ausführungsbeispielen ist die Testvor
richtung 12 eine Testvorrichtung HP 3070 von Hewlett Packard
und der Computer 14 ist ein Computer HP 9000 von Hewlett
Packard, obwohl andere geeignete Testvorrichtungen und Com
puter verwendet werden könnten. Der Computer HP 9000 ist mit
Dateneingabevorrichtungen 16 und Datenausgabevorrichtungen
18, wie z. B. einer Tastatur, Platten- und Band-Laufwerken
und einer Anzeige ausgestattet.
Fig. 6 stellt ein Flußdiagramm für ein bevorzugtes Testver
fahren dar, das die genaue Position beliebiger fehlerbehaf
teter Knoten identifiziert, ohne eine Knotenauflösungsunter
routine zu erfordern. Im Schritt 601 wird der Schaltungs
platine eine Leistung angelegt, und ein Z-Zähler, der die
Anzahl der Testzyklen zählt, wird auf Null initialisiert.
Bei jedem Testzyklus werden alle Nicht-Boundary-Scan-Knoten
in einer Gruppe S₁ bis Sy getestet. Eine Anzahl von Test
zyklen, in diesem Fall Y, werden durchgeführt, bis alle
Sätze S₁ bis Sy getestet sind. Im Schritt 603 wird der
Z-Zähler um Eins erhöht, und im Schritt 604 werden die Re
lais 34 (gezeigt in Fig. 1) der Testvorrichtungstreiber als
Vorbereitung für das Anlegen der Leistung an die Nicht-Boun
dary-Scan-Knoten geschlossen. Der Boundary-Scan-Kern (in
Fig. 3 gezeigt) wird im Schritt 606 durchgeführt.
Die Testergebnisse können unmittelbar analysiert werden,
oder können für eine spätere Analyse abhängig von den Be
dürfnissen des Benutzers gespeichert werden. Die Tester
gebnisse werden bei dem bevorzugten Ausführungsbeispiel im
Schritt 510 analysiert, der zur gleichen Zeit stattfindet,
in der die Boundary-Scan-Kette für den nächsten Testzyklus
initialisiert wird, was die Zeit 704 in Fig. 7 ist. Wenn
während des Tests ein Fehler auftritt, wird im Schritt 611
eine Fehlermeldung erzeugt, die Positionsinformationen, die
den Standort des Fehlers betreffen, enthält.
Es sei daran erinnert, daß die Koordinaten- oder Positions-
Daten jedes Vorrichtungsanschlußstiftes oder Knotens der
Testvorrichtung zu Beginn des Testzyklus im Schritt 401 (ge
zeigt in Fig. 4) gegeben wurde. Da das Verfahren der vorlie
genden Erfindung Sätze und Gruppen von unabhängigen Nicht-
Boundary-Scan-Knoten erzeugt, vermischt es die Daten des
Antwortvektors nicht, selbst wenn die Nicht-Boundary-Scan-
Knoten parallel getestet werden. Folglich kann die Testvor
richtung eine Fehlermeldung liefern, die die Koordinaten
Standort-Informationen für jeden Knoten oder Anschlußstift,
der fehlerhaft ist, zurückgibt.
Vor Schritt 617 wird die Testuhr vorzugsweise überprüft, um
zu bestimmen, ob Beschädigungskriterien vorliegen, und die
Leistung wird, wenn notwendig, abgeschaltet, wie bezugneh
mend auf Fig. 5 beschrieben ist. Diese Schritte sind bei der
Ausführung der vorliegenden Erfindung optional und zur Ver
einfachung des Verstehens sind diese Schritte in Fig. 6
nicht gezeigt.
Wenn keine Beschädigungskriterien vorliegen, springt das
Programm zu Schritt 617, um den Z-Zähler zu überprüfen, um
zu bestimmen, ob alle Gruppen S₁ bis Sy getestet wurden.
Wenn dies nicht der Fall ist, wird der Z-Zähler erhöht und
das Testen setzt sich durch Wiederholen der Schritte 603 bis
616 fort. Wenn alle Gruppen getestet wurden, springt das
Programm zu Schritt 618, der eine Überprüfung durchführt, um
zu sehen, ob irgendein Fehler auftritt (das heißt, während
des Schritts 611 eine beliebige Fehlermeldung erzeugt wird).
Wenn eine Fehlermeldung auftritt, wird sie im Schritt 621
dem Benutzer geliefert. Wenn keine Fehlermeldung auftritt,
wird im Schritt 619 dem Benutzer eine Bestanden-Meldung ge
sendet. In jedem Fall wird das Testen im Schritt 614 been
det, wenn der Benutzer über den Schaltungszustand informiert
ist.
Die Testzeit, oder die verstrichene Zeit, die benötigt wird,
um eine Schaltungsplatine zu testen, ist extrem wichtig.
Gleichfalls ist es sehr wichtig, daß die Testvorrichtung die
Schaltungsplatine während des Testens nicht beschädigt, so
daß Ausfälle oder Fehler, die erfaßt werden, repariert wer
den können. Die vorliegende Erfindung begegnet diesen beiden
Angelegenheiten durch sorgfältige Koordination der Bounda
ry-Scan- und Nicht-Boundary-Scan-Testvorrichtungstreiber
während des Testverfahrens gemäß der vorliegenden Erfindung.
Insbesondere ermöglicht es das vorliegende Verfahren den
Testvorrichtungstreibern, Spannungen von gewöhnlich kurzer
Dauer an die Nicht-Boundary-Scan-Knoten anzulegen, während
zur gleichen Zeit genaue Daten eingefangen werden.
Fig. 7 zeigt ein Zeitablaufdiagramm, das den relativen Zeit
ablauf und die Dauer der Ereignisse, die bezugnehmend auf
Fig. 3 beschrieben sind, zeigt. Die obere Signalform stellt
die Ausgabe der Boundary-Scan-Treiber 213 dar. Die gestri
chelte Linie zeigt an, daß die Boundary-Scan-Treiber 213 in
einem unbestimmten Zustand sind. Die untere Signalform
stellt die Ausgabe der Testvorrichtungstreiber 37 (in Fig. 1
gezeigt) zu den Nicht-Boundary-Scan-Knoten dar. Die gestri
chelte Linie zeigt an, daß sich die Testvorrichtungstreiber
in einem Zustand hoher Impedanz oder einem Tristate befin
den.
Die Initialisierungszeitperiode 704 stellt die Dauer des
Schritts 301 dar, in welchem die Boundary-Scan-Kette mit
Spannungen, die dem logischen "Eins" entsprechen, gefüllt
wird.
Zum Zeitpunkt 705 wird der Aktualisierungsschritt 302 durch
geführt, der bewirkt, daß sich die Boundary-Scan-Treiber von
einem Zustand hoher Impedanz während der Zeitperiode 704 auf
eine Spannung einer logischen Eins zum Zeitpunkt 705 bewe
gen. Zum Zeitpunkt 706 werden die Testvorrichtungstreiber
eingeschaltet, wobei bewirkt wird, daß sich die Boundary-
Scan-Knoten, an denen sie angebracht sind, auf eine Span
nung, die einem logischen "Null" entspricht, bewegen.
Zum Zeitpunkt 707, wird gemäß Schritt 304 in Fig. 3 der Ant
wortvektor eingefangen, und zum Zeitpunkt 708 werden gemäß
Schritt 306 von Fig. 3 die Testvorrichtungstreiber abge
schaltet. Vorzugsweise ist die gesamte verstrichene Zeit
zwischen den Zeitpunkten 706 und 708 in Fig. 7 klein, z. B.
kleiner als 200 Nanosekunden. Während der Zeitperiode 709
wird der Antwortvektor herausgeschoben, und der zweite logi
sche Zustand (das heißt, die logische "Null" in Fig. 3 und
Fig. 7) wird in das Boundary-Scan-Register geschoben, was
den Schritten 308 und 309 in Fig. 3 entspricht.
Sobald die zweiten logischen Zustände in das Boundary-Scan-
Register geladen sind, kehrt das Programm zum Aktualisie
rungsschritt 302, der in Fig. 3 gezeigt ist, zurück, und zum
Zeitpunkt 716 werden die Nicht-Boundary-Scan-Knoten-Test
vorrichtungstreiber auf den logischen Wert eingestellt, der
zu dem der Boundary-Scan-Knoten (das heißt, die logische
"Eins" in Fig. 7) entgegengesetzt ist, eingestellt. Während
die Testvorrichtungstreiber eingeschaltet sind, wird die
Einfangfunktion zum Zeitpunkt 717 durchgeführt, und die
Testvorrichtungstreiber werden zum Zeitpunkt 718 unmittelbar
abgeschaltet. Die verstrichene Zeit zwischen dem Zeitpunkt
716 und dem Zeitpunkt 718 ist wiederum von sehr kurzer Dau
er, vorzugsweise kürzer als 200 Nanosekunden. Während der
Zeit 719 wird der Antwortvektor, der in den Empfängerschal
tungen eingefangen ist, herausgeschoben. An diesem Punkt ist
das Testen der ausgewählten Nicht-Boundary-Scan-Knoten voll
endet, eine weitere Gruppe S von unabhängigen Nicht-Bounda
ry-Scan-Knoten wird ausgewählt und das Testen wird fortge
setzt.
Ein Merkmal der Erfindung besteht darin, daß die Verwendung
des Kurzschlußradius eine große Reduzierung der Anzahl der
Knoten, die getestet werden müssen, ermöglicht. Wie oben er
wähnt wurde, kann es hunderte oder tausende von Knoten und
Nägeln in typischen Schaltungen, die getestet werden sollen,
geben. Eine große Mehrheit dieser Knoten und Nägel wird we
gen der fehlenden physikalischen Nähe nicht in der Lage
sein, einen Kurzschluß mit einem gegebenen Zielknoten aufzu
weisen. Die Verwendung der Positionsdaten in Verbindung mit
dem Testverfahren schließt Kurzschlüsse, deren tatsächliches
Auftreten sehr unwahrscheinlich ist, aus. Es ermöglicht der
Software, eine kleine Untermenge der Nägel auszuwählen, um
sie gegenüber jedem Ziel-Boundary-Scan-Knoten zu betrachten.
Die Kleinheit dieser Untermenge reduziert die Anzahl der
digitalen Betriebsmittel, die bereitgestellt werden müssen
und parallel gesteuert werden müssen, den Betrag an Diagno
seinformationen, die analysiert und gedruckt werden müssen,
und die erforderliche Zeit, um einen endgültigen Test durch
zuführen. Folglich reduziert die Erfindung den Aufwand des
Testens einer Schaltung verglichen mit bekannten Test-Vor
richtungen und -Verfahren stark.
Die Testzeit wird gemäß der vorliegenden Erfindung ferner
reduziert, indem bestimmt wird, welche Nicht-Boundary-Scan-
Knoten unabhängig sind, und indem unabhängige Knoten paral
lel getestet werden. Dies liefert eine effiziente Verwendung
der Testvorrichtungsfähigkeiten, welche gewöhnlich an viele
Knoten gleichzeitig Testspannungen anlegen kann.
Ein weiteres Merkmal der vorliegenden Erfindung, das ein
Ergebnis der geringeren Testzeit ist, besteht darin, daß
jeder Nicht-Boundary-Scan-Knoten nur bei einer logischen
Null und bei einer logischen Eins getestet wird. In anderen
Worten heißt das, es müssen nur zwei Spannungen an jeden
Knoten angelegt werden, wobei trotzdem eine genaue Lokali
sierung der Kurzschlüsse bestimmt wird. Dies reduziert die
Testzeit gegenüber bekannten Verfahren stark, die bis zu 10
Testspannungen benötigen, die an jeden Nicht-Boundary-Scan-
Knoten angelegt werden, um zu bestimmen, welcher Knoten auf
einer Platte ausgefallen ist.
Ein weiteres Merkmal der Erfindung besteht darin, daß Kurz
schlüsse so früh wie möglich gefunden werden, wobei das Ri
siko einer damit verbundenen Beschädigung minimiert ist.
Dies ist ein Ergebnis der Reihe der Tests, die durchgeführt
werden, das heißt, der leistungslosen Kurzschlußtests, des
Tests der vorliegenden Erfindung und des Boundary-Scan-Ver
bindungstests, und ferner der Reihenfolge der Knoten, die in
dem Test getestet werden sollen, und der Verwendung der
Zeitgrenzen, um die Leistung temporär herunterzufahren.
Ein weiteres Merkmal der Erfindung ist die Eliminierung ei
ner Diagnosevermischung, die eine Folge des bekannten Boun
dary-Scan-Testens von Schaltungen, die sowohl Boundary-Scan-
und Nicht-Boundary-Scan-Komponenten aufweisen, ist. Bei dem
bekannten Testen würden Kurzschlüsse, die vorliegen würden,
Wechselwirkungen zwischen Boundary-Scan-Komponenten und un
gesteuerten Nicht-Boundary-Scan-Schaltungskomponenten verur
sachen, wobei diese Wechselwirkungen nicht vorhergesagt,
wiederholt oder analysiert werden könnten. Bei dem Test ge
mäß der Erfindung ist eine solche Unsicherheit und Vermi
schung durch Isolieren der Boundary-Scan-Knoten, Reduzieren
der Nicht-Boundary-Scan-Knoten auf eine verwaltbare Anzahl,
die bekanntermaßen nicht miteinander kurzgeschlossen sind,
und Zwingen der Nicht-Boundary-Scan-Knoten in garantierte
Zustände, reduziert.
Ein weiteres Merkmal der Erfindung besteht darin, daß sie
unter Verwendung von Testvorrichtungen und Computern, die
allgemein in Testeinrichtungen erhältlich sind, realisiert
werden kann. Ferner sind die Techniken und die Programmie
rung, die erforderlich sind, relativ einfach durch das Test
personal zu verstehen. Eine hochentwickelte Mathematik ist
nicht erforderlich.
Es wurde eine neuartige Vorrichtung und neuartige Verfahren
zum Boundary-Scan-Testen von Schaltungen, die ein genaues,
endgültiges und schnelles Testen von komplexen Schaltungen
liefern, und viele andere Vorteile aufweisen. Es ist of
fensichtlich, daß Fachleute zahlreiche Verwendungen und
Modifikationen des spezifischen beschriebenen Ausführungs
beispiels machen können, ohne vom erfinderischen Konzept
abzuweichen. Z.B. können andere Einrichtungen, die die Sätze
von Knoten, die unter Verwendung von (X,Y)-Informationen
getestet werden sollen, konstruiert werden, da es nun offen
sichtlich ist, daß es möglich ist, die (X,Y)-Daten zum Ver
einfachen des Testens von Schaltungen zu verwenden. Ferner
könnten andere Testvorrichtungen und Computer verwendet wer
den, oder andere elektrische Komponenten könnten ersetzt
werden. Weitere Merkmale können hinzugefügt werden, oder das
eine oder andere der optionalen Merkmale können entfernt
werden.
Claims (18)
1. Verfahren zum Testen einer Schaltungsplatine (20; 200),
die folgende Merkmale aufweist:
- (i) eine Mehrzahl von Nicht-Boundary-Scan-Vorrich tungen (NBS-Vorrichtungen) (26, 28; 204, 206, 207, 208, 209, 211), wobei jede der NBS-Vorrich tungen eine Anzahl von Vorrichtungsanschlußstif ten (226, 227, 228, 208, 233, 234, 231, 232) zum elektrischen Koppeln mit der Schaltungsplatine aufweist;
- (ii) eine Mehrzahl von Boundary-Scan-Vorrichtungen (BS-Vorrichtungen) (22, 24; 201, 202, 203), wo bei jede BS-Vorrichtung eine Anzahl von Vorrich tungsanschlußstiften (242, 243) zum elektrischen Koppeln mit der Schaltungsplatine, eine Anzahl von Empfängerschaltungen (38; 212), die mit zu mindest einigen der Vorrichtungsanschlußstifte gekoppelt sind, und eine Anzahl von Treiber schaltungen (37; 213), die mit zumindest einigen der Vorrichtungsanschlußstifte gekoppelt sind, aufweist, wobei die Empfänger und Treiberschal tungen auf der Mehrzahl der BS-Vorrichtungen vorgesehen sind, wobei alle Empfängerschaltungen und Treiberschaltungen gekoppelt sind, um einen seriellen Datenstrom zu einem Datenprozessor (14) zu liefern;
- (iii) eine Anzahl von BS-Knoten (222, 223), wobei-je der BS-Knoten sowohl mit einer Empfängerschal tung als auch mit einer Treiberschaltung gekop pelt ist; und
- (iv) eine Anzahl von NBS-Knoten (226, 227), die Kno
ten sind, die nicht BS-Knoten sind, wobei das
Verfahren folgende Schritte aufweist:
Liefern von Positionsdaten für jeden der Vor richtungsanschlußstifte der BS- und NBS-Vorrich tungen auf der Schaltungsplatine zu einer Test vorrichtung (12);
Gruppieren der NBS-Knoten in Sätze von Knoten (402-408), wobei jeder Satz von Knoten die Gesamtzahl der NBS-Knoten aufweist, die sich innerhalb einer vorbestimmten Entfernung von einem der BS-Knoten befinden;
Anlegen einer ersten Spannung an die Schaltung unter Verwendung der BS-Treiberschaltungen;
Anlegen einer zweiten Spannung an zumindest ei nen NBS-Knoten;
Veranlassen der Empfängerschaltungen, Spannungen auf den Vorrichtungsanschlußstiften, mit denen die Empfängerschaltungen gekoppelt sind, einzu fangen;
Analysieren der eingefangenen Spannungen unter Verwendung des Datenprozessors, um fehlerhafte Anschlußstifte und Knoten zu bestimmen; und
Erzeugen einer Meldung (611), was die Zurückgabe der Positionsdaten der Vorrichtungs-Anschluß stifte und -Knoten, die während des Analysier schrittes als fehlerhaft bestimmt wurden, ein schließt.
2. Verfahren zum Testen gemäß Anspruch 1, bei dem der
Schritt des Lieferns von Positionsdaten das Liefern von
zwei kartesischen Koordinaten für jeden der Vorrich
tungsanschlußstifte auf der Schaltungsplatine (20; 200)
einschließt.
3. Verfahren zum Testen gemäß Anspruch 1, bei dem der
Schritt des Lieferns der Positionsdaten das Liefern nu
merischer Nachbarschaftsdaten einschließt.
4. Verfahren zum Testen gemäß Anspruch 1, bei dem die vor
bestimmte Entfernung in dem Bereich von 1 bis 5 mm
liegt.
5. Verfahrens zum Testen gemäß einem der Ansprüche 1 bis
4, bei dem zumindest einige der Mehrzahl der Nicht-
Boundary-Scan-Vorrichtungen (26, 28; 204, 206, 207,
208, 209, 211) integrierte Schaltungen mit analogen
Eingängen und Ausgängen sind.
6. Das Verfahren zum Testen gemäß einem der Ansprüche 1
bis 4, bei dem zumindest einige der Mehrzahl der
Nicht-Boundary-Scan-Vorrichtungen (26, 28; 204, 206,
207, 208, 209, 211) diskrete elektronische Vorrich
tungen sind.
7. Das Verfahren zum Testen gemäß einem der Ansprüche 1
bis 6, bei dem der Schritt des Anlegens einer zweiten
Spannung an zumindest einen NBS-Knoten (226, 227) in
weniger als 200 Nanosekunden vollendet wird.
8. Verfahren des Testens gemäß Anspruch 7, bei dem der
Schritt des Anlegens einer zweiten Spannung an zumin
dest einem NBS-Knoten (226, 227) schaltungsinterne
Übersteuerungstechniken verwendet.
9. Verfahren zum Testen einer Schaltungsplatine (20; 200),
die folgende Merkmale aufweist:
- (i) eine Mehrzahl von Nicht-Boundary-Scan-Vorrich tungen (NBS-Vorrichtungen) (26, 28; 204, 206, 207, 208, 209, 211), wobei jede der NBS-Vor richtungen eine Anzahl von Vorrichtungsan schlußstiften (208, 226, 227, 228, 231, 232, 233, 234) zum elektrischen Koppeln mit der Schaltungsplatine aufweist;
- (ii) eine Mehrzahl von Boundary-Scan-Vorrichtungen (BS-Vorrichtungen) (22, 24; 201, 202, 203), wobei jede BS-Vorrichtung eine Anzahl von Vorrichtungsanschlußstiften (242, 243) zum elektrischen Koppeln mit der Schaltungspla tine, einen Anzahl von Empfängerschaltungen (38, 212), die mit zumindest einigen der Vor richtungsanschlußstifte gekoppelt sind, und eine Anzahl von Treiberschaltungen (37; 213), die mit zumindest einigen der Vorrichtungsan schlußstifte gekoppelt sind, aufweist, wobei die Empfänger- und Treiber-Schaltungen auf der Mehrzahl der BS-Vorrichtungen vorgesehen sind, wobei alle Empfängerschaltungen und Treiber schaltungen seriell gekoppelt sind, um einen Abtastpfad zum Liefern eines seriellen Daten stroms, der einen gewünschten Zustand der Treiberschaltungen und einen resultierenden Zustand der Empfängerschaltungen darstellt, zur Analyse zu einem Datenprozessor (14), zu bilden;
- (iii) eine Anzahl von BS-Knoten (222, 223), wobei jeder BS-Knoten sowohl mit einer Empfänger schaltung als auch mit einer Treiberschaltung gekoppelt ist, und
- (iv) eine Anzahl von NBS-Knoten (226, 227), die
Knoten sind, die keine BS-Knoten sind, wobei
das Verfahren folgende Schritte aufweist:
Liefern von Nachbarschaftsdaten (401) für je den der Vorrichtungsanschlußstifte der BS- und NBS-Vorrichtungen auf der Schaltungsplatine zu einer Testvorrichtung (12);
Gruppieren der NBS-Knoten in Sätze von Knoten (402-408) unter Verwendung der Nachbar schaftsdaten, wobei jeder Satz von Knoten alle NBS-Knoten einschließt, die zu einem der BS- Knoten benachbart sind;
Gruppieren der NBS-Knoten in Gruppen von unab hängigen NBS-Knoten (409-412), so daß keine zwei Mitglieder einer beliebigen unabhängigen Gruppe benachbart zum gleichen Boundary-Scan- Knoten sind;
Anlegen einer ersten Spannung an die BS-Knoten der Schaltung unter Verwendung der BS-Treiber schaltung;
Anlegen einer zweiten Spannung an alle NBS- Knoten in einer Gruppe von unabhängigen NBS- Knoten;
Veranlassen der Empfängerschaltungen, Spannun gen auf den Vorrichtungsanschlußstiften, mit denen die Empfängerschaltungen gekoppelt sind, aufzunehmen;
Veranlassen des Erfassungspfades, einen ersten Datenstrom zu dem Datenprozessor zu liefern; und
Analysieren des ersten Datenstroms unter Ver wendung des Datenprozessors.
10. Verfahren zum Testen gemäß Anspruch 9, bei dem der
Schritt des Lieferns von Nachbarschaftsdaten (401) das
Liefern von zwei kartesischen Koordinaten für jeden
Vorrichtungsanschlußstift auf der Schaltungsplatine
(20; 200) umfaßt.
11. Verfahren zum Testen gemäß Anspruch 10, bei dem der
Schritt des Lieferns von Nachbarschaftsdaten (401) fer
ner das Liefern eines Radius R, der eine Entfernung
darstellt, die der maximal erwarteten Größe von Defek
ten auf der Schaltungsplatine (20; 200) entspricht und
in dem Bereich von 1 bis 5 mm liegt, umfaßt.
12. Verfahren zum Testen gemäß Anspruch 9, bei dem der
Schritt des Lieferns von Nachbarschaftsdaten (401) das
Liefern von numerischen Nachbarschaftsdaten ein
schließt.
13. Verfahren zum Testen gemäß einem der Ansprüche 9 bis
12, bei dem zumindest einige der Mehrzahl der Nicht-
Boundary-Scan-Vorrichtungen (26, 28; 204, 206, 207,
208, 209, 211) integrierte Schaltungen mit analogen
Eingängen und Ausgängen sind.
14. Verfahren zum Testen gemäß einem der Ansprüche 9 bis
12, bei dem zumindest einige der Mehrzahl der Nicht-
Boundary-Scan-Vorrichtungen (26, 28; 206, 207, 208,
209, 211) diskrete elektronische Vorrichtungen sind.
15. Verfahren zum Testen gemäß Anspruch 9, bei dem der
Schritt des Anlegens einer zweiten Spannung an zumin
dest einen NBS-Knoten (226, 227) in weniger als 200
Nanosekunden vollendet wird.
16. Verfahren zum Testen gemäß Anspruch 15, bei dem der
Schritt des Anlegens einer zweiten Spannung an zumin
dest einen NBS-Knoten (226, 227) schaltungsinterne
Übersteuerungstechniken verwendet.
17. Verfahren zum Testen einer Schaltungsplatine (20; 200),
die folgende Merkmale aufweist:
- (i) eine Anzahl von Boundary-Scan-Knoten (BS-Kno ten) (222, 223) und
- (ii) eine Anzahl von Nicht-Boundary-Scan-Knoten
(NBS-Knoten) (226, 227), die Knoten sind, die
keine BS-Knoten sind, wobei das Verfahren fol
gende Schritte aufweist:
Liefern von Positionsdaten für jeden der An zahl der BS- und NBS-Knoten auf der Schal tungsplatine zu einer Testvorrichtung (12);
Liefern eines vorbestimmten Abstandes (R) zu der Testvorrichtung, wobei R in dem Bereich von 1 bis 5 mm liegt;
Bestimmen einer Gruppe von unabhängigen NBS- Knoten (409-412), so daß jeder BS-Knoten auf der Schaltungsplatine innerhalb des vorbe stimmten Abstandes von nur einem NBS-Knoten in der unabhängigen Gruppe ist;
Anlegen einer vorbestimmten Spannung, die ei nem ersten logischen Zustand entspricht, an die BS-Knoten;
Anlegen einer vorbestimmten Spannung, die ei nem zweiten logischen Zustand entspricht, an alle NBS-Knoten der Gruppe der unabhängigen NBS-Knoten;
Einfangen der Spannungen auf den BS-Knoten, während die vorbestimmte Spannung, die einem zweiten logischen Zustand entspricht, angelegt ist; und
Analysieren der eingefangenen Spannungen, um elektrische Kurzschlüsse zwischen einem be liebigen der NBS-Knoten in der unabhängigen Gruppe und einem BS-Knoten zu erfassen.
18. Verfahren zum Testen einer Schaltungsplatine (20; 200),
die zumindest einen Boundary-Scan-Knoten (222, 223) und
zumindest einen Nicht-Boundary-Scan-Knoten (226, 227)
aufweist, wobei das Verfahren folgende Schritte auf
weist:
Anlegen einer ersten Testspannung an den zumindest ei nen Boundary-Scan-Knoten;
Anlegen einer zweiten Testspannung an den zumindest ei nen Nicht-Boundary-Scan-Knoten;
Speichern einer ersten resultierenden Spannung auf dem zumindest einen Boundary-Scan-Knoten;
Anlegen der zweiten Testspannung an den zumindest einen Boundary-Scan-Knoten;
Anlegen der ersten Testspannung an den zumindest einen Nicht-Boundary-Scan-Knoten;
Speichern einer zweiten resultierenden Spannung auf dem zumindest einen Boundary-Scan-Knoten; und
Erzeugen einer Fehlermeldung, wenn sowohl i) die erste resultierende Spannung der zweiten Testspannung ent spricht, als auch ii) die zweite resultierende Spannung der ersten Testspannung entspricht.
Anlegen einer ersten Testspannung an den zumindest ei nen Boundary-Scan-Knoten;
Anlegen einer zweiten Testspannung an den zumindest ei nen Nicht-Boundary-Scan-Knoten;
Speichern einer ersten resultierenden Spannung auf dem zumindest einen Boundary-Scan-Knoten;
Anlegen der zweiten Testspannung an den zumindest einen Boundary-Scan-Knoten;
Anlegen der ersten Testspannung an den zumindest einen Nicht-Boundary-Scan-Knoten;
Speichern einer zweiten resultierenden Spannung auf dem zumindest einen Boundary-Scan-Knoten; und
Erzeugen einer Fehlermeldung, wenn sowohl i) die erste resultierende Spannung der zweiten Testspannung ent spricht, als auch ii) die zweite resultierende Spannung der ersten Testspannung entspricht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/156,204 US5448166A (en) | 1992-01-03 | 1993-11-22 | Powered testing of mixed conventional/boundary-scan logic |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4434927A1 true DE4434927A1 (de) | 1995-05-24 |
DE4434927C2 DE4434927C2 (de) | 1998-06-04 |
Family
ID=22558555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4434927A Expired - Fee Related DE4434927C2 (de) | 1993-11-22 | 1994-09-29 | Verfahren zum Testen einer Schaltungsplatine |
Country Status (4)
Country | Link |
---|---|
US (2) | US5448166A (de) |
JP (1) | JP3597891B2 (de) |
DE (1) | DE4434927C2 (de) |
GB (1) | GB2284066A (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504432A (en) | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
US6029263A (en) * | 1994-06-30 | 2000-02-22 | Tandem Computers Incorporated | Interconnect testing using non-compatible scan architectures |
JP3039362B2 (ja) * | 1996-03-28 | 2000-05-08 | 日本電気株式会社 | 半導体集積論理回路のテストパターン作成方法 |
DE69734379T2 (de) * | 1996-08-30 | 2006-07-06 | Texas Instruments Inc., Dallas | Vorrichtung zur Prüfung von integrierten Schaltungen |
US6018815A (en) * | 1996-10-18 | 2000-01-25 | Samsung Electronics Co., Ltd. | Adaptable scan chains for debugging and manufacturing test purposes |
US5805608A (en) * | 1996-10-18 | 1998-09-08 | Samsung Electronics Co., Ltd. | Clock generation for testing of integrated circuits |
US5793776A (en) * | 1996-10-18 | 1998-08-11 | Samsung Electronics Co., Ltd. | Structure and method for SDRAM dynamic self refresh entry and exit using JTAG |
US5841788A (en) * | 1996-10-18 | 1998-11-24 | Lucent Technologies Inc. | Methods for backplane interconnect testing |
US5812562A (en) * | 1996-11-15 | 1998-09-22 | Samsung Electronics Company, Ltd. | Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment |
US5757818A (en) * | 1996-11-26 | 1998-05-26 | Intel Corporation | Method and apparatus for scan out testing of integrated circuits with reduced test circuit area |
US5968196A (en) * | 1998-04-21 | 1999-10-19 | Atmel Corporation | Configuration control in a programmable logic device using non-volatile elements |
US6263476B1 (en) * | 1998-10-09 | 2001-07-17 | Agilent Technologies | Method and apparatus for selecting targeted components in limited access test |
US6467051B1 (en) * | 1998-10-09 | 2002-10-15 | Agilent Technologies, Inc. | Method and apparatus for selecting test point nodes of a group of components having both accessible and inaccessible nodes for limited access circuit test |
DE19917686A1 (de) * | 1999-04-19 | 2000-10-26 | Thomson Brandt Gmbh | Testverfahren für Schaltungen, die integrierte Schaltkreise enthalten |
US6694466B1 (en) * | 1999-10-27 | 2004-02-17 | Agere Systems Inc. | Method and system for improving the test quality for scan-based BIST using a general test application scheme |
US7032145B1 (en) * | 2001-06-14 | 2006-04-18 | Inovys Corporation | System for dynamic re-allocation of test pattern data for parallel and serial test data patterns |
KR100448706B1 (ko) * | 2002-07-23 | 2004-09-13 | 삼성전자주식회사 | 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법 |
US7073109B2 (en) * | 2003-09-30 | 2006-07-04 | Agilent Technologies, Inc. | Method and system for graphical pin assignment and/or verification |
US7203877B2 (en) * | 2005-01-04 | 2007-04-10 | Lsi Logic Corporation | Failure analysis and testing of semi-conductor devices using intelligent software on automated test equipment (ATE) |
NL1037457C2 (en) * | 2009-11-10 | 2011-05-12 | Jtag Technologies Bv | A method of and an arrangement for testing connections on a printed circuit board. |
CN102565603B (zh) * | 2010-12-30 | 2015-08-12 | 德律科技股份有限公司 | 电性连接缺陷仿真测试方法及其系统 |
TWI437243B (zh) | 2010-12-30 | 2014-05-11 | Test Research Inc | 電性連接缺陷模擬測試方法及其系統 |
NL2006759C2 (en) | 2011-05-10 | 2012-11-13 | Jtag Technologies Bv | A method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards. |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4588945A (en) * | 1983-06-13 | 1986-05-13 | Hewlett-Packard Company | High throughput circuit tester and test technique avoiding overdriving damage |
US4601032A (en) * | 1983-10-17 | 1986-07-15 | Cirrus Computers Ltd. | Test-generation system for digital circuits |
US4872169A (en) * | 1987-03-06 | 1989-10-03 | Texas Instruments Incorporated | Hierarchical scan selection |
US4879717A (en) * | 1985-09-11 | 1989-11-07 | U.S. Philips Corp. | Testable carriers for integrated circuits |
EP0358376A2 (de) * | 1988-09-07 | 1990-03-14 | Texas Instruments Incorporated | Integrierte Prüfschaltung |
US4963824A (en) * | 1988-11-04 | 1990-10-16 | International Business Machines Corporation | Diagnostics of a board containing a plurality of hybrid electronic components |
US4967142A (en) * | 1988-05-27 | 1990-10-30 | U.S. Philips Corporation | Electronic module comprising a first substrate element with a functional part, and a second substrate element for testing an interconnection function, socket, substrate element and electronic apparatus therefor |
EP0400876A2 (de) * | 1989-05-31 | 1990-12-05 | AT&T Corp. | Verfahren und Anordnung zum Testen von Schaltungsplatten |
US5027353A (en) * | 1989-04-17 | 1991-06-25 | At&T Bell Laboratories | Method for testing interconnections |
EP0550135A2 (de) * | 1992-01-03 | 1993-07-07 | Hewlett-Packard Company | Prüfung unter Strom von gemischter Konventionell/Boundary-Scanlogik |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3870953A (en) * | 1972-08-01 | 1975-03-11 | Roger Boatman & Associates Inc | In circuit electronic component tester |
ES231876U (es) * | 1975-06-06 | 1978-01-01 | Morton Unger Henry | Aparato perfeccionado para limpieza de cristales de ventana. |
US4459693A (en) * | 1982-01-26 | 1984-07-10 | Genrad, Inc. | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like |
US4534028A (en) * | 1983-12-01 | 1985-08-06 | Siemens Corporate Research & Support, Inc. | Random testing using scan path technique |
GB2186701B (en) * | 1986-02-14 | 1990-03-28 | Membrain Ltd | Circuit testers |
US4857835A (en) * | 1987-11-05 | 1989-08-15 | Texas Instruments Incorporated | Global event qualification system |
US4875209A (en) * | 1988-04-04 | 1989-10-17 | Raytheon Company | Transient and intermittent fault insertion |
US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
US5054024A (en) * | 1989-08-09 | 1991-10-01 | Texas Instruments Incorporated | System scan path architecture with remote bus controller |
US5132974A (en) * | 1989-10-24 | 1992-07-21 | Silc Technologies, Inc. | Method and apparatus for designing integrated circuits for testability |
US5042034A (en) * | 1989-10-27 | 1991-08-20 | International Business Machines Corporation | By-pass boundary scan design |
US5046034A (en) * | 1989-11-07 | 1991-09-03 | Array Analysis, Inc. | Array structure for use in an adaptive inference testing device |
US5070296A (en) * | 1990-06-22 | 1991-12-03 | Honeywell Inc. | Integrated circuit interconnections testing |
US5172377A (en) * | 1990-09-07 | 1992-12-15 | Genrad, Inc. | Method for testing mixed scan and non-scan circuitry |
US5283518A (en) * | 1991-09-18 | 1994-02-01 | Hewlett-Packard Company | Method for the control of ground bounce below an internal ground plane in a short-wire board test fixture |
US5329533A (en) * | 1991-12-26 | 1994-07-12 | At&T Bell Laboratories | Partial-scan built-in self-test technique |
US5270642A (en) * | 1992-05-15 | 1993-12-14 | Hewlett-Packard Company | Partitioned boundary-scan testing for the reduction of testing-induced damage |
US5428623A (en) * | 1993-07-01 | 1995-06-27 | Tandem Computers Incorporated | Scannable interface to nonscannable microprocessor |
-
1993
- 1993-11-22 US US08/156,204 patent/US5448166A/en not_active Expired - Lifetime
-
1994
- 1994-09-29 DE DE4434927A patent/DE4434927C2/de not_active Expired - Fee Related
- 1994-11-16 GB GB9423072A patent/GB2284066A/en not_active Withdrawn
- 1994-11-22 JP JP28814394A patent/JP3597891B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-19 US US08/444,473 patent/US5510704A/en not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4588945A (en) * | 1983-06-13 | 1986-05-13 | Hewlett-Packard Company | High throughput circuit tester and test technique avoiding overdriving damage |
US4601032A (en) * | 1983-10-17 | 1986-07-15 | Cirrus Computers Ltd. | Test-generation system for digital circuits |
US4879717A (en) * | 1985-09-11 | 1989-11-07 | U.S. Philips Corp. | Testable carriers for integrated circuits |
US4872169A (en) * | 1987-03-06 | 1989-10-03 | Texas Instruments Incorporated | Hierarchical scan selection |
US4967142A (en) * | 1988-05-27 | 1990-10-30 | U.S. Philips Corporation | Electronic module comprising a first substrate element with a functional part, and a second substrate element for testing an interconnection function, socket, substrate element and electronic apparatus therefor |
EP0358376A2 (de) * | 1988-09-07 | 1990-03-14 | Texas Instruments Incorporated | Integrierte Prüfschaltung |
US4963824A (en) * | 1988-11-04 | 1990-10-16 | International Business Machines Corporation | Diagnostics of a board containing a plurality of hybrid electronic components |
US5027353A (en) * | 1989-04-17 | 1991-06-25 | At&T Bell Laboratories | Method for testing interconnections |
EP0400876A2 (de) * | 1989-05-31 | 1990-12-05 | AT&T Corp. | Verfahren und Anordnung zum Testen von Schaltungsplatten |
EP0550135A2 (de) * | 1992-01-03 | 1993-07-07 | Hewlett-Packard Company | Prüfung unter Strom von gemischter Konventionell/Boundary-Scanlogik |
Non-Patent Citations (1)
Title |
---|
HP Boundary-Scan Tutorial and BSDL Reference Guide, Hewlett-Packard Company, Part Number E1017-90001, Printed: December, 1990 * |
Also Published As
Publication number | Publication date |
---|---|
GB2284066A (en) | 1995-05-24 |
JP3597891B2 (ja) | 2004-12-08 |
JPH07198786A (ja) | 1995-08-01 |
DE4434927C2 (de) | 1998-06-04 |
US5448166A (en) | 1995-09-05 |
US5510704A (en) | 1996-04-23 |
GB9423072D0 (en) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4434927C2 (de) | Verfahren zum Testen einer Schaltungsplatine | |
DE60218498T2 (de) | Elektronisches gerät | |
DE2346617C3 (de) | Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit | |
DE69712236T2 (de) | Fehlerdiagnosevorrichtung für CMOS-integrierte Schaltungen und Diagnoseverfahren | |
DE68928837T2 (de) | Prüf-Puffer/Register | |
DE69117454T2 (de) | Verfahren und Gerät für die Fehlerdiagnose während Boundary-Scantests | |
DE69031362T2 (de) | Verzögerungsfehler-Testvorrichtung | |
DE68928613T2 (de) | Bidirektionale-Boundary-Scan-Testzelle | |
DE69430637T2 (de) | Vorrichtung und verfahren zum testen von integrierten schaltkreisen | |
DE4243910C2 (de) | Aufgeteiltes Boundary-Scan-Testen zum Vermindern des durch Testen hervorgerufenen Schadens | |
DE69224176T2 (de) | Prüfung unter Strom von gemischter Konventionell/Boundary-Scanlogik | |
DE69426407T2 (de) | Integrierte Schaltung mit Stromüberwachungszellen zum Prüfen | |
DE69126848T2 (de) | Integrierte Halbleiterschaltung | |
DE69226937T2 (de) | Prüfverfahren für Leiterplatten | |
DE3702408C2 (de) | ||
DE19855488A1 (de) | Testmustergenerator mit verbesserter Testsequenzverdichtung | |
DE602004009329T2 (de) | Verfahren und system zum selektiven maskieren von testantworten | |
DE3709032A1 (de) | Grossschaltkreis-halbleitervorrichtung | |
DE69017169T2 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
DE3788586T2 (de) | Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung. | |
DE69516303T2 (de) | Prüfverfahren und vorrichtung für pegelempfindliche abfragekonstruktionen | |
DE69119160T2 (de) | Prüftreiberschaltung zur Verbindung eines integrierten Halbleiterchips mit einem Steuerungsrechner | |
DE60110199T2 (de) | Testzugriffs-portsteuerungsvorrichtung (tap) und verfahren zur beseitigung interner intermediärer abtastprüffehler | |
DE69720157T2 (de) | System und Verfahren zur Prüfung elektronischer Geräte | |
DE60309761T2 (de) | Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US |
|
8339 | Ceased/non-payment of the annual fee |