DE4417550C1 - Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und Feinleiterfolien - Google Patents
Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und FeinleiterfolienInfo
- Publication number
- DE4417550C1 DE4417550C1 DE19944417550 DE4417550A DE4417550C1 DE 4417550 C1 DE4417550 C1 DE 4417550C1 DE 19944417550 DE19944417550 DE 19944417550 DE 4417550 A DE4417550 A DE 4417550A DE 4417550 C1 DE4417550 C1 DE 4417550C1
- Authority
- DE
- Germany
- Prior art keywords
- treated
- circuit boards
- electrodes
- etching
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/005—Contacting devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
- C25D17/12—Shape or form
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
- C25D7/0621—In horizontal cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
Die Erfindung betrifft ein Verfahren zum elektrolytischen Metallisieren und
Entmetallisieren von mit Bohrungen versehenen Leiterplatten und Leiterfolien in
Feinleitertechnik. Anwendung findet es in Anlagen mit horizontalem Durchlauf
des Behandlungsgutes unter Verwendung von unlöslichen Elektroden.
Die Feinleitertechnik zeichnet sich durch besonders schmale Leiterzüge und
durch geringe Abstände der Leiter voneinander aus. Strukturen bis herab zu
nominal 0,05 mm werden gefordert. Entsprechend präzise muß die elek
trolytische Behandlung sein. Nachteilig wirkt sich hierbei aus, daß schmale
Leiterzüge im Vergleich zu immer vorkommenden benachbarten breiten
Leiterzügen wesentlich intensiver bearbeitet werden. Schichtdickenunterschiede
von mehr als 1 : 3 sind die Folge, insbesondere dann, wenn mit wirtschaftlich
akzeptabler Stromdichte gearbeitet wird. Beim Ätzen kommen des weiteren
partielle Flankenangriffe und Unterätzungen vor. Ursache hierfür sind die örtlich
unterschiedlichen Feldstärken. Ein schmaler Leiterzug wirkt als Spitze und
konzentriert die elektrischen Feldlinien stärker auf sich. Neben der Reduzierung
der Stromdichte bewirkt eine Vergrößerung des Anoden-Kathodenabstandes eine
Verringerung der Schichtdickenunterschiede zwischen schmalen und breiten
Leiterzügen. Beides wirkt sich ungünstig auf die Produktionskosten aus. Die
Reduzierung der Stromdichte erfordert eine längere Behandlungszeit. Größere
Anodenabstände haben größere Badspannungen mit entsprechend höheren
Energiekosten zur Folge, und es muß eine Vergrößerung der Anlage mit
größerem Elektrolytvolumen in Kauf genommen werden.
Zum Ätzen von Leiterplatten sind chemische Ätzverfahren bekannt. Sie haben
nachteiligerweise einen permanenten Verbrauch von Stoffen, die entsorgt werden
müssen. Auch die Rückgewinnung des geätzten Metalles ist verfahrenstechnisch
aufwendig und mit entsprechend hohen Kosten verbunden. Diese Nachteile
entfallen weitgehend bei elektrolytischen Ätzverfahren.
Aus der Offenlegungsschrift DE 43 24 330 ist ein Verfahren zum Metallisieren bzw.
Entmetallisieren von plattenförmigen Gegenständen wie Leiterplatten bekannt. Bei
diesem Verfahren werden Elektroden mit einer flüssigkeitsdurchlässigen isolierenden
Schicht überzogen, die dazu dient über das Behandlungsgut kontinuierlich zu wischen
und damit die Diffusionsschicht zu stören. Nachteilig bei diesem Verfahren ist, daß
an die Schicht auf den Elektroden wegen des Wischens neben der
Flüssigkeitsdurchlässigkeit besonders hohe Anforderungen bezüglich Abriebfestigkeit
gestellt sind. Dies bedingt eine fasrige, gewebeartige Schicht mit einer Mindestdicke
von mehreren Millimetern, was in etwa dem Abstand der Elektroden vom
Behandlungsgut entspricht. Leiterbahnen mit einer Breite von z. B. 0,1 mm wirken
damit für die elektrischen Feldlinien als Spitzen. Sie werden intensiver bearbeitet als
die übrigen breiteren Bahnen, was bei der angestrebten hohen Stromdichte zu örtlichen
Schichtdickenunterschieden bis hin zu Verbrennungen führen kann.
Aus der Offenlegungsschrift DE 41 30 121 A1 ist ein Verfahren bekannt bei dem die
durchmetallisierte Leiterplatte mit einer Schicht 4 überzogen wird. Diese Schicht
bildet das fertige Leiterbild nach, ausgenommen die Stellen auf die der Ätzresist 6
(Zinn oder Zinn/Blei) aufgetragen werden soll. Die Schicht 4 dient dem Zweck die
Ränder der Kupfer/Leiterbahnen zu schützen und somit ein Unterätzen zu verhindern.
Zum Galvanisieren selbst wird die Galvanoresistschicht 5 aufgetragen. Beide
Schichten dienen nicht als Distanz- oder Isoliermittel gegenüber den für die
Galvanisierung oder elektrolytische Ätzung notwendigen Gegenelektroden. Es sind
auch keine walzenförmigen Elektroden zum Auftragen des Leiterbildes bzw.
Abtragen der nicht benötigten Kupferschicht vorgesehen.
Aufgabe der Erfindung ist es, in horizontalen Durchlaufanlagen für Leiterplatten
und Leiterfolien in Feinleitertechnik die Leiterzüge elektrolytisch so zu
behandeln, daß unter wirtschaftlichen Produktionsbedingungen und unabhängig
von der Struktur des Leiterbildes gleiche Schichtdicken auf dem Behandlungsgut
erzielt werden.
Gelöst wird die Aufgabe mit walzenförmigen rotierenden Elektroden, die mit
ihren Mantellinien so extrem nahe an die Oberfläche des Behandlungsgutes
herangebracht werden, daß auch die schmalen Leiterzüge nicht als Spitze,
sondern als Fläche wirken. Dies hat zur Folge, daß alle Leiterzüge mit nahezu
gleicher Stromdichte elektrolytisch bearbeitet werden und die gleiche Schicht
stärke erhalten. Als isolierender Abstandshalter zwischen der Leiterplatte und
der rotierenden Walze dient der elektrisch nichtleitende Resist auf der Oberfläche
der Leiterplatte, der das Leiterbild negativ oder positiv darstellt. Auf diesem
Resist rollen die elektrisch nicht isolierten Walzen unmittelbar ab. Sie erreichen
damit den geringstmöglichen Abstand zum Behandlungsgut.
Die Erfindung wird anhand der Fig. 1 und 2 näher erläutert.
Fig. 1 zeigt den Einsatz des erfindungsgemäßen Verfahrens beim Galvani
sieren.
Fig. 2 zeigt den Einsatz beim elektrolytischen Ätzen.
In der Praxis sind die Durchmesser der Walzen im Vergleich zu den Schicht
dicken wesentlich größer als in den Figuren aus zeichnerischen Gründen
dargestellt. Die berührende Mantellinie stellt praktisch eine Fläche dar.
In Fig. 1 ist das Substrat 1 mit Beschichtungen ausschnittsweise und im
Querschnitt dargestellt. Auf dem Substrat 1 befindet sich eine erste Kupfer
schicht 2. Sie bedeckt die Leiterplatte vollkommen, und sie kontaktiert auch mit
geringerer Schichtstärke vorhandene Löcher durch. Auf diese Basisleiterplatte
wird das Leiterbild in Form eines Isolierstoffes 3 als Galvanisiermaske negativ
aufgebracht. Dies geschieht durch bekanntes Bedrucken oder durch Photover
fahren. Insbesondere bei der Feinleitertechnik sind Photoresiste üblich. Die
Schichthöhe des Isolierstoffes 3 ist mit 4 bezeichnet. Die so nach dem Stand der
Technik vorbereitete Leiterplatte wird in die horizontale Durchlaufanlage
gebracht, und sie durchfährt diese in Pfeilrichtung 5. Die Leiterplatten sind von
nicht dargestellten Klammern, die sie seitlich greifen, elektrisch kontaktiert, und
zwar hier beim Galvanisieren mit dem Minuspol einer Badstromquelle. Die
Klammern und/oder die walzenförmigen Elektroden können gleichzeitig die
Leiterplatte führen und durch die Anlage transportieren. Unterstützt wird dies
durch die Rotation der unlöslichen Elektrode 6, die aus einem walzenförmigen
Körper 7 besteht, der sich quer zur Transportrichtung des Behandlungsgutes 8
erstreckt. Der Körper 7 ist zumindest an seiner Oberfläche elektrisch leitfähig.
Er wird über einen Schleifring 9 und über den Schleifkontakt 10 mit dem
Pluspol der Badstromquelle verbunden. Die Elektrode 6 rollt auf dem Isolierstoff
3 ab.
Der sich erfindungsgemäß ergebende Anoden-Kathodenabstand zu Beginn des
Galvanisierens ist die Schichthöhe 4 des aufgebrachten Isolierstoffes 3. Beim
Galvanisieren wächst die metallische Schicht 11 zwischen den isolierenden
Strukturen des Leiterbildes auf, die vom Isolierstoff 3 gebildet werden. Sie
erreicht die gezeichnete Schichtstärke. Entsprechend verringert sich der Anoden-
Kathodenabstand auf das Maß 12. Bei dem erfindungsgemäßen Verfahren muß
die metallische Schicht 11 immer dünner sein als die Schichthöhe 4 des Isolier
stoffes 3. Dies stellt gegenüber den bekannten Galvanisierverfahren mit großen
Anoden-Kathodenabständen keinen Nachteil dar. Auch bei diesen Verfahren muß
aus Gründen der Konturenschärfe der Leiterzüge diese Bedingung eingehalten
werden.
Die Badstromquelle ist stromgeregelt. Dies stellt sicher, daß auch in einem
fehlerhaften Kurzschlußfalle keine unzulässig hohen Ströme auftreten können.
Die Lagerung der Achse 13 erfolgt so, daß sie die Anpassung der Höhenlage der
Elektrode 6 an die Dicke der Leiterplatte selbsttätig ermöglicht. An der
Unterseite des Behandlungsgutes 8 befinden sich ebenfalls rotierende Elek
troden. Sie sind in Fig. 1 nicht dargestellt. Der Körper 7 der Walze kann als
Rohr ausgeführt sein. In der Wandung können sich Löcher befinden, durch die
sich im Kreislauf geführter Elektrolyt unter Druck aus dem Inneren der Walze
heraus zum Behandlungsgut fördern läßt.
Desgleichen kann durch Saugen Elektrolyt aus der Umgebung der Galvanisier
stelle in das Innere der Walze gefördert und in den Elektrolytkreislauf abgeleitet
werden. Beides verringert die Diffusionsschichtdicke und erlaubt, noch höhere
Stromdichten anzuwenden, ohne Verbrennungen zu verursachen. Durch den
extrem geringen Anoden-Kathodenabstand werden die Schichtdickenfehler infolge
von Feldstärkenunterschieden vermieden. Weitere Faktoren, wie zum Beispiel
die Qualität der abgeschiedenen Metallschicht, bestimmen die maximale
Stromdichte.
Kommen im Leiterbild große metallische Flächen vor, so müssen diese durch
Isolierstellen unterbrochen sein, damit für die abrollenden Walzen genügend
isolierende Stützpunkte vorkommen. Dies stellt in der Praxis ebenfalls keinen
Nachteil dar, weil bereits aus löttechnischen Gründen beim Leiterplattenlayout
große metallische Flächen vermieden werden.
In Fig. 2 wird das ausschnittsweise im Querschnitt dargestellte Behandlungsgut
elektrolytisch geätzt. Die auf dem Substrat 14 befindliche Kupferschicht 15 soll
entsprechend des mit einem Isolierstoff 16 als Ätzmaske aufgebrachten positiven
Leiterbildes geätzt werden. Dieses Leiterbild ist wieder gedruckt oder
phototechnisch aufgebracht. Die mindestens an ihrer Oberfläche elektrisch
leitfähige Elektrode 17 rollt auf dem Isolierstoff 16 ab. Damit ergibt sich wieder
ein geringstmöglicher Anoden-Kathodenabstand. Er ist zu Beginn des Ätzvor
ganges gleich der Schichthöhe 18 des Isolierstoffes 16, der als Ätzresist wirkt.
Der Anoden-Kathodenabstand nimmt im Laufe des Behandlungsvorganges zu.
Der maximale Abstand ist dann erreicht, wenn die Kupferschicht 15 bis zum
Substrat 14 durchgeätzt ist. In der Praxis ist dieser Abstand nur ca. 0,3 mm.
In Fig. 2 sind 50% der Schichtdicke geätzt dargestellt.
Kommen im Leiterbild große isolierte, d. h. ausgeätzte Flächen vor, so sind
diese im Leiterplattenlayout durch nicht genutzte Leiter zu unterbrechen. Auf
den Leitern befindet sich der isolierende Ätzresist, der beim Ätzen einen
Kurzschluß der Elektrode 17 mit der metallischen Oberfläche des Behandlungs
gutes verhindert.
Bei diesem Verfahren können durch das Ätzen leiterbildabhängig elektrisch
isolierte Inseln entstehen. Die Folge ist, daß die Strukturen teilweise nicht
vollständig ausgeätzt werden. Deshalb werden diese dünnen Restschichten in
einem anschließenden chemischen Ätzschritt entfernt. Der Verbrauch von
Stoffen ist hierfür gering. Das Entfernen der auf der Elektrode 17 durch das
Ätzen abgeschiedenen metallischen Schicht erfolgt in einem weiteren bekannten
Arbeitsschritt, der nicht Gegenstand dieser Erfindung ist. Beispiele hierfür sind
das zeitweilige Umpolen, das zyklische Austauschen der Walzen oder mit Hilfe
einer separaten Entmetallisierungsstromquelle, die mit einer Ablagerungselek
trode an die Walze angeschlossen wird. Die Kontaktierung der rotierenden
Elektrode 17, die Elektrolytführung und die Badstromversorgung entsprechen
den obigen Erläuterungen anhand der Fig. 1.
Claims (5)
1. Verfahren zum beidseitigen elektrolytischen Metallisieren und Entmetalli
sieren von mit Bohrungen versehenen Leiterplatten und Leiterfolien in
Feinleitertechnik in horizontalen Durchlaufanlagen unter Verwendung von
unlöslichen, rotierenden und mit einer Badstromquelle in Verbindung
stehenden Elektroden, gekennzeichnet durch das Abrollen der walzenför
migen und mindestens an der Oberfläche elektrisch leitfähigen Elektroden
direkt auf der Oberfläche des auf dem Behandlungsgut aufgebrachten
Isolierstoffes, das als Galvanisier- oder Ätzmaske das Leiterbild negativ
oder positiv darstellt, so daß bei diesem geringstmöglichen Anoden-
Kathodenabstand die schmalen Leiterzüge nicht mehr als Spitze, sondern
als Fläche wirken und somit infolge nahezu gleicher örtlicher Feldstärken
gleiche intensive elektrolytische Behandlung erfahren wie größere Flächen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim elek
trolytischen Ätzen die durch Inselbildung verbleibenden Restschichten
durch ein nachfolgendes chemisches Ätzen entfernt werden.
3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die
walzenförmigen Elektroden rohrförmig und mit Durchbrüchen in der
Wandung versehen sind, durch die Elektrolyt im Kreislauf unter Druck
aus dem Inneren der Walzen zum Behandlungsgut oder durch Saugen aus
der Umgebung des Behandlungsgutes in das Innere gefördert wird.
4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die walzenförmigen Elektroden zugleich zur Führung
und zum Transport des Behandlungsgutes durch die horizontale Durchlauf
anlage dienen.
5. Verfahren nach mindestens einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die Galvanisier- oder Ätzmaske in ihrem Leiterbild
so gestaltet ist, daß zur Vermeidung von Kurzschlüssen zwischen der
walzenförmigen Elektrode und dem Behandlungsgut im Leiterbild beim
Galvanisieren große Metallflächen und beim Ätzen große Isolierflächen
vermieden werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944417550 DE4417550C1 (de) | 1994-05-19 | 1994-05-19 | Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und Feinleiterfolien |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944417550 DE4417550C1 (de) | 1994-05-19 | 1994-05-19 | Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und Feinleiterfolien |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4417550C1 true DE4417550C1 (de) | 1995-04-20 |
Family
ID=6518491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944417550 Expired - Fee Related DE4417550C1 (de) | 1994-05-19 | 1994-05-19 | Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und Feinleiterfolien |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4417550C1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0889680A2 (de) * | 1997-07-01 | 1999-01-07 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Entfernung und/oder Aufbringung von leitendem Material |
EP1688518A2 (de) | 2005-02-04 | 2006-08-09 | Höllmüller Maschinenbau GmbH | Verfahren und Vorrichtung zur elektrochemischen Behandlung von Bauteilen in Durchlaufanlagen |
WO2015169495A1 (de) * | 2014-05-05 | 2015-11-12 | Preh Gmbh | Galvanisierverfahren für inselstrukturen |
CN110444335A (zh) * | 2018-05-03 | 2019-11-12 | 深圳光启尖端技术有限责任公司 | 非均匀电损耗超材料及其制备方法 |
CN114457404A (zh) * | 2021-12-23 | 2022-05-10 | 南京工业大学 | 一种基于辊式电极的表面微织构大面积加工方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4130121A1 (de) * | 1991-09-11 | 1993-03-25 | Ant Nachrichtentech | Verfahren zum herstellen gedruckter schaltungen |
DE4324330A1 (de) * | 1992-08-01 | 1994-02-03 | Atotech Deutschland Gmbh | Verfahren zum elektrolytischen Behandeln von insbesondere flachem Behandlungsgut, sowie Anordnung, insbesondere zur Durchführung des Verfahrens |
-
1994
- 1994-05-19 DE DE19944417550 patent/DE4417550C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4130121A1 (de) * | 1991-09-11 | 1993-03-25 | Ant Nachrichtentech | Verfahren zum herstellen gedruckter schaltungen |
DE4324330A1 (de) * | 1992-08-01 | 1994-02-03 | Atotech Deutschland Gmbh | Verfahren zum elektrolytischen Behandeln von insbesondere flachem Behandlungsgut, sowie Anordnung, insbesondere zur Durchführung des Verfahrens |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0889680A2 (de) * | 1997-07-01 | 1999-01-07 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Entfernung und/oder Aufbringung von leitendem Material |
EP0889680A3 (de) * | 1997-07-01 | 2000-07-05 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Entfernung und/oder Aufbringung von leitendem Material |
EP1688518A2 (de) | 2005-02-04 | 2006-08-09 | Höllmüller Maschinenbau GmbH | Verfahren und Vorrichtung zur elektrochemischen Behandlung von Bauteilen in Durchlaufanlagen |
WO2015169495A1 (de) * | 2014-05-05 | 2015-11-12 | Preh Gmbh | Galvanisierverfahren für inselstrukturen |
CN110444335A (zh) * | 2018-05-03 | 2019-11-12 | 深圳光启尖端技术有限责任公司 | 非均匀电损耗超材料及其制备方法 |
CN114457404A (zh) * | 2021-12-23 | 2022-05-10 | 南京工业大学 | 一种基于辊式电极的表面微织构大面积加工方法及装置 |
CN114457404B (zh) * | 2021-12-23 | 2023-12-22 | 南京工业大学 | 一种基于辊式电极的表面微织构大面积加工方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10141056C2 (de) | Verfahren und Vorrichtung zum elektrolytischen Behandeln von elektrisch leitfähigen Schichten in Durchlaufanlagen | |
DE19717512C2 (de) | Vorrichtung zum Galvanisieren von Leiterplatten unter konstanten Bedingungen in Durchlaufanlagen | |
DE10153171A1 (de) | Verfahren und Vorrichtung zum elektrolytischen Behandeln von Teilen in Durchlaufanlagen | |
EP0874920B1 (de) | Verfahren und vorrichtung zum elektrochemischen behandeln von behandlungsgut mit einer behandlungsflüssigkeit | |
EP1688518A2 (de) | Verfahren und Vorrichtung zur elektrochemischen Behandlung von Bauteilen in Durchlaufanlagen | |
EP1007766B1 (de) | Vorrichtung und verfahren zum vergleichmässigen der dicke von metallschichten an elektrischen kontaktierstellen auf behandlungsgut | |
EP0760873B1 (de) | Verfahren und vorrichtung zum kontinuierlichen gleichmässigen elektrolytischen metallisieren oder ätzen | |
WO2013160160A2 (de) | Verfahren und vorrichtung zum elektrolytischen abscheiden eines abscheidemetalls auf einem werkstück | |
DE19951325C2 (de) | Verfahren und Vorrichtung zum elektrolytischen Behandeln von elektrisch gegeneinander isolierten, elektrisch leitfähigen Strukturen auf Oberflächen von elektrisch isolierendem Folienmaterial sowie Anwendungen des Verfahrens | |
EP1222321B9 (de) | Verfahren und vorrichtung zum elektrolytischen behandeln von elektrisch leitfähigen oberflächen von gegeneinander vereinzelten platten- und folienmaterialstücken sowie anwendungen des verfahrens | |
DE4417550C1 (de) | Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und Feinleiterfolien | |
WO2003038158A2 (de) | Galvanisiereinrichtung und galvanisiersystem zum beschichten von bereits leitfähig ausgebildeten strukturen | |
EP0514796A1 (de) | Verfahren zum anodischen oder kathodischen Elektrolackieren von Band- oder Profilmaterial | |
DE10234705B4 (de) | Galvanisiereinrichtung und Galvanisiersystem zum Beschichten von bereits leitfähig ausgebildeten Strukturen | |
DE4417551C2 (de) | Elektrolytisches Verfahren zum präzisen Behandeln von Leiterplatten und Vorrichtung zur Durchführung des Verfahrens | |
DE2160284A1 (de) | Elektroplattierverfahren | |
DE60302560T2 (de) | Durchlaufmetallisierungsanlage und verfahren zum elektrolytischen metallisieren von werkstücken | |
EP1853752A1 (de) | Vorrichtung und verfahren zum ätzen von substraten | |
DE102006044673B3 (de) | Kontaktiereinheit für die galvanische Abscheidung, Galvanisiervorrichtung und Galvanisiersystem | |
DE102020127452B4 (de) | Verfahren zur Strukturierung von Metallschichten durch elektrochemisches Abtragen | |
DE19857157A1 (de) | Verfahren zur Herstellung einer selbsttragenden Metallfolie | |
DE2250366A1 (de) | Elektrolytisches loetgeraet | |
DE2844708C2 (de) | Verfahren zur kontinuierlichen Galvanisierung eines Bandes aus porösem, nichtleitendem Material | |
DE102004030726A1 (de) | Verfahren und Vorrichtung zur elektrolytischen Behandlung von dünnen Schichten | |
DE10154883A1 (de) | Verfahren zur Behandlung von elektrisch leitfähigen Substraten wie Leiterplatten und dergleichen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20121201 |