DE4333989B4 - Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement - Google Patents
Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement Download PDFInfo
- Publication number
- DE4333989B4 DE4333989B4 DE4333989A DE4333989A DE4333989B4 DE 4333989 B4 DE4333989 B4 DE 4333989B4 DE 4333989 A DE4333989 A DE 4333989A DE 4333989 A DE4333989 A DE 4333989A DE 4333989 B4 DE4333989 B4 DE 4333989B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- removable
- forming
- conductive layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 42
- 238000003860 storage Methods 0.000 claims abstract description 42
- 238000009413 insulation Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000011109 contamination Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 78
- 229920005591 polysilicon Polymers 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036633 rest Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement, mit folgenden Schritten:
(a) Bilden eines Speicherzellentransistors (42, 46) auf einem Halbleitersubstrat (50), Abscheiden einer Isolationsschicht (52), Bilden einer Mehrzahl von Doppelschichten (54, 56, 58, 60), die sowohl aus einer ersten entfernbaren Schicht (54) aus einem ersten Material als auch aus einer zweiten entfernbaren Schicht (56) aus einem zweiten Material bestehen;
(b) Bilden eines Kontaktloches (51) durch Ätzen der ersten (54, 58) und der zweiten (56, 60) entfernbaren Schichten und der Isolationsschicht (52);
(c) Abscheiden einer ersten leitfähigen Schicht (62) und einer letzten entfernbaren Schicht (64) aus dem zweiten Material in der angeführten Reihenfolge;
(d) Festlegen einer Struktur des Speicherelektrodenknotenbereichs (600) eines Kondensators durch Ätzen der Mehrzahl von Doppelschichten (54, 56, 58, 60) der ersten (54, 58) und der zweiten (56, 60) entfernbaren Schichten, der ersten leitfähigen Schicht (62) und der letzten entfernbaren Schicht (64);
(e) Entfernen...
(a) Bilden eines Speicherzellentransistors (42, 46) auf einem Halbleitersubstrat (50), Abscheiden einer Isolationsschicht (52), Bilden einer Mehrzahl von Doppelschichten (54, 56, 58, 60), die sowohl aus einer ersten entfernbaren Schicht (54) aus einem ersten Material als auch aus einer zweiten entfernbaren Schicht (56) aus einem zweiten Material bestehen;
(b) Bilden eines Kontaktloches (51) durch Ätzen der ersten (54, 58) und der zweiten (56, 60) entfernbaren Schichten und der Isolationsschicht (52);
(c) Abscheiden einer ersten leitfähigen Schicht (62) und einer letzten entfernbaren Schicht (64) aus dem zweiten Material in der angeführten Reihenfolge;
(d) Festlegen einer Struktur des Speicherelektrodenknotenbereichs (600) eines Kondensators durch Ätzen der Mehrzahl von Doppelschichten (54, 56, 58, 60) der ersten (54, 58) und der zweiten (56, 60) entfernbaren Schichten, der ersten leitfähigen Schicht (62) und der letzten entfernbaren Schicht (64);
(e) Entfernen...
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement und im besonderen auf die Herstellung eines rippenförmigen Speicherelektrodenknotens eines Speicherkondensators in einem Halbleiterspeicherbauelement, das die Bedürfnisse nach Vereinfachung des Verfahrens und Verbesserung einer Speicherintegration für Halbleiterbauelemente erfüllt.
- Es gibt eine herkömmliche Technologie, um einen rippenförmigen Speicherelektrodenknoten eines Kondensators, der in einem Halbleiterspeicherbauelement verwendet wird, herzustellen.
- Diese herkömmliche Technologie zur Herstellung eines rippenförmigen Kondensators, wie in Querschnitten in
1 gezeigt, umfaßt die folgenden Schritte: - in
1(A) werden Isolationsbereiche und aktive Bereiche auf einem Siliziumsubstrat definiert, ein Gateoxid21 und Polysilizium werden darauf abgeschieden, ein Gate wird durch Strukturieren des Gateoxids21 und des Polysiliziums gebildet, durch Bildung des Source-/Drain-Bereichs11 wird ein MOS-Transistor fertriggestellt, und eine Silizium-Nitrid-Schicht22 wird abgeschieden, - in
1(B) wird eine Siliziumoxidschicht23 , eine Poly siliziumschicht24 und eine Siliziumoxidschicht25 in der angeführten Reihenfolge abgeschieden, und ein Kontaktloch30 wird gebildet, um einen Speicherelektrodenknotenkontakt herzustellen; - In
1(C) wird eine Polysiliziumschicht26 abgeschieden, eine Photoresiststruktur (nicht gezeigt) wird gebildet, und durch anisotropes Ätzen der Polysiliziumschichten24 ,26 und der Siliziumoxidschichten23 ,25 wird mit Hilfe der Photoresiststruktur ein Speicherelektrodenknoten strukturiert; - in
1(D) wird ein rippenförmiger Speicherelektrodenknoten8 durch Naßätzen der Reste des Siliziumoxids, das in der Speicherelektrodenknotenstruktur verblieben ist, gebildet; und - in
1(E) wird eine dielektrische Schicht27 auf dem Speicherelektrodenknoten gebildet, ein Kondensator in der Speicherzelle wird durch Bilden einer plattenförmigen Elektrode10 durch Abscheiden von Polysilizium auf die dielektrische Schicht hergestellt, eine Siliziumoxidschicht28 wird abgeschieden, ein Kontaktloch wird gebildet, und eine Speicherzelle wird nach der Bildung einer Bitleitung18 fertiggestellt. - Bei dieser herkömmlichen Herstellung liegt eines der Hauptprobleme darin: es werden mehr Polysilizium-Zwischenschichten benötigt, um die Anzahl einer Rippe als einen Speicherelektrodenknoten zu erhöhen, um eine ultra-integrierte Schaltung zu erhalten, was zu Verfahrensschritten und Verfahrenszeiten führt, die komplizierter bzw. länger sind.
- Ein vergleichbares bekanntes Verfahren ist beispielsweise aus IEDM 1988, Seiten 592 bis 596, "3-Dimensional Stacked Capacitor Cell for 16M and 64M DRAMs" und der
DE 4201506 A1 beschreiben. - Es ist die Aufgabe der vorliegenden Erfindung, ein einfaches ersten Material durch Naßätzen;
- (6) Abscheiden einer zweiten leitfähigen Schicht, anisotropes Ätzen der zweiten leitfähigen Schicht und Bilden eines Speicherelektrodenknotenbereichs; und
- (7) Bilden eines Speicherelektrodenknoten durch NaBätzen der restlichen entfernbaren Schichten, die aus dem zweiten Material hergestellt sind.
- Um den Kondensator fertigzustellen, umfaßt die Herstellung weiterhin folgende Schritte:
Bilden einer dielektrischen Schicht auf dem Speicherelektrodenknoten; und
Bilden einer plattenförmigen Elektrode auf der dielektrischen Schicht. - Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement die folgenden Schritte:
- (a) Bilden einer Mehrzahl von Isolationsbereichen und einer Mehrzahl von aktiven Bereichen auf einem Halbleitersubstrat, Abscheiden einer ersten Isolationsschicht auf dem Halbleitersubstrat, Bilden einer Mehrzahl von Gateleitungen auf der ersten Isolationsschicht, Bilden einer Mehrzahl von ersten und zweiten Verunreinigungsbereichen in einer Reihenfolge zwischen den Gateleitungen des Halbleitersubstrats, Bilden einer zweiten Isolationsschicht auf den Gateleitungen und auf dem Halbleitersubstrat, Bilden einer mehrschichtigen Mehrzahl von Zwischenschichten einer ersten als auch einer zweiten Art, einer nach der anderen, auf der zweiten Isolationsschicht;
- (b) Bilden einer Mehrzahl von Kontaktlöchern auf der Mehrzahl der ersten Verunreinigungsbereiche durch Entfernen einer Mehrzahl der Zwischenschichten der ersten und der zweiten Art und der zweiten Isolationsschicht;
- (c) Bilden einer ersten leitfähigen Schicht sowohl auf einer Oberfläche der Zwischenschicht der zweiten Art, die als letzte gebildet wurde, und auf den Bereichen der Mehrzahl der Kontaktlöcher, Bilden einer Zwischenschicht der dritten Art auf der ersten leitfähigen Schicht;
- (d) Festlegen einer Mehrzahl von Strukturen der Speicherelektrodenknoten, die aus Resten der Mehrzahl der Zwischenschichten der ersten und der zweiten Art, die mehrschichtig gebildet wurden, der ersten leitfähigen Schicht und der Zwischenschicht der dritten Art bestehen;
- (e) Entfernen einer Mehrzahl von Resten aller Zwischenschichten der ersten Art;
- (f) Bilden einer zweiten leitfähigen Schicht über das gesamte Halbleitersubstrat;
- (g) Stehenlassen eines Restes der zweiten leitfähigen Schicht nur auf der Innenseite der Mehrzahl der Strukturen der Speicherelektrodenknoten;
- (h) Bilden einer Mehrzahl von Speicherelektrodenknoten durch Entfernen der Reste der Mehrzahl der Zwischenschichten der zweiten Art als auch der Zwischenschichten der dritten Art; und
- (i) Bilden einer dielektrischen Schicht auf einer Mehrzahl der Speicherelektrodenknoten, Bilden einer Mehrzahl von plattenförmigen Elektroden auf der dielektrischen Schicht.
- Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 eine Erklärung eines Verfahrens zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement mit einer Querschnittsdarstellung eines Zellenbereichs gemäß einer herkömmlichen Art; und -
2 eine Beschreibung eines Verfahrens der Herstellung eines Kondensators in einem Halbleiterspeicherbauelement mit einer Querschnittsdarstellung eines Zellenbereichs gemäß der vorliegenden Erfindung. -
2 zeigt ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement gemäß der vorliegenden Erfindung. - Wie in
2A gezeigt ist, werden, nach der Bildung aktiver Feldbereiche und von erforderlichen Schaltungsbauelementen auf einem Halbleitersubstrat50 , Source-/Drain-Bereiche und eine Gate-Elektrode46 , die von einer Gate-Isolationsschicht44 umgeben ist, gebildet, und dann wird eine Isolationsschicht52 auf einem Wafer abgeschieden. Die erste entfernbare Schicht54 , die aus einem ersten Material (Siliziumnitrid) besteht, wird durch eine LPCVD (low pressure chemical vapor deposition = chemische Niederdruckabscheidung aus der Gasphase) oder durch eine PECVD (plasma enhanced chemical vapor deposition = plasmaunterstützte, chemische Abscheidung aus der Gasphase) mit einer Dicke von 50 – 100 nm (500 – 1000 Å) auf der Isolationsschicht52 abgeschieden, dann wird die zweite entfernbare Schicht56 , die aus einem zweiten Material (Polyimid) besteht, auf der ersten entfernbaren Schicht54 durch ein Schleuderbeschichtungsverfahren mit einer Dicke von 20 – 50 nm (200 – 500 Å) abgeschieden. Die dritte entfernbare Schicht58 , die aus dem ersten Material besteht (Siliziumnitrid), wird durch eine LPCVD oder eine PECVD mit einer Dicke von 50 – 100 nm (500 – 1000 Å) auf der zweiten entfernbaren Schicht56 abgeschieden, dann wird eine vierte entfernbare Schicht60 , die aus dem zweiten Material (Polyimid) besteht, auf der dritten entfernbaren Schicht58 durch SOG mit einer Dicke von 20 – 50 nm (200 – 500 Å) abgeschieden. - Diese entfernbaren Schichten
54 ,56 ,58 ,60 bleiben nur während des Verfahrens stehen, wobei das erste Material und das zweite Material einen großen Unterschied in ihren Ätzraten haben und ebenfalls einen großen Unterschied bei einem selektiven Ätzverhältnis gegenüber Siliziumschichten (amorphem Silizium oder Polysilizium) bzw. gegenüber einer Siliziumoxidschicht haben. - Anschließend kann eine größere Kapazität durch mehr als zweimaliges Stapeln der Doppelschichten aus dem ersten und dem zweiten Material erreicht werden.
- Wie in
2B gezeigt, wird, nachdem eine Photoresiststruktur63 festgelegt wurde, ein Kontaktloch51 für den Speicherelektrodenknotenkontakt mit dem Source-/Drain-Bereich42 durch anisotropes Ätzen der ersten54 , zweiten56 , dritten 58, vierten60 entfernbaren Schicht und der Siliziumoxidschicht52 gebildet. - Wie in
2C gezeigt, wird die Photoresiststruktur61 entfernt, und Polysilizium der ersten leitfähigen Schicht62 wird, unter Verwendung von SiH4 oder einer Mischung von Si2H4 und PH3 als Source-Gas, mit einer Dicke von 20 – 200 nm (200 – 2000 Å) durch eine LPCVD bei etwa 560 bis 620°C abgeschieden. - Dann wird die erste leitfähige Schicht
62 durch ein Schleuderbeschichtungsverfahren mit Polyimid (zweites Material) einer fünften entfernbaren Schicht64 mit einer Dicke von 50 – 100 nm (500 – 1000 Å) bei etwa 400 – 600°C beschichtet. - Das zweite Material der fünften entfernbaren Schicht ist für ein Ätzverfahren der zweiten, vierten und fünften entfernbaren Schicht wirksamer als das erste Material (Siliziumnitrid), obwohl sie miteinander vertauscht werden können.
- Wie in
2D gezeigt, wird eine Photoresiststruktur65 , die auf der fünften entfernbaren Schicht64 definiert ist, zum Zweck der Definition einer Struktur des Speicherelektrodenknotens der Kapazität verwendet, die Struktur des Speicherelektrodenknotens600 wird durch anisotropes Ätzen der fünften entfernbaren Schicht64 , der ersten leitfähigen Schicht62 , der vierten60 , der dritten58 , der zweiten56 , und der ersten54 entfernbaren Schicht gleichzeitig definiert, wobei die Isolationsschicht52 aus Siliziumoxid als Ätzstopp-Schicht verwendet wird. - Wie in
2E gezeigt, werden, nachdem die Photoresiststruktur65 entfernt ist, die erste54 und die zweite 58 entfernbare Schicht durch eine Naßätzung in einer H3PO4-Lösung entfernt. - Wie in
2F gezeigt, wird Polysilizium der zweiten leitfähigen Schicht66 durch eine LPCVD mit einer Dicke von 20 – 200 nm (200 – 2000 Å) bei etwa 560 bis 620°C sowohl auf die Struktur des Speicherelektrodenknotens600 als auch auf die Isolationsschicht52 abgeschieden. - Wie in
2G gezeigt, bleibt ein Rest67 der zweiten leitfähigen Schicht66 nach einem anisotropen Ätzen stehen und eine Oberfläche der fünften entfernbaren Schicht64 ist freigelegt. - Wie in
2H gezeigt, werden die zweite56 , vierte60 und fünfte64 entfernbare Schicht durch eine Naßätzung in einer H2SO4-Lösung entfernt, was zu einem fertiggestelltem Rahmen des Speicherelektrodenknotens führt. - Wie in
2I gezeigt ist, wird eine dielektrische Schicht68 auf den fertiggestellten Rahmen des Speicherelektrodenknotens gebildet, wobei die dielektrische Schicht68 aus einer Siliziumnitrid-Siliziumoxiddoppelschicht besteht. Dann wird durch eine LPCVD Polysilizium mit einer Dicke von etwa 200 nm (2000 Å) auf die dielektrische Schicht68 abgeschieden und strukturiert, um eine plattenförmige Elektrode70 zu schaffen, was die Kapazität fertigstellt. - Der in dem Ausführungsbeispiel dargestellte Kondensator hat die folgenden Merkmale:
- (a) eine Säule, deren untere Oberfläche freigelegt ist;
- (b) mehrere plattenförmige Speicherelektrodenknoten, die senkrecht an der äußeren Oberfläche der Säulenwand, getrennt voneinander, angebracht sind;
- (b') mehrere plattenförmige Speicherelektrodenknoten, die folgende Merkmale aufweisen: einen ersten plattenförmigen Speicherelektrodenknoten, der auf der Spitze der Säulenwand angebracht ist, einen letzten plattenförmigen Speicherelektrodenknoten, der auf der Oberfläche der Isolationsschicht angebracht ist, und den Rest der plattenförmigen Speicherelektrodenknoten, die zwischen dem ersten und dem letzten plattenförmigen Speicherelektrodenknoten angeordnet sind;
- (c) eine dielektrische Schicht auf dem Speicherelektrodenknoten; und
- (d) eine plattenförmige Elektrode auf der dielektrischen Schicht,
- Gemäß der vorliegenden Erfindung, die oben beschrieben wur de, schafft die vorliegende Erfindung verschiedenartige Vorteile:
Photomaskierungsprozesse werden reduziert, nachdem alle gestapelten, entfernbaren Schichten und der Speicherelektrodenknotenkontakt zu derselben Zeit strukturiert werden; und
ein wirksamer Bereich des Speicherelektrodenknotens des Kondensators wird maximiert und das Verfahren wird aufgrund der Bildung eines eingerückten (rippenförmigen) Bereichs durch selektives Entfernen der entfernbaren Schichten, die mehr als zweimal gestapelt sind, vereinfacht.
Claims (15)
- Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement, mit folgenden Schritten: (a) Bilden eines Speicherzellentransistors (
42 ,46 ) auf einem Halbleitersubstrat (50 ), Abscheiden einer Isolationsschicht (52 ), Bilden einer Mehrzahl von Doppelschichten (54 ,56 ,58 ,60 ), die sowohl aus einer ersten entfernbaren Schicht (54 ) aus einem ersten Material als auch aus einer zweiten entfernbaren Schicht (56 ) aus einem zweiten Material bestehen; (b) Bilden eines Kontaktloches (51 ) durch Ätzen der ersten (54 ,58 ) und der zweiten (56 ,60 ) entfernbaren Schichten und der Isolationsschicht (52 ); (c) Abscheiden einer ersten leitfähigen Schicht (62 ) und einer letzten entfernbaren Schicht (64 ) aus dem zweiten Material in der angeführten Reihenfolge; (d) Festlegen einer Struktur des Speicherelektrodenknotenbereichs (600 ) eines Kondensators durch Ätzen der Mehrzahl von Doppelschichten (54 ,56 ,58 ,60 ) der ersten (54 ,58 ) und der zweiten (56 ,60 ) entfernbaren Schichten, der ersten leitfähigen Schicht (62 ) und der letzten entfernbaren Schicht (64 ); (e) Entfernen der entfernbaren Schichten (54 ,58 ) aus dem ersten Material durch Naßätzen; gekennzeichnet durch folgende Schritte (f) Abscheiden einer zweiten leitfähigen Schicht (66 ), anisotropes Ätzen der zweiten leitfähigen Schicht (66 ) und Bilden eines Speicherelektrodenknotenbereichs; (g) Bilden eines Speicherelektrodenknoten durch Naßätzen aller entfernbaren Schichten (56 ,60 ,64 ), die aus dem zweiten Material bestehen; (h) Bilden einer dielektrischen Schicht (68 ) auf dem Speicherelektrodenknoten; und (i) Bilden einer plattenförmigen Elektrode (70 ) auf der dielektrischen Schicht (68 ). - Verfahren nach Anspruch 1, wobei das erste Material und das zweite Material einen großen Unterschied in ihren Ätzraten haben.
- Verfahren nach Anspruch 1 oder 2, wobei das erste Material Siliziumnitrid ist, und das zweite Material Polyimid ist.
- Verfahren nach einem der Ansprüche 1 bis 3, wobei das erste Material Polyimid ist und das zweite Material Siliziumnitrid ist.
- Verfahren nach einem der Ansprüche 1 bis 4, wobei die erste (
62 ) und die zweite (66 ) leitfähige Schicht aus polykristallinem Silizium bestehen. - Verfahren nach einem der Ansprüche 1 bis 5, wobei im Schritt (a) die erste entfernbare Schicht (
54 ) aus dem ersten Material mit einer Dicke von 50 – 100 nm (500 – 1000 Ä) abgeschieden wird, und die zweite entfernbare Schicht (56 ) aus dem zweiten Material mit einer Dicke von 50 – 100 nm (500 – 1000 Å) gebildet wird, im Schritt (c) die erste leitfähige Schicht (62 ) mit einer Dicke von 20 – 200 nm (200 – 2000 Å) und bei etwa 560 – 620°C gebildet wird, und die letzte entfernbare Schicht (64 ) aus dem zweiten Material mit einer Dicke von 50 – 100 nm (500 – 1000 Å) und bei etwa 400 – 600°C auf der ersten leitfähigen Schicht (62 ) gebildet wird, im Schritt (f) die zweite leitfähige Schicht (66 ) mit einer Dicke von 20 – 200 nm (200 – 2000 Å) und bei etwa 560 – 620°C gebildet wird. - Verfahren nach Anspruch 6, wobei im Schritt (c) die erste leitfähige Schicht
62 durch eine LPCVD mit einer Dicke von 20 – 200 nm (200 – 2000 Å) bei einer Temperatur zwischen 560 – 620°C und in SiH4 als Source-Gas, das durch ein Mischgas aus Si2H4 und PH3 ersetzt werden kann, gebildet wird; im Schritt (e) die entfernbaren Schichten (54 ,58 ) aus dem ersten Material durch Naßätzen in H3PO4-Lösungen entfernt werden; und im Schritt (f) die entfernbaren Schichten (56 ,60 ,64 ) aus dem zweiten Material durch Naßätzen in H2SO4-Lösungen entfernt werden. - Verfahren nach einem der Ansprüche 1 bis 7, wobei die dielektrische Schicht (
68 ) aus einer Siliziumnitrid-Siliziumoxiddoppelschicht besteht. - Verfahren nach einem der Ansprüche 1 bis 8, wobei die Doppelschichten zweimal gebildet werden, was zu vier entfernbaren Schichten führt.
- Verfahren zur Herstellung von Kondensatoren in einem Halbleiterspeicherbauelement, mit folgenden Schritten: (a) Bilden einer Mehrzahl von Isolationsbereichen (
44 ,52 ) und aktiven Bereichen (42 ,46 ) auf einem Halbleitersubstrat (50 ), Abscheiden einer ersten Isolationsschicht (44 ) auf dem Halbleitersubstrat (50 ), Bilden einer Mehrzahl von Gate-Leitungen auf der ersten Isolationsschicht (44 ), Bilden einer Mehrzahl von ersten Verunreinigungsbereichen und zweiten Verunreinigungsbereichen in einer Reihenfolge zwischen den Gate-Leitungen in dem Halbleitersubstrat (50 ), Bilden einer zweiten Isolationsschicht (50 ) auf den Gate-Leitungen und dem Halbleitersubstrat (50 ), Bilden eines Vielfachen der Mehrzahl von sowohl einer ersten entfernbaren Schicht (54 ,58 ) aus einem ersten Material und einer zweiten entfernbaren Schicht (56 ,60 ) aus einem zweiten Material auf der zweiten Isolationsschicht (52 ) nacheinander; (b) Bilden einer Mehrzahl von Kontaktlöchern (51 ) auf der Mehrzahl der ersten Verunreinigungsbereiche durch Entfernen der Mehrzahl der ersten entfernbaren Schicht aus dem ersten Material (54 ,58 ), der zweiten entfernbaren Schicht aus dem zweiten Material (56 ,60 ) und der zweiten Isolationsschicht (52 ); (c) Bilden einer ersten leitfähigen Schicht (62 ) sowohl auf der Oberfläche der zweiten entfernbaren Schicht (60 ) aus dem zweiten Material, die zuletzt gebildet wird, als auch auf den Bereichen der Mehrzahl der Kontaktlöcher (51 ), Bilden einer dritten entfernbaren Schicht aus dem zweiten Material auf der ersten leitfähigen Schicht (62 ); (d) Festlegen einer Mehrzahl von Strukturen der Speicherelektrodenknoten (600 ), die aus den Resten der Mehrzahl der ersten und zweiten entfernbaren Schichten (54 ,56 ,58 ,60 ), die mehrschichtig gebildet sind, aus der ersten leitfähigen Schicht (62 ) und aus der dritten entfernbaren Schicht (64 ) bestehen; (e) Entfernen einer Mehrzahl der Reste aller ersten entfernbaren Schichten (54 ,58 ); gekennzeichnet durch folgende Schritte: (f) Bilden einer zweiten leitfähigen Schicht (66 ) über das gesamte Halbleitersubstrat (50 ); (g) Stehenlassen eines Restes (67 ) der zweiten leitfähigen Schicht (66 ) nur auf der Innenseite der Mehrzahl der Strukturen der Speicherelektrodenknoten (600 ); (h) Bilden einer Mehrzahl von Speicherelektrodenknoten durch Entfernen der Reste der Mehrzahl aller zweiten entfernbaren Schichten Art (56 ,60 ) und der dritten entfernbaren Schicht (64 ); und (i) Bilden einer dielektrischen Schicht (68 ) auf der Mehrzahl der Speicherelektrodenknoten, Bilden einer Mehrzahl von plattenförmigen Elektroden (70 ) auf der dielektrischen Schicht (68 ). - Verfahren nach Anspruch 10, wobei das erste Material Polyimid ist und das zweite Material Siliziumnitrid ist.
- Verfahren nach Anspruch 10, wobei das erste Material Polyimid ist und das zweite Material Siliziumnitrid ist.
- Verfahren nach einem der Ansprüche 10 bis 12, wobei die erste und die zweite Isolationsschicht (
44 ,52 ) aus Siliziumoxid bestehen. - Verfahren nach einem der Ansprüche 10 bis 13, wobei die erste und die zweite leitfähige Schicht (
62 ,66 ) aus polykristallinem Silizium bestehen. - Verfahren nach einem der Ansprüche 10 bis 14, wobei ein Rest (
67 ) der zweiten leitfähigen Schicht (66 ), im Schritt (g) durch anisotropes Ätzen auf der dritten entfernbaren Schicht (64 ), auf den Seiten der Mehrzahl aller zweiten entfernbaren Schichten (56 ,60 ), auf der Seite der ersten leitfähigen Schicht (54 ,58 ), außer innerhalb der Mehrzahl der Strukturen der Speicherelektrodenknoten (600 ), und auf der Oberfläche der Isolationsschicht (52 ), außer innerhalb der Mehrzahl der Strukturen der Speicherelektrodenknoten (600 ) erhalten wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018293A KR960003004B1 (ko) | 1992-10-07 | 1992-10-07 | 반도체 메모리셀의 캐패시터 전극 제조방법 |
| KR92-18293 | 1992-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4333989A1 DE4333989A1 (de) | 1994-04-14 |
| DE4333989B4 true DE4333989B4 (de) | 2004-05-19 |
Family
ID=19340671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4333989A Expired - Fee Related DE4333989B4 (de) | 1992-10-07 | 1993-10-05 | Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5409856A (de) |
| JP (1) | JP3344786B2 (de) |
| KR (1) | KR960003004B1 (de) |
| DE (1) | DE4333989B4 (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648290A (en) * | 1994-12-30 | 1997-07-15 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| US5783470A (en) * | 1995-12-14 | 1998-07-21 | Lsi Logic Corporation | Method of making CMOS dynamic random-access memory structures and the like |
| US5926718A (en) * | 1996-08-20 | 1999-07-20 | Micron Technology, Inc. | Method for forming a capacitor |
| US5753948A (en) * | 1996-11-19 | 1998-05-19 | International Business Machines Corporation | Advanced damascene planar stack capacitor fabrication method |
| US5909621A (en) * | 1997-02-05 | 1999-06-01 | Mosel Vitelic Inc. | Single-side corrugated cylindrical capacitor structure of high density DRAMs |
| JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
| US6146962A (en) * | 1998-03-17 | 2000-11-14 | National Semiconductor Corporation | Method for forming a DRAM cell with a stacked capacitor |
| KR100318684B1 (ko) * | 1999-12-18 | 2001-12-28 | 윤종용 | 반도체 메모리 장치의 캐패시터 제조 방법 |
| US20030179521A1 (en) * | 2002-03-20 | 2003-09-25 | Lionel Girardie | Electronic microcomponent incorporating a capacitive structure and fabrication process |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4201506A1 (de) * | 1991-02-18 | 1992-08-20 | Gold Star Electronics | Verfahren zur herstellung von dram-speicherzellen mit stapelkondensatoren in stiftstruktur |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170233A (en) * | 1991-03-19 | 1992-12-08 | Micron Technology, Inc. | Method for increasing capacitive surface area of a conductive material in semiconductor processing and stacked memory cell capacitor |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
-
1992
- 1992-10-07 KR KR1019920018293A patent/KR960003004B1/ko not_active IP Right Cessation
-
1993
- 1993-10-05 DE DE4333989A patent/DE4333989B4/de not_active Expired - Fee Related
- 1993-10-06 US US08/131,219 patent/US5409856A/en not_active Expired - Fee Related
- 1993-10-07 JP JP25162693A patent/JP3344786B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4201506A1 (de) * | 1991-02-18 | 1992-08-20 | Gold Star Electronics | Verfahren zur herstellung von dram-speicherzellen mit stapelkondensatoren in stiftstruktur |
Non-Patent Citations (1)
| Title |
|---|
| IEDM 1988, S. 592-595 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3344786B2 (ja) | 2002-11-18 |
| DE4333989A1 (de) | 1994-04-14 |
| KR940010322A (ko) | 1994-05-26 |
| KR960003004B1 (ko) | 1996-03-02 |
| JPH06216318A (ja) | 1994-08-05 |
| US5409856A (en) | 1995-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
| DE69014486T2 (de) | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung. | |
| DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
| DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE4201506C2 (de) | Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur | |
| DE4029256C2 (de) | Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung | |
| DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
| EP0744771A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor | |
| DE19860829B4 (de) | Verfahren zur Herstellung eines Halbleiterbausteins | |
| DE4412089A1 (de) | Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement | |
| DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
| DE4430771A1 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
| DE19523743A1 (de) | Verfahren und Herstellung eines Kondensators auf einem Halbleiterbauelement | |
| DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
| DE4408565A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE19526232C2 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung | |
| DE4333989B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement | |
| DE4208130C2 (de) | Verfahren zur Herstellung einer Halbleiterspeicherzelle | |
| DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
| DE69324524T2 (de) | Verfahren zur Herstellung eines Halbleiter-Speicherbauteils | |
| DE19907062A1 (de) | Verfahren zur Herstellung eines DRAM-Zellenkondensators | |
| DE19808333A1 (de) | Bipolartransistor auf einem Substrat mit Halbleiter auf Isolator | |
| DE4230512C2 (de) | Verfahren zur Herstellung von Halbleiterspeicherelementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR |
|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |