[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4228253A1 - Halbleitergehaeuse fuer oberflaechenmontage und kontaktflecken-anordnung hierfuer - Google Patents

Halbleitergehaeuse fuer oberflaechenmontage und kontaktflecken-anordnung hierfuer

Info

Publication number
DE4228253A1
DE4228253A1 DE4228253A DE4228253A DE4228253A1 DE 4228253 A1 DE4228253 A1 DE 4228253A1 DE 4228253 A DE4228253 A DE 4228253A DE 4228253 A DE4228253 A DE 4228253A DE 4228253 A1 DE4228253 A1 DE 4228253A1
Authority
DE
Germany
Prior art keywords
legs
semiconductor
contact
contact pads
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4228253A
Other languages
English (en)
Inventor
Young Do Kweon
Young Dae Kim
Sang Hyeog Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4228253A1 publication Critical patent/DE4228253A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Halbleitergehäuse für Oberflächen­ montage und bezieht sich insbesondere auf Kontaktflecken-An­ ordnungen für das Montieren eines Halbleitergehäuses von sol­ cher Ausbildung, daß das Halbleitergehäuse unabhängig von der Erhöhung der Anzahl Anschlußbeine oder von der Größe des Halbleitergehäuses, die sich aus dem derzeitigen Trend nach hoher Integration von Halbleitergehäusen ergeben, auf eine Leiterplatte montierbar ist, und auf ein darauf montiertes Halbleitergehäuse.
Ein herkömmlicher Rahmen mit Anschlußbeinen oxidiert in Nor­ malatmosphäre, wobei auf seiner Oberfläche eine dünne Oxid­ schicht mit einer Dicke von 20 bis 100 A entsteht. Je nach Metall stabilisiert sich ein auf der Oxidschicht des An­ schlußbeins entstehendes Metalloxid unterschiedlich, und in dieser Hinsicht ist eine stabilisierte Oxidschicht des An­ schlußbeins schwierig zu entfernen, woraus sich schlechte Haftung beim Löten ergibt.
Um eine bessere Haftung des Lots beim Löten des für Flächen­ montage geeigneten Gehäuses zu schaffen, wird daher ein Löt­ paste oder Lötfett enthaltendes Flußmittel verwendet. Das Flußmittel ist insofern wichtig, als es auf physikalischem und chemischem Wege eine Oxidation eines geschmolzenen Lots und des Anschlußbeins durch Abdecken der Oberflächen des An­ schlußbeins und des Lots verhindert.
Ferner entfernt das Flußmittel entweder ein Oxid oder eine Verschmutzung, die eine Beeinträchtigung der Atomstruktur verhindert und befindet sich möglicherweise zwischen dem ge­ schmolzenen Lot, das als Mittel zum Befestigen von Metallen verwendet wird, und einem festen Metall auf der Substratober­ fläche, wodurch eine bessere Benetzung des Metalls durch das geschmolzene Lot erzielt wird.
Bei der Auslegung von Kontaktflecken-Anordnungen für den vor­ stehend beschriebenen Lötvorgang ist es im Hinblick auf die Verhinderung einer Güteverschlechterung durch Lotbrücken er­ forderlich, daß die Bauelemente mit zweckdienlichem Zwischen­ abstand montiert werden. Dies bedeutet beim Flow-Solder-Lö­ ten, daß der Zwischenabstand größer als 0,5 mm zu halten ist, wogegen er beim Reflow-Löten auf wenigstens 0,3 mm zu halten ist.
Die Größe der Kontaktflecken-Anordnungen muß rechts und links gleich ausgebildet sein. Der Grund hierfür ist, daß, wenn die Zahl der an den rechten und linken Kontaktflecken befestigten Anschlußbeine des zu lötenden Halbleiterelementes verschieden ist, die Seite mit mehr Anschlußbeinen beim Abkühlen später erhärtet als die Seite mit weniger Anschlußbeinen, was zu gegenseitigen Spannungen und zur Entstehung von Rissen führt.
Bei einem Halbleitergehäuse für Flächenmontage nach dieser herkömmlichen Technik gemäß Fig. 1A, die eine Draufsicht auf eine Ausführungsform eines herkömmlichen Halbleitergehäuses zeigt, ist aus dem Halbleitergehäuse 1 herausragend eine Vielzahl von Anschlußbeinen 2 in waagerechter Richtung ange­ ordnet.
Aufgrund des Trends nach hoher Integration ist in jüngerer Zeit der Zwischenabstand zwischen den Anschlußbeinen 2 sehr viel kleiner geworden, da die Anzahl der Anschlußbeine 2 ver­ größert oder das Halbleitergehäuse 1 in Größe und Dicke ver­ kleinert wurde.
Fig. 1B zeigt eine Vorderansicht des Halbleitergehäuses 1 gemäß Fig. 1A mit einer Montagebreite A und einer Teilung der Anschlußbeine 2 gemäß Fig. 1A von 1,25 mm (entspr. 50 Tau­ sendstelzoll).
Fig. 1C ist eine Draufsicht auf eine andere Ausführungsform eines herkömmlichen Halbleitergehäuses 11 mit einer Vielzahl von Anschlußbeinen 12, die in senkrechter Richtung angeordnet sind und aus dem Halbleitergehäuse 11 herausragen, damit letzteres auf der Oberfläche einer Leiterplatte montiert wer­ den kann. Die Teilung der Anschlußbeine 12 beträgt 0,5 mm (entspr. 20 Tausendstelzoll).
Fig. 1D zeigt in einer Draufsicht eine noch andere Ausfüh­ rungsform eines herkömmlichen Halbleitergehäuses 21 mit einer Vielzahl von Anschlußbeinen 22, die in vier Richtungen aus dem Gehäuse 21 herausragend angeordnet sind, damit letzteres auf einer Leiterplatte montiert werden kann. Die Teilung der Anschlußbeine 22 ist in diesem Falle 0,35 mm (entspr. 14 Tau­ sendstelzoll).
Für die Montage des Halbleitergehäuses 1 gemäß Fig. 1A und 1B mit nach außen herausragenden Anschlußbeinen 2 ist entspre­ chend Fig. 2 die Kontaktflecken-Anordnung 3 auf der Leiter­ platte mit sehr engem Zwischenabstand in zwei Reihen ausge­ bildet.
Unter Berücksichtigung eines solchen kleinen Zwischenabstan­ des ist bei der Kontaktflecken-Anordnung 3 der Abstand (b) so genormt, daß bei einem Mittenabstand (e) zwischen den Kon­ taktflecken 3 bei einer Teilung der Anschlußbeine 2 von 1,25 mm der Abstand (b) zwischen den Kontaktflecken 4 etwa 0,3 bis 0,5 mm, bei einer Teilung von 0,5 mm etwa 0,1 bis 0,3 mm be­ trägt. Selbst wenn bei der Montage des Gehäuses 1 Toleranzen hinsichtlich der Justierung der Anschlußbeine 2 des Gehäuses 1 relativ zu den Kontaktflecken 3 entstehen, hat es keine besonderen Schwierigkeiten zwischen benachbarten Anschlußbei­ nen 2 und benachbarten Kontaktflecken 3 gegeben, weil der Abstand zwischen Anschlußbeinen 2 und Kontaktflecken 3 groß ist.
Sind aber die Kontaktflecken 3 gemäß Fig. 2 in einer Reihe angeordnet, und beträgt der Mittenabstand (e) der Kontakt­ flecken 3 weniger als 0,3 mm, verringert sich der Abstand (b) zwischen den Kontaktflecken 3 auf etwa 0,05 bis 0,15 mm.
Aus der mit gestrichelten Linien und Schraffur ausgeführten Darstellung der Aufstandsfläche der Anschlußbeine 2 ergibt sich, daß, wenn bei der Montage des Halbleitergehäuses 1 die Anschlußbeine 2 durch Abheben des Halbleitergehäuses 1 nach den Kontaktflecken 3 der Leiterplatte ausgerichtet werden, Abweichungen durch Toleranzen der Ausrichtvorrichtung oder durch Montagefehler aufgrund von außen einwirkenden Kräften auftreten.
Somit wird bei kleiner werdendem Abstand zwischen den jeweils benachbarten Anschlußbeinen 2 und Kontaktflecken 3 ein Induk­ tionsstrom erzeugt, und es kommt zu Betriebsstörungen durch entstehendes Rauschen. Außerdem besteht sogar nach Ausrichten der benachbarten Anschlußbeine 2 und Kontaktflecken 3 die Gefahr von Kurzschluß, und die Ausbeute ist wegen des gerin­ gen Zwischenabstandes verschlechtert.
Der Erfindung liegt die Aufgabe zugrunde, eine Kontakt­ flecken-Anordnung und ein Halbleitergehäuse zu schaffen, die das Entstehen von Induktionsstrom und Kurzschlüssen zwischen be­ nachbarten Anschlußbeinen oder Kontaktflecken auch dann ver­ hindern, wenn die Zahl der Anschlußbeine mit zunehmender In­ tegrationsdichte erhöht wird oder die Größe des Halbleiterge­ häuses verringert wird.
Die Kontaktflecken-Anordnung für die Montage von Halbleiter­ gehäusen soll ferner Fehler bei der Montage des Halbleiterge­ häuses durch Vergrößern des für die Montage wesentlichen Ab­ standes zwischen benachbarten Anschlußbeinen oder Kontakt­ flecken so gering wie möglich halten.
Diese Aufgabe ist bei einer Kontaktflecken-Anordnung für die Montage eines für eine Oberflächenmontage geeigneten Halblei­ tergehäuses auf eine Leiterplatte erfindungsgemäß dadurch gelöst, daß
  • - die Kontaktflecken auf der Leiterplatte zickzackförmig in zwei benachbarten Reihen angeordnet sind, und
  • - zur Verbesserung der Montagedichte ein Abstand zwischen aus dem Halbleiter-Bauteil herausragenden Anschlußbeinen und den Kontaktflecken vergrößert ist.
Nach einem anderen Merkmal der Erfindung sind Kontaktflecken-An­ ordnungen, die auf einer Leiterplatte in Zickzackform an­ geordnet sind, an die entsprechenden, aus einem Halbleiterge­ häuse herausragenden Anschlußbeine ausgerichtet, sind die Kontaktflecken-Anordnung und das Halbleitergehäuse in gegen­ seitiger komplementärer Beziehung montiert, die ausreicht, den Montagefehler zu überbrücken, und die äußeren Anschluß­ beine eines Halbleitergehäuses für Oberflächenmontage sind zickzackförmig in zwei Reihen so gebogen sind, daß ein Löt­ vorgang stabilisierbar ist.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Patentansprüchen.
Ein Ausführungsbeispiel der Erfindung wird im folgenden an­ hand schematischer Zeichnungen näher erläutert, in denen zeigt:
Fig. 3A eine Draufsicht auf ein Halbleitergehäuse gemäß der Erfindung,
Fig. 3B eine Vorderansicht desselben Halbleitergehäuses, und
Fig. 4 eine Kontaktflecken-Anordnung für die Montage eines Halbleitergehäuses gemäß Fig. 3.
Fig. 4 zeigt eine Kontaktflecken-Anordnung 33 für die Montage eines Halbleitergehäuses 31 für Flächenmontage gemäß der Er­ findung. Die Kontaktflecken 33 sind zickzackförmig in zwei Reihen auf einer Leiterplatte so angeordnet, daß ein Abstand (b) beträchtlich groß ist, obwohl der Mittenabstand (e) zwi­ schen den Kontaktflecken 33 klein ist.
Fig. 3A und 3B zeigen ein Halbleitergehäuse 31, das an die Kontaktflecken-Anordnung 33 angepaßt ist. Die äußeren An­ schlußbeine 32 des für Flächenmontage geeigneten Halbleiter­ gehäuses 31 sind zickzackförmig gebogen und in zwei Reihen angeordnet, um an die Kontaktflecken-Anordnung 33 angepaßt zu werden. Während das herkömmliche Halbleitergehäuse 1 gemäß Fig. 1B eine Montagebreite A hat, ist beim erfindungsgemäßen Halbleitergehäuse 31 gemäß Fig. 3B eine Montagebreite B mit einer inneren Montagebreite C möglich.
Folglich sind erfindungsgemäß die Kontaktflecken 33 auf der Leiterplatte zickzackförmig so angeordnet, daß der Abstand (b) zwischen den benachbarten Kontaktflecken 33 beträchtlich groß ist.
Selbst wenn die Anschlußbeine 32 des Halbleitergehäuses 31 infolge einer Eigentoleranz einer Montagevorrichtung zum Ab­ heben des Halbleitergehäuses 31 nicht auf die Kontaktflecken-An­ ordnung 33 passen, tritt folglich zwischen ihnen beim Löt­ vorgang kein Kurzschluß auf, weil der Abstand (b) zwischen benachbarten Kontaktflecken 33 und Anschlußbeinen 32 genügend groß ist, und es entsteht zwischen ihnen auch kein Induk­ tionsstrom, wodurch Rauschen vermieden wird.
Als Lötprozeß mit Ganzerwärmung wird im allgemeinen das In­ frarotstrahlen-, das Dampfphasen- oder das Luft-Reflow-Ver­ fahren eingesetzt, wogegen als Verfahren mit Teilerwärmung solche mit Heizwerkzeug, Laser, Lichtbogen oder Heizluft an­ gewendet werden. Aus diesen ist für die Erfindung das Verfah­ ren der Ganzerwärmung vorgesehen.
Bei dem Verfahren mit Infrarotstrahlen werden die Anschluß­ beine durch Strahlung der Infrarotstrahlen erwärmt und dann mit nahe Infrarot-Strahlen während 3 bis 5 Sekunden bei 225 bis 235°C verlötet.
Bei der Dampfphasenmethode werden die Anschlußbeine nach Er­ wärmung mit Dampf eines inerten Flußmittels während 10 bis 30 Sekunden bei 215°C verlötet.
Beim Luft-Reflow-Verfahren werden die Anschlußbeine durch Wärmeübertragung auf einer Heizplatte erwärmt und dann wäh­ rend 3 bis 8 Sekunden bei 215 bis 235°C verlötet.
Ferner, wenn ein Mittenabstand (e) der Kontaktflecken 33 für die Montage der Anschlußbeine 32 wegen der größeren Anzahl der Anschlußbeine entsprechend dem Trend nach hoher Integra­ tion des flächenmontierten Halbleitergehäuses 31 oder wegen dessen Minimierung weniger als etwa 0,3 mm beträgt, sollte der Abstand (b) zwischen den Kontaktflecken 33 mit etwa 0,05 bis 0,15 mm ausgeführt werden, um den normalen Anforderungen zu genügen.
Weil der Abstand (b) beträchtlich groß ist, bei gleichzeitig geringer Baugröße des Halbleitergehäuses 31, und wenngleich die Anzahl der Anschlußbeine 32 am Gehäuse 31 erhöht ist, ermöglicht die Erfindung folglich Kontaktflecken 33 auf engem Raum anzuordnen.
Wie weiter oben hinsichtlich der Kontaktflecken-Anordnung für die Montage des Halbleitergehäuses und in bezug auf das Halb­ leitergehäuse selbst angegeben, ist das Auftreten von Kurz­ schluß oder von Induktionsstrom zwischen benachbarten An­ schlußbeinen 32 oder Kontaktflecken 33 bei der Montage des Halbleitergehäuses 31 trotz des geringen Abstandes zwischen den Kontaktflecken 33 oder den Anschlußbeinen 32 entsprechend dem Trend nach hoher Integration bei flächenmontierten Halb­ leitergehäusen verhindert.
Außerdem ist das durch den Lötvorgang entstehende Rauschen und Beschädigungen des Produkts verhinderbar, und es ist ins­ besondere die beachtliche Wirkung erzielbar, daß die Kontakt­ flecken 33 mit einem Zwischenabstand von unter 0,3 mm kon­ struktiv an den Trend nach Mehrpol-Technik anpaßbar sind.

Claims (5)

1. Kontaktflecken-Anordnung für die Montage eines für eine Oberflächenmontage geeigneten Halbleitergehäuses (31) auf eine Leiterplatte, dadurch gekennzeichnet , daß
  • - die Kontaktflecken (33) auf der Leiterplatte zickzackförmig in zwei benachbarten Reihen angeordnet sind, und
  • - zur Verbesserung der Montagedichte ein Abstand (b) zwischen aus dem Halbleitergehäuse (31) herausragenden Anschlußbeinen (32) und den Kontaktflecken (33) vergrößert ist.
2. Kontaktflecken-Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß ein Mittenabstand (e) der Kontaktflecken (33) weniger als 0,3 mm beträgt.
3. Kontaktflecken-Anordnung nach Anspruch 2, dadurch gekennzeichnet , daß der Mittenabstand (e) der Kontaktflecken (33) weniger als 0,3 mm beträgt und der Abstand (b) zwischen den Anschlußbeinen (32) etwa 0,05 bis 0,15 mm beträgt.
4. Halbleitergehäuse (31) für Oberflächenmontage auf einer Leiterplatte, dadurch gekennzeichnet , daß
  • - zickzackförmig angeordnete Kontaktflecken (33) an entspre­ chende, aus dem Halbleitergehäuse (31) herausragende An­ schlußbeine (32) angepaßt sind,
  • - die Kontaktflecken (33) und das Halbleitergehäuse (31) in gegenseitiger komplementärer Beziehung montiert sind, die ausreicht, um Montagefehler zu überbrücken, und
  • - die äußeren Anschlußbeine (32) des Halbleitergehäuses (31) zickzackförmig in zwei Reihen so gebogen sind, daß ein Löt­ vorgang stabilisierbar ist.
5. Halbleitergehäuse (31) nach Anspruch 4, dadurch gekennzeichnet , daß für den Lötvorgang ein Verfahren aus der Gruppe mit Infrarot­ strahlen-, Dampfphasen- und Luft-Reflow-Verfahren vorgesehen ist.
DE4228253A 1991-09-10 1992-08-25 Halbleitergehaeuse fuer oberflaechenmontage und kontaktflecken-anordnung hierfuer Withdrawn DE4228253A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR910015764 1991-09-10
KR920006933 1992-04-24

Publications (1)

Publication Number Publication Date
DE4228253A1 true DE4228253A1 (de) 1993-03-11

Family

ID=26628737

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4228253A Withdrawn DE4228253A1 (de) 1991-09-10 1992-08-25 Halbleitergehaeuse fuer oberflaechenmontage und kontaktflecken-anordnung hierfuer

Country Status (3)

Country Link
JP (1) JPH05211267A (de)
DE (1) DE4228253A1 (de)
GB (1) GB9216327D0 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9413494U1 (de) * 1994-08-22 1995-09-21 Siemens AG, 80333 München Anordnung zur Verbindung elektrischer Anschlüsse sowie Vorrichtung zur Vorbehandlung drahtförmiger elektrischer Anschlüsse für eine derartige Anordnung
US20210234331A1 (en) * 2018-10-25 2021-07-29 Furukawa Electric Co., Ltd. Optical module, optical module implemented substrate, and housing
US11323041B2 (en) * 2015-07-27 2022-05-03 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56128746A (en) * 1980-03-13 1981-10-08 Ricoh Co Ltd New hydrazone compound and its preparation
JPS58199213A (ja) * 1982-05-13 1983-11-19 Nippon Denso Co Ltd 自動車用空気調和装置
JPS6113654A (ja) * 1984-06-29 1986-01-21 Toshiba Corp 電子部品
JPS63229741A (ja) * 1987-03-19 1988-09-26 Alps Electric Co Ltd Icのリ−ド端子接続構造
JPH0265265A (ja) * 1988-08-31 1990-03-05 Nec Corp 半導体ケース

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9413494U1 (de) * 1994-08-22 1995-09-21 Siemens AG, 80333 München Anordnung zur Verbindung elektrischer Anschlüsse sowie Vorrichtung zur Vorbehandlung drahtförmiger elektrischer Anschlüsse für eine derartige Anordnung
US11323041B2 (en) * 2015-07-27 2022-05-03 Mitsubishi Electric Corporation Semiconductor device
US20210234331A1 (en) * 2018-10-25 2021-07-29 Furukawa Electric Co., Ltd. Optical module, optical module implemented substrate, and housing

Also Published As

Publication number Publication date
JPH05211267A (ja) 1993-08-20
GB9216327D0 (en) 1992-09-16

Similar Documents

Publication Publication Date Title
DE19541334C2 (de) Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE3146796A1 (de) "verkapselung fuer ein halbleiterchip mit integrierter schaltung"
DE19940633A1 (de) IC-Gehäuse
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE1490492B2 (de) Verfahren zum zusammenbau und zum elektrischen zusammen schalten von gedruckten leiterplatten
DE19634202C2 (de) Halbleitervorrichtung
DE10111718A1 (de) Elektronisches Schaltungsbauteil
DE19632413C2 (de) Vorrichtung zum Befestigen einer Bauteilekomponente
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE10127381A1 (de) Zusammenbau-Spanneinrichtung und Herstellverfahren für ein mehrschichtiges Halbleiterbauteil
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE69330657T2 (de) Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung
DE3689149T2 (de) Integrierte schaltungspackungen für oberflächenmontierung mit löttragenden leitern.
DE102006056793B4 (de) Elektronikvorrichtung und Verfahren zum Herstellen derselben
DE2556638A1 (de) Montagemodul fuer elektrische schaltkreise
EP2361001A1 (de) Lötmaske für Wellenlötverfahren und Verfahren zum Selektivlöten einzelner Bauteile einer Leiterplatte in einem Wellenlöt-Automaten
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE3440109C2 (de)
DE10032369C2 (de) Abdeckvorrichtung für Keramikmodule
DE4228253A1 (de) Halbleitergehaeuse fuer oberflaechenmontage und kontaktflecken-anordnung hierfuer
DE112020002865T5 (de) Halbleitermodul-herstellungsverfahren, herstellungsverfahren für ein elektronisches gerät, halbleitermodul und elektronisches gerät
DE4231869C2 (de) Verfahren zur Herstellung eines integrierten Hybridbausteins
DE4101628A1 (de) Chiptraegersockel

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Unexamined publication of following application revoked