DE4213423A1 - Bipolartransistor mit isolierter steuerelektrode - Google Patents
Bipolartransistor mit isolierter steuerelektrodeInfo
- Publication number
- DE4213423A1 DE4213423A1 DE4213423A DE4213423A DE4213423A1 DE 4213423 A1 DE4213423 A1 DE 4213423A1 DE 4213423 A DE4213423 A DE 4213423A DE 4213423 A DE4213423 A DE 4213423A DE 4213423 A1 DE4213423 A1 DE 4213423A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- impurity density
- igbt
- conductivity modulation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000012535 impurity Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 9
- 238000011109 contamination Methods 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft einen Bipolartransistor und
insbesondere einen Bipolartransistor mit isolierter
Steuerelektrode (Insulated Gate Bipolar Transistor, IGBT),
welcher zum Schalten hoher elektrischer Leistungen
verwendbar ist.
Es ist bekannt, daß ein IGBT eine isolierte
Steuerelektrode (Gate) aufweist, mit der die Funktion des
Bipolartransistors gesteuert wird. Der IGBT ist gegenüber
einem Bipolartransistor dadurch charakterisiert, daß er
eine höhere Eingangsimpedanz aufweist und gegenüber einem
Feldeffekttransistor dadurch, daß er im eingeschalteten
Zustand einen niedrigeren Widerstand aufweist. Aufgrund
dieser Kennzeichen wird der IGBT allgemein als separates
Bauteil anerkannt, das zum Schalten großer elektrischer
Leistungen vorteilhaft ist und daher für verschiedene
industrielle Anwendungen eingesetzt wird. Im folgenden
wird zur Einführung unter Bezugnahme auf Fig. 4 die
typische Struktur eines bekannten IGBT exemplarisch
beschrieben.
In Fig. 4 ist eine strukturelle Einheit eines IGBT mit
einem Gate als zentralem Teil dargestellt. Tatsächlich ist
der IGBT so konstruiert, daß er als zusammengesetzte
Struktur verwendet wird, wobei die dargestellte
strukturelle Einheit fortlaufend eindimensional oder
zweidimensional kombiniert wird. Ein Halbleitersubstrat
10, das als Chip oder Wafer für einen IGBT eingesetzt
wird, ist so aufgebaut, daß eine dünne Schicht 2 mit einer
hohen Verunreinigungsdichte von einem n-Typ und eine
dicke Leitfähigkeitsmodulationsschicht 4
aufeinanderfolgend auf einem Drainbereich aus einem
p-Typsubstrat des Halbleitersubstrats 10 durch
epitaktisches Aufwachsen oder ähnliche Methoden
aufgetragen werden.
Ein Gate 20 aus polykristallinem Silizium oder dergleichen
ist als sehr dünne Isolationsschicht 21, wie
beispielsweise als Gateoxidschicht oder dergleichen,
aufgetragen. Die Isolationsschicht 21 ist auf der
Oberfläche des Leitfähigkeitsmodulationsbereichs 4 des
Halbleitersubstrats 10 so aufgetragen, daß das Gate 20 ein
Fenster aufweist. In den entsprechenden Fenstern wird mit
dem Gate 20 als Maske eine p-Typ-Schicht 30 zur Bildung
eines Kanals eindiffundiert, wobei die den Kanal bildende
Schicht 30 auch unter das Gate 20 wächst, d. h., sich
unterhalb der Kanten des Gates 20 erstreckt. In die Kanal
bildende Schicht 30 wird eine n-Typ-Sourceschicht 40
eindiffundiert, wobei diese eine hohe
Verunreinigungsdichte aufweist und das Gate 20 einen Teil
der Maske bildet, so daß die Randbereiche der
Sourceschicht 40 sich etwas unter das Gate 20 erstrecken.
Im allgemeinen wird ein Abschnitt 31 mit einer hohen
Dichte im Zentralbereich der Kanal bildenden Schicht
eindiffundiert.
Darauffolgend wird das Gate 20 mit einer Isolierschicht 51
aus Phosphorsilikatglas oder dergleichen überdeckt. Dann
wird eine leitfähige Elektrodenschicht 52 aus einem Metall
wie Aluminium oder dergleichen auf der Oberfläche des
Halbleitersubstrats 10 aufgebracht, die die Kanal bildende
Schicht 30 in den Fenstern der Isolationsschicht 51
kontaktiert. Auf der gegenüberliegenden Oberfläche des
Halbleitersubstrats 10 wird eine ähnliche, leitfähige
Elektrodenschicht 53 in Kontakt mit dem Drainbereich 1
aufgebracht. Ein Sourceanschluß S erstreckt sich von der
Elektrodenschicht 52, und ein Drainanschluß D erstreckt
sich von der Elektrodenschicht 53. Außerdem erstreckt sich
ein Gateanschluß G von dem Gate 20 in einem Abschnitt
außerhalb des Schnitts aus Fig. 4.
Ein IGBT mit der Struktur gemäß Fig. 4 wird wie folgt
eingesetzt. Eine positive Schaltkreisspannung wird an den
Drainanschluß D angelegt. Ist der IGBT ausgeschaltet, wird
die Schaltkreisspannung durch eine sich von dem
p/n-Übergang zwischen der Kanal bildenden Schicht 30 und
der Leitfähigkeitsmodulationsschicht 4 erstreckende
Verarmungsschicht hauptsächlich in die
Leitfähigkeitsmodulationsschicht 4 getragen. Wird eine
Steuerspannung zwischen Sourceanschluß S und Gateanschluß
G angelegt, wobei eine positive Spannung am Sourceanschluß
S anliegt, leitet ein n-Kanal CN auf der Oberfläche der
p-Typ-Kanal bildenden Schicht 30. Dieser ist unterhalb des
Gate 20 angeordnet, wobei Elektronen aus der
Sourceschicht 40 in den Leitfähigkeitsmodulationsbereich 4
eintreten. Als Ergebnis nimmt die Leitfähigkeit der n-Typ
Leitfähigkeitsmodulationsschicht 4 aufgrund der
Leitfähigkeitsmodulation durch die folglich zugeführten
Ladungsträger schnell zu. Dadurch wird ein npn-Transistor
eingeschaltet. Dieser weist die
Leitfähigkeitsmodulationsschicht 4 als n-Typ Basis, die
Kanal bildende Schicht 30 als p-Typ Emitter und die
Drainschicht 1 als einen p-Typ Kollektor auf, so daß ein
Bereich zwischen dem Drainanschluß D und dem
Sourceanschluß S existiert, der im eingeschalteten Zustand
mit einer niedrigen Einschaltspannung leitet. Wird die am
Gateanschluß G angelegte Spannung aufgehoben, wird
ebenfalls das Laden von Ladungsträgern in die
Leitfähigkeitsmodulationsschicht 4 gestoppt, wobei der
Basisstrom des oben erwähnten npn-Transistors unterbrochen
und dadurch ausgeschaltet wird, so daß der IGBT in seinen
ursprünglichen ausgeschalteten Zustand zurückkehrt.
Der vorstehend erwähnte IGBT kann durch eine an das Gate
20 angelegte Spannung ein- und ausgeschaltet werden, so
daß er eine viel höhere Eingangsimpedanz als ein
Bipolartransistor aufweist. Im leitfähigen Zustand weist
der IGBT eine Einschaltspannung von mehreren Volt auf, die
nahezu gleich der Einschaltspannung eines
Bipolartransistors ist. Das heißt, daß die Einschaltspannung
eines IGBT viel niedriger als bei einem
Feldeffekttransistor ist. Allerdings benötigt der IGBT
eine relativ lange Ausschaltzeit. Wird der IGBT für viel
höhere Spannungen konzipiert, wird die Ausschaltzeit viel
länger und die Einschaltspannung nimmt zu.
Mit anderen Worten, wenn der IGBT für höhere Spannungen
konzipiert ist, ist es notwendig, die Dicke der
Leitfähigkeitsmodulationsschicht 4 zu erhöhen, in die sich
die Verarmungsschicht erstreckt, wenn der IGBT
ausgeschaltet ist. Insbesondere erfordert es beim
Ausschalten des IGBT eine entsprechende Zeitdauer für die
Verarmungsschicht, um sich in die
Leitfähigkeitsmodulationsschicht 4 zu erstrecken, wodurch
die Ausschaltzeit entsprechend länger wird. Außerdem
wächst die Einschaltspannung an, auch wenn der IGBT
eingeschaltet ist. Bei einer bekannten Technik wird die
Rekombination der Ladungsträger im ausgeschalteten Zustand
dadurch unterstützt, daß ein Atom wie Gold oder
dergleichen oder Kristalldefekte durch
Elektronenbestrahlung angewendet werden. Allerdings
erfordert eine solche lebenszeitverkürzende Technik, daß
die Ladungsträger in der Leitfähigkeitsmodulationsschicht
4 auch im Einschaltzustand rekombinieren und dadurch die
Leitfähigkeitsmodulation in der Schicht 4 schwächen.
Dies führt zu einer verminderten Leitfähigkeit der Schicht
4 und folglich zu einem Anwachsen der Einschaltspannung.
Es ist daher Aufgabe der Erfindung, einen IGBT
bereitzustellen, der für erhöhte Spannungen verwendbar
ist, ohne Beeinflussung seiner Schaltgeschwindigkeit und
der Einschaltspannung.
Zur Lösung der Aufgabe umfaßt die Erfindung einen IGBT mit
einem Halbleitersubstrat, das einen Drainbereich eines
ersten Leitfähigkeitstyps, einen Bereich mit hoher
Verunreinigungsdichte, einen Bereich mit einer niedrigen
Verunreinigungsdichte und einen
Leitfähigkeitsmodulationsbereich entsprechend mit dem
anderen Leitfähigkeitstyp aufweist, die nacheinander
übereinander aufgetragen sind. Weiterhin weist der IGBT
ein auf einer Isolationsschicht auf der Oberfläche des
Leitfähigkeitsmodulationsbereichs aufgetragenes Gate auf
und eine Kanal bildende Schicht eines Leitfähigkeitstyps
und eine Sourceschicht des anderen Leitfähigkeitstyps, die
entsprechend von der Oberfläche des
Leitfähigkeitsmodulationsbereichs eindiffundiert sind,
wobei deren Randabschnitte sich unter die Gatekanten
erstrecken. Weiterhin erstreckt sich von dem Drainbereich
ein Drainanschluß, von der Kanal bildenden Schicht und der
Sourceschicht ein Sourceanschluß und vom Gate ein
Gateanschluß.
Die Verunreinigungsdichte des Bereichs mit niedriger
Verunreinigungsdichte kann auf die Hälfte oder weniger,
vorzugsweise 1/10 oder weniger, der Verunreinigungsdichte
des Leitfähigkeitsmodulationsbereichs reduziert werden.
Die Dicke des Bereichs mit niedriger Verunreinigungsdichte
beträgt 20 bis 50%, vorzugsweise 25 bis 35%, der Summe der
Dicken des Bereichs mit niedriger Verunreinigungsdichte
und des Leitfähigkeitsmodulationsbereichs. Die geringste
Dicke des Bereichs mit niedriger Verunreinigungsdichte
beträgt beispielsweise 5 µm.
Gemäß der Erfindung wird durch Ersetzen eines Teils des
Leitfähigkeitsmodulationsbereichs durch den Bereich mit
niedriger Verunreinigungsdichte die interne elektrische
Feldintensität durch Reduktion der Verunreinigungsdichte
des Halbleiterbereichs anwachsen. Auf diese Weise kann die
zulässige Spannung für den IGBT bei gleicher Dicke des
Leitfähigkeitsmodulationsbereichs wie beim Stand der
Technik angehoben werden und zur gleichen Zeit die
Einschaltspannung im Vergleich zur dem Fall, in dem die
Dicke des Leitfähigkeitsmodulationsbereichs zum Erzielen
einer höheren maximalen Spannung erhöht wird, reduziert
werden. Wie bekannt ist, erstreckt sich eine
Verarmungsschicht von der pn-Verbindungsoberfläche
zwischen der Kanal bildenden Schicht und dem
Leitfähigkeitsmodulationsbereich, wenn der IGBT
ausgeschaltet wird. Da gemäß der Erfindung die
Verarmungsschicht sich in einfacher Weise in den Bereich
mit niedriger Verunreinigungsdichte erstreckt, aber in dem
Bereich mit hoher Verunreinigungsdichte aufgehalten wird,
erstreckt sich die Verarmungsschicht schnell von dem
Leitfähigkeitsmodulationsbereich durch den Bereich mit
niedriger Verunreinigungsdichte in dem Bereich mit hoher
Verunreinigungsdichte, wodurch die Ausbreitungszeit der
Verarmungsschicht verkürzt wird. Dies entspricht der Zeit,
während der ein Strom zum IGBT im Abschaltzustand fließt,
wodurch gemäß der Erfindung die Ausschaltzeit des IGBT
oder der Ausschaltverlust reduziert wird.
Es sei angemerkt, daß die vorstehende, allgemeine
Beschreibung und die folgende, detaillierte Beschreibung
exemplarisch sind und die beanspruchte Erfindung nicht
einschränken.
Im folgenden wird ein vorteilhaftes Ausführungsbeispiel
der Erfindung anhand der in der Zeichnung beigefügten
Figuren näher erläutern und beschrieben.
Es zeigt
Fig. 1 einen Schnitt durch eine Struktureinheit einer
Ausführungsform des erfindungsgemäßen IGBT;
Fig. 2 eine grafische Darstellung der Charakteristik
des erfindungsgemäßen IGBT nach Fig. 1 im
Vergleich zu einem bekannten IGBT, wobei der
Schaltverlust in Abhängigkeit von einer Spannung
dargestellt ist;
Fig. 3 eine grafische Darstellung der maximalen
Spannung des IGBT nach Fig. 1 im Vergleich zu
einem bekannten IGBT und
Fig. 4 einen Schnitt durch eine Struktureinheit eines
bekannten IGBT.
Im folgenden werden gleiche Teile oder analoge Teile
durch die gleichen Bezugszeichen gekennzeichnet.
Fig. 1 zeigt einen Schnitt einer Struktureinheit eines
erfindungsgemäßen IGBT. In Fig. 2 ist der
Ausschaltverlust und in Fig. 3 die maximale Spannung des
IGBT aus Fig. 1 dargestellt.
Der IGBT gemäß Fig. 1 weist ein Halbleitersubstrat 10
auf, wobei ein Bereich des Halbleitersubstrats 10 als
Drainbereich 1 dient, der durch Dotieren des Substrats
mit einer Verunreinigung vom p-Typ mit einer
Verunreinigungsdichte von etwa 10¹⁹ Atomen/cm³ gebildet
wird. Ein Bereich 2 mit einer hohen Verunreinigungsdichte
eines n-Typs mit einer Verunreinigungsdichte von etwa
10¹⁸ Atomen/cm³ weist eine Dicke von 5 µm auf. Ein
Bereich 3 mit einer niedrigen Verunreinigungsdichte vom
n-Typ mit einer Verunreinigungsdichte von in etwa 2×10¹³ Atomen/cm³
ist mit einer Dicke von 20 µm
aufgetragen. Ein Leitfähigkeitsmodulationsbereich 4 mit
einer Verunreinigung vom n-Typ und einer
Verunreinigungsdichte von in etwa 2×10¹⁴ Atomen/cm³
wird mit einer Dicke von 50 µm aufgetragen. Die Bereiche
werden aufeinanderfolgend durch epitaktisches Wachsen
aufgetragen. Die angegebenen Dicken des Bereichs 3 mit
niedriger Verunreinigungsdichte und des
Leitfähigkeitsmodulationsbereichs 4 entsprechen einer
Arbeitsspannung im Schaltkreis von in etwa 600 Volt.
Der übrige Aufbau der vorliegenden Ausführungsform der
Erfindung entspricht dem eines bekannten IGBT. Mit
anderen Worten, wird eine Isolationsschicht 21, wie eine
Gateoxidschicht oder dergleichen, mit einer Dicke von
ungefähr 0,1 µm auf der Oberfläche des
Halbleitersubstrats 10 benachbart zum
Leitfähigkeitsmodulationsbereich 4 aufgetragen. Ein Gate
20, wie beispielsweise polykristallines Silizium, wird
mit einer Dicke von ungefähr 0,5 µm auf der
Isolationsschicht 21 aufgetragen, wobei deren Muster
verschiedene Fenster aufweist. Einen Kanal bildende
Schicht 30 vom p-Typ mit einer Verunreinigungsdichte von
2×10¹⁷ Atomen/cm³ wird beispielsweise bis zu einer
Tiefe von 5 µm in jedes Fenster eindiffundiert. Das Gate
20 dient als Maske, wobei die peripheren Kanten des Kanal
bildenden Bereichs 30 sich unter das Gate 20 erstrecken.
Ein Sourcebereich 40 vom n-Typ mit einer hohen
Verunreinigungsdichte von ungefähr 10²⁰ Atomen/cm³ oder
mehr wird beispielsweise bis zu einer Tiefe von 0,5 µm
oder weniger in die Kanal bildende Schicht 30
eindiffundiert, wobei das Gate 20 als Teil einer Maske so
verwendet wird, daß die peripheren Kanten der
Sourceschicht 40 sich etwas unter das Gate 20 erstrecken.
Weiterhin kann der zentrale Abschnitt des Kanal bildenden
Bereichs 30 mit einer Verunreinigungsdichte von
10¹⁹ Atomen/cm³ oder mehr diffundiert werden.
Ähnlich wie Fig. 4 ist das Gate 20 mit einer
Isolationsschicht 51 überdeckt, und eine Elektrodenschicht
52 ist auf der Oberfläche des Halbleitersubstrats 10
aufgetragen. Auf der gegenüberliegenden Oberfläche des
Halbleitersubstrats ist eine Elektrodenschicht 53
aufgetragen. Ein Sourceanschluß S, ein Drainanschluß D
und ein Gateanschluß G erstrecken sich entsprechend von
diesen.
Der IGBT gemäß der Erfindung wird normalerweise so
verwendet, daß eine positive Schaltkreisspannung an den
Drainanschluß D wie bei dem bekannten IGBT angelegt wird.
Im ausgeschalteten Zustand des IGBT erstreckt sich eine
Verarmungsschicht von der pn-Übergangsoberfläche zwischen
der Kanal bildenden Schicht 30 und dem
Leitfähigkeitsmodulationsbereich 4 in den
Leitfähigkeitsmodulationsbereich 4 und in den Bereich 3
mit niedriger Verunreinigungsdichte bis zum Bereich 2 mit
hoher Verunreinigungsdichte. Da die
Verunreinigungsdichten der beiden Bereiche ungefähr eine
Größenordnung unterschiedlich sind, ist die angelegte
Spannung des Bereichs 3 mit niedriger
Verunreinigungsdichte für jeweils 1 µm Dicke größer als
die des Leitfähigkeitsmodulationsbereichs 4. Daher wird
durch Auswahl der Dicke des Bereichs 3 mit niedriger
Verunreinigungsdichte in der Größenordnung von 30% der
Summe der Dicken der beiden Bereiche 3 und 4 die maximale
Spannung des IGBT erhöht.
Bei dem erfindungsgemäßen IGBT wird die
Ein-/Ausschaltoperation entsprechend durch eine an den
Gateanschluß G angelegte Spannung gesteuert. Im
eingeschalteten Zustand ist das Anwachsen der
Einschaltspannung nur gering, während ein Strom durch den
Bereich 3 mit niedriger Verunreinigungsdichte fließt,
wodurch die Einschaltspannung vergrößert wird. Dabei
beträgt die Dicke des Bereichs 3 mit niedriger
Verunreinigungsdichte die Hälfte oder weniger als die
Summe der Dicken des Bereichs mit niedriger
Verunreinigungsdichte und des
Leitfähigkeitsmodulationsbereichs 4. Ist die Dicke des
Bereichs 3 ungefähr 30% der Summe, hat ein Anwachsen der
Einschaltspannung nur einen geringen Effekt auf die
Schaltoperation des IGBT.
Wird der erfindungsgemäße IGBT ausgeschaltet, wird die
Ausschaltoperation durch den Bereich 3 mit niedriger
Verunreinigungsdichte unterstützt. In einem
Übergangszustand, in dem der IGBT vom Ein- in den
Ausschaltzustand umgeschaltet wird, fließt ein Strom so
lange weiter, wie die Verarmungsschicht sich im IGBT
ausbreitet, auch nachdem ein Ladestrom unterbrochen ist
und der Bereich des IGBT zwischen dem Drainanschluß D und
Sourceanschluß S durch die Versorgungsspannung angeklemmt
ist. Dies ist die Hauptursache für die verlängerten
Schaltoperationen des IGBT, wenn dieser ausgeschaltet
wird. Erreicht die sich ausbreitende Verarmungsschicht
den Bereich 3 mit niedriger Verunreinigungsdichte von dem
Leitfähigkeitsmodulationsbereich 4, erstreckt sich die
Verarmungsschicht sehr leicht in den Bereich 3 mit
niedriger Verunreinigungsdichte. Folglich kann sich die
Verarmungsschicht schnell bis zum Bereich 2 mit hoher
Verunreinigungsdichte fortbewegen und beendet ihre
Fortbewegung beim Erreichen des Bereichs mit hoher
Verunreinigungsdichte. Daher beschleunigt der Bereich 3
mit niedriger Verunreinigungsdichte die Ausbreitung der
Verarmungsschicht, wodurch die Ausschaltzeit des IGBT
verkürzt wird. Da allerdings der Bereich 3 mit niedriger
Verunreinigung die Ausbreitung der Verarmungsschicht im
Leitfähigkeitsmodulationsbereich 4 nicht unterstützen
kann, wird gemäß der Erfindung im Halbleitersubstrat 10
ein Lebenszeitverkürzer für den
Leitfähigkeitsmodulationsbereich 4 angeordnet.
In Fig. 2 ist grafisch die Verminderung der
Ausschaltzeit durch den Bereich 3 mit niedriger
Verunreinigungsdichte aufgrund des Schaltverlustes
dargestellt. Die Ordinate stellt die Schaltverluste E des
IGBT in mJ-Einheiten dar. Die Abszisse stellt die
Einschaltspannung V des IGBT dar. Durch A
gekennzeichnete kleine Kreise stellen Beispiele eines
IGBT dar, der einen Bereich 3 mit niedriger
Verunreinigungsdichte mit einer Dicke von 20 µm und einen
Leitfähigkeitsmodulationsbereich 4 mit einer Dicke von
50 µm gemäß der Ausführungsform der Erfindung aus Fig. 1
aufweist. Der IGBT mit einer Einschaltspannung von 2 V
ist ohne Lebenszeitverkürzer ausgebildet, während die
IGBT mit den Einschaltspannungen von 3 Volt und 4 Volt so
gebildet sind, daß Lebenszeitverkürzer mit entsprechender
Dichte durch Elektronenbestrahlung in diesen erzeugt
wurden.
Die Vergleichsproben B, die durch schwarze Kreise
gekennzeichnet sind, entsprechen bekannten IGBT ohne
einen Bereich 3 mit niedriger Verunreinigungsdichte, aber
mit einem Leitfähigkeitsmodulationsbereich 4 mit einer
Verunreinigungsdichte von 2×10¹⁴ Atomen/cm³ und einer
Dicke von 70 µm. Entsprechend zum Vorstehenden ist eine
Probe ohne einen Lebensdauerverkürzer ausgebildet,
während die anderen beiden Proben einen solchen
aufweisen. Die Proben C, die durch Quadrate
gekennzeichnet sind, sind identisch in der Struktur mit
den Vergleichsproben B, wobei jede der Proben C einen
Leitfähigkeitsmodulationsbereich 4 mit einer
Verunreinigungsdichte von 2×10¹³ Atomen/cm³ gleich dem
Bereich 3 mit niedriger Verunreinigungsdichte gemäß der
Ausführungsform nach Fig. 1 aufweist. In Fig. 2
entsprechen die Werte des Schaltverlustes E und die
Einschaltspannungen Vf-Werten, die bei einer Stromdichte
des IGBT von 100 A/cm² erhalten werden.
Gemäß Fig. 2 ist der Schaltverlust E der Probe A nahezu
gleich dem der Probe B des bekannten IGBT. In der Probe A
ist ungefähr 30% der Dicke der
Leitfähigkeitsmodulationsschicht 4 durch den Bereich 3
mit niedriger Verunreinigungsdichte ersetzt. In der Probe
B ist der Leitfähigkeitsmodulationsbereich 4 nicht
ersetzt. Der Schaltverlust E der Probe C ist gegenüber
der erfindungsgemäßen Probe A relativ groß, wobei in der
Probe C der gesamte Leitfähigkeitsmodulationsbereich 4
durch einen Bereich 3 mit niedriger Verunreinigungsdichte
ersetzt ist. Dies zeigt, daß nur ein Teil der
Leitfähigkeitsmodulationsschicht 4 in vorteilhafter Weise
durch den Bereich 3 mit niedriger Verunreinigungsdichte
ersetzbar ist.
In Fig. 3 sind grafisch jeweils 3 Proben der drei
verschiedenen Proben A bis C entsprechend mit einer
Einschaltspannung von 3 V dargestellt, die miteinander im
Hinblick auf die maximale Spannung Vb verglichen werden.
Die maximale Spannung Vb der Probe A des
erfindungsgemäßen IGBT beträgt 800 bis 900 V. Dies ist
nahezu gleich der Spannung bei der Probe C des bekannten
IGBT mit einem Leitfähigkeitsmodulationsbereich 4 mit
einer Verunreinigungsdichte N von 2×10¹³ Atomen/cm³ und
ist um ungefähr 300 Volt größer als die Spannung der
Probe B des bekannten IGBT mit dem
Leitfähigkeitsmodulationsbereich 4 mit einer
Verunreinigungsdichte von 2×10¹⁴ Atomen/cm³.
Nach den Fig. 2 und 3 ergibt sich bei den
bekannten IGBT eine sogen. Kompromißlösung,
bei der die Verunreinigungsdichte des
Leitfähigkeitsmodulationsbereichs 4 zur Steigerung der
maximalen Spannung reduziert wird und dadurch der
Schaltverlust E oder die Einschaltspannung Vf anwachsen.
Auch wenn die Dicke des Leitfähigkeitsmodulationsbereichs
4 anwächst, ergibt sich eine ähnliche Kompromißbeziehung.
Im Gegensatz dazu wird ein solches Kompromißproblem bei
dem erfindungsgemäßen IGBT gelöst, und die maximale
Spannung Vf des IGBT wird erhöht ohne eine Erhöhung des
Schaltverlustes E oder der Einschaltspannung Vf des IGBT.
Dabei ist es von Vorteil, wenn die Verunreinigungsdichte
des Bereichs 3 mit niedriger Verunreinigungsdichte die
Hälfte oder weniger von der des
Leitfähigkeitsmodulationsbereichs 4 beträgt. Dabei ist es
wünschenswert, wenn die Verunreinigungsdichten der beiden
Bereiche voneinander um eine Größenordnung wie bei der
Ausführungsform nach Fig. 1 verschieden sind. Um die
maximale Spannung des IGBT zu erhöhen, ist es im
allgemeinen von Vorteil, daß ein hohes Verhältnis als
Verhältnis von der Dicke des Bereichs 3 mit niedriger
Verunreinigungsdichte im Vergleich zur Summe der Dicken
des Bereichs 3 mit niedriger Verunreinigungsdichte und
des Leitfähigkeitsmodulationsbereichs 4 ausgewählt wird.
Wird allerdings ein zu hohes Verhältnis ausgewählt, so
ergibt sich gemäß Fig. 2 ein Anwachsen des
Schaltverlustes des IGBT, wobei auch die
Einschaltspannung ungünstig beeinflußt wird. Daher, auch
wenn das Verhältnis von der Verunreinigungsdichte des
Bereichs 3 mit niedriger Verunreinigungsdichte abhängt,
beträgt das Verhältnis 20 bis 50% und im Normalfall in
vorteilhafter Weise 25 bis 35%. Da die Dicke des Bereichs
3 mit niedriger Verunreinigungsdichte gemäß dem Wert der
zu ereichenden maximalen Spannung des IGBT variiert, hat
eine zu geringe Dicke keinen Effekt. Daher ist die
geringste Dicke des Bereichs 3 mit niedriger
Verunreinigungsdichte ungefähr 5 µm. Die vorliegende
Erfindung ist nicht auf das oben ausgeführte
Ausführungsbeispiel begrenzt, sondern kann in
verschiedenster Weise innerhalb des Schutzumfangs der
Erfindung abgeändert werden.
Zusammenfassend ergeben sich die folgenden Wirkungen
durch Ersetzen eines Teils des
Leitfähigkeitsmodulationsbereichs des bekannten IGBT
durch einen Bereich mit niedriger Verunreinigungsdichte:
Durch Anwachsen der Feldstärke in dem Bereich mit
niedriger Verunreinigungsdichte über den Wert der
Feldstärke im Leitfähigkeitsmodulationsbereich kann die
maximale Spannung des IGBT bei gleicher Dicke des
Leitfähigkeitsmodulationsbereichs wie bei einem
vorbekannten IGBT erhöht werden.
Durch Beschleunigung des Ausweitens der Verarmungsschicht
aufgrund des Bereichs mit niedriger Verunreinigungsdichte
erstreckt sich der Verunreinigungsbereich schnell bis zum
Bereich mit hoher Verunreinigungsdichte, wodurch die
Ausschaltzeit oder der Verlust des IGBT reduziert werden
kann.
Die Erfindung löst das Kompromißproblem bei einem
vorbekannten IGBT, das in der Abhängigkeit von der
Verunreinigungsdichte und der Dicke des
Leitfähigkeitsmodulationsbereichs und dem Schaltverlust
und der Einschaltspannung des IGBT besteht. Daher wird
eine höhere maximale Spannung des IGBT ohne ungünstige
Beeinflussung der Schaltgeschwindigkeit und der
Einschaltspannung erzielt.
Die vorstehend erwähnten Auswirkungen der Erfindung sind
insbesondere vorteilhaft, wenn eine maximale Spannung von
mehreren 100 Volt erforderlich ist. Die Verwendung von
IGBT mit einer höheren Spannung wird ermöglicht, und
dadurch wird der Anwendungs- und Verwendungsbereich der
IGBT vergrößert.
Claims (5)
1. Ein bipolarer Transistor mit isolierter Steuerelektrode
(IGBT) mit:
einem Halbleitersubstrat (10) mit einer ersten und einer zweiten gegenüberliegenden Oberfläche, wobei das Substrat umfaßt:
einen Drainbereich (1) vom ersten Leitfähigkeitstyp benachbart zur ersten Oberfläche;
einen Bereich (2) mit hoher Verunreinigungsdichte vom anderen Leitfähigkeitstyp, der auf dem Drainbereich (1) des Halbleitersubstrats aufgetragen ist;
einen Bereich (3) mit niedriger Verunreinigungsdichte, der eine Verunreinigungsdichte geringer als der Bereich (2) mit hoher Verunreinigungsdichte aufweist vom anderen Leitfähigkeitstyp, welcher auf dem Bereich mit hoher Verunreinigungsdichte aufgetragen ist;
einen Leitfähigkeitsmodulationsbereich (4) vom anderen Leitfähigkeitstyp, der zwischen der zweiten gegenüberliegenden Oberfläche und dem Bereich (3) mit niedriger Verunreinigungsdichte angeordnet ist;
eine Isolationsschicht (21), die auf dem Leitfähigkeitsmodulationsbereich (4) aufgetragen ist;
einem auf der Isolationsschicht (21) aufgetragenen Gate (20), welches auf dem Leitfähigkeitsmodulationsbereich aufliegt;
wobei das Halbleitersubstrat (10) einen Kanal bildende Schicht (30) des ersten Leitfähigkeitstyps umfaßt, die auf dem Leitfähigkeitsmodulationsbereich (4) benachbart zur zweiten gegenüberliegenden Oberfläche aufgetragen ist und deren Kantenabschnitte sich unter die Kanten des Gates (20) erstrecken;
eine Sourceschicht (40) des anderen Leitfähigkeitstyps, die in die Kanal bildende Schicht (30) eindiffundiert ist und sich bis unter die Kanal bildende Schicht erstreckt, wobei ein Fenster unterhalb eines zentralen Abschnitts des Gates gebildet ist;
einem mit dem Drainbereich verbundenen und sich von diesem erstreckenden Drainanschluß (D);
einem mit dem Sourcebereich verbundenen und sich von diesem erstreckenden Sourceanschluß (S) und
einem mit dem Gate verbundenen und sich von diesem erstreckenden Gateanschluß (G).
einem Halbleitersubstrat (10) mit einer ersten und einer zweiten gegenüberliegenden Oberfläche, wobei das Substrat umfaßt:
einen Drainbereich (1) vom ersten Leitfähigkeitstyp benachbart zur ersten Oberfläche;
einen Bereich (2) mit hoher Verunreinigungsdichte vom anderen Leitfähigkeitstyp, der auf dem Drainbereich (1) des Halbleitersubstrats aufgetragen ist;
einen Bereich (3) mit niedriger Verunreinigungsdichte, der eine Verunreinigungsdichte geringer als der Bereich (2) mit hoher Verunreinigungsdichte aufweist vom anderen Leitfähigkeitstyp, welcher auf dem Bereich mit hoher Verunreinigungsdichte aufgetragen ist;
einen Leitfähigkeitsmodulationsbereich (4) vom anderen Leitfähigkeitstyp, der zwischen der zweiten gegenüberliegenden Oberfläche und dem Bereich (3) mit niedriger Verunreinigungsdichte angeordnet ist;
eine Isolationsschicht (21), die auf dem Leitfähigkeitsmodulationsbereich (4) aufgetragen ist;
einem auf der Isolationsschicht (21) aufgetragenen Gate (20), welches auf dem Leitfähigkeitsmodulationsbereich aufliegt;
wobei das Halbleitersubstrat (10) einen Kanal bildende Schicht (30) des ersten Leitfähigkeitstyps umfaßt, die auf dem Leitfähigkeitsmodulationsbereich (4) benachbart zur zweiten gegenüberliegenden Oberfläche aufgetragen ist und deren Kantenabschnitte sich unter die Kanten des Gates (20) erstrecken;
eine Sourceschicht (40) des anderen Leitfähigkeitstyps, die in die Kanal bildende Schicht (30) eindiffundiert ist und sich bis unter die Kanal bildende Schicht erstreckt, wobei ein Fenster unterhalb eines zentralen Abschnitts des Gates gebildet ist;
einem mit dem Drainbereich verbundenen und sich von diesem erstreckenden Drainanschluß (D);
einem mit dem Sourcebereich verbundenen und sich von diesem erstreckenden Sourceanschluß (S) und
einem mit dem Gate verbundenen und sich von diesem erstreckenden Gateanschluß (G).
2. Der Bipolartransistor mit isolierter Steuerelektrode
nach Anspruch 1,
dadurch gekennzeichnet,
daß die Verunreinigungsdichte des Bereichs (3) mit
niedriger Verunreinigungsdichte nicht größer als ungefähr
die Hälfte der Verunreinigungsdichte des
Leitfähigkeitsmodulationsbereichs (4) ist.
3. Der Bipolartransistor mit isolierter Steuerelektrode
nach Anspruch 1,
dadurch gekennzeichnet,
daß der Bereich (3) mit niedriger Verunreinigungsdichte
eine Dicke im Bereich von 20 bis 50% der Summe der Dicken
des Bereichs (3) mit niedriger Verunreinigungsdichte und
des Leitfähigkeitsmodulationsbereichs (4) aufweist.
4. Der Bipolartransistor mit isolierter Steuerelektrode
nach Anspruch 3,
dadurch gekennzeichnet,
daß der Bereich (3) mit niedriger Verunreinigungsdichte
eine Dicke im Bereich von 25 bis 35% der Summe der Dicken
des Bereichs (3) mit niedriger Verunreinigungsdichte und
des Leitfähigkeitsmodulationsbereichs (4) aufweist.
5. Der Bipolartransistor mit isolierter Steuerelektrode
nach Anspruch 1,
dadurch gekennzeichnet,
daß der Bereich (3) mit niedriger Verunreinigungsdichte
eine Dicke von wenigstens 5 µm aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091846A JPH04322470A (ja) | 1991-04-23 | 1991-04-23 | 絶縁ゲートバイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4213423A1 true DE4213423A1 (de) | 1992-10-29 |
Family
ID=14037940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4213423A Withdrawn DE4213423A1 (de) | 1991-04-23 | 1992-04-23 | Bipolartransistor mit isolierter steuerelektrode |
Country Status (4)
Country | Link |
---|---|
US (1) | US5326993A (de) |
JP (1) | JPH04322470A (de) |
DE (1) | DE4213423A1 (de) |
GB (1) | GB2255228B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10053445A1 (de) * | 2000-10-27 | 2002-05-23 | Infineon Technologies Ag | IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751024A (en) * | 1995-03-14 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
US6001678A (en) * | 1995-03-14 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
US6242787B1 (en) * | 1995-11-15 | 2001-06-05 | Denso Corporation | Semiconductor device and manufacturing method thereof |
US6831331B2 (en) | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
KR0175276B1 (ko) * | 1996-01-26 | 1999-02-01 | 김광호 | 전력반도체장치 및 그의 제조방법 |
US6008092A (en) * | 1996-02-12 | 1999-12-28 | International Rectifier Corporation | Short channel IGBT with improved forward voltage drop and improved switching power loss |
US6040599A (en) | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
KR100256109B1 (ko) * | 1997-05-07 | 2000-05-01 | 김덕중 | 전력 반도체 장치 |
US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
US6271061B1 (en) | 1997-12-03 | 2001-08-07 | Stmicroelectronics S.R.L. | Fabrication of insulated gate bipolar devices |
JP4164962B2 (ja) | 1999-10-08 | 2008-10-15 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
DE102004039209B4 (de) * | 2004-08-12 | 2009-04-23 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone |
JP5272410B2 (ja) * | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4001368A1 (de) * | 1989-01-25 | 1990-08-02 | Fuji Electric Co Ltd | Leitungstyp-modulations-mosfet |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2752184B2 (ja) * | 1989-09-11 | 1998-05-18 | 株式会社東芝 | 電力用半導体装置 |
-
1991
- 1991-04-23 JP JP3091846A patent/JPH04322470A/ja active Pending
-
1992
- 1992-04-17 US US07/870,324 patent/US5326993A/en not_active Expired - Lifetime
- 1992-04-23 GB GB9208758A patent/GB2255228B/en not_active Expired - Lifetime
- 1992-04-23 DE DE4213423A patent/DE4213423A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4001368A1 (de) * | 1989-01-25 | 1990-08-02 | Fuji Electric Co Ltd | Leitungstyp-modulations-mosfet |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10053445A1 (de) * | 2000-10-27 | 2002-05-23 | Infineon Technologies Ag | IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten |
DE10053445C2 (de) * | 2000-10-27 | 2002-11-28 | Infineon Technologies Ag | IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten |
Also Published As
Publication number | Publication date |
---|---|
GB9208758D0 (en) | 1992-06-10 |
US5326993A (en) | 1994-07-05 |
JPH04322470A (ja) | 1992-11-12 |
GB2255228A (en) | 1992-10-28 |
GB2255228B (en) | 1995-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69107949T2 (de) | MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung. | |
DE19653615A1 (de) | Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung | |
DE4213423A1 (de) | Bipolartransistor mit isolierter steuerelektrode | |
DE4112905A1 (de) | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung | |
DE69122598T2 (de) | Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren | |
DE69028161T2 (de) | Halbleiteranordnung mit isoliertem Gate | |
EP0071916B1 (de) | Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
DE3905434C2 (de) | Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung | |
DE19528998A1 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE19932959B4 (de) | Halbleitervorrichtung und diese verwendende Halbleiterschaltung | |
DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
EP0249122A1 (de) | Abschaltbares Leistungshalbleiterbauelement | |
CH679962A5 (de) | ||
DE2844283A1 (de) | Thyristor | |
DE69031610T2 (de) | Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung | |
DE3104743C2 (de) | Halbleiter-Schaltanordnung | |
DE19518339A1 (de) | Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben | |
DE68917963T2 (de) | Verfahren zur Herstellung eines MOS-Typ-Halbleiter-Bauelement. | |
DE4114349C2 (de) | Bipolartransistor mit isoliertem Gate (IGBT) | |
DE3439803C2 (de) | ||
DE2642206A1 (de) | Verfahren und aufbau einer halbleitervorrichtung mit genau gesteuerter lebensdauer der ladungstraeger | |
DE3333242C2 (de) | Monolithisch integrierter Halbleiterschaltkreis | |
EP0308667B1 (de) | Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8105 | Search report available | ||
8130 | Withdrawal |