DE4240736A1 - Wideband BiCMOS operational amplifier - has reference voltage generator, differential amplifier, current source with cascode transistor and modified bipolar Wilson current mirror - Google Patents
Wideband BiCMOS operational amplifier - has reference voltage generator, differential amplifier, current source with cascode transistor and modified bipolar Wilson current mirrorInfo
- Publication number
- DE4240736A1 DE4240736A1 DE19924240736 DE4240736A DE4240736A1 DE 4240736 A1 DE4240736 A1 DE 4240736A1 DE 19924240736 DE19924240736 DE 19924240736 DE 4240736 A DE4240736 A DE 4240736A DE 4240736 A1 DE4240736 A1 DE 4240736A1
- Authority
- DE
- Germany
- Prior art keywords
- mos transistor
- channel mos
- terminal
- connection
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 102100036203 Microfibrillar-associated protein 5 Human genes 0.000 claims abstract description 12
- 101710147471 Microfibrillar-associated protein 5 Proteins 0.000 claims abstract description 12
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 9
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 9
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 4
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 4
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 4
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 3
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 3
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 101000608734 Helianthus annuus 11 kDa late embryogenesis abundant protein Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3008—Bifet SEPP output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30087—Only the bias of the pull transistor of the SEPP being dynamically controlled by the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45036—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are single transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45178—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more extra resistors in the active load circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45221—Indexing scheme relating to differential amplifiers the output signal being taken from the two complementary outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45272—Indexing scheme relating to differential amplifiers the output current being increased by a transistor which being controlled by the input signal to source current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
Die Erfindung betrifft einen BiCMOS-Operationsverstärker nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a BiCMOS operational amplifier the preamble of claim 1.
Eine der wichtigsten Grundschaltungen der Analogtechnik ist der Operationsverstärker, der zum Beispiel in Filtern oder Konver tern als Teilschaltung mit unterschiedlichen Anforderungen auftritt. Eine Anwendung in Filtern und Umsetzern mit geschal teten Kondensatoren setzt eine hohe Bandbreite und vor allem einen extrem hohen Eingangswiderstand, der nur mit MOS-Ein gangstransistoren realisiert werden kann, voraus. Der Basis strom bipolarer Eingangstransistoren würde den Haltekondensa toren Ladung entnehmen und so deren gespeichertes Spannungspo tential verändern. Früher wurden integrierte Operationsver stärker für Schaltungen mit geschalteten Kondensatoren (SC- Schaltungen) in reiner CMOS-Technik realisiert. Diese Schal tungen benötigen aber mehr Chipfläche und sind in der Regel aufwendiger als ein BiCMOS-Operationsverstarker. Durch die besseren Analogeigenschaften bezüglich Steilheit und Aus gangswiderstand des Bipolartransistors können BiCMOS-Verstärker höhere Bandbreiten und höhere Ausgangswiderstände erreichen. Gerade in der analogen Schaltungstechnik bietet die BiCMOS- Technik die Möglichkeit, die Vorteile beider Transistortypen miteinander zu kombinieren.One of the most important basic circuits in analog technology is the Operational amplifier, for example in filters or converters tern as a subcircuit with different requirements occurs. An application in filters and converters with formwork capacitors sets a high bandwidth and above all an extremely high input resistance that only with MOS-On gang transistors can be realized in advance. The base current bipolar input transistors would the holding capacitor gates remove charge and thus their stored voltage po change potential. In the past, integrated operations ver stronger for circuits with switched capacitors (SC- Circuits) realized in pure CMOS technology. This scarf but require more chip area and are usually more complex than a BiCMOS operation amplifier. Through the better analog properties in terms of slope and off The resistance of the bipolar transistor can be BiCMOS amplifiers achieve higher bandwidths and higher output resistances. Especially in analog circuit technology, the BiCMOS Technology the possibility of taking advantage of both types of transistors to combine with each other.
Aus den Fortschritt-Berichten des VDI-Verlags, Reihe 9: Elek tronik, Nr. 112, Seite 40 bis 47 ist ein gattungsgemäßer Ope rationsverstärker bekannt. Dabei handelt es sich um einen ein stufigen BiCMOS-Operationsverstärker, der eine Differenzver stärkerstufe und eine nachgeschaltete Kaskodenstufe aufweist und bei der mit Hilfe eines MOS-Stromspiegels das differenti elle Ausgangssignal des Differenzverstärkers in ein einzelnes massebezogenes Ausgangssignal (single ended) überführbar ist.From the progress reports of VDI-Verlag, series 9: Elek tronik, No. 112, pages 40 to 47 is a generic ope ration amplifier known. This is a one stage BiCMOS operational amplifier, which is a difference ver stronger level and has a downstream cascode level and the differenti with the help of a MOS current mirror All output signal of the differential amplifier into a single mass-related output signal (single ended) can be converted.
Der Erfindung liegt die Aufgabe zugrunde, einen BiCMOS-Operati onsverstärker anzugeben, bei dem möglichst Chipfläche gespart und die inneren Kapazitäten auf ein Minimum reduziert sind, um den Verlustleistungsbedarf und die Verstärkereigenschaften, zum Beispiel die Bandbreite, positiv zu beeinflussen und bei dem, auch bei Schwankungen im Herstellungsprozeß, die Arbeitspunkte im Verstärker ohne größere Abweichungen festgelegt sind. Die Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.The invention has for its object a BiCMOS operati specify onsampler, where possible saving chip area and the internal capacities are reduced to a minimum the power dissipation requirement and the amplifier properties to Example the range to positively influence and where Even with fluctuations in the manufacturing process, the working points are set in the amplifier without major deviations. The The object is achieved by the in the characterizing part of claim 1 specified features solved.
Die Ansprüche 2 und 3 betreffen eine bevorzugte Ausgestaltung des im erfindungsgemäßen Operationsverstärker enthaltenen Re ferenzspannungsgenerators und der Patentanspruch 4 betrifft eine bevorzugte Verwendung des erfindungsgemäßen Operations verstärkers.Claims 2 and 3 relate to a preferred embodiment of the Re contained in the operational amplifier according to the invention ferential voltage generator and the claim 4 relates a preferred use of the operation according to the invention amplifier.
Die Erfindung wird nachfolgend anhand der Zeichnung näher er läutert.The invention is based on the drawing he he purifies.
Die Zeichnung zeigt einen erfindungsgemäßen Operationsver stärker, der einen Referenzspannungsgenerator RSG, einen Diffe renzverstärker mit Stromquelle, einer Kaskodenschaltung, Strom quellenlasten und einen modifizierten bipolaren Wilson-Strom spiegel enthält. Der Differenzverstärker wird aus den p-Kanal- MOS-Transistoren MP25 und MP15 gebildet und durch eine Strom quelle in Form eines p-Kanal-MOS-Transistors MP1 gespeist. Da bei ist der MOS-Transistor MP25 mit einem Bipolartransistor QN24 und einem Emitterwiderstand R21 des Wilson-Stromspiegels sowie der MOS-Transistor MP15, ein Bipolartransistor QN14 und ein Emitterwiderstand R11 des Wilson-Stromspiegels jeweils der Reihe nach in Serie geschaltet, wobei die Emitter der Bipolar transistoren über die Emitterwiderstände R21 und R11 mit Be zugspotential VSS und die Sourceanschlüsse der MOS-Transistoren MP25 und MP15 über den MOS-Transistor MP1 mit einer Versor gungsspannung VDD verbunden sind. Der Kollektoranschluß des Bipolartransistors QN14 ist auf die Basis des Bipolartransi stors QN14 geführt, die mit der Basis des Bipolartransistors QN24 verbunden ist. Zwischen dem Verbindungsknoten des MOS-Transistors MP25 und dem Bipolartransistor QN24 und dem Verbin dungsknoten des MOS-Transistors MP15 und des Bipolartransistors QN14 ist ein Differenzsignal DIFF bildbar. Das Gate des MOS- Transistors MP1, der eine Konstantstromquelle bildet, wird mit einer Referenzspannung REF1 des Referenzspannungsgenerators RSG versorgt. Der Gateanschluß des MOS-Transistors MP25 stellt den nichtinvertierenden Eingang INP des Differenzverstärkers und der MOS-Transistor MP15 den invertierenden Eingang INN der Dif ferenzverstärkers dar.The drawing shows an Operationsver invention stronger, the one reference voltage generator RSG, a Diffe Limit amplifier with current source, a cascode circuit, current source loads and a modified bipolar Wilson current contains mirror. The differential amplifier is made up of the p-channel MOS transistors MP25 and MP15 formed by a current Source fed in the form of a p-channel MOS transistor MP1. There is the MOS transistor MP25 with a bipolar transistor QN24 and an emitter resistor R21 of the Wilson current mirror and the MOS transistor MP15, a bipolar transistor QN14 and an emitter resistor R11 of the Wilson current mirror each of the Connected in series, the emitters being the bipolar transistors via the emitter resistors R21 and R11 with Be pull potential VSS and the source connections of the MOS transistors MP25 and MP15 via the MOS transistor MP1 with a Versor voltage VDD are connected. The collector connection of the Bipolar transistor QN14 is based on the bipolar transistor stors QN14 led to the base of the bipolar transistor QN24 is connected. Between the connecting node of the MOS transistor MP25 and the bipolar transistor QN24 and the connector junction node of the MOS transistor MP15 and the bipolar transistor QN14 a difference signal DIFF can be formed. The gate of the MOS Transistor MP1, which forms a constant current source, with a reference voltage REF1 of the reference voltage generator RSG provided. The gate connection of the MOS transistor MP25 provides the non-inverting input INP of the differential amplifier and the MOS transistor MP15 the inverting input INN the dif reference amplifier.
Die beiden Bipolartransistoren QN24 und QN14 weisen eine größe re Steilheit und damit eine höhere Verstärkung als MOS-Transi storen auf. Zur Erhöhung der Genauigkeit bzw. der Unempfind lichkeit gegenüber Technologieschwankungen im bipolaren Strom spiegel mit den beiden Transistoren QN24 und QN14, sind die Emitterwiderstände R21 und R11 vorgesehen, die zu einer Strom gegenkopplung und damit zu einer Verkleinerung der effektiven Transistorsteilheit führen. Die Emitterwiderstände tragen fer ner zur Verbesserung des Rauschverhaltens des erfindungsgemäßen Operationsverstärkers bei.The two bipolar transistors QN24 and QN14 have a size re steepness and thus a higher gain than MOS Transi open up. To increase accuracy or insensitivity Compared to technology fluctuations in the bipolar current mirror with the two transistors QN24 and QN14, are the Emitter resistors R21 and R11 are provided which lead to a current negative feedback and thus to a reduction in the effective Lead transistor steepness. The emitter resistors also carry ner to improve the noise behavior of the invention Operational amplifier at.
Die in der Zeichnung dargestellten Emitterwiderstände R21 und R11 sind in einer integrierten Schaltung beispielsweise in an sich bekannter Weise durch MOS-Transistoren im Triodengebiet realisierbar. Der Spannungsabfall an den Emitterwiderständen beträgt typischerweise ca. 0,1 Volt.The emitter resistors R21 and R11 are in an integrated circuit, for example in known way through MOS transistors in the triode region realizable. The voltage drop across the emitter resistors is typically about 0.1 volts.
Die Kaskodenschaltung besteht aus einem Kaskodentransistor in Form eines p-Kanal-MOS-Transistors MP12 und einem p-Kanal-MOS- Transistor MP11, der eine Stromquellenlast bildet. Ferner bil det ein npn-Bipolartransistor QN13 des Wilson-Stromspiegels und ein npn-Transistor MP14 eine bipolare Kaskode. Die MOS-Kaskode und die bipolare Kaskode sind in Reihe geschaltet und ihr Ver bindungsknoten stellt gleichzeitig den Ausgang des erfindungs gemäßen Operationsverstärkers dar. Der Emitteranschluß des Bi polartransistors QN13 ist mit dem Verbindungsknoten des MOS- Transistors MP15 und des Bipolartransistors QN14 verbunden und die Basis des Bipolartransistors QN13 ist mit dem Verbindungs knoten des MOS-Transistors MP25 und des Bipolartransistors QN24 beschaltet, so daß das Differenzsignal DIFF an der Basis- Emitterstrecke des Bipolartransistors QN13 anliegt. Das Gate des MOS-Transistors MP12 wird durch eine Referenzspannung REF2 aus dem Referenzspannungsgenerator RSG versorgt.The cascode circuit consists of a cascode transistor in Form of a p-channel MOS transistor MP12 and a p-channel MOS Transistor MP11, which forms a current source load. Furthermore bil det an npn bipolar transistor QN13 of the Wilson current mirror and an npn transistor MP14 a bipolar cascode. The MOS cascode and the bipolar cascode are connected in series and their ver binding node also represents the outcome of the invention appropriate operational amplifier. The emitter connection of the Bi polar transistor QN13 is connected to the connection node of the MOS Transistor MP15 and the bipolar transistor QN14 connected and the base of the bipolar transistor QN13 is with the connection node of the MOS transistor MP25 and the bipolar transistor QN24 wired so that the difference signal DIFF at the base Emitter path of the bipolar transistor QN13 is present. The gate of the MOS transistor MP12 is replaced by a reference voltage REF2 supplied from the reference voltage generator RSG.
Ein p-Kanal-MOS-Transistor MP21 und ein p-Kanal-MOS-Transistor MP11 bilden jeweils eine Stromquellenlast.A p-channel MOS transistor MP21 and a p-channel MOS transistor MP11 each form a current source load.
Der Sourceanschluß des MOS-Transistors MP12 ist über den p-Ka nal-Transistor MP11 und die Basis des Transistors QN13 ist über den Transistor MP21 mit der Versorgungsspannung VDD verbunden. Die beiden Gates der MOS-Transistoren MP21 und MP11 werden mit der Referenzspannung REF1 versorgt. Die beiden so beschalteten MOS-Transistoren MP11 und MP21 stellen Konstantstromquellen dar, die einen möglichst gleich großen Strom in den Verbin dungsknoten zwischen dem MOS-Transistor 25 und dem Bipolartran sistor QN24 bzw. dem MOS-Transistor MP15 und dem Bipolartransi stor QN14 liefern. The source terminal of the MOS transistor MP12 is connected via the p-channel transistor MP11 and the base of the transistor QN13 is connected to the supply voltage VDD via the transistor MP21. The two gates of the MOS transistors MP21 and MP11 are supplied with the reference voltage REF1. The two MOS transistors MP11 and MP21 connected in this way represent constant current sources which deliver the same possible current in the connection node between the MOS transistor 25 and the bipolar transistor QN24 or the MOS transistor MP15 and the bipolar transistor QN14.
Der MOS-Transistor MP1 besitzt dabei beispielsweise eine sechsmal so große Kanalweite als die Transistoren MP21 und MP11, wodurch der Ausgang OUT des erfindungsgemäßen Operati onsverstärkers im Vergleich zur Differenzverstärkerschaltung hochohmig wird und ein einstufiger Verstärker entsteht, bei dem eine signifikante Spannungsverstärkung erst am Ausgang OUT zu standekommt. Der dominante Pol ist dadurch ebenfalls am Ausgang und die Frequenzkompensation erfolgt allein durch eine Lastkapazität CL, die zwischen dem Ausgang OUT und dem Bezugs potential VSS liegt.The MOS transistor MP1 has, for example channel size six times larger than transistors MP21 and MP11, whereby the output OUT of the Operati ons amplifier compared to the differential amplifier circuit becomes high-resistance and a single-stage amplifier is created in which significant voltage amplification only at output OUT came. The dominant pole is also at the exit and the frequency compensation is done by a Load capacitance CL between the output OUT and the reference potential VSS is.
Die Bipolartransistoren QN13, QN14 und QN24 bilden zusammen ei nen modifizierten Wilson-Stromspiegel, der für eine symmetri sche Stromverteilung im Ruhezustand, das heißt die Spannung am Eingang INP ist gleich der Spannung am Eingang INN, des Diffe renzverstärkers sorgt.The bipolar transistors QN13, QN14 and QN24 together form one modified Wilson current mirror, which for a symmetri cal current distribution at rest, that is, the voltage at INP input is equal to the voltage at INN input, Diff limit amplifier ensures.
Der MOS-Transistor MP12 der Kaskode sorgt dafür, daß am Ausgang OUT der um den Faktor gm12/gDS12 herabgesetzte Leitwert gDS11 wirksam ist, wobei gm12 die Steilheit des MOS-Transistors MP12 und gDS12 den Ausgangsleitwert des MOS-Transistors MP12 bedeu ten.The MOS transistor MP12 of the cascode ensures that at the output OUT of the gm by a factor of 12 / g DS12 reduced conductance g DS11 is effective where gm 12, the transconductance of the MOS transistor MP12 and g DS12 the output conductance of the MOS transistor MP12 mean.
Beim oben beispielhaft angegebenen Weitenverhältnis von 1 : 3 fließt durch die MOS-Transistoren MP25 und MP15 jeweils der dreifache Strom als bei den MOS-Transistoren MP21 und MP11 im Ausgangszweig und in entsprechender Weise muß die Konstant stromquelle, die durch den MOS-Transistor MP1 gebildet wird, den sechsfachen Strom und die Emitterwiderstände jeweils den vierfachen Strom des Ausgangszweiges führen.With the width ratio of 1: 3 given above as an example flows through the MOS transistors MP25 and MP15 respectively triple current than with the MOS transistors MP21 and MP11 im Output branch and in a corresponding manner, the constant current source formed by the MOS transistor MP1 six times the current and the emitter resistors each carry four times the current of the output branch.
Der Referenzspannungsgenerator RSG ist mit Bezugspotential VSS und der Versorgungsspannung VDD verbunden und liefert die Refe renzspannungen REF1 und REF2. Der Referenzspannungsgenerator RSG besitzt beispielsweise, wie hier, vier p-Kanal-Transistoren MP31, MP32, MP41 und MP42 und eine Konstantstromquelle I. Die Konstantstromquelle I kann dabei über einen zusätzlichen An schluß vorgesehen werden oder, wie in der Zeichnung alternativ angedeutet, durch einen n-Kanal-MOS-Transistor, dessen Gate mit der Versorgungsspannung verbunden ist und der folglich im Triodengebiet arbeitet, realisiert sein. Die MOS-Transistoren MP41 und MP42 sowie die Stromquelle I sind der Reihe nach in Serie geschaltet, wobei der Sourceanschluß des MOS-Transistors MP41 mit der Versorgungsspannung und der nicht mit dem MOS-Transistor MP42 verbundene Anschluß der Stromquelle mit Be zugspotential verbunden ist. Ferner sind die MOS-Transistoren MP31 und MP32 in Serie geschaltet, wobei der Sourceanschluß des MOS-Transistors MP31 mit der Versorgungsspannung VDD und der Drainanschluß des MOS-Transistors MP32 mit dem Bezugspotential VSS verbunden ist und der Verbindungsknoten zwischen beiden MOS-Transistoren gleichzeitig die Referenzspannung REF2 liefert. Die beiden MOS-Transistoren MP31 und MP41 bilden einen Stromspiegel, bei dem der Drainanschluß des MOS-Transistors MP41 und die Gateanschlüsse der Transistoren MP41 und MP31 ver bunden sind und die Referenzspannung REF1 liefern. Die Gates der beiden MOS-Transistoren MP42 und MP32 sind miteinander ver bunden und mit dem Drainanschluß des MOS-Transistors MP42 be schaltet.The reference voltage generator RSG is with reference potential VSS and the supply voltage VDD and supplies the Refe limit voltages REF1 and REF2. The reference voltage generator For example, RSG has four p-channel transistors, as shown here MP31, MP32, MP41 and MP42 and a constant current source I. Die Constant current source I can have an additional An conclusion can be provided or, as in the drawing, alternatively indicated by an n-channel MOS transistor, the gate of which the supply voltage is connected and consequently in Triode area works, be realized. The MOS transistors MP41 and MP42 and the current source I are in turn in Series connected, the source of the MOS transistor MP41 with the supply voltage and not with the MOS transistor MP42 connected connection of the current source with Be potential is connected. Furthermore, the MOS transistors MP31 and MP32 connected in series, the source connection of the MOS transistor MP31 with the supply voltage VDD and Drain connection of the MOS transistor MP32 with the reference potential VSS is connected and the connection node between the two MOS transistors simultaneously the reference voltage REF2 delivers. The two MOS transistors MP31 and MP41 form one Current mirror at which the drain connection of the MOS transistor MP41 and the gate connections of transistors MP41 and MP31 ver are bound and supply the reference voltage REF1. The gates of the two MOS transistors MP42 and MP32 are ver bound and be with the drain of the MOS transistor MP42 switches.
Eine für die Pol- und Nullstellenberechnung des erfindungsgemä ßen Operationsverstärkers wesentliche parasitäre Kapazität CP ist in der Zeichnung zwischen dem Emitter des Bipolartransi stors QN13 und Bezugspotential gestrichelt angedeutet.One for the pole and zero calculation of the invention ß operational amplifier essential parasitic capacitance CP is in the drawing between the emitter of the bipolar transistor stors QN13 and reference potential indicated by dashed lines.
Unter der Annahme, daß die Lastkapazität CL größer als jede in terne parasitäre Kapazität ist und unter Vernachlässigung der Eingangskapazitäten der MOS-Transistoren MP15 und MP25, sowie der Kapazitäten an der Basis der Bipolartransistoren QN14 und QN24 und der Ausgangsleitwerte der durch die MOS-Transistoren MP11, MP21 und MP12 gebildeten Stromquellen lassen sich für die Leerlaufverstärkung und die Pol- und Nullstellen folgende Nähe rungsformeln angeben:Assuming that the load capacity CL is larger than each in ternal parasitic capacitance and neglecting the Input capacities of the MP15 and MP25 MOS transistors, as well the capacitances at the base of the bipolar transistors QN14 and QN24 and the output conductivities of those through the MOS transistors MP11, MP21 and MP12 formed current sources can be used for the Idling gain and the proximity of the poles and zeros Specify formulas:
gm15 ist die Steilheit der MOS-Transistoren MP15 und MP25, gm13 ist die Steilheit, gπ13 der Eingangs- und gO13 der Ausgangs leitwert der Transistors QN13. Für den Bipolartransistor gilt unter guter Näherung:gm 15 is the slope of the MOS transistors MP15 and MP25, gm 13 is the slope, gπ 13 the input and gO 13 the output conductance of the transistor QN 13 . With good approximation, the following applies to the bipolar transistor:
wobei UT einer Temperaturspannung von ca. 26 mV entspricht und damit mit dem beispielsweise gewählten Weitenverhältnis von 1 : 3 entsprechend dem Verhältnis der Kollektorströme folgende Beziehung für die Steilheiten der Bipolartransistoren besteht:where U T corresponds to a temperature voltage of approx. 26 mV and thus, with the selected width ratio of 1: 3 according to the ratio of the collector currents, the following relationship exists for the steepness of the bipolar transistors:
gm14 = gm24 = 4 gm13 (6).gm 14 = gm 24 = 4 gm 13 (6).
Zur Phasengangoptimierung muß der Pol p2 möglichst weit ober halb der Bandbreite f0 In order to optimize the phase response, the pole p 2 must be as far as possible above the bandwidth f 0
liegen. Durch die Verwendung der Bipolartransistoren im Wilson- Stromspiegel ist es kein Problem diese Bedingung einzuhalten, da gm13 sehr viel größer als gm15 und die parasitäre Kapazität CP kleiner als die Lastkapazität CL ist. Mit MOS-Transistoren hingegen wäre es nur schwer möglich die Bedingung für den Pol p2 zu erfüllen.lie. By using the bipolar transistors in the Wilson current mirror, it is no problem to meet this condition, since gm 13 is very much larger than gm 15 and the parasitic capacitance CP is smaller than the load capacitance CL. With MOS transistors, on the other hand, it would be difficult to meet the condition for pole p2.
Der Verstärker ist für kapazitive Lasten ausgelegt, wobei hier in der Regel relativ hochohmige kapazitive Lasten zu verstehen sind. Mit der gewünschten Ausgangsflankensteilheit (Slew Rate) SR und der Lastkapazität CL ergibt sich der im Ausgangszweig er forderliche Strom IOUT = CL * SR.The amplifier is designed for capacitive loads, whereby relatively high-resistance capacitive loads are generally to be understood here. With the desired output slew rate SR and the load capacitance CL, the current I OUT = CL * SR required in the output branch is obtained.
Die Gleichspannungsverstärkung des erfindungsgemäßen Operati onsverstärkers beträgt beispielsweise 70 dB und die Bandbreite 340 Megahertz. Da der erfindungsgemäße Operationsverstärker einen extrem hohen Eingangswiderstand und eine hohe Bandbreite besitzt und sich besonders zum Treiben hochohmiger kapazitiver Lasten (CL) eignet, ist der erfindungsgemäße Operationsver stärker für Schaltungen mit geschalteten Kondensatoren, wie beispielsweise SC-Filter und SC-Umsetzer, geeignet.The DC voltage gain of the Operati according to the invention amplifier is, for example, 70 dB and the bandwidth 340 megahertz. Since the operational amplifier according to the invention an extremely high input resistance and a high bandwidth owns and is particularly suitable for driving high-impedance capacitive Suitable loads (CL) is the Operationsver invention stronger for circuits with switched capacitors, such as for example, SC filters and SC converters.
Claims (6)
- - mit einem Referenzspannungsgenerator (RSG), der mit Bezugspo tential (VSS) und einer Versorgungsspannung (VDD) verbunden ist und durch den eine erste Referenzspannung (REF1) und eine zweite Referenzspannung (REF2) erzeugbar sind,
- - mit einem Differenzverstärker, der einen ersten p-Kanal-MOS- Transistor (MP1) aufweist, dessen erster Anschluß mit der Versorgungsspannung (VDD) und dessen Gateanschluß mit der ersten Referenzspannung (REF1) versorgbar ist,
- with a reference voltage generator (RSG) which is connected to the reference potential (VSS) and a supply voltage (VDD) and by means of which a first reference voltage (REF1) and a second reference voltage (REF2) can be generated,
- with a differential amplifier having a first p-channel MOS transistor (MP1), the first connection of which can be supplied with the supply voltage (VDD) and the gate connection of which can be supplied with the first reference voltage (REF1),
der einen weiteren ersten Transistor (QN24), dessen erster Anschluß mit dem zweiten Anschluß des zweiten p-Kanal-MOS- Transistors (MP25) verbunden ist, und einen weiteren zweiten Transistor (QN14) aufweist, dessen erster Anschluß mit dem zweiten Anschluß des dritten p-Kanal-MOS-Transistors (MP15) und dessen zweiter Anschluß mit einem zweiten Anschluß des weiteren ersten Transistors verbunden ist, und
- - mit einer nachgeschalteten Verstärkerschaltung, die einen vierten p-Kanal-MOS-Transistor (MP21), dessen erster Anschluß mit der Versorgungsspannung verbunden ist, und einen fünften p-Kanal-MOS-Transistor (MP11) aufweist, dessen erster An schluß mit der Versorgungsspannung und dessen Gateanschluß mit dem Gateanschluß des vierten p-Kanal-MOS-Transistors verbunden ist,
which has a further first transistor (QN24), the first terminal of which is connected to the second terminal of the second p-channel MOS transistor (MP25), and a further second transistor (QN14), of which the first terminal is connected to the second terminal of the third p-channel MOS transistor (MP15) and the second terminal of which is connected to a second terminal of the further first transistor, and
- - With a downstream amplifier circuit having a fourth p-channel MOS transistor (MP21), the first terminal of which is connected to the supply voltage, and a fifth p-channel MOS transistor (MP11), the first of which is connected to the Supply voltage and its gate connection is connected to the gate connection of the fourth p-channel MOS transistor,
die einen ersten npn-Bipolartransistor (QN13) aufweist, des sen Kollektoranschluß mit dem zweiten Anschluß des sechsten p-Kanal-MOS-Transistors verbunden ist, der gleichzeitig einen einzigen Ausgang (OUT) des Operationsverstärkers darstellt, und dessen Emitteranschluß mit dem ersten Anschluß des zwei ten weiteren Transistors verbunden ist,
dadurch gekennzeichnet,
- - daß der erste weitere Transistor aus einem zweiten npn-Bipo lartransistor und der zweite weitere Transistor aus einem dritten npn-Bipolartransistor bestehen, deren erste Anschlüs se Kollektoranschlüsse und deren zweite Anschlüsse Basisan schlüsse sind,
- - daß die Emitteranschlüsse der zweiten und dritten npn-Bipo lartransistoren jeweils über Emitterwiderstände (R21, R11) mit Bezugspotential verbunden sind,
- - daß die Basisanschlüsse des zweiten und dritten npn-Bipolar transistors gemeinsam mit dem Kollektoranschluß des dritten npn-Bipolartransistors (QN14) verbunden sind,
- - daß der zweite Anschluß des zweiten p-Kanal-MOS-Transistors direkt mit der Basis des ersten npn-Bipolartransistors und direkt mit dem zweiten Anschluß des vierten p-Kanal-MOS-Tran sistors verbunden sind und
- - daß der Gateanschluß des sechsten p-Kanal-MOS-Transistors mit der zweiten Referenzspannung versorgbar ist.
which has a first npn bipolar transistor (QN13), whose collector connection is connected to the second connection of the sixth p-channel MOS transistor, which simultaneously represents a single output (OUT) of the operational amplifier, and whose emitter connection is connected to the first connection of the two additional transistors are connected,
characterized,
- - That the first further transistor consist of a second NPN bipolar transistor and the second further transistor consist of a third NPN bipolar transistor, the first connections of which are collector connections and the second connections of which are basic connections,
- - That the emitter connections of the second and third NPN bipolar transistors are each connected to reference potential via emitter resistors (R21, R11),
- that the base connections of the second and third npn bipolar transistors are connected together to the collector connection of the third npn bipolar transistor (QN14),
- - That the second terminal of the second p-channel MOS transistor are connected directly to the base of the first NPN bipolar transistor and directly to the second terminal of the fourth p-channel MOS transistor and
- - That the gate terminal of the sixth p-channel MOS transistor can be supplied with the second reference voltage.
- - daß der Referenzspannungsgenerator (RSG) einen siebten p-Ka nal-MOS-Transistor (MP41) und einen achten p-Kanal-MOS-Tran sistor (MP31) beinhaltet, deren jeweiliger erster Anschluß mit der Versorgungsspannung (VDD) und deren jeweiliger Gate anschluß mit dem zweiten Anschluß des siebten p-Kanal-MOS- Transistors verbunden ist und der zweite Anschluß des siebten p-Kanal-MOS-Transistors die erste Referenzspannung (REF1) führt,
- - daß der Referenzspannungsgenerator einen neunten p-Kanal-MOS- Transistor (MP42), dessen erster Anschluß-mit dem zweiten An schluß des siebten p-Kanal-MOS-Transistors (MP41) und dessen Gateanschluß mit dem zweiten Anschluß des neunten p-Kanal- MOS-Transistors (MP42) verbunden sind, und einen zehnten p-Kanal-MOS-Transistor (MP32) aufweist, dessen erster Anschluß die zweite Referenzspannung (REF2) führt und mit dem zweiten Anschluß des achten p-Kanal-MOS-Transistors (MP31), dessen Gateanschluß mit dem Gateanschluß des neunten p-Kanal-MOS- Transistors (MP42) und dessen zweiter Anschluß mit Bezugspo tential verbunden sind, und
- - daß zwischen dem zweiten Anschluß des neunten p-Kanal-MOS- Transistors (MP42) und dem Bezugspotential eine Stromquelle (I) vorgesehen ist.
- - That the reference voltage generator (RSG) includes a seventh p-channel MOS transistor (MP41) and an eighth p-channel MOS transistor (MP31), their respective first connection with the supply voltage (VDD) and their respective gate is connected to the second terminal of the seventh p-channel MOS transistor and the second terminal of the seventh p-channel MOS transistor carries the first reference voltage (REF1),
- - That the reference voltage generator has a ninth p-channel MOS transistor (MP42), the first connection of which to the second circuit of the seventh p-channel MOS transistor (MP41) and its gate connection to the second connection of the ninth p-channel - MOS transistor (MP42) are connected, and has a tenth p-channel MOS transistor (MP32), the first connection of which carries the second reference voltage (REF2) and the second connection of the eighth p-channel MOS transistor ( MP31), the gate terminal of which is connected to the gate terminal of the ninth p-channel MOS transistor (MP42) and the second terminal of which has reference potential, and
- - That a current source (I) is provided between the second terminal of the ninth p-channel MOS transistor (MP42) and the reference potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924240736 DE4240736A1 (en) | 1992-12-03 | 1992-12-03 | Wideband BiCMOS operational amplifier - has reference voltage generator, differential amplifier, current source with cascode transistor and modified bipolar Wilson current mirror |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924240736 DE4240736A1 (en) | 1992-12-03 | 1992-12-03 | Wideband BiCMOS operational amplifier - has reference voltage generator, differential amplifier, current source with cascode transistor and modified bipolar Wilson current mirror |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4240736A1 true DE4240736A1 (en) | 1994-06-09 |
Family
ID=6474342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19924240736 Withdrawn DE4240736A1 (en) | 1992-12-03 | 1992-12-03 | Wideband BiCMOS operational amplifier - has reference voltage generator, differential amplifier, current source with cascode transistor and modified bipolar Wilson current mirror |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4240736A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8737120B2 (en) | 2011-07-29 | 2014-05-27 | Micron Technology, Inc. | Reference voltage generators and sensing circuits |
| DE102008051633B4 (en) | 2007-10-24 | 2019-03-28 | Infineon Technologies Ag | Compensation for a capacitive load driving amplifier |
-
1992
- 1992-12-03 DE DE19924240736 patent/DE4240736A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008051633B4 (en) | 2007-10-24 | 2019-03-28 | Infineon Technologies Ag | Compensation for a capacitive load driving amplifier |
| US8737120B2 (en) | 2011-07-29 | 2014-05-27 | Micron Technology, Inc. | Reference voltage generators and sensing circuits |
| US9245597B2 (en) | 2011-07-29 | 2016-01-26 | Micron Technology, Inc. | Reference voltage generators and sensing circuits |
| US9620207B2 (en) | 2011-07-29 | 2017-04-11 | Micron Technology, Inc. | Reference voltage generators and sensing circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60027128T2 (en) | AMPLIFIER WITH CHANGING GAIN AND INCREASED LINEARITY | |
| DE4034371C1 (en) | ||
| DE1967366C3 (en) | Operational amplifier | |
| DE68926201T2 (en) | Operational amplifier circuit | |
| EP0529119B1 (en) | Monolithic integrated amplifier with digital gain control | |
| DE60132860T2 (en) | transconductance amplifier | |
| DE3713107C2 (en) | Circuit for generating constant voltages in CMOS technology | |
| DE19959180A1 (en) | Differential amplifier for high frequency amplification at low voltage, has input stage coupled to load circuit with features for dynamic compensation | |
| EP1704452B1 (en) | Transistor arrangement with temperature compensation and method for temperature compensation | |
| DE4111103A1 (en) | CMOS BAND GAP REFERENCE CIRCUIT | |
| DE69113844T2 (en) | Low noise amplifier with high input impedance, especially for microphones. | |
| DE68903243T2 (en) | VOLTAGE CONVERTER WITH MOS TRANSISTORS. | |
| DE69128596T2 (en) | Transconductance level with a wide dynamic range | |
| EP0491980B1 (en) | Voltage regulator including CMOS transconductance amplifier with dynamic biasing | |
| DE3640368C2 (en) | Low offset voltage amplifier circuit | |
| DE10154170A1 (en) | Differential amplifier with constant transconductance has 2 differential amplifier units with level shifters, constant current source, output currents interconnected for additional output currents | |
| DE69917822T2 (en) | operational amplifiers | |
| DE4001064A1 (en) | LOW-NOISE HIGH-SPEED DIFFERENTIAL AMPLIFIER AND METHOD FOR ACHIEVING A LOW-NOISE HIGH-SPEED GAIN OF A DIFFERENTIAL INPUT SIGNAL | |
| DE2643677C3 (en) | Current mirror amplifier with field effect transistors | |
| DE10005044A1 (en) | High speed current mirror circuit and method | |
| DE2462423C3 (en) | Operational amplifier | |
| DE69223351T2 (en) | Class A amplifier with floating operating point | |
| DE69707940T2 (en) | Quiescent current setting for amplifier output stage | |
| DE102006034560B4 (en) | Amplifier stage, operational amplifier and method for signal amplification | |
| DE4240736A1 (en) | Wideband BiCMOS operational amplifier - has reference voltage generator, differential amplifier, current source with cascode transistor and modified bipolar Wilson current mirror |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8141 | Disposal/no request for examination |