DE4017617C2

DE4017617C2 - Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche

Info

Publication number: DE4017617C2
Application number: DE4017617A
Authority: DE
Inventors: Takahiko Fukiage
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-06-06
Filing date: 1990-05-31
Publication date: 1995-04-13
Anticipated expiration: 2010-06-01
Also published as: JP2652061B2; KR940002808B1; US5008609A; DE4017617A1; KR910002116A; JPH039411A

Description

Die Erfindung bezieht sich auf eine Spannungserzeugungs schaltung nach dem Oberbegriff des Patentanspruchs 1, wie aus der US 4,692,689 bekannt.

In einer Halbleitereinrichtung, wie z. B. einem dynamischen RAM, ist ein Spannungserzeugungsschaltkreis gebildet, um eine Spannung zu erzeugen, die an Zellenelektroden und Bitleitungen angelegt werden soll.

Die Fig. 1 stellt ein Schaltbild dar, das einen Spannungserzeu gungsschaltkreis für eine derartige herkömmliche Halbleiterspei chereinrichtung zeigt, wie dieser in der US 4,692,689 beschrieben ist. In der Figur umfaßt der Spannungserzeugungsschaltkreis n-Typ Feldeffekttransistoren 1-3, p-Typ Feldeffekttransistoren 4-6 und Widerstände 7-10. Zwei aus Reihenschaltungen 31 und 32 gebildete Schaltkreise sind parallel zwischen eine Spannungsver sorgungsleitung 20 und Masse geschaltet. Die erste Reihenschaltung 31 umfaßt hintereinander geschaltet den Widerstand 7, die n-Typ Feldeffekttransistoren (im weiteren als n-FET bezeichnet) 1 und 2 und den Widerstand 8. Ein Anschluß des Widerstandes 7 ist mit der Spannungsversorgungsleitung 20 und der andere mit der Drain- und Gateelektrode des n-FET 1 verbunden. Die Source-Elektrode des n-FET 1 ist mit der Drain-Elektrode und der Gate-Elektrode des n-FET 2 verbunden. Die Source-Elektrode des n-FET 2 ist mit einem Anschluß des Widerstandes 8 und dessen anderer Anschluß mit Masse verbunden. Andererseits umfaßt die zweite Reihenschaltung 32 hintereinander geschaltet den Widerstand 9, die p-Typ Feldeffekttransistoren (im weiteren als p-FET bezeichnet) 4 und 5 und den Widerstand 10. Ein Anschluß des Widerstandes 9 ist mit der Spannungsversorgungs leitung 20 und der andere mit der Source-Elektrode des p-FET 4 verbunden. Die Drain-Elektrode des p-FET 4 ist mit dessen Gate-Elektrode und der Source-Elektrode des p-FET 5 verbunden. Die Drain-Elektrode des p-FET 5 ist mit dessen Gate-Elektrode und einem Anschluß des Widerstandes 10, und dessen anderer Anschluß mit Masse verbunden. Der n-FET 3 und der p-FET 6 sind in Reihe zwischen die Spannungsversorgungsleitung 20 und Masse geschaltet. Genauer gesagt ist die Drain-Elektrode des n-FET 3 mit der Spannungsversorgungsleitung 20 und seine Source-Elektrode mit der Source-Elektrode des n-FET 6 verbunden. Die Drain-Elektrode des p-FET 6 ist mit Masse verbunden, während die Gate-Elektrode des n-FET 3 mit der Drain-Elektrode des n-FET 1 verbunden ist. Die Gate-Elektrode des p-FET 6 ist mit der Drain-Elektrode des p-FET 5 verbunden. Von einem Knoten zwischen der Source-Elektrode des n-FET 3 und der Source-Elektrode des p-FET 6 wird das Ausgangssignal Vout abgenommen.

Nun wird der Betrieb des in Fig. 1 gezeigten Spannungserzeugungs schaltkreises beschrieben. Wenn die Spannungsversorgung einge schaltet wird, wird eine Versorgungsspannung Vcc an die Spannungs versorgungsleitung 20 angelegt, so daß die n-FETs 1 und 2 und auch die p-FETs 4 und 5 leitend werden. Nimmt man nun an, daß der Widerstandswert R7 des Widerstandes 7 und der Widerstandswert R8 des Widerstandes 8 gleich sind (R7 = R8), wird das Potential an dem Knoten zwischen der Drain-Elektrode des n-FET 1 und dem Widerstand 7, d. h., das Gate-Potential des n-FET 3, gleich einem Wert, der durch folgenden Ausdruck gegeben ist:

Vcc/2 + V_thn

während das Potential an einem Knoten zwischen der Drain-Elektrode des p-FET 5 und dem Widerstand 10, d.h., das Gate-Potential des p-FET 6 gleich einem Wert wird, der durch den Ausdruck

Vcc/2 - V_thp

gegeben ist. Falls die Ausgangsspannung Vout größer als Vcc/2 wird, wird entsprechend der p-FET 6 leitend, so daß die Ausgangsspannung Vout abfällt. Falls andererseits die Ausgangsspannung Vout kleiner als Vcc/2 wird, wird der n-FET 3 leitend, so daß die Ausgangs spannung Vout ansteigt. Entsprechend wird die Ausgangsspannung Vout stets auf Vcc/2 gehalten.

Der Spannungserzeugungsschaltkreis gemäß Fig. 1 ist also ein Spannungserzeugungsschaltkreis zur stabilen Erzeugung einer Spannung Vcc/2, die gleich der Hälfte der Versorgungsspannung ist.

Bei diesem herkömmlichen Spannungserzeugungsschaltkreis fließt jeweils stets ein Strom durch die erste Reihenschaltung 31 und die zweite Reihenschaltung 32.

Daher sollten die Widerstandswerte der Widerstände 7-10 möglichst groß gemacht werden, um die Leistungsaufnahme zu vermindern. Da die Widerstände 7-10 durch Diffusion im Halbleitersubstrat erzeugt werden, wird dabei die Fläche der Widerstände proportional zu den Widerstandswerten vergrößert. Damit wird die Schaltkreisfläche des Spannungserzeugungsschaltkreises größer. Die Widerstände 7, 8 und 9, 10 bilden Spannungsteiler zur Erzeugung des Gate-Poten tials für den n-FET 3 bzw. den p-FET 6. Falls die Widerstandswerte größer werden, bewirkt die Schwankung der Versorgungsspannung Vcc eine Ungenauigkeit bei der Erfassung der Referenzspannung, die in jedem Spannungsteiler erzeugt wird, so daß die Ausgangsspannung Vout nicht auf Vcc/2 gehalten werden kann.

Aufgabe der Erfindung ist es, eine Spannungserzeugungsschaltung zu schaffen, die eine geringere Leistungsaufnahme und eine kleinere Schaltkreisfläche aufweist und eine stabilere Ausgangsspannung zur Verfügung stellt.

Die Aufgabe wird durch die Spannungserzeugungsschaltung nach dem Patentanspruch 1 gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.

Im weiteren erfolgt die Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigt:

Fig. 1 ein Schaltbild, das einen herkömmlichen Spannungs erzeugungsschaltkreis darstellt; und

Fig. 2 ein Schaltbild, das eine Ausführungsform der Erfindung zeigt.

Bei der Ausführungsform gemäß Fig. 2 sowie beim in Fig. 1 gezeigten herkömmlichen Schaltkreis sind ein erster Schaltkreis 31 mit einer Reihenschaltung, ein zweiter Schaltkreis 32 mit einer Reihenschal tung, ein n-FET 3 und ein p-FET 6 gebildet. Beim Gegenstand der Erfindung sind Widerstände 11 und 12 vorhanden. Die Schaltkreise 31 und 32 mit den Reihen schaltungen sind zueinander parallel geschaltet und der Widerstand 11 ist zwischen erste Anschlüsse der Widerstände 7 und 9 und eine Spannungsversorgungsleitung 20 geschaltet, während der Widerstand 12 zwischen erste Anschlüsse der Widerstände 8 und 10 und Masse gebildet ist.

Der Betrieb einer derartigen Ausführungsform stimmt mit demjenigen in Fig. 1 gezeigten herkömmlichen Schaltkreis nahezu überein. Der Unterschied zum in Fig. 1 gezeigten herkömm lichen Schaltkreis besteht darin, daß der durch den Widerstand 11 fließende Strom auf den ersten Schaltkreis 31 und den zweiten Schaltkreis 32 aufgeteilt wird und diese Teilströme dann über den Widerstand 12 gemeinsam nach Masse abfließen.

Nun werden die Ausführungsform der Fig. 2 und der in Fig. 1 gezeigte herkömmliche Schaltkreis verglichen. Es wird angenommen, daß die Werte der Widerstände 7-10 des in Fig. 1 gezeigten herkömmlichen Schaltkreises jeweils 400 kΩ betragen und jeder Wert der Widerstände 7-12 der Ausführungsform in Fig. 2 gleich 200 kΩ ist. Beim Vergleichen der Stromaufnahme wird in diesem Fall der von der ersten Reihenschaltung 31 des in Fig. 1 gezeigten herkömmlichen Schaltkreises aufgenommene Strom durch den folgenden Ausdruck bestimmt:

(Vcc - 2·V_thn) / (400+400) (1)

während der von der zweiten Reihenschaltung 32 des in Fig. 1 gezeigten herkömmlichen Schaltkreises aufgenommene Strom durch den Ausdruck

(Vcc - 2·V_thp) / (400+400) (2)

bestimmt wird. Entsprechend ist die Stromaufnahme des in Fig. 1 gezeigten herkömmlichen Schaltkreises die Summe der Werte aus Gleichung (1) und Gleichung (2), so daß unter der Annahme, daß V_thp = V_thn = V_th gilt, der Gesamtwert durch den folgenden Ausdruck bestimmt ist.

(Vcc - 2·V_th) / 400 (3)

Andererseits ist der von der Ausführungsform in Fig. 2 aufgenommene Strom durch die folgende Gleichung bestimmt:

(Vcc - 2·V_th) / 600 (4)

Vergleicht man nun die Stromaufnahme des in Fig. 1 dargestellten herkömmlichen Schaltkreises, die durch Gleichung (3) ausgedrückt wird, mit dem durch die Ausführungsform der Fig. (2) aufgenommenen Strom, der durch die Gleichung (4) angegeben wird, so erkennt man, daß die Stromaufnahme der in Fig. 2 gezeigten Ausführungsform kleiner ist.

Als nächstes erfolgt ein Vergleich der Widerstandsflächen. Beim herkömmlichen Schaltkreis der Fig. 1 werden vier Widerstände zu 400 kΩ benutzt, während die Ausführung der Fig. 2 sechs Widerstände zu 200 kΩ verwendet. Daher ist das Verhältnis der Widerstandsfläche der Ausführung in Fig. 2 zur Widerstandsfläche des in Fig. 1 gezeigten herkömmlichen Schaltkreises durch folgenden Ausdruck gegeben.

(200·6) / (400·4) = 0,75

Genauer gesagt beträgt die Widerstandsfläche der Ausführung in Fig. 2 nur etwa 75% von derjenigen des in Fig. 1 gezeigten herkömm lichen Schaltkreises.

Nun wird beschrieben, daß bei der Ausführungsform gemäß Fig. 2 der selbe Effekt erzielt werden kann, selbst wenn die Widerstandswerte der Widerstände 7-10 und 11, 12 geändert werden. Zum Beispiel wird bei der Ausführungsform der Fig. 2 unter der Annahme, daß die Werte der Widerstände 7-10 gleich 20 kΩ und die Werte der Wider stände 11 und 12 gleich 400 kΩ sind, die Stromaufnahme durch folgenden Ausdruck bestimmt:

(Vcc - 2·V_th) / 820

und ist damit kleiner als der vom herkömmlichen Schaltkreis gemäß Fig. 1 aufgenommene Strom, der durch Gleichung (3) angegeben wird. Betrachtet man das Verhältnis der Widerstandsflächen, so erkennt man ferner, daß die Widerstandsfläche der Ausführung in Fig. 2 nur 55% von derjenigen des herkömmlichen Schaltkreises der Fig. 1 beträgt.

Wie oben beschrieben worden ist, kann die Ausführungsform gemäß Fig. 2 im Vergleich mit dem herkömmlichen Schaltkreis gemäß Fig. 1 sowohl die Stromaufnahme als auch die Widerstandsfläche vermindern.

Obwohl bei der Ausführung gemäß Fig. 2 die Widerstände 7-12 als Widerstandseinrichtungen verwendet wurden, können auch Feldeffekt transistoren benutzt werden. Obwohl gemäß Fig. 2 zwei n-FETs 1 und 2 und zwei p-FETs 4 und 5 gebildet sind, können ferner auch einer oder mehr als zwei n-FETs bzw. p-FETs geschaffen werden. In diesem Fall wird der Wert der Ausgangsspannung Vout auf einen anderen Wert als Vcc/2 stabilisiert. Somit ist die vorliegende Erfindung nicht auf die Erzeugung einer Ausgangsspannung von Vcc/2 beschränkt, sondern kann auch Spannungen anderer Werte erzeugen.

Claims

1. Spannungserzeugungsschaltkreis zum Erzeugen einer Ausgangs spannung (V_out) mit
einem ersten Schaltkreis (31), bei welchem eine erste Wider standseinrichtung (7), ein oder mehrere Feldeffekttransistoren (1, 2) eines ersten Leitfähigkeitstyps mit dem Kanal oder Kanälen und eine zweite Widerstandseinrichtung (8) in Reihe geschaltet sind,
einem zweiten Schaltkreis (32), bei welchem eine dritte Wider standseinrichtung (9), ein oder mehrere Feldeffekttransistoren (4, 5) eines zweiten Leitfähigkeitstyps mit dem Kanal oder Kanälen und eine vierte Widerstandseinrichtung (10) in Reihe geschaltet sind,
wobei der erste und der zweite Schaltkreis (31, 32) parallel ge schaltet sind und die Gates aller Feldeffekttransistoren (1, 2, 4, 5) mit den jeweiligen ersten Kanalelektroden der betreffenden Feldeffekttransistoren verbunden sind,
mit einem ersten Anschlußknoten, der mit der Verbindungsstelle zwischen erster Widerstandseinrichtung (7) und der ersten Kanal elektrode des ersten in Reihe liegenden Feldeffekttransistors (1) vom ersten Leitfähigkeitstyp des ersten Schaltkreises (31) ver bunden ist,
einen zweiten Anschlußknoten, der mit der Verbindungsstelle zwischen vierter Widerstandseinrichtung (10) und der ersten Kanal elektrode des letzten in Reihe liegenden Feldeffekttransistors (5) vom zweiten Leitfähigkeitstyp des zweiten Schaltkreises (32) verbunden ist, und
mit einer Reihenschaltung der Kanäle eines ersten (3) und eines zweiten (6) ausgangsseitigen Feldeffekttransistors vom ersten bzw. zweiten Leitungstyp zwischen einem ersten Potentialpunkt (20) und einem zweiten Potentialpunkt, wobei das Gate des ersten ausgangsseitigen Feldeffekttransistors (3) mit dem ersten An schlußknoten verbunden ist, wobei
das Gate des zweiten ausgangsseitigen Feldeffekttransistors (6) mit dem zweiten Anschlußknoten verbunden ist
und die Ausgangsspannung (V_out) am Verbindungspunkt des ersten (3) und des zweiten (6) ausgangsseitigen Feldeffekttransistors erzeugt wird,
gekennzeichnet durch
eine fünfte Widerstandseinrichtung (11), die mit dem ersten Potentialppunkt (20) und den ersten und dritten Widerstandsein richtungen (7, 9) verbunden ist, und
eine sechste Widerstandseinrichtung (12), die mit dem zweiten Potentialpunkt und den zweiten und vierten Widerstandseinrichtungen (8, 10) verbunden ist.

2. Spannungserzeugungsschaltung für eine Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste, zweite, dritte, vierte, fünfte und sechste Widerstandseinrichtung (7 bis 12) Widerstände sind.

3. Spannungserzeugungsschaltung für eine Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß einer der ersten und zweiten Potential punkte das Versorgungsspannungspotential (20) und der andere Massepotential aufweisen.

Spannungserzeugungsschaltung für eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste und zweite Schaltkreis (31, 32) die gleiche Anzahl von Feldeffekttransistoren aufweisen.

5. Spannungserzeugungsschaltung für eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Widerstand der ersten Wider standseinrichtung (7), der zweiten Widerstandseinrichtung (8), der dritten Widerstandseinrichtung (9) und der vierten Widerstandseinrichtung (10) gleich groß ist.

6. Spannungserzeugungsschaltung für eine Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Widerstand der ersten Wider standseinrichtung (7), der zweiten Widerstandseinrichtung (8), der dritten Widerstandseinrichtung (9), der vierten Widerstands einrichtung (10), der fünften Widerstandseinrichtung (11) und der sechsten Widerstandseinrichtung (12) gleich groß ist.