DE3908886A1 - Dual PIN photodiode with rectifying pn junction between substrate and absorption layer - Google Patents
Dual PIN photodiode with rectifying pn junction between substrate and absorption layerInfo
- Publication number
- DE3908886A1 DE3908886A1 DE19893908886 DE3908886A DE3908886A1 DE 3908886 A1 DE3908886 A1 DE 3908886A1 DE 19893908886 DE19893908886 DE 19893908886 DE 3908886 A DE3908886 A DE 3908886A DE 3908886 A1 DE3908886 A1 DE 3908886A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- region
- substrate
- conductivity type
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 238000010521 absorption reaction Methods 0.000 title claims description 8
- 230000009977 dual effect Effects 0.000 title abstract 2
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000000926 separation method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000006862 quantum yield reaction Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
Für Photodetektoren in optischen Kommunikationssystemen sind symmetrische Eigenschaften betreffend Quantenausbeute, Dunkel strömen, Kapazität und Bandbreite erwünscht. Ein monolithisch integriertes Paar von PIN-Photodioden sollte am ehesten geeig net sein, diese Anforderungen zu erfüllen. Zusätzlich wird das Einkoppeln in ein Paar von Glasfasern vereinfacht. O. Wada e. a.: "Fabrication of Monolithic Twin-InGaAs pin Photodiode for Balanced Dual-Detector Optical Coherent Receivers" in Elec tronics Letters 24, Seiten 514 bis 516 (1988), beschreiben eine von ihnen hergestellte Doppel-Photodiode, die einen sehr hohen Dunkelstrom aufweist, was einem zu niedrigen Nebenwider stand des Substrates zuzuschreiben ist.For photodetectors in optical communication systems symmetrical properties regarding quantum yield, dark stream, capacity and bandwidth desired. A monolithic integrated pair of PIN photodiodes should be most suitable be net to meet these requirements. In addition, that will Coupling into a pair of glass fibers simplified. O. Wada e. a .: "Fabrication of Monolithic Twin-InGaAs pin Photodiode for Balanced Dual-Detector Optical Coherent Receivers "in Elec tronics Letters 24, pages 514 to 516 (1988) a double photodiode made by them, which is very has high dark current, which is a low side resistance state of the substrate is attributable.
Um die den einzelnen Photodioden zugeordneten Anteile der Schichtstruktur voneinander elektrisch zu isolieren, kann zum Beispiel wie bisher üblich eine Ätzung von Gräben in das semi isolierende Substrat und die Halbleiterschichtung vollständig durchtrennend vorgenommen werden (H. Albrecht, Ch. Lauterbach: "Monolithically Integrated InGaAs/InP:Fe Photodiode-Junction Field-Effect Transistor Combination", in Siemens Forschungs- und Entwicklungs-Berichte 17, Seiten 195 bis 198 (1988)). Statt der Grabenätzung (bzw. Mesa-Ätzung) kann die elektrische Trennung auch durch eine p-Diffusion bis an das semiisolieren de Material des Substrates erfolgen (K. Ohnaka e. a.: "A Planar InGaAs PIN/JFET Fiber-Optic Detector", in IEEE Journal of Quantum Electronics QE-21, Seiten 1236 bis 1240 (1985)). In der Veröffentlichung von M. B. Patil e. a.: "Reduced backga ting effect in modulation-doped field-effect transistors by p-n junction isolation" in Applied Physics Letters 53, Seiten 2517 bis 2419 (1988), wird eine p-n-Isolation zwischen den aktiven Schichten eines Feldeffekttransistors und dem n-GaAs- Substrat beschrieben, die eine Reduzierung des Backgating- Effekts bewirke.To the parts of the assigned to the individual photodiodes Electrically isolating the layer structure from one another can Example as usual, an etching of trenches in the semi insulating substrate and the semiconductor layer completely can be performed severing (H. Albrecht, Ch. Lauterbach: "Monolithically Integrated InGaAs / InP: Fe photodiode junction Field-Effect Transistor Combination ", in Siemens research and Development Reports 17, pages 195-198 (1988)). Instead of trench etching (or mesa etching), electrical Separation through p-diffusion up to semi-isolation en The material of the substrate is made (K. Ohnaka et al .: "A Planar InGaAs PIN / JFET Fiber-Optic Detector ", in IEEE Journal of Quantum Electronics QE-21, pages 1236 to 1240 (1985)). In the publication of M. B. Patil e. a .: "Reduced backga ting effect in modulation-doped field-effect transistors by p-n junction isolation "in Applied Physics Letters 53, pages 2517 to 2419 (1988), p-n isolation between the active layers of a field effect transistor and the n-GaAs Described substrate that reduce backgating Effect.
Aufgabe der vorliegenden Erfindung ist es, einen einfach her stellbaren Aufbau für eine Doppel-PIN-Photodiode mit Isolation des Substrates zur Vermeidung von Nebenschlußströmen anzuge ben.The object of the present invention is to make it simple adjustable construction for a double PIN photodiode with isolation of the substrate to avoid shunt currents ben.
Diese Aufgabe wird mit den Merkmalen das Anspruches 1 gelöst. Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.This object is achieved with the features of claim 1. Further configurations result from the subclaims.
Es folgt eine Beschreibung des erfindungsgemäßen Aufbaus an hand der Fig. 1 bis 3.There follows a description of the construction according to the invention with reference to FIGS. 1 to 3.
Fig. 1 zeigt den Aufbau einer erfindungsgemäßen Doppel-PIN- Photodiode im Querschnitt. Fig. 1 shows the structure of a double PIN photodiode according to the invention in cross section.
Fig. 2 zeigt eine erfindungsgemäße Doppel-PIN-Photodiode in Aufsicht. Fig. 2 shows a double PIN photodiode according to the invention in supervision.
Fig. 3 zeigt ein Ersatzschaltbild für die erfindungsgemäße Doppel-PIN-Photodiode. Fig. 3 shows an equivalent circuit diagram for the inventive double-PIN photodiode.
Bei dem Aufbau der Doppel-PIN-Photodiode sind nacheinander eine Pufferschicht 3, die hoch (1016 bis 1017 cm-3) für einen ersten Leitfähigkeitstyp dotiert ist, eine Absorptionsschicht 4 aus ternärem Material und eine für den ersten Leitfähig keitstyp dotierte (1015 bis 1016 cm-3) Deckschicht 5 aufge wachsen. Das Substrat 1 aus vorzugsweise semiisolierendem Material kann zum Beispiel aus eisendotiertem Indiumphosphid bestehen. Im Falle eines Indiumphosphid-Substrates besteht die Absorptionsschicht 4 vorteilhaft aus InGaAs. In der Deckschicht 5 sind ein erster Bereich 6 und ein zweiter Bereich 7, die für den zweiten Leitfähigkeitstyp dotiert sind, ausgebildet.In the construction of the double PIN photodiode, a buffer layer 3 , which is heavily doped (10 16 to 10 17 cm -3 ) for a first conductivity type, an absorption layer 4 made of ternary material and one doped for the first conductivity type (10 15 to 10 16 cm -3 ) top layer 5 grow up. The substrate 1 , which is preferably a semi-insulating material, can consist, for example, of iron-doped indium phosphide. In the case of an indium phosphide substrate, the absorption layer 4 advantageously consists of InGaAs. A first region 6 and a second region 7 , which are doped for the second conductivity type, are formed in the cover layer 5 .
Die Halbleiterschichtung 3, 4, 5 wird durch einen ersten Trenn bereich 8 zwischen dem ersten Bereich 6 und dem zweiten Be reich 7 vollständig bis in das Substrat hinein unterbrochen. Der erste Bereich 6 und der zweite Bereich 7 reichen jeweils von der Oberfläche der Deckschicht 5 bis mindestens an die Absorptionsschicht 4 heran. Dieser erste Bereich 6 und der zweite Bereich 7 sind jeweils für den Lichteintritt vorgesehen. Auf ihnen sind ein erster Kontakt p 1 und ein dritter Kontakt p 2, die jeweils eine Aussparung für den Lichteintritt aufwei sen, aufgebracht. Auf dem für den ersten Leitfähigkeitstyp dotierten Material der Deckschicht 5 sind ein mit dem dritten Kontakt p 2 verbundener zweiter Kontakt n 1 für die erste Foto diode D 1 und ein vierter Kontakt n 2 für die zweite Fotodiode D 2 aufgebracht. Damit beim Anlegen von Potentialen, die vom er sten Kontakt p 1 zum zweiten Kontakt n 1 und zum vierten Kontakt n 2 jeweils niedriger werden, keine Nebenschlußströme durch das Substratmaterial hindurch auftreten, ist die Schichtfolge durch einen Trennbereich 8 aus isolierendem Material vollstän dig unterbrochen.The semiconductor layer 3 , 4 , 5 is completely interrupted by a first separating region 8 between the first region 6 and the second region 7 into the substrate. The first region 6 and the second region 7 each extend from the surface of the cover layer 5 to at least the absorption layer 4 . This first area 6 and the second area 7 are each provided for the entry of light. On them, a first contact p 1 and a third contact p 2 , each having a recess for light entry, are applied. A second contact n 1 connected to the third contact p 2 for the first photo diode D 1 and a fourth contact n 2 for the second photodiode D 2 are applied to the material of the cover layer 5 doped for the first conductivity type. So that when applying potentials from the first contact p 1 to the second contact n 1 and the fourth contact n 2 are lower, no shunt currents occur through the substrate material, the layer sequence is completely interrupted by a separating region 8 made of insulating material.
Erfindungsgemäß wird die Schichtstruktur unterhalb der Puffer schicht 3 durch eine zusätzliche Sperrschicht 2, die für elek trische Leitung des zweiten Leitfähigkeitstyps dotiert ist, ergänzt. Diese Sperrschicht 2 wird ebenfalls durch den ersten Trennbereich 8 und gegebenenfalls einen zweiten Trennbereich 9, der beide Fotodioden von dem restlichen Anteil des Bauele mentes trennt, unterbrochen. Diese Sperrschicht 2 kann ent weder zusätzlich aufgewachsen sein oder einen Schichtanteil des Substrates 1 ausmachen. Ebenso ist es möglich, daß die Pufferschicht 3 einen oberen Schichtanteil des Substrates 1 bildet.According to the layer structure below the buffer layer 3 is supplemented by an additional barrier layer 2 , which is doped for electrical conduction of the second conductivity type. This barrier layer 2 is also interrupted by the first separation region 8 and optionally a second separation region 9 , which separates the two photodiodes from the rest of the component. This barrier layer 2 can either be grown additionally or make up a layer portion of the substrate 1 . It is also possible for the buffer layer 3 to form an upper layer portion of the substrate 1 .
Die Sperrschicht 2 und die Pufferschicht 3 können jeweils durch Ionenimplantation oder Diffusion von Dotieratomen in obere Schichtanteile des Substrates 1 oder durch epitaktisches Aufwachsen als gesonderte Schichten ausgebildet sein. Die Ab sorptionsschicht 4 ist entweder gar nicht oder niedrig (1015 cm-3) dotiert. Vorteilhaft ist eine n-Dotierung für die Puf ferschicht 3 und die Deckschicht 5 und eine p-Dotierung für den ersten Bereich 6, den zweiten Bereich 7 und die Sperr schicht 2. The barrier layer 2 and the buffer layer 3 can each be formed as separate layers by ion implantation or diffusion of doping atoms into upper layer portions of the substrate 1 or by epitaxial growth. From the sorption layer 4 is either not at all or low (10 15 cm -3 ) doped. An n-doping for the buffer layer 3 and the cover layer 5 and a p-doping for the first region 6 , the second region 7 and the barrier layer 2 are advantageous.
Fig. 2 zeigt die Doppel-PIN-Photodiode in Aufsicht mit durch gestrichelte Linien angedeuteten Umrandungen der Trennbereiche 8, 9. FIG. 2 shows the double PIN photodiode in a top view with borders of the separation regions 8 , 9 indicated by dashed lines.
Fig. 3 zeigt das Ersatzschaltbild einer erfindungsgemäßen Doppel-Fotodiode mit den beiden Fotodioden D 1 und D 2 und den beiden zugeordneten Sperrdioden D 1′ und D 2′, die den endlichen Substratwiderstand R s von den Fotodioden abtrennen. Die An schlüsse entsprechen den Kontakten n 1, n 2, p 1, p 2 der erfin dungsgemäßen Fotodiode. Fig. 3 shows the equivalent circuit diagram of a double photodiode according to the invention with the two photodiodes D 1 and D 2 and the two associated blocking diodes D 1 'and D 2 ', which separate the finite substrate resistance R s from the photodiodes. The connections correspond to the contacts n 1 , n 2 , p 1 , p 2 of the photodiode according to the invention.
Die Trennbereiche 8, 9 sind entweder mit einem elektrisch iso lierenden Material aufgefüllt oder bleiben frei von Material. Wenn die Trennbereiche nicht aufgefüllt sind, ist es vorteil haft, wenn zumindest die Oberfläche des Halbleitermaterials im Inneren dieser Trennbereiche 8, 9 mit einer Passivierungs schicht überzogen sind, damit vermieden wird, daß durch Ein dringen von Feuchtigkeit in die Trennbereiche an der Oberflä che des Halbleitermaterials parasitäre Ströme auftreten.The separation areas 8 , 9 are either filled with an electrically insulating material or remain free of material. If the separation areas are not filled, it is advantageous if at least the surface of the semiconductor material in the interior of these separation areas 8 , 9 are coated with a passivation layer, so that it is avoided that a penetration of moisture into the separation areas on the surface of the surface Semiconductor material parasitic currents occur.
Es können weitere Trennbereiche vorgesehen sein, die jeweils zusätzliche auf demselben Bauelemente integrierte Komponenten von der Doppel-PIN-Photodiode isolieren.Further separation areas can be provided, each additional components integrated on the same component isolate from the double PIN photodiode.
Vorteil des erfindungsgemäßen Aufbaus sind insbesondere die sehr symmetrischen elektrischen Eigenschaften der zwei mitein ander verbundenen und monolithisch integrierten Fotodioden. Die Leckströme durch das Substrat sind deutlich niedriger bei einer erfindungsgemäßen Doppel-Fotodiode als bei den bisher bekannten. Der erfindungsgemäße Aufbau ist besonders geeignet für die monolithische Integration mit zusätzlichen Funktions elementen in einem Bauelement.The particular advantage of the construction according to the invention is that very symmetrical electrical properties of the two other connected and monolithically integrated photodiodes. The leakage currents through the substrate are significantly lower at a double photodiode according to the invention than in the previous known. The structure according to the invention is particularly suitable for monolithic integration with additional functions elements in a component.
Claims (11)
- - einer Pufferschicht (3), die für elektrische Leitung eines ersten Leitfähigkeitstyps dotiert ist,
- - einer Absorptionsschicht (4),
- - einer Deckschicht (5), die für elektrische Leitung des ersten Leitfähigkeitstyps dotiert ist,
- - mit einem ersten Bereich (6), der in der Deckschicht (5) bis an deren Oberfläche und mindestens bis an die Absorp tionsschicht (4) heranreichend ausgebildet ist und der für elektrische Leitung des zweiten Leitfähigkeitstyps dotiert ist,
- - mit einem zweiten Bereich (7), der in der Deckschicht (5) bis an deren Oberfläche und mindestens bis an die Absorp tionsschicht (4) heranreichend ausgebildet ist und der für elektrische Leitung des zweiten Leitfähigkeitstyps dotiert ist,
- - mit einem elektrisch isolierenden ersten Trennbereich (8) zwischen dem ersten Bereich (6) und dem zweiten Bereich (7) und sich von der Oberfläche der Deckschicht bis in das Substrat (1) hinein erstreckend,
- - mit einem ersten Kontakt (p 1) auf dem ersten Bereich (6),
- - mit einem zweiten Kontakt (n 1) auf der Oberfläche der Deck schicht (5) auf der dem ersten Bereich (6) zugewandten Sei te des ersten Trennbereichs (8),
- - mit einem dritten Kontakt (p 2) auf dem zweiten Bereich (7), wobei dieser dritte Kontakt (p 2) mit dem zweiten Kontakt (n 1) elektrisch leitend verbunden ist, und
- - mit einem vierten Kontakt (n 2) auf der Oberfläche der Deck schicht (5) auf der dem zweiten Bereich (7) zugewandten Sei te des ersten Trennbereichs (8),
- a buffer layer ( 3 ) doped for electrical conduction of a first conductivity type,
- - an absorption layer ( 4 ),
- - a cover layer ( 5 ) doped for electrical conductivity of the first conductivity type,
- with a first region ( 6 ) which is formed in the cover layer ( 5 ) up to its surface and at least up to the absorption layer ( 4 ) and which is doped for electrical conduction of the second conductivity type,
- with a second region ( 7 ) which is formed in the cover layer ( 5 ) up to its surface and at least up to the absorption layer ( 4 ) and which is doped for electrical conduction of the second conductivity type,
- with an electrically insulating first separation region ( 8 ) between the first region ( 6 ) and the second region ( 7 ) and extending from the surface of the cover layer into the substrate ( 1 ),
- with a first contact ( p 1 ) on the first area ( 6 ),
- - With a second contact ( n 1 ) on the surface of the cover layer ( 5 ) on the side facing the first region ( 6 ) of the first separation region ( 8 ),
- - With a third contact ( p 2 ) on the second region ( 7 ), this third contact ( p 2 ) being electrically conductively connected to the second contact ( n 1 ), and
- - With a fourth contact ( n 2 ) on the surface of the cover layer ( 5 ) on the side facing the second region ( 7 ) of the first separation region ( 8 ),
- - daß auf der der Absorptionsschicht (4) abgewandten Seite der Pufferschicht (3) eine für elektrische Leitung des zweiten Leitfähigkeitstyps dotierte Sperrschicht (2) ausgebildet ist und- That on the absorption layer ( 4 ) facing away from the buffer layer ( 3 ) a doped for electrical conduction of the second conductivity type barrier layer ( 2 ) is formed and
- - daß diese Sperrschicht (2) durch den ersten Trennbereich (8) vollständig unterbrochen ist.- That this barrier layer ( 2 ) is completely interrupted by the first separation area ( 8 ).
- - daß die Sperrschicht (2) und die Pufferschicht (3) obere Schichtanteile des Substrates (1) bilden und
- - daß die Sperrschicht (2) und die Pufferschicht (3) durch Ionenimplantation hergestellt sind.
- - That the barrier layer ( 2 ) and the buffer layer ( 3 ) form upper layer portions of the substrate ( 1 ) and
- - That the barrier layer ( 2 ) and the buffer layer ( 3 ) are made by ion implantation.
- - daß die Sperrschicht (2) und die Pufferschicht (3) obere Schichtanteile des Substrates (1) darstellen und
- - daß die Sperrschicht (2) durch Diffusion von Dotieratomen und die Pufferschicht (3) durch Ionenimplantation herge stellt sind.
- - That the barrier layer ( 2 ) and the buffer layer ( 3 ) represent upper layer portions of the substrate ( 1 ) and
- - That the barrier layer ( 2 ) by diffusion of doping atoms and the buffer layer ( 3 ) by ion implantation are Herge.
- - daß die Sperrschicht (2) einen oberen Schichtanteil des Substrates (1) bildet und
- - daß die Sperrschicht (2) durch Ionenimplantation und die Pufferschicht (3) durch anschließendes epitaktisches Auf wachsen hergestellt sind.
- - That the barrier layer ( 2 ) forms an upper layer portion of the substrate ( 1 ) and
- - That the barrier layer ( 2 ) are produced by ion implantation and the buffer layer ( 3 ) by subsequent epitaxial growth.
- - daß die Sperrschicht (2) einen oberen Schichtanteil des Substrates (1) bildet und
- - daß die Sperrschicht (2) durch Diffusion von Dotieratomen und die Pufferschicht (3) durch anschließendes epitaktisches Aufwachsen hergestellt sind.
- - That the barrier layer ( 2 ) forms an upper layer portion of the substrate ( 1 ) and
- - That the barrier layer ( 2 ) are made by diffusion of doping atoms and the buffer layer ( 3 ) by subsequent epitaxial growth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893908886 DE3908886A1 (en) | 1989-03-17 | 1989-03-17 | Dual PIN photodiode with rectifying pn junction between substrate and absorption layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893908886 DE3908886A1 (en) | 1989-03-17 | 1989-03-17 | Dual PIN photodiode with rectifying pn junction between substrate and absorption layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3908886A1 true DE3908886A1 (en) | 1990-09-20 |
Family
ID=6376632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19893908886 Ceased DE3908886A1 (en) | 1989-03-17 | 1989-03-17 | Dual PIN photodiode with rectifying pn junction between substrate and absorption layer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3908886A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6397675B1 (en) | 1996-01-31 | 2002-06-04 | Hunter Engineering Company | Wheel balancer using wheel rim runout and loaded wheel/tire assembly measurements |
| US6854329B2 (en) | 1996-01-31 | 2005-02-15 | Hunter Engineering Company | Wheel balancer with variation measurement |
| DE19640003B4 (en) * | 1996-09-27 | 2005-07-07 | Siemens Ag | Semiconductor device and method for its production |
| WO2006062571A1 (en) * | 2004-12-09 | 2006-06-15 | Northrop Grumman Corporation | Photo-detector and related methods |
| EP1796169A1 (en) * | 2005-12-12 | 2007-06-13 | Electronics And Telecommunications Research Institute | Infrared-Photo-detector array with implanted electrical isolation of neigboring detector elements and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3629681A1 (en) * | 1986-09-01 | 1988-03-10 | Licentia Gmbh | PHOTO RECEIVER |
-
1989
- 1989-03-17 DE DE19893908886 patent/DE3908886A1/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3629681A1 (en) * | 1986-09-01 | 1988-03-10 | Licentia Gmbh | PHOTO RECEIVER |
Non-Patent Citations (8)
| Title |
|---|
| - DE-Z: HÄUSSLER,W. * |
| - US-Z: ANDERSON, Gordon W. * |
| - US-Z: OHURA,J., et.al.: A Dielectrically Isolated Photodiode Array by Silicon-Wafer Direct Bonding. In: IEEE Electron Device Letters,Vol. EDL-8,No.10,Oct. 1987, S.454-456 * |
| DE-Z: ALBRECHT,H. * |
| et.al.: Planar, Linear GaAs Detector-Amplifier Array with an Insulating AlGaAs Spacing Layer Between the Detector and Transistor Layers. In: IEEE Electron Device Letters, Vol.9, No.10, Oct. 1988, S.550-552 * |
| LAUTERBACH,Ch.: Monilithically Integrated InGaAs/InP:Fe Photodiode-Junction Field-Effect Transistor Combination. In: Siemens Forsch.- u Entw.-Ber., Bd.17, 1988,Nr.4,S.195-198 * |
| PLIHAL,M.: Ion Im- plantation into InP Optoelectronic Devices. In: Siemens Forsch.-u.Entwickl.-Ber., Bd.17, 1988, Nr.4, S.177-183 * |
| RÖMER,D. * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6397675B1 (en) | 1996-01-31 | 2002-06-04 | Hunter Engineering Company | Wheel balancer using wheel rim runout and loaded wheel/tire assembly measurements |
| US6405591B1 (en) | 1996-01-31 | 2002-06-18 | Hunter Engineering Company | Wheel balancer using controlled load roller force variation |
| US6435027B1 (en) | 1996-01-31 | 2002-08-20 | Hunter Engineering Company | Wheel balancer with lateral force variation measurement |
| US6854329B2 (en) | 1996-01-31 | 2005-02-15 | Hunter Engineering Company | Wheel balancer with variation measurement |
| DE19640003B4 (en) * | 1996-09-27 | 2005-07-07 | Siemens Ag | Semiconductor device and method for its production |
| WO2006062571A1 (en) * | 2004-12-09 | 2006-06-15 | Northrop Grumman Corporation | Photo-detector and related methods |
| US7382002B2 (en) | 2004-12-09 | 2008-06-03 | Litton Systems, Inc. | Photo-detector and related instruments |
| US7605013B2 (en) | 2004-12-09 | 2009-10-20 | Northrop Grumman Corporation | Photo-detector and related methods |
| EP1796169A1 (en) * | 2005-12-12 | 2007-06-13 | Electronics And Telecommunications Research Institute | Infrared-Photo-detector array with implanted electrical isolation of neigboring detector elements and method of manufacturing the same |
| US7541659B1 (en) | 2005-12-12 | 2009-06-02 | Electronics And Telecommunications Research Institute | Photo-detector for detecting image signal of infrared laser radar and method of manufacturing the same |
| US7855094B2 (en) | 2005-12-12 | 2010-12-21 | Electronics And Telecommunications Research Institute | Photo-detector for detecting image signal of infrared laser radar and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69108605T2 (en) | Manufacturing process of an integrated semiconductor light guide light detector structure. | |
| DE19640003B4 (en) | Semiconductor device and method for its production | |
| DE3785521T2 (en) | VERTICAL MIS ENRICHMENT FIELD EFFECT TRANSISTOR FROM GROUP 111-V CONNECTIONS. | |
| DE3829003C2 (en) | Imaging device with avalanche photodiode | |
| DE3784191T2 (en) | SEMICONDUCTOR PHOTODETECTOR WITH SCHOTTKY TRANSITION. | |
| DE102004023856B4 (en) | Solar cell with integrated protection diode and additionally arranged on this tunnel diode | |
| DE69802739T2 (en) | Avalanche photodiode and method of making it | |
| DE3246948C2 (en) | ||
| DE69123280T2 (en) | Semiconductor device with a photosensitive element and method for the production thereof | |
| EP0405214A2 (en) | PIN-FET combination with buried P-type layer | |
| EP0364448B1 (en) | Monolithic integrated waveguide-photodiode-fet combination | |
| DE3635137A1 (en) | SEMICONDUCTOR LIGHT DETECTOR CIRCUIT | |
| EP0400399A2 (en) | Monolithic integrated photodiode-FET combination | |
| EP0524459B1 (en) | Tunable semiconductor laser on a semi-isolating substrate | |
| DE3637817A1 (en) | HIGHLY SENSITIVE PHOTODIOD | |
| DE3537677A1 (en) | PHOTODETECTOR | |
| DE3686047T2 (en) | MONOLITHIC SEMICONDUCTOR STRUCTURE CONSISTING OF A LASER AND A FIELD EFFECT TRANSISTOR AND THEIR PRODUCTION METHOD. | |
| DE3908886A1 (en) | Dual PIN photodiode with rectifying pn junction between substrate and absorption layer | |
| DE3814615A1 (en) | SEMICONDUCTOR DEVICE | |
| DE3629681A1 (en) | PHOTO RECEIVER | |
| DE3644410A1 (en) | PHOTO RECEIVER | |
| DE112012003258T5 (en) | Silicon carbide semiconductor device | |
| DE3823546A1 (en) | AVALANCHE PHOTODETECTOR | |
| DE3629685C2 (en) | Photo receiver | |
| DE3888602T2 (en) | Bipolar transistor with heterojunctions. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 27/144 |
|
| 8131 | Rejection |