[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3835767C2 - - Google Patents

Info

Publication number
DE3835767C2
DE3835767C2 DE3835767A DE3835767A DE3835767C2 DE 3835767 C2 DE3835767 C2 DE 3835767C2 DE 3835767 A DE3835767 A DE 3835767A DE 3835767 A DE3835767 A DE 3835767A DE 3835767 C2 DE3835767 C2 DE 3835767C2
Authority
DE
Germany
Prior art keywords
bellows
cooling
chips
housing
cooling plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3835767A
Other languages
English (en)
Other versions
DE3835767A1 (de
Inventor
Ryoichi Kajiwara
Takao Hitachi Ibaraki Jp Funamoto
Mituo Hitachioota Ibaraki Jp Kato
Hiroshi Wachi
Tomohiko Hitachi Ibaraki Jp Shida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62263856A external-priority patent/JPH01107564A/ja
Priority claimed from JP62283318A external-priority patent/JPH0680757B2/ja
Priority claimed from JP63067436A external-priority patent/JPH01241154A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3835767A1 publication Critical patent/DE3835767A1/de
Application granted granted Critical
Publication of DE3835767C2 publication Critical patent/DE3835767C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4332—Bellows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Kühlvorrichtung für ein Halbleitermodul mit Halbleiterelemen­ ten gemäß dem Oberbegriff des Patentanspruchs 1.
Die EP 01 51 068 zeigt eine Kühlvorrichtung für ein Halblei­ termodul mit Federbälgen, die durch den Kontakt einer Kühl­ platte mit den zu kühlenden Halbleiterelementen zusammenge­ drückt werden, wobei kleinere Unebenheiten bzw. Schrägstel­ lungen der Halbleiterelemente durch die elastischen Eigen­ schaften der Federbälge ausgeglichen werden. Diese bekannte Anordnung hat jedoch den Nachteil, daß bei größeren Höhenun­ terschieden, zum Beispiel zwischen mehreren Halbleiterelemen­ ten, die gemeinsam gekühlt werden sollen, auf die Kühlvor­ richtung ein erheblicher Druck aufgebracht werden muß, um auch die tieferliegenden Halbleiterelemente ausreichend ther­ misch zu kontaktieren. Der auf die Kühlvorrichtung insgesamt aufgebrachte Druck konzentriert sich dabei jedoch auf die höheren Bauelemente, die dadurch sehr stark belastet werden und dabei sogar brechen können.
Die EP-A-01 96 054 beschreibt ein sehr aufwendiges Herstel­ lungsverfahren für Federbälge, wobei eine Anzahl von ringför­ migen Elementen aufeinandergesetzt und miteinander verbunden wird.
Die US-PS-45 93 342 betrifft eine Kühlvorrichtung ohne Kanäle für ein Kühlmedium und daher auch ohne Federbälge und der­ gleichen.
Aufgabe der Erfindung ist es, eine Kühlvorrichtung zu schaf­ fen, bei der die auf die Halbleiterelemente übertragenen Kräfte und Spannungen verringert sind, wobei jedoch eine aus­ reichende thermische Kontaktierung aller Elemente sicherge­ stellt sein soll.
Diese Aufgabe wird, ausgehend von der im Oberbegriff des neu­ en Patentanspruchs 1 genannten Kühlvorrichtung, dadurch ge­ löst, daß die im Kennzeichen des Anspruchs 1 angegebenen Herstellungsschritte angewendet werden.
Bei der erfindungsgemäß hergestellten Kühlvorrichtung ist so­ mit das Material der Federbälge durch Ausheizen weicher ge­ macht und die Streckgrenze herabgesetzt. Die Länge der Feder­ bälge kann somit leicht auf verschiedene Chiphöhen einge­ stellt werden, wobei die auf die Chips ausgeübten Kräfte ge­ ring und relativ gleichmäßig sind.
Gemäß Hütte: Des Ingenieurs Taschenbuch; Theoretische Grund­ lagen, 28. Auflage, Berlin 1955, Seite 1069-1077 ist zwar bei Stahl die Wärmebehandlung durch Glühen allgemein üblich, aber Hinweise auf die erfindungsgemäße Verfahrensausbildung werden nicht gegeben.
Eine vorteilhafte Ausgestaltung des Verfahrens nach Anspruch 1 ist im neuen Patentanspruch 2 angegeben.
Ausführungsbeispiele des erfindungsgemäßen Herstellungsver­ fahrens werden anhand der Zeichnung näher erläutert. Es zei­ gen:
Fig. 1 den Schnitt durch ein Halbleitermodul;
Fig. 2 die Beziehung zwischen einer Verschiebung des Balges und der Last bei den bekannten Beispielen;
Fig. 3 die Beziehung zwischen einer Verschiebung des Balges und der Last gemäß der Erfindung;
Fig. 4 (a), 4 (b) und 4 (c) den Vorgang des Zusammensetzens des erfindungsgemäßen Halbleitermodules;
Fig. 5 den Schnitt durch ein anderes Halbleitermodul.
Bei dem in der Fig. 1 gezeigten Halbleitermodul ist jeder LSI-Chip 9 mit einer Kühlplatte 6 versehen. An der Kühlplatte 6 ist eine Schürze oder Einfassung 5 befestigt, und die Kühl­ platte 6 und die Leiterplatte 12 sind über die Schürze 5 mit­ einander verbunden. In einem Gehäuse 1 befinden sich Kanäle für den Kreislauf von Kühlwasser 13, und ein Kühlelement 68 ist entsprechend jedem LSI-Chip 9 vorgesehen. Das Kühlelement 68 umfaßt die Kühlplatte 6 und zwei Metallbälge 2 zum Zufüh­ ren und Ableiten des Kühlmediums. Die Kühlplatte 6 umfaßt ei­ ne Kühlrippe 4 zum wirksamen Übertragen der Wärme vom LSI- Chip 9 in das Kühlmedium und eine Kappe 3 zum Einleiten des Kühlmediums.
Das eine Ende der Einfassung 5 ist mit der Kühlplatte 6 und das andere Ende mit der Leiterplatte 12 durch Lot 11 verbun­ den. Vorzugsweise bestehen das Gehäuse 1, die Bälge 2 und die Kappe 3 aus einem Metall hoher Korrosionsfestigkeit, beispielsweise Ti, Ti-Legierungen, Ni oder Ni-Legierun­ gen. Die Kühlrippe 4 besteht vorzugsweise aus einem Metall mit großer thermischer Leitfähigkeit, beispielsweise Cu, Ni, Ag, keramisches AlN, SiC, AL2O3 etc. Die Einfassung 5 be­ steht wiederum vorzugsweise aus einer Fe-Ni-Legierung oder einem keramischen Material entsprechend der Leiterplatte, damit die thermischen Ausdehnungskoeffizienten gleich sind. Die Verbindung zwischen dem Gehäuse 1 und den Bälgen 2, den Bälgen 2 und der Kappe 3, der Kappe 3 und der Kühlrippe 4 sowie der Kühlrippe 4 und der Einfassung 5 werden durch eine Diffusionsverbindung oder ein Lot mit hohem Schmelzpunkt wie Ag-Lot, Ni-Lot oder Au-Lot geschaffen. Die Rückseite des LSI-Chips 9 weist eine Isolationsschicht mit bei hoher Tem­ peratur oxidiertem SiO2 auf, die mit Cr-Ni-Au metallisiert und durch ein Lot 7 mit niedrigem Schmelzpunkt über die Metallisierungsschicht 8 mit der Kühlrippe 4 verbunden ist.
Die Leiterplatte 12 und die Einfassung 5 sind luftdicht mit­ einander verbunden. Als niedrigschmelzendes Lot wird Pb-Sn- In verwendet. Der Raum 67, in dem sich der LSI-Chip 9 befin­ det, ist mit He gefüllt.
Gemäß der in der Fig. 1 gezeigten Ausführungsform ist die thermische Leitfähigkeit des LSI-Chips 9 hoch und die Kühl­ leistung hervorragend, da der LSI-Chip 9 und die Kühlrippe 4 mechanisch durch das Lot 7 mit niedrigem Schmelzpunkt ver­ bunden sind. Auch wenn zwischen der Leiterplatte und dem Ge­ häuse durch Wärme usw. eine Lücke entsteht, wird keine Span­ nung aufgrund einer Verformung der Bälge zu den Lötstellen 10 zwischen dem LSI-Chip 9 und der Leiterplatte 12 übertra­ gen, da die Kühlplatte durch Lot mit der Leiterplatte ver­ bunden ist; die Lebensdauer der Lötstellen ist daher nicht durch thermische Ermüdung verringert. Da der LSI-Chip 9 luftdicht in einer He-Atmosphäre eingeschlossen ist, kann er nicht beschädigt werden, wenn an den Verbindungsstellen des Kühlelementes oder der Bälge Wasser austritt, und die Chip- Verdrahtung und die Lötstellen können nicht durch Feuchtig­ keit korrodieren. Die Zuverlässigkeit der Halbleitervor­ richtung ist daher bei der Ausführungsform der Fig. 1 we­ sentlich erhöht.
Das Merkmal des erfindungsgemäßen Herstellungsverfahren be­ steht darin daß die durch plastische Deformation oder durch Bearbeiten und Zusammensetzen einer zusammengedrückten Platte hergestellten Bälge bei einer vorbestimmten Temperatur ausge­ glüht werden.
Wenn die Kühlvorrichtung des erfindungsgemäßen Halbleiter­ modules zu einer Halbleitervorrichtung zusammengesetzt wird, werden die Bälge zuerst gedehnt, dann die an der Kühlplatte befestigten Bälge gedehnt und anschließend die Bälge auf die Oberfläche der Halbleiterelemente wie der Chips, der Chip­ fassungen oder das die Chips umgebende Gehäuse gedrückt, die zu der Oberfläche der Kühlplatte gerichtet ist, um die Bälge alle zusammenzudrücken und eine plastische Deformation davon derart zu erreichen, daß die Höhe und die Neigung eines je­ den Balges der eines jeden Halbleiterelementes entspricht.
Gemäß Fig. 2 ist die Streckgrenze der Bälge 2 durch Kaltbe­ arbeitung zum Zwecke des Erweiterns des Bereiches der plas­ tischen Deformation hinausgeschoben, so daß die Kennlinie für die Abhängigkeit der Auslenkung von der Last nach dem Fließpunkt eine große Steigung hat. Wenn die Länge der Bälge auf herkömmliche Weise so eingestellt wird, daß der LSI-Chip 9 oder die Chipfassung auf herkömmliche Weise auf die Lei­ terplatte gedrückt und durch eine kontrollierte Kollapsver­ bindung (CCB) zur Einstellung der Länge der Bälge durch plastische Verformung verbunden wird, kann der Chip 9 oder die CCB-Lötstelle 10 brechen, da eine große Kraft am LSI- Chip 9 angreift. Wenn der Chip B um δ höher liegt als der Chip A und beide Chips A, B mit der Kühlplatte 6 ohne pla­ stische Verformung in Kontakt gebracht werden, wird auf den Chip B die Last σ aufgebracht. Andererseits kann, wenn beide Bälge entsprechend der Chips A, B unter plastischer Verformung zusammengedrückt werden, das heißt wenn beide Bälge bis zu den Punkten A′, B′ der Fig. 2 verformt werden und danach die an die Bälge gelegte Last zur Herstellung des Kontakts zwischen Chip und Kühlplatten 6 entfernt wird, die Länge der Bälge 2 nicht genügend durch die plastische Ver­ formung eingestellt werden, da die Neigung der Kennlinie zwischen den Punkten A′ und B′ nach dem Fließpunkt in der Fig. 2 groß ist, so daß eine große Belastung σ′ am Chip B verbleibt.
Die Fig. 3 zeigt die Federkennlinie der Bälge, wenn das Ma­ terial durch Ausheizen weicher gemacht und die Streckgrenze herabgesetzt ist. Obwohl durch das Ausheizen bzw. Ausglühen der Elastizitätsmodul (Steigung der Linie für die Last ent­ sprechend der Verschiebung) nicht so sehr beeinflußt ist, wird die Streckgrenze herabgesetzt und die Steigung der Linie, die sich auf eine Verschiebung gegenüber der Last be­ zieht, wird nach der Streckgrenze klein. Wenn die Last ent­ fernt wird und die Chips A, B mit der Kühlplatte 6 in Kon­ takt stehen, nachdem die Bälge entsprechend den Chips A, B und der Punkte A′, B′ der Fig. 3 verformt wurden, verbleibt nur eine kleine Last σ′ am Chip B.
Wenn bei dem Halbleitermodul somit erfindungsgemäß ausge­ glühte Bälge verwendet werden, kann die Länge der Bälge leicht entsprechend der Höhe der Chips eingestellt werden. Die Kontakte zwischen den Chips und den entsprechenden Kühl­ platten sind dabei gut, auch wenn die verbleibenden Kräfte an den Chips klein sind. Dies trägt dazu bei, daß die Le­ bensdauer des Halbleitermodules nicht verkürzt ist und daß dessen Kühleigenschaften hervorragend sind.
Gemäß Fig. 4(a) sind das Gehäuse 1, die Flansche 31, die ausgeglühten Bälge 2 und die Kühlplatten 6 mittels Schwei­ ßen, Löten oder einer Diffusionsverbindung zusammengebaut worden, wonach die ausgeglühten Bälge 2 gedehnt wurden. Bei dem Vorgang der Fig. 4(b) werden das Halbleitersubstrat mit den Chips 9, der Leiterplatte 12 und den Lötstellen 10, die in einem anderen Vorgang zusammengesetzt wurden, mit der durch den Vorgang nach Fig. 4(a) hergestellten Kühlvorrich­ tung zusammengesetzt. Danach werden die Bälge deformiert, um den Bereich der plastischen Verformung zu erreichen. An­ schließend wird die Kühlvorrichtung angehoben, um sie von der Leiterplatte 12 zu trennen. Bei dem in der Fig. 4(c) gezeigten letzten Vorgang werden die Chips 9 und die Kühl­ platten 6 durch das Lot 7 mit niedrigem Schmelzpunkt und hoher thermischer Leitfähigkeit miteinander verbunden. Ent­ sprechend ist die Höhe zwischen dem Gehäuse 1 und der Lei­ terplatte 12 derart eingestellt, daß alle Chips 9 und die entsprechenden Kühlplatten perfekt miteinander verbunden sind und die an den Chips 9 liegenden Kräfte jeweils kleinstmöglich sind. Die Leiterplatte 12 und Seitenwände 18 der Vorrichtung werden durch das niedrigschmelzende Lot 16 und 17 luftdicht verbunden. Die Seitenwand 18 kann durch die in der Fig. 1 gezeigte Einfassung 5 ersetzt werden.
Mit der in der Fig. 4 gezeigten Ausführungsform kann somit die Länge der Bälge leicht entsprechend der Höhe und der Neigung der Chips eingestellt werden. Entsprechend ist es möglich, ein Halbleitermodul mit vielen Chips zu schaffen, wobei das Kühlvermögen für die Chips verbessert und die Le­ bensdauer der Lötverbindungen nicht verschlechtert ist und wobei das Modul aufgrund seiner Luftdichtigkeit und geringen Anfälligkeit für Korrosion zuverlässig ist. Bei der in den Fig. 4(a) bis 4(c) dargestellten Ausführungsform kann die Produktivität erhöht und es können die Herstellungskosten verringert werden, da die Kühlvorrichtung und die bestückte Leiterplatte in getrennten Vorgängen hergestellt werden und das Zusammensetzen dieser Teile einfach ist.
Bei der Ausführungsform der Fig. 5 sind ein Gehäuse 45 für einen Speicher und ein Gehäuse 46 für einen logischen Schaltkreis, deren Größen unterschiedlich sind, mittels der Lötstellen 10 auf der Leiterplatte 12 angeordnet. Jeweils ein Kühlblock 42 mit einem Einlaß und einem Auslaß für Kühl­ wasser ist mit dem Gehäuse 1 durch zwei Bälge 2 verbunden. Im Weg des fließenden Wassers im Kühlblock 42 ist eine Kühl­ rippe 43 in der Richtung des Flusses des Wassers vorgesehen. Das in den Einlaß 110 der Vorrichtung eingegebene Kühlwasser fließt durch jeden Kühlblock und wird aus dem Auslaß 100 ab­ gegeben. Der ausgeglühte Balg 2 ist durch eine Diffusions­ verbindung hergestellt. Das Zusammensetzen des Gehäuses 1 und des Kühlblockes 2 wird gleichzeitig mit der Herstellung der Bälge durch Diffusionsverbindungen ausgeführt. Das Be­ zugszeichen 7 bezeichnet wieder ein niedrigschmelzendes Lot und 13 die Fließrichtung des Wassers. Die Anzahl der Zulei­ tungen und die Dicke der Bälge entsprechen einander. Das Zusammensetzen der Kühlvorrichtung und der Leiterplatte wird mit den in den Fig. 4(a) bis 4(c) gezeigten Vorgängen ausge­ führt. Wie bei der Ausführungsform der Fig. 4(c) kann auch bei der der Fig. 5 eine Einfassung 5 vorgesehen werden.
Die in der Fig. 5 gezeigte Ausführungsform der Kühlvorrich­ tung ist bezüglich der Stärke der Verbindungsabschnitte, der Haltbarkeit und der Luftdichtigkeit sehr zuverlässig, da jede Verbindung der Kühlvorrichtung durch einen Diffusions­ verbindungsvorgang hergestellt ist. Da die Höhe des Kühl­ blockes leicht durch einen einfachen Vorgang auf die Ober­ fläche der zu kühlenden Gehäuse eingestellt werden kann, auch wenn die Höhen der Gehäuse in der Größenordnung von mehreren Millimetern sehr unterschiedlich sind, ist es mög­ lich, den Zusammenbau und die Produktivität zu verbessern und die Herstellungskosten für das Halbleitermodul zu ver­ ringern. Darüberhinaus hat das Halbleitermodul hervorragende Eigenschaften bezüglich der Kühlleistung und der Lebensdauer der Lötverbindungen.

Claims (2)

1. Verfahren zur Herstellung einer Kühlvorrichtung für ein Halbleitermodul mit Halbleiterelementen (9; 45, 46), die auf einer Leiterplatte (12) angeordnet sind, wobei die Kühlvor­ richtung eine Kühlplatte (6), die mit den Halbleiterelemen­ ten (9; 45, 46) verbunden werden kann und die durch Kontakt mit einem Kühlmedium (13) gekühlt werden kann, ein Gehäuse (1) mit Kanälen für den Durchfluß des Kühlmediums (13), und einen Faltenbalg (2) zum Verbinden des Gehäuses (1) mit der Kühlplatte (6) und zum Zuführen des Kühlmediums (13) zu der Kühlplatte (6) aufweist, dadurch gekennzeichnet, daß der Faltenbalg (2) ausgeglüht wird, und daß der Faltenbalg (2) dann zum Zwecke des Erweiterns des Bereiches der plastischen Deformation kaltbearbeitet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Kaltbearbeitung der mit der Kühlplatte (6) verbundene Faltenbalg (2) gedehnt wird, bevor er beim Aufsetzen der Kühlplatte (6) auf die Halbleiterelemente (9; 45, 46) zu­ sammengedrückt wird.
DE3835767A 1987-10-21 1988-10-20 Kuehlvorrichtung fuer halbleitermodul Granted DE3835767A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62263856A JPH01107564A (ja) 1987-10-21 1987-10-21 半導体装置の冷却装置
JP62283318A JPH0680757B2 (ja) 1987-11-11 1987-11-11 半導体モジュール
JP63067436A JPH01241154A (ja) 1988-03-23 1988-03-23 半導体冷却装置

Publications (2)

Publication Number Publication Date
DE3835767A1 DE3835767A1 (de) 1989-05-03
DE3835767C2 true DE3835767C2 (de) 1992-12-10

Family

ID=27299439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3835767A Granted DE3835767A1 (de) 1987-10-21 1988-10-20 Kuehlvorrichtung fuer halbleitermodul

Country Status (3)

Country Link
US (1) US4996589A (de)
KR (1) KR890007419A (de)
DE (1) DE3835767A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168919A (en) * 1990-06-29 1992-12-08 Digital Equipment Corporation Air cooled heat exchanger for multi-chip assemblies
DE4121534C2 (de) * 1990-06-30 1998-10-08 Toshiba Kawasaki Kk Kühlvorrichtung
JPH04196395A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 冷却装置を備えた電子計算機
JPH04206555A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 電子機器の冷却装置
JP2927010B2 (ja) * 1991-03-01 1999-07-28 株式会社日立製作所 半導体パッケージ
US5294830A (en) * 1991-05-21 1994-03-15 International Business Machines Corporation Apparatus for indirect impingement cooling of integrated circuit chips
JP2728105B2 (ja) * 1991-10-21 1998-03-18 日本電気株式会社 集積回路用冷却装置
JPH0824222B2 (ja) * 1992-04-10 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション エア・ミキサ冷却板を備えた冷却装置
US5557501A (en) * 1994-11-18 1996-09-17 Tessera, Inc. Compliant thermal connectors and assemblies incorporating the same
US5923086A (en) * 1997-05-14 1999-07-13 Intel Corporation Apparatus for cooling a semiconductor die
JP4275806B2 (ja) * 1999-06-01 2009-06-10 株式会社ルネサステクノロジ 半導体素子の実装方法
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP3847691B2 (ja) * 2002-09-26 2006-11-22 三菱電機株式会社 電力用半導体装置
US6992382B2 (en) * 2003-12-29 2006-01-31 Intel Corporation Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon
JP2005228954A (ja) * 2004-02-13 2005-08-25 Fujitsu Ltd 熱伝導機構、放熱システムおよび通信装置
JP2006190707A (ja) * 2004-12-28 2006-07-20 Toshiba Corp 電子機器とこの電子機器が適用されるテレビジョン受像装置
US7403393B2 (en) * 2005-12-28 2008-07-22 International Business Machines Corporation Apparatus and system for cooling heat producing components
DE102007051798B3 (de) * 2007-10-26 2009-01-15 Jenoptik Laserdiode Gmbh Mikrokanalwärmesenke zur Kühlung von Halbleiterbauelementen und Verfahren zur Oberflächenbehandlung derselben
US9190341B2 (en) * 2012-06-05 2015-11-17 Texas Instruments Incorporated Lidded integrated circuit package
WO2016089385A1 (en) * 2014-12-03 2016-06-09 Ge Intelligent Platforms, Inc. Combined energy dissipation apparatus and method
GB2543549B (en) * 2015-10-21 2020-04-15 Andor Tech Limited Thermoelectric Heat pump system
CN108231653B (zh) * 2018-01-04 2020-08-04 厦门大学 一种MicroLED芯片转印方法及装置
US10976119B2 (en) * 2018-07-30 2021-04-13 The Boeing Company Heat transfer devices and methods of transfering heat

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138692A (en) * 1977-09-12 1979-02-06 International Business Machines Corporation Gas encapsulated cooling module
CA1227886A (en) * 1984-01-26 1987-10-06 Haruhiko Yamamoto Liquid-cooling module system for electronic circuit components
JPS60160149A (ja) * 1984-01-26 1985-08-21 Fujitsu Ltd 集積回路装置の冷却方式
JPS60253248A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 熱伝導冷却モジユ−ル装置
US4593342A (en) * 1984-11-15 1986-06-03 General Electric Company Heat sink assembly for protecting pins of electronic devices
JPS61220359A (ja) * 1985-03-26 1986-09-30 Hitachi Ltd 半導体モジユ−ル冷却構造体
JPS61222242A (ja) * 1985-03-28 1986-10-02 Fujitsu Ltd 冷却装置
US4879632A (en) * 1985-10-04 1989-11-07 Fujitsu Limited Cooling system for an electronic circuit device

Also Published As

Publication number Publication date
US4996589A (en) 1991-02-26
KR890007419A (ko) 1989-06-19
DE3835767A1 (de) 1989-05-03

Similar Documents

Publication Publication Date Title
DE3835767C2 (de)
DE102006002452B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
EP0654820B1 (de) Halbleiter-Modul mit konvexer Bodenplatte
DE69430511T2 (de) Halbleiteranordnung und Herstellungverfahren
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE3009295A1 (de) Halbleiterbaustein
DE68923512T2 (de) Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis.
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
DE102004055215A1 (de) Versetzt gebondete Mehrchip-Halbleitervorrichtung
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
EP1631988B1 (de) Leistungshalbleitermodul
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE3243689C2 (de)
DE112006001866T5 (de) Gefalzter Rahmenträger für MOSFET GBA
DE19646476A1 (de) Verbindungsstruktur
EP0907966B1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee