[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3880860T2 - Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. - Google Patents

Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.

Info

Publication number
DE3880860T2
DE3880860T2 DE88103309T DE3880860T DE3880860T2 DE 3880860 T2 DE3880860 T2 DE 3880860T2 DE 88103309 T DE88103309 T DE 88103309T DE 3880860 T DE3880860 T DE 3880860T DE 3880860 T2 DE3880860 T2 DE 3880860T2
Authority
DE
Germany
Prior art keywords
film
forming
contact hole
free
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE88103309T
Other languages
English (en)
Other versions
DE3880860D1 (de
Inventor
Seiichi C O Patent Divisi Mori
Masaki C O Patent Divisio Sato
Kuniyoshi C O Patent Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62047731A external-priority patent/JPS63215080A/ja
Priority claimed from JP62220675A external-priority patent/JPS6464215A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3880860D1 publication Critical patent/DE3880860D1/de
Publication of DE3880860T2 publication Critical patent/DE3880860T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Weting (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen nichtflüchtigen Speicher und ein Verfahren zum Herstellen desselben.
  • Mit wachsender Geschwindigkeit und Packungsdichte von Halbleitervorrichtungen ergeben sich in jüngster Zeit steigende Anforderungen nach Verbesserungen in der Zuverlassigkeit von zu benutzenden Halbleiterelementen, mit Elektroden zu verbindenden Verdrahtungen und einer Beschichtungsstruktur zum Schützen der Elemente.
  • Insbesondere bei nichtflüchtigen Halbleitervorrichtungen zum Beispiel EPROMs bildet eine Degradation in der Zuverlässigkeit aufgrund der Wanderung freier Ionen wie zum Beispiel Na&spplus;, Ca&spplus;, und K&spplus; ein ernsthaftes Problem. Wenn zum Beispiel freie Ionen, wie zum Beispiel Na&spplus;, in eine EPROM-Zelle wandern, wird die elektrische Ladung, welche in einem erdfreien Gate gespeichert ist, ausgelöscht, was in einer Inversion der gespeicherten Information oder einer Erniedrigung in der Datenhaltespanne resultiert.
  • Wie in Fig. 1 gezeigt, wird bei einer herkömmlichen EPROM-Zelle ein Phosphorsilikat-Glasfilm (PSG) 12 auf einer Aluminiumverdrahtung 11 gebildet, und ein PSG-Film 13 wird gebildet unter der Aluminiumverdrahtung 11. Freie Na&spplus;-Ionen bewegen sich relativ frei in einem SiO&sub2;-Film, welcher beispielsweise als Gate-isolierender Film benutzt wird. Jedoch ist die Bewegung dieser Ionen beschränkt in einem PSG-Film. Deshalb dienen die PSG-Filme 12 und 13 dazu, die Wanderung freier Ionen, wie zum Beispiel Na&spplus;, von außen zu verhindern.
  • Wenn jedoch einmal freie Na&spplus;-Ionen in SiO&sub2;-Filme 14 und 15 unter dem PSG-Film 13 wandern, können sie sich frei in den SiO&sub2;-Filmen bewegen. Deshalb werden diese freien Ionen an das erdfreie Gate 16 durch die Coulomb-Kraft der angesammelten negativen elektrischen Ladung in dem erdfreien Gate 16 angezogen und verursachen dadurch die Zerstörung der gespeicherten Information, wie oben beschrieben wurde.
  • Um solch eine Degradation in der Zuverlässigkeit aufgrund freier Ionen zu verhindern ist es wichtig, den absoluten Betrag freier Ionen, enthalten in den SiO&sub2;-Filmen, zu reduzieren oder die externe Wanderung freier Ionen zu verhindern. Bei der herkömmlichen EPROM-Zelle jedoch ist ein isolierender Film 17 zum Bedecken des erdfreien Gates 16, welches als fundamentales Element einer Speicherzelle dient, aus einem SiO&sub2;-Film hergestellt, und SiO&sub2;-Filme 14 und 15, gebildet durch thermische Oxidation, liegen auf Diffusionsschichten 18 und 19 vor, welche als Source und Drain Bereiche fungieren. In dieser Struktur können freie Ionen leicht in die Zelle wandern.
  • Die Erfinder der vorliegenden Erfindung analysierten die Zurückhaltecharakteristik für elektrische Ladung von EPROM-Zellen und fanden ein Phänomen, bei dem gespeicherte elektrische Ladung irrtümlicher Weise ausgelöscht wird durch die Wanderung freier Ionen von einem Kontaktabschnitt einer Metallverdrahtung. Es wurde bestätigt, daß solch ein Phänomen hauptsächlich verursacht wird durch die freien Ionen, die in einen freigelegten Siliziumoxid-Film im Kontaktabschnitt besonders während eines Herstellungsprozesses der Metallverdrahtung aufgenommen werden.
  • Die Ep-A-0 176 010 beschreibt eine Bildung eines isolierenden Film auf einem Elementbildungsbereich eines Halbleitersubstrats, die Bildung eines passivierenden Film auf dem isolierenden Film, das Bilden eines Kontaktlochs durch die Filme, um das Substrat zu erreichen, das Bilden von Oxydseitenwänden in dem Kontaktloch und die Bildung einer Verdrahtung in dem Kontakt loch.
  • Der Artikel in J. Electrochem, Soc. vol. 122-8, pp. 1092-1103 von G.L. Schnable et al. mit dem Titel "Passivierungsabdeckungen auf Siliziumvorrichtungen" erwähnt die Benutzung von sekundären Passivierungsschichten als Gettern.
  • Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung zu schaffen, welche die Wanderung freier Ionen von einem Kontaktloch verhindern kann und eine hohe Zuverlässigkeit hat, sowie ein Verfahren zum Herstellen derselben.
  • Erfindungsgemäß wird die obige Aufgabe gelöst nach Anspruch 9 durch eine Halbleitervorrichtung mit einem isolierenden Film gebildet auf einem Elementbildungsbereich eines Halbleitersubstrats; einer nichtflüchtigen Speicherzelle gebildet auf dem isolierenden Film; einem Getterfilm für freie Ionen gebildet auf dem isolierenden Film und der nichtflüchtigen Speicherzelle; einem Kontaktloch gebildet durch den isolierenden Film und den Getterfilm für freie Ionen, um eine Oberfläche des Substrats freizulegen; einem Blockierfilm für wandernde Ionen gebildet auf einer inneren Wand des Kontaktlochs mit Ausnahme eines Bodenabschnitts davon; und einer Verdrahtung gebildet in dem Kontaktloch und elektrisch verbunden mit dem Substrat an der Bodenoberfläche des Kontaktlochs.
  • Weiterhin umfaßt nach Anspruch 1 ein Verfahren zum Herstellen der Halbleitervorrichtung die Schritte: Bilden eines isolierenden Films in einem Elementbildungsbereich auf einem Halbleitersubstrat; Bilden eines Getterfilms für freie Ionen auf dem Elementbildungsbereich; Ätzen des isolierenden Films und des Getterfilms, um ein Kontaktloch zu bilden, in dem das Halbleitersubstrat freigelegt ist; Bilden eines Blockierfilms für wandernde Ionen auf einer Oberfläche der Vorrichtung einschließlich einer inneren Wandoberfläche des Kontaktlochs, wobei der Blockierfilm für wandernde Ionen eine höhere Blockiercharakteristik für ein wanderndes Ion als der isolierende Film hat; Ätzen des Blockierfilms für wandernde Ionen, um den Blockierfilm auf einer Seitenwand des Kontaktlochs zu lassen und Bilden einer Verdrahtung in dem Kontaktloch.
  • Nach der vorliegenden Erfindung ist eine Verdrahtung in einem Kontaktabschnitt vollständig isoliert von einem isolierenden Film durch einen Blockierfilm für freie Ionen. Deshalb kann die Wanderung freier Ionen durch den isolierenden Film verhindert werden im Schritt des Bildens der Verdrahtung und daher kann eine Halbleitervorrichtung hoher Zuverlässigkeit hergestellt werden.
  • Die Erfindung kann vollständiger verstanden werden anhand der folgenden detaillierten Beschreibung in Zusammenhang mit der begleitenden Zeichnung.
  • Die Figuren zeigen im einzelnen:
  • Fig. 1 eine Querschnittsansicht zum Erklären einer Struktur einer Speicherzelle eines herkömmlichen EPROMs;
  • Fig. 2A bis 2G Querschnittsansichten zum Zeigen einer Halbleitervorrichtung in jedem Schritt zum Erklären eines Herstellungsverfahrens der Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung; und
  • Fig. 3A bis 3E Querschnittsansichten zum Zeigen einer Halbleitervorrichtung in jedem Schritt zum Erklären eines Verfahren zum Herstellen der Halbleitervorrichtung nach einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Ein Verfahren zum Herstellen einer EPROM-Zelle nach einer Ausführungsform der vorliegenden Erfindung wird im folgenden beschrieben werden mit Bezug auf Fig. 2A bis 2G.
  • Wie in Fig. 2A gezeigt wird ein 25 nm (250 Å) dicker SiO&sub2;-Film 102 in einem Elementbildungsbereich auf einem Siliziumhalbleitersubstrat 101 als erster Gate-isolierender Film gebildet. Nach Durchführen einer Kanal-Ionenimplantation in einem Kanalbilungsbereich unter einem erdfreien Gate, welches später beschrieben werden wird, um einem Schwellenwert zu steuern, wird eine erste Polysiliziumschicht 103 dienend als erdfreies Gate auf dem SiO&sub2;-Film 102 in dem Kanalbildungsbereich bebildet und wird strukturiert in eine vorgeschriebene Gestalt. Ein SiO&sub2;-Film 104 dienend als zweiter Gate-isolierender Film wird auf der Polysiliziumschicht 103 gebildet und dann wird eine zweite Polysiliziumschicht 105 auf der gesamten Oberfläche abgeschieden. Die resultierende Struktur wird strukturiert durch das bekannte selbstausrichtende Ätzverfahren, und dadurch wird eine gestapelte Gatestruktur 121, wie in Fig. 2A gezeigt gebildet.
  • Wie in Fig. 2B gezeigt, werden As Ionen implantiert in beide Seiten der gestapelten Gatestruktur 121, um Source und Drain Bereiche 106 und 107 zu bilden. Dann wird die gesamte Oberfläche thermisch oxidiert, um die gestapelte Gatestruktur 121 einschließlich der ersten und zweiten Polysiliziumschicht 103 und 105 mit einem SiO&sub2;-Film 108 zu bedecken.
  • Wie in Fig. 2C gezeigt wird ein Glasfilm mit 1 x 10²&sup0; cm&supmin;³ bis 3 x 10²¹ cm&supmin;³ Phosphor, i.e. ein PSG-Film 109, gebildet mit einer Dicke von 500 nm (5000 Å) auf der gesamten Oberfläche. Dann wird ein Oberflächenglättungsmaterial wie zum Beispiel ein Glasfilm mit Phosphor (i.e. ein PSG-Film 110, aufgeschichtet mit einer Dicke von 500 nm (5000 Å) auf dem PSG-Film 109 und wird aufgeheizt, um den PSG-Film 110 abzuflachen. Nach dem Molybdänsilizid 111 auf dem PSG-Film 110 durch Sputtern abgeschieden ist, wird ein Lackfilm 112 auf die gesamte Oberfläche aufgebracht.
  • Wie in Fig. 2D gezeigt, wird der Lackfilm 112 zurückgelassen mit Ausnahme des Teils auf einem Kontaktbildungsabschnitt. Dann wird Trockenätzen durchgeführt unter Benutzung des zurückbleibenden Lackfilms 112 als Maske, um nacheinander den Molybdänsilizidfilm 111, PSG-Film 110, PSG-Film 109 und SiO&sub2;-Film 102 zu ätzen und ein Kontaktloch 113 zu bilden. Bei diesem Ätzprozeß wird der Molybdäsiliziddfilm 111 geätzt durch isotropes Ätzen, so daß der Molybdänsilizidfilm 111 um eine Länge d seitlich geätzt wird von dem Kontaktmuster oder einer Wand des Kontaktlochsl 13 aus, wie in Fig. 2D gezeigt.
  • Der Lackfilm 112 wird entfernt und das gesamte Substrat wird gereinigt. Darauffolgend wird, wie gezeigt in Fig. 2E, ein 200 nm (2000 Å) dicker PSG-Film 114 mit Phosphor durch das bekannte chemische Niedrigdruckabscheidungsverfahren (LPCVD) gebildet. Die resultierende Struktur wird getempert in einer N&sub2; Atmoshäre bei einer Temperatur von 9000ºC 60 min. lang. Beim Annealen wird Phosphor diffundiert von dem PSG-Film 114 in das Substrat 101 unter dem Kontaktloch 113, um einen tiefen Übergang 107a im Drainbereich 107, wie gezeigt in Fig. 2E, zu bilden. Wenn die Konzentration des phosphors in dem in diesem Fall benutzten PSG-Film 114 klein ist, wird ein Prozeß des Ionenimplantieren von phosphor in eine Oberfläche des N&spplus;-Typ Diffusionsschichtbildungsbereichs 107a hinzugefügt, nachdem das Kontaktloch 113 gebildet ist und bevor der PSG-Film 114 gebildet wird.
  • Wie in Fig. 2F gezeigt, wird der PSG-Film 114 geätzt durch anisotropes Trockenätzen, um nur den Teil auf dem Bodenabschnitt des Kontaktlochs 113 zu entfernen und den anderen Teil auf der Seitenwand davon zurückzubelasten. Da in diesem Fall der PSG-Film 114 zurückgelassen wird auf dem Abschnitt, von dem der Molybdänsilizidfilm 111 seitlich abgeätzt ist, wird ein Kontaktloch 113 gebildet mit einem sich verjüngenden Abschnitt T, wie in Fig. 2F gezeigt. In diesem Fall ist eine Endfläche 102e des SiO&sub2;-Films 102 bedeckt mit dem PSG-Film 114, und daher wandern Na&spplus;-Ionen nicht von diesem Abschnitt aus.
  • Beim Reinigen der resultierenden Struktur, wie gezeigt in Fig. 2G. wird eine Aluminiumverdrahtung 115 durch ein bekanntes Verfahren gebildet. Zusätzlich wird ein PSG-Film zum Bedecken gebildet auf der Aluminiumverdrahtung 115, um dadurch eine EPROM-Zelle zu bilden. Eine Verdrahtung gebildet aus einer dotierten Polysiliziumschicht kann ebenfalls benutzt werden.
  • Bei solch einem Herstellungsverfahren wird die Aluminiumverdrahtung 115 im Kontaktloch 113 vollständig isoliert vom SiO&sub2;-Film 102 durch den PSG-Film 114. Der PSG-Film 114 erlaubt nicht, daß die vorhandenen freien Ionen, wie zum Beispiel Na&spplus;, dadurch durchtreten, im Vergleich zum SiO&sub2;-Film 102. Deshalb kann beim Prozeß das Bilden des Kontaktlochs 113 und der Aluminiumverdrahtung 115 die Wanderung freier Ionen, wie zum Beispiel Na&spplus;, in die EPROM-Zelle verhindert werden, und ein EPROM mit hoher Zuverlässigkeit kann erhalten werden.
  • Da weiterhin in dem in Fig. 2E gezeigten Prozeß der Prozeß des Temperns hinzugefügt wird bei der Bildung des PSG-Films 114, wird der Übergang im Kontaktabschnitt 113 geändert von einem flachen Übergang 107 gebildet durch As Ionen auf einen tiefen Übergang 107a gebildet durch die Phosphordiffusion. Deshalb kann ein Kurzschluß von der Verdrahtung 115 zum Substrat 101 durch das abgeschiedene Aluminium verhindert werden.
  • Bei diesem Temperprozeß werden eine große Anzahl freier Ionen, wie zum Beispiel Na&spplus;, welche in der Peripherie der Zelle in den vorherigen Prozessen vorliegen, in die PSG-Filme 109, 110 und 114 aufgenommen. Deshalb kann die Konzentration freier Ionen in den SiO&sub2;-Filmen 102, 104 und 108 abgesenkt werden. Der Temperprozeß kann durchgeführt werden, nachdem der PSG-Film 114 im Prozeß von Fig. 2F geätzt ist.
  • Einheitlichkeit in der Dicke der Aluminiumverdrahtung 115 wird verbessert durch den sich verjüngenden Abschnitt T des PSG-Films 114 gebildet im Kontaktloch 113. Da zusätzlich kein Schritt der Verdrahtung 115 gebildet wird am Randabschnitt des Kontaktlochs 113, kann ein Brechen oder dergleichen beim Aufbringen des PSG-Films 116 am Kontaktabschnitt verhindert werden, und daher ist seine Abdeckeigenschaft verbessert. Deshalb können nicht nur die Wanderung freier Ionen während des Herstellungsprozesses verhindert werden, sondern kann auch die Anzahl freier Ionen, welche von Außen bei Vervollständigung des Herstellungsprozesses hineinwandern, reduziert werden.
  • Es sei bemerkt, daß der Molybdänsilizidfilm 111 benutzt wird als Stoppmaterial zum Ätzen des PSG-Films 114 und ein weiteres Material als Stopper benutzt werden kann. Da jedoch dieser Film gebildet ist unter der Aluminiumverdrahtung 115 wird er vorzugsweise aus einem Metall oder Halbleiter hergestellt. Falls ein Molybdänsilizid benutzt wird, wie in dieser Ausführungsform, kann eine Spannung angelegt an die Aluminiumverdrahtung aufgrund der Differenz zwischen der thermischen Ausdehnungskoeffizienten der benutzten Materialien reduziert werden, und deshalb kann die Lebensdauer der Verdrahtung verlängert werden.
  • Nur die Bildung der EPROM-Zelle wurde oben beschrieben. Jedoch ist die vorliegende Erfindung nicht beschränkt auf die EPROM-Zelle. Wenn das Konzept der vorliegenden Erfindung angewendet wird auf die Bildung eines Elektrodenzuführungsabschnitts einer MIS Halbleitervorrichtung ist es sehr effektiv zur Verhinderung der Wanderung freier Ionen, und daher kann eine Halbleitervorrichtung hoher Zuverlässigkeit erhalten werden.
  • Fig. 3A bis 3E zeigen eine weitere Ausführungsform, bei der ein Si&sub3;N&sub4;-Film benutzt wird, um die Wanderung freier Ionen zu verhindern. Obwohl die gestapelte Gatestruktur 121 in der gleichen Weise, wie in Fig. 2A gezeigt, gebildet wird, wird sie bedeckt mit einem PSG-Film 122, wie in Fig. 3A gezeigt. Zum Beispiel wird nachdem der Siliziumoxydfilm (SiO&sub2;) 102 mit einer Dicke von 60 nm (600 Å) gebildet ist, ein PSG-Film 122 abgeschieden mit einer Dicke von 600 nm (6000 Å). Dann wird, wie in Fig. 3B gezeigt, die resultierende Struktur getempert bei einer hohen Temperatur zum Abflachen ihrer Oberfläche. Dabei werden freie Ionen, wie zum Beispiel Na&spplus;, welche während des Vorrichtungsprozesses aufgenommen werden, in den PSG-Film 122 aufgenommen. Ein Kontaktloch 123 wird gebildet in einer isolierenden Zwischenschicht bestehend aus einem PSG-Film 122 und einem Oxydfilm 102 durch Photolitographie (Fig. 3C). Darauffolgend wird, wie in Fig. 3D gezeigt, ein Si&sub3;N&sub4;-Film 124 abgeschieden mit einer Dicke von beispielsweise 50 nm (500 Å), um die Wanderung von Na&spplus; zu verhindern. Wenn eine Fremdatomart, z.B. Phosphor, wieder in den Kontakt 125 diffundiert werden muß, kann Phosphor ionenimplantiert werden vor der Abscheidung des Si&sub3;N&sub4;-Films 124. Die resultierende Struktur wird getempert bei einer Temperatur von 900º C, 30 min. lang. Bei diesem Prozeß werden die freien Ionen, die gewandert sind von der Bildung des Kontaktlochs 123 an bis zur Abscheidung Si&sub3;N&sub4;-Films 124 wieder in den PSG-Film 122 eingefangen (Fig. 3D). Dann wird der Si&sub3;N&sub4;-Film 124 auf einem Bodenabschnitt des Kontaktlochs entfernt durch RIE (Reactive Ion Etching = reaktives Ionenätzen), um eine Oberfläche des Kontakts 125 auf dem Substrat 101 freizulegen und den Si&sub3;N&sub4;-Film 124 nur auf einer Seitenwand (innerer Wand) des Kontaktlochs 123 zu belassen. Ein Aluminiumfilm 126 wird abgeschieden und strukturiert, um eine Verdrahtungsschicht mit einem Kontaktabschnitt 123A zu vervollständigen (Fig. 3E).
  • Nach der obigen Ausführungsform können freie Na&spplus;-Ionen, welche bei der Bildung des Kontaktlochs 123 wandern, insbesondere bei der Bildung des Aluminiumfilms 126, blockiert werden durch den Si&sub3;N&sub4;-Film 124. Falls zusätzlich der Si&sub3;N&sub4;-Film 124 gebildet wird und die resultierende Struktur einmal bei einer hohen Temperatur von 70oº C oder mehr getempert wird, können freie Ionen, die zum Oxydfilm 102 wandern, von der Zeit, wenn das Kontaktloch 123 geöffnet wird, bis zu der Zeit, wenn der Si&sub3;N&sub4;-Film 124 gebildet wird, in den PSG-Film 122 gelangen und dadurch kann der Effekt weiter verstärkt werden. Die Benutzung des Si&sub3;N&sub4;-Films ermöglicht den beschriebenen Prozeß anzuwenden für eine Bildung eines p&spplus;-Kontakts zur gleichen Zeit wie für die Bildung des N&spplus;-Kontakts.
  • Nach der ersten Charakteristik der Ausführungsform, welche in Fig. 3A bis 3E gezeigt ist, umfaßt eine Halbleitervorrichtung eine nichtflüchtige Halbleiterspeicherzelle gebildet auf einem Halbleitersubstrat, eine isolierende Zwischenschicht zum Bedecken der Speicherzelle, ein Kontaktloch gebildet in der isolierenden Zwischenschicht, eine Metallverdrahtungsschicht laufend durch das Kontaktloch und eine Schicht gebildet zwischen der Metallverdrahtungsschicht und einer inneren Wand des Kontaktlochs zum Blockieren positiver freier Ionen verglichen mit einem SiO&sub2;-Film. Nach einer zweiten Charakteristik der Ausführungsform umfaßt ein Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte des Bildens einer nichtflüchtigen Halbleiterspeicherzelle auf einem Halbleitersubstrat, Bilden einer isolierenden Zwischenschicht, um die Halbleiterzelle zu bedecken, Bilden eines Kontaktlochs in der isolierenden Zwischenschicht, Bilden einer Schicht, zum Beispiel eines Si&sub3;N&sub4;-Films, auf einer inneren Wand des Kontaktlochs, zum Blockieren positiver freier Ionen im Vergleich zu einem SiO&sub2;-Film, Bilden einer Metallverdrahtungsschicht, welche durch das Kontaktloch läuft, und Heizen auf eine hohe Temperatur von 700º C oder mehr bei Bildung der Schicht zum Blockieren freier Ionen und vor der Bildung der Metallverdrahtungsschicht.
  • Dementsprechend wird bei der Ausführungsform zum Verhindern der Wanderung freier Ionen durch das Kontaktloch (positive freie Ionen bezüglich des SiO&sub2;-Films) die Schicht zum Blockieren freier Ionen gebildet auf der Seitenwand (innerer Wand) des Kontaktslochs. Die Schicht zielt darauf ab, freie Ionen zu blockieren bei der Bildung des Kontaktlochs, insbesondere diejenigen, welche wandern, wenn die Metallverdrahtungsschicht gebildet wird. Nachdem die Schicht zum Blockieren freier Ionen gebildet ist, können, falls die resultierende Struktur geheizt wird bei einer Temperatur von 700º C oder mehr, die freien Ionen, die wandern von der Zeit, wenn das Kontaktloch gebildet wird, bis zu der Zeit, wenn die Schicht zum Blockieren der freien Ionen gebildet wird, in die isolierende zwischenschicht (z.B. einen PSG-Film) gelangen und dadurch den Effekt weiter verstärken. Zum Beispiel kann ein Si&sub3;N&sub4;-Film oder ein PSG-Film benutzt werden als die Schicht zum Blockieren der freien Ionen.
  • Wie oben beschrieben wurde ist nach der vorliegenden Erfindung bei einer Halbleitervorrichtung, wie zum Beispiel einer nichtflüchtigen Halbleiterspeicher, der hergestellt wird unter Benutzung der vorliegenden Erfindung, der Betrag freier Ionen, die in einen Wafer wandern, während des Prozesses des Bildens eines Kontakts klein im Vergleich mit dem bei einer herkömmlichen Technik, und eine Vorrichtung mit hoher Zuverlässigkeit kann erhalten werden.

Claims (14)

1. Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers mit den Schritten:
Bilden eines isolierenden Films (102) auf einem Halbleitersubstrat (101, 107);
Bilden einer nichtflüchtigen Speicherzelle (121) auf dem isolierenden Film (102);
Bilden eines Getterfilms für freie Ionen (109, 122) auf der nichtflüchtigen Speicherzelle (121) und dem isolierenden Film (102);
Ätzen des isolierenden und des Getterfilms (102;109; 122), um ein Kontaktloch (113) zu bilden, in dem das Halbleitersubstrat (101, 107) freigelegt ist;
Bilden eines Blockierfilms für wandernde Ionen (114, 124) auf einer Oberfläche der Vorrichtung einschließlich einer inneren Wandoberfläche des Kontaktlochs (113), wobei der Blockierfilm für wandernde Ionen (114, 124) eine höhere Blockiercharakteristik für wandernde Ionen hat als der isolierende Film (102);
Ätzen des Blockierfilms für wandernde Ionen (114, 124), um den Blockierfilm (114, 124) auf einer Seitenwand des Kontaktlochs (113) zu belassen, und
Bilden einer Verdrahtung (115, 126) in dem Kontaktloch (113).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Bildens des isolierenden Films (102) den Schritt des Bildens eines Siliziumoxydfilms beinhaltet.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Bildens des Getterfilms für freie Ionen (109, 122) den Schritt des Bildens eines ersten PSG-Films (109, 122) mit Phosphor beinhaltet.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Schritt des Bildens des Blockierfilms für wandernde Ionen (114, 124) den Schritt des Bildens eines zweiten PSG-Films (114, 124) mit Phosphor umfaßt.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Schritt des Bildens des Blockierfilms für wandernde Ionen (114, 124) den Schritt des Bildens eines Si&sub3;N&sub4;-Films (114, 124) umfaßt.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bevor das Kontaktloch (113) gebildet wird, der Schritt des Getterns unter Benutzung des Getterfilms für freie Ionen (109, 122) beinhaltet ist.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Schritt des Bildens des Kontaktlochs (113) den Schritt des Bildens eines sich verjüngenden Abschnitts (T) auf der Seitenwand des Kontaktlochs (113) durch isotropes Ätzen beinhaltet.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zumindest nach einem einer der Schritte des Bildens des Getterfilms für freie Ionen (109, 122) und des Blockierfilms für wandernde Ionen (114, 124) der Schritt des Temperns bei mehr als 700º C enthalten ist.
9. Nichtflüchtige Halbleiterspeicher mit:
einem isolierenden Film (102) gebildet auf einem Elementbildungsbereich eines Halbleitersubstrats (101, 107);
einer nichtflüchtigen Speicherzelle (121) gebildet auf dem isolierenden Film (102);
einem Getterfilm für freie Ionen (109, 122) gebildet auf dem isolierenden Film (102) und der nichtflüchtigen Speicherzelle (121);
einem Kontaktloch (113) gebildet durch den isolierenden Film (122) und dem Getterfilm für freie Ionen (109, 122), um eine Oberfläche des Substrats (101, 107) freizulegen;
einem Blockierfilm für wandernde Ionen (114, 124) gebildet auf einer inneren Wand des Kontaktlochs (113) mit Ausnahme eines Bodenabschnitts davon; und
einer Verdrahtung (115, 126) gebildet in dem Kontaktloch (113) und elektrisch verbunden mit dem Substrat (101, 107) an der Bodenoberfläche des Kontaktlochs (113).
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der isolierende Film (102) einen Siliziumoxydfilm umfaßt.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Getterfilm für freie Ionen (109, 122) einen ersten PSG-Film (109, 122) mit Phosphor umfaßt.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Blockierfilm für freie Ionen (114, 124) einen Si&sub3;N&sub4;-Film (114, 124) umfaßt.
13. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Blockierfilm für wandernde Ionen (114, 124) einen zweiten PSG-Film (114, 124) mit Phosphor umfaßt.
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß der zweite PSG-Film (114, 124) einen sich verjüngenden Abschnitt (T) gebildet auf der Seitenwand des Kontaktlochs (113) umfaßt.
DE88103309T 1987-03-04 1988-03-03 Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. Expired - Lifetime DE3880860T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62047731A JPS63215080A (ja) 1987-03-04 1987-03-04 不揮発性半導体メモリ及びその製造方法
JP62220675A JPS6464215A (en) 1987-09-03 1987-09-03 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3880860D1 DE3880860D1 (de) 1993-06-17
DE3880860T2 true DE3880860T2 (de) 1993-10-28

Family

ID=26387892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88103309T Expired - Lifetime DE3880860T2 (de) 1987-03-04 1988-03-03 Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.

Country Status (4)

Country Link
US (1) US5679590A (de)
EP (1) EP0281140B1 (de)
KR (1) KR910008988B1 (de)
DE (1) DE3880860T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827197B1 (de) * 1989-07-18 2002-12-11 Sony Corporation Verfahren zur Herstellung einer nicht flüchtigen Halbleiterspeichervorrichtung
US5294295A (en) * 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges
US5418173A (en) * 1992-11-24 1995-05-23 At&T Corp. Method of reducing ionic contamination in integrated circuit fabrication
US6008544A (en) * 1992-12-08 1999-12-28 Fujitsu Limited Semiconductor device and manufacturing method of the semiconductor device
FR2708146A1 (fr) * 1993-07-19 1995-01-27 Sgs Thomson Microelectronics Cellule à grille flottante à durée de stockage accrue.
US7172864B1 (en) * 1993-11-01 2007-02-06 Nanogen Methods for electronically-controlled enzymatic reactions
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
US6093302A (en) * 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
AU2003200747B2 (en) * 1998-01-05 2006-11-23 Combimatrix Corporation Gettering device for ion capture
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
WO2003031362A1 (en) 2001-10-05 2003-04-17 Dow Global Technologies Inc. Coated glass for use in displays and other electronic devices
CN111508835A (zh) * 2020-04-26 2020-08-07 深圳市昭矽微电子科技有限公司 图形结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927110B2 (ja) * 1975-08-22 1984-07-03 セイコーエプソン株式会社 半導体装置の製造方法
JPS5492175A (en) * 1977-12-29 1979-07-21 Fujitsu Ltd Manufacture of semiconductor device
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4376947A (en) * 1979-09-04 1983-03-15 Texas Instruments Incorporated Electrically programmable floating gate semiconductor memory device
US4309812A (en) * 1980-03-03 1982-01-12 International Business Machines Corporation Process for fabricating improved bipolar transistor utilizing selective etching
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
DE3133516A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren
JPS58166766A (ja) * 1982-03-27 1983-10-01 Fujitsu Ltd 半導体装置の製造方法
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
JPS62125679A (ja) * 1985-11-26 1987-06-06 Nec Corp Mos半導体記憶装置

Also Published As

Publication number Publication date
KR880011925A (ko) 1988-10-31
EP0281140B1 (de) 1993-05-12
DE3880860D1 (de) 1993-06-17
EP0281140A2 (de) 1988-09-07
US5679590A (en) 1997-10-21
KR910008988B1 (ko) 1991-10-26
EP0281140A3 (en) 1989-08-02

Similar Documents

Publication Publication Date Title
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE69031849T2 (de) Verfahren zum Ebnen von Topologien für integrierte Schaltungen
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69132676T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102005006153B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors (FETs)
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
EP0054117A1 (de) Verfahren zum Herstellen integrierter dynamischer MOSFET-Speicher mit wahlfreiem Zugriff
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE4113325A1 (de) Verfahren zum herstellen einer kontaktlosen speichermatrix mit schwimmenden gates
DE10051600A1 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE3880860T2 (de) Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE69825296T2 (de) Reduzierung von ladungsverlusten in nichtflüchtigen speicherzellen durch phosphorimplantation in pecvd-nitrid/oxynitrid-filmen
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69224730T2 (de) Seitenwand-Abstandsstruktur für Feldeffekttransistor
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)