DE3731339A1

DE3731339A1 - Verfahren zur ueberwachung von speichereinrichtungen in digitalgesteuerten kommunikationssystemen

Info

Publication number: DE3731339A1
Application number: DE19873731339
Authority: DE
Inventors: Klaus-Dieter Dipl Ing Kulik
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-09-15
Filing date: 1987-09-15
Publication date: 1989-03-30

Description

Die Erfindung betrifft ein Verfahren zur Überwachung von Speichereinrichtungen in digitalgesteuerten Kommunikations systemen, insbesondere für periphere Einrichtungen steuernde dezentrale Ein-Ausgabeprozessoren.

Die digitalgesteuerten Kommunikationssysteme stellen modular aufgebauten Nebenstellenanlagen mit wenigen Standardschnitt stellen dar, die entsprechend der zu erfüllenden Aufgaben in unterschiedlichsten Anlagengrößen aufgebaut sind. Die Neben stellenanlagen können sowohl an öffentliche Netze und Dienste - Fernsprechnetz, Teletexnetz etc. - als auch an private Netze - Unteranlagen, Querverbindungsleitungen - angeschlossen sein. Als Teilnehmeranschlüsse sind analoge und digitale Endgeräte vorgesehen.

Die Systemarchitektur der unterschiedlichen Kommunikations systeme ist einheitlich in drei Ebenen strukturiert:
Peripherie, dezentrale Ein-Ausgabeprozessoren und zentraler Datenprozessor.

Zur Peripherie gehören danach Baugruppen als Schnittstellen zu den angeschalteten Endgeräten und Leitungen (Teilnehmerschal tungen, Leitungsschaltungen) und Baugruppen für den Verbindungs aufbau, wie Signalisierungseinrichtungen, Sender und Empfänger.

Die zeitkritische Bearbeitung der Peripherie wird durch die dezentralen Ein-Ausgabeprozessoren übernommen, wobei die Anzahl der peripheren Einrichtungen bzw. die der Anschlußeinheiten für jeden Ein-Ausgabeprozessor in Abhängigkeit der maximal zu verarbeitenden Gesamtdatenmenge begrenzt ist. Die Ein-Ausgabe prozessoren sind somit unter anderem für die Steuerung der Standardschnittstellen und lokalen Busse, der Ziffernauswertung, der Anschaltung von Ton- und Ruftakten und der sicherheits technischen Anzeigen vorgesehen.

Der zentrale Datenprozessor dagegen koordiniert die Steuerung sämtlicher im Kommunikationssystem vorhandenen Einrichtungen über entsprechende Busverbindungen. Außerdem werden vom zentra len Datenprozessor die Rücksetz-Logik und sicherheitstechnische Vorgänge zentral gesteuert.

Die Schnittstelle zwischen der Peripherie und dem jeweiligen dezentralen Ein-Ausgabeprozessor wird durch eine HDLC-Standard schnittstelle gebildet, die in der peripheren Steuereinrichtung enthalten ist. Dagegen wird die Schnittstelle zwischen dem dezentralen Ein-Ausgabeprozessor und dem zentralen Daten prozessor durch einen Mehrfach-Zugriffspeicher gebildet, der von beiden Prozessoren beschrieben und ausgelesen werden kann. Die Steuerung dieses Mehrfach-Zugriffspeichers erfolgt üblicherweise durch das eingesetzte Betriebssystem.

Neben dem Mehrfach-Zugriffspeicher enthält der Ein-Ausgabepro zessor auch einen eigenen Arbeits- und Programmspeicher. Je nach gewünschter Funktion und Wirkungsweise werden diese Speichereinrichtungen - Mehrfach-Zugriffspeicher, Arbeits- und Programmspeicher - als Arbeitsspeicher und als Programmspeicher benutzt. Bei umfangreichen und komplexen Programmablauffolgen innerhalb digitalgesteuerter Kommunikationssysteme können fehlerhafte Speicher-Ansteuerungsvorgänge, beispielsweise als Folge von Programmierfehlern, hervorgerufen werden mit der Folge, daß sämtliche zur Funktionssteuerung der Anlage enthal tenen Daten innerhalb der Speichereinrichtungen fälschlicher weise gelöscht werden. In derartigen Störungsfällen muß ein sogenannter Hardrestart erfolgen, bei dem der gesamte Programm teil innerhalb der Speichereinrichtung erneut aktiviert werden muß. Dieser Vorgang kann sich über längere Zeit erstrecken und somit zu erheblichen Störungen innerhalb des Kommunikationssystems führen.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zur Vermeidung derartiger Systemausfälle anzugeben, das mit geringem Aufwand, sowie hinsichtlich des apparativen Bedarfs, als auch der eigentlichen Schaltfunktionen, zu realisieren ist.

Erfindungsgemäß wird dies durch die Kombination der Merkmale des Patentanspruchs 1 erreicht.

Mit dem Einsaz des Schreib-Lese-Speichers, auf der die Kennungskapazität der zu überwachenden Speichereinrichtungen durch jeweils ein Adressen-Bit direkt ansteuerbar ist, kann in einfacher Weise die Überwachung der Speichereinrichtungen erfolgen, in dem das entsprechende Adressen-Bit mit einem definierten Logikzustand überschrieben wird.

Gemäß vorteilhafter Ausgestaltungen der Erfindung kann die Überwachung der Speichereinrichtungen durch einen Speicher- Schreibschutz, einen Speicher-Adressenraumschutz oder auch durch beide Schutzarten gegeben sein. In jedem Fall wird mit der Einbeziehung des entsprechenden Adressen-Bits in die Entscheidung über die Zulässigkeit der nachfolgenden Funktionen sichergestellt, daß sowohl schreibgeschützte Daten nicht irr tümlich durch Programmfehler gelöscht werden als auch fehler hafte Zugriffe des Prozessors auf gesperrte Adressenbereiche unterbunden sind.

Als besonderer Vorteil für das Verfahren ist anzusehen, daß gemäß Patentanspruch 5 die Durchführung desselben mit einer einfachen Schaltungsanordnung erfolgen kann. Jeweils ein Schreib-Lese-Speicher wird benötigt, um die zu überwachenden Speichereinrichtungen mit Schreibschutz und mit Adressenraum schutz versehen zu können. Mit dem Schreibschutz ist sicher gestellt, daß mit jedem Schreibzugriff des Prozessors in den geschützten Speicherbereich der zu überwachenden Speicher einrichtungen das entsprechende Adressen-Bit aus dem Schreib- Lese-Speicher herausgezogen wird, um das Speicher-Schreib schutzsignal zu erzeugen. Wird beispielsweise für das entspre chende Adressen-Bit eine Null geschrieben, so ist der von dieser Adresse repräsentierte Bereich der zu überwachenden Speicherein richtung schreibgeschützt. Dies bedeutet, daß ein durch den Prozessor gesteuerter Schreibversuch in diesen schreibgeschütz ten Speicherbereich sofort das Rechner-Interruptsignal auslöst.

Ähnlich verhält es sich auch mit dem Speicher-Adressenraum schutz, der in gleicher Weise mit einem Schreib-Lese-Speicher realisiert ist, in dem jeweils ein bestimmtes Adressen-Bit einen bestimmten Adressenbereich der zu überwachenden Speicher einrichtungen repräsentiert. Für den Adressenbereich, der von dem Prozessor nicht angesprochen werden darf, wird das entsprechende Adressen-Bit beispielsweise ebenfalls auf Null gesetzt. Erfolgt nun trotzdem ein Schreib- oder Lesezugriff zu diesem geschützten Adressenbereich, so wird mit Hilfe des entsprechenden Adressen-Bits aus dem Schreib-Lese-Speicher das Unterbrechungssignal generiert.

Gemäß weiterer vorteilhafter Ausgestaltungen der Schaltungs anordnung zur Durchführung des Verfahrens können das Speicher- Schreibschutzsignal mit dem Rechner-Interruptsignal und das für den Adressenraumschutz vorhandene Unterbrechungssignal durch Prüfsignale bedarfsweise unwirksam geschaltet werden.

Die Erfindung wird in einem figürlich dargestellten Ausführungs beispiel näher erläutert, in dem lediglich die zur Durchführung des Verfahrens notwendigen Schalteinrichtungen im Auszug dargestellt sind.

Das Ausführungsbeispiel läßt den Schreib-Lese-Speicher für den Schreibschutz SLS (1) und den Schreib-Lese-Speicher für den Adressenraumschutz SLS (2) erkennen, die über den gemeinamen Adressenbus AD ansteuerbar sind. Die ebenfalls parallel ansteu erbaren Eingänge EN der Schreib-Lese-Speicher SLS . . . sind entweder durch das Schreibsignal WR- oder durch das Lese signal RD- in Verbindung mit der Code-Umsetzeinrichtung CUE über die erste Oder-Schalteinrichtung O 1 zu aktivieren. Vorab sind im Schreib-Lese-Speicher für den Schreibschutz SLS (1) die für die schreibgeschützten Bereiche der zu überwachenden Spei chereinrichtungen stehenden Adressen-Bits mit dem definierten Logikzustand, beispielsweise mit einer Null, überschrieben, so daß im Fall der Ansteuerung dieser Adresse über die dritte Oder-Schalteinrichtung O 3, der zweiten Inverter-Schalteinrich tung I 2 und der vierten Und-Schalteinrichtung U 4 das Rechner- Interruptsignal INT und dazu gleichzeitig in Verbindung mit der fünften Und-Schalteinrichtung U 5 das Speicher-Schreibschutz signal WPL erzeugt wird.

In ähnlicher Weise wird auch der Schreib-Lese-Speicher für den Adressenraumschutz SLS (2) betrieben, der über die vierte und fünfte Oder-Schalteinrichtung O 4, O 5 das Unterbrechungssignal NMI für den Adressenraumschutz generiert. Weiterhin ist erkennbar, daß die Funktion des Schreib-Lese-Speichers für den Schreibschutz SLS (1) mit der zweiten Und-Schalteinrichtung U 2 unter anderem durch das Prüfsignal PO 2 und die Funktion des Schreib-Lese-Speichers für den Adressenraumschutz SLS (2) mit der dritten Und-Schalteinrichtung U 3 unter anderem durch das zweite Prüfsignal PO 3 abzuschalten ist. Das Prozessor-Selek tionssignal IO-/M und das Prozessor-Haltesignal HLDA bilden zusätzliche Bedingungen für das Wirksamwerden der beiden Prüfsignale PO 2 und PO 3. Ein (Sonder-)Schreibsignal AWR- ist mit dem Lesesignal RD- über die erste Und-Schalteinrichtung U 1 verknüpft und bildet für die Code-Umsetzeinrichtung CUE die zusätzliche Eingangsbedingung und trägt außerdem unabhängig von dem Schreib-Lese-Speicher für den Adressenraumschutz SLS (2) zur Generierung des Unterbrechungssignals NMI bei.

Claims

1. Verfahren zur Überwachung von Speichereinrichtungen in digitalgesteuerten Kommunikationssystemen, insbesondere für periphere Einrichtungen steuernde dezentrale Ein-Ausgabepro zessoren, gekennzeichnet durch die Kombination der Merkmale

1.1 die Überwachung ist durch einen Schreib-Lese-Speicher (SLS) mit einer den Bereich der zu überwachenden Speicherein richtungen entsprechenden Kennungskapazität realisiert,
1.2 die Kennungskapazität ist jeweils durch ein Adressen-Bit ansteuerbar, mit dem jeweils ein definierter Adressen bereich der zu überwachenden Speichereinrichtungen in dem Schreib-Lese-Speicher (SLS) repräsentiert ist,
1.3 der Schreib-Lese-Speicher (SLS) ist derart steuerbar, daß mit dem Überschreiben eines Adressen-Bits durch einen definierten Logikzustand die Überwachung des entsprechend definierten Adressenbereiches der Speichereinrichtungen steuerbar ist.

2. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal

2.1 die Überwachung der Speichereinrichtungen ist durch einen Speicher-Schreibschutz realisiert.

3. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal

3.1 die Überwachung der Speichereinrichtungen ist durch einen Speicher-Adressenraumschutz realisiert.

4. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal

4.1 die Überwachung der Speichereinrichtungen ist durch einen Speicher-Schreibschutz und einen Speicher-Adressenraum schutz realisiert.

5. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 4, gekennzeichnet durch die Kombination der Merkmale

5.1 der Schreib-Lese-Speicher für den Schreibschutz (SLS 1) und der Schreib-Lese-Speicher für den Adressenraumschutz (SLS 2) sind durch eine erste Oder-Schalteinrichtung (O 1) zur Über tragung des definierten Logikzustands eines Adressen-Bits dann wirksam geschaltet, wenn ein Schreibsignal (WR-) oder ein von einer Code-Umsetzeinrichtung (CUE) erzeugtes -Si gnal in Verbindung mit einem Lesesignal (RD-) erzeugt ist,
5.2 der definierte Logikzustand aus dem Schreib-Lese-Speicher für den Schreibschutz (SLS 1) wird beim Vorhandensein des Schreibsignals (WR-) in Verbindung mit einer vierten Und- Schalteinrichtung (U 4) in ein Rechner-Interruptsignal (INT) und in Verbindung mit einer fünften Und-Schaltein richtung (U 5) in ein Speicher-Schreibschutzsignal (WPL) umgewertet,
5.3 der definierte Logikzustand aus dem Schreib-Lese-Speicher für den Adressenraumschutz (SLS 2) wird in ein Unter brechungssignal (NMI) umgewandelt.

6. Schaltungsanordnung nach Anspruch 5, gekenn zeichnet durch das Merkmal

6.1 die vierte und fünfte Und-Schalteinrichtung (U 4, U 5) sind mit einer dritten Oder-Schalteinrichtung (O 3) und einer zweiten Und-Schalteinrichtung (U 2) derart verknüpft, daß das Rechner-Interruptsignal (INT) und das Speicher-Schreib schutzsignal (WPL) durch ein Prüfsignal (PO 2) abschaltbar sind.

7. Schaltungsanordnung nach Anspruch 5, gekennzeichnet durch das Merkmal

7.1 das Unterbrechungssignal (NMI) ist über eine fünfte Oder- Schalteinrichtung (O 5) in Verbindung mit einer dritten Und-Schalteinrichtung (U 3) durch ein weiteres Prüfsignal (PO 3) abschaltbar.