DE3727517A1 - Method for producing patterned semiconductor bodies, and patterned semiconductor bodies produced thereby - Google Patents
Method for producing patterned semiconductor bodies, and patterned semiconductor bodies produced therebyInfo
- Publication number
- DE3727517A1 DE3727517A1 DE19873727517 DE3727517A DE3727517A1 DE 3727517 A1 DE3727517 A1 DE 3727517A1 DE 19873727517 DE19873727517 DE 19873727517 DE 3727517 A DE3727517 A DE 3727517A DE 3727517 A1 DE3727517 A1 DE 3727517A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor body
- trench
- isolated
- structured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
Die Erfindung betrifft ein Herstellungsverfahren und die damit hergestellten strukturierten Halbleiterkörper nach den Oberbegriffen der Patentansprüche 1 und 2.The invention relates to a manufacturing method and structured semiconductor bodies produced therewith the preambles of claims 1 and 2.
Die Erfindung ist insbesondere anwendbar zur Herstellung hochintegrierter Schaltungen aus einer Vielzahl von elektronischen und/oder optoelektronischen Halbleiterbauelementen, die eine hohe Packungsdichte erfordern.The invention is particularly applicable to manufacture highly integrated circuits from a variety of electronic and / or optoelectronic semiconductor components, that require a high packing density.
Zur Herstellung hochintegrierter Schaltungen auf Si-Basis wird beispielsweise ein Verfahren verwendet, wobei in ein Si-Substrat Gräben geätzt werden. Die Gräbenwände werden mit einem Isoliermaterial beschichtet, z. B. mit SiO₂, und anschließend wird mit einem selektiven VCD (chemical vapor deposition)-Verfahren Silizium in den Gräben aufgewachsen. Durch bekannte Prozeßschritte lassen sich daraus z. B. CMOS (complementary metal oxid)-Schaltungen herstellen (Lit.: N.Kasai, N. Endo, A. Ishitani, H. Kitayima, "1/4 µm CMOS isolation technique with sidewall insulator and selective epitaxy" IEDM 85, 419).For the production of highly integrated circuits based on Si For example, a method is used, where in a Si substrate trenches are etched. The trench walls are coated with an insulating material, e.g. B. with SiO₂, and then with a selective VCD (chemical vapor deposition) process silicon grown in the trenches. Through known process steps, z. B. CMOS Manufacture (complementary metal oxide) circuits (Lit .: N. Kasai, N. Endo, A. Ishitani, H. Kitayima, "1/4 µm CMOS isolation technique with sidewall insulator and selective epitaxy "IEDM 85, 419).
Dieses Verfahren hat jedoch den Nachteil, daß in den seitlichen Bereichen der aufgewachsenen Halbleiterschichten, in denen die Halbleiterschichten an die oxidbeschichteten Grabenwände angrenzen, Stapelfehler auftreten und/oder an den Grabenwänden polykristallines Wachstum stattfindet. Außerdem ist die Morphologie der aufgewachsenen Halbleiteroberflächen in den Randbereichen gestört. Diese negativen Randeffekte, die auf die oxidbeschichteten Grabenwände zurückzuführen sind, wirken sich nachteilig auf die Bauelementherstellung aus.However, this method has the disadvantage that in the lateral areas of the grown semiconductor layers, in which the semiconductor layers on the oxide-coated Border the trench walls, stacking errors occur and / or polycrystalline growth on the trench walls takes place. In addition, the morphology of the grown up Semiconductor surfaces disturbed in the edge areas. These negative edge effects that affect the oxide coated Trench walls can be attributed, have an adverse effect on component manufacturing.
Der Erfindung liegt daher die Aufgabe zugrunde, ein gattungsgemäßes Verfahren und den damit hergestellten Halbleiterkörper dahingehend zu verbessern, daß in den isolierten Halbleiterbereichen des Halbleiterkörpers auch in Randbereichen eine einkristallines Schichtwachstum gegeben ist und eine kostengünstige und zuverlässige Herstellung von elektronischen und/oder optoelektronischen Bauelementen mit hoher Packungsdichte möglich ist.The invention is therefore based on the object, a generic Process and the semiconductor body produced therewith to improve that in the isolated Semiconductor areas of the semiconductor body also in Edge regions given a single-crystalline layer growth is and an inexpensive and reliable manufacture of electronic and / or optoelectronic components with a high packing density is possible.
Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil der Patentansprüche 1, 2 und 3 angegebenen Merkmale. This problem is solved by the in the characteristic Part of claims 1, 2 and 3 specified features.
Zweckmäßige Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen zu entnehmen.Appropriate refinements and / or further training are can be found in the subclaims.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen näher erläutert unter Bezugnahme auf schematische Zeichnungen.The invention is described below using exemplary embodiments explained in more detail with reference to schematic Drawings.
Die Fig. 1a-d, und 2a-b zeigen die Verfahrensschritte zur Herstellung isolierter Halbleiterbereiche in einem Halbleiterkörper. In Fig. 3 ist ein strukturierter Halbleiterkörper dargestellt, in dem ein Bipolartransistor (BT) und ein, in einem isolierten Halbleiterbereich hergestellter, Heterobipolartransistor (HBT) monolithisch integriert sind. Figs. 1a-d and 2a-b show the process steps for producing isolated semiconductor regions in a semiconductor body. In Fig. 3 a structured semiconductor body is shown in which a bipolar transistor (BT) and, produced in an isolated semiconductor region, hetero (HBT) are monolithically integrated a.
In den Fig. 1a-d ist das Herstellungsverfahren für ein ersten Ausführungsbeispiel eines isolierten Halbleiterbereiches in einem Substrat dargestellt.In FIGS. 1a-d, the manufacturing method is shown for a first embodiment of an isolated semiconductor region in a substrate.
Gemäß Fig. 1a ist auf einem Substrat 1 eine Oxidschicht 2, z. B. SiO₂, aufgebracht. Mit einer derzeit üblichen Lackmaskentechnik wird ein Fenster 2 a in der Oxidschicht 2 erzeugt. Durch einen weiteren Ätzprozeß, z. B. mit der RIE (reactive ion etching)-Technik, wird im Substrat 1 ein pyramidenförmiger Graben 3 erzeugt. Als reaktives Gas wird z. B. SiCl₄ verwendet. Anschließend wird mit dem MBE (molecular beam epitaxy)-Verfahren im Graben eine einkristalline Halbleiterschichtenfolge erzeugt (Fig. 1b). Der Molekularstrahl wird senkrecht zur oxidbeschichteten Substratoberfläche eingestrahlt. Ein Teil des Molekularstrahls tritt durch das Fenster 2 b und trifft senkrecht auf dem Grabenboden auf. Dadurch werden im Graben Halbleiterschichten aufgewachsen, deren geometrische Abmessungen durch die Größe des Fensters 2 a bestimmt sind. Die Halbleiterschichten wachsen senkrecht auf dem Grabenboden auf und die Höhe der Halbleiterschichtenfolge 4 wird so gewählt, daß zwischen der Grabenwand 3 a und der Halbleiterschichtenfolge 4 eine freie Zone 5 erhalten bleibt. Auf der oxidbeschichteten Substratoberfläche scheidet sich polykristallines Halbleitermaterial ab. Das polykristalline Halbleitermaterial wird dadurch entfernt, daß die Oxidschicht 2, z. B. mit HF, vom Substrat 1 abgelöst wird, sog. strippen (Fig. 1c).According to Fig. 1a is on a substrate 1, an oxide layer 2, z. B. SiO₂ applied. A window 2 a is produced in the oxide layer 2 using a paint mask technique that is currently common. Through another etching process, e.g. B. with the RIE (reactive ion etching) technology, a pyramid-shaped trench 3 is generated in the substrate 1 . As a reactive gas z. B. SiCl₄ used. A single-crystalline semiconductor layer sequence is then produced in the trench using the MBE (molecular beam epitaxy) method ( FIG. 1b). The molecular beam is radiated perpendicular to the oxide-coated substrate surface. Part of the molecular beam passes through window 2 b and strikes the trench bottom perpendicularly. As a result, semiconductor layers are grown in the trench, the geometric dimensions of which are determined by the size of the window 2 a . The semiconductor layers grow vertically on the trench bottom and the height of the semiconductor layer sequence 4 is chosen so that a free zone 5 is maintained between the trench wall 3 a and the semiconductor layer sequence 4 . Polycrystalline semiconductor material is deposited on the oxide-coated substrate surface. The polycrystalline semiconductor material is removed in that the oxide layer 2 , for. B. with HF, detached from the substrate 1 , so-called. Stripping ( Fig. 1c).
Anschließend wird durch vorzugsweise plasmaunterstützte Niedertemperatur-Oxidation oder LPVCD (Low pressure chemical vapor deposition) oder durch Auffülltechnik die freie Zone 5 zwischen Grabenwand 3 a und Halbleiterschichtenfolge 4 mit Oxid 7, z. B. SiO₂ oder Si₃N₄ oder Polyimid gefüllt (Fig. 1d). Das Oxid 7, das sich auf der Substratoberfläche und auf der Halbleiterschichtenfolge ablagert, wird durch einen Ätzprozeß, z. B. mit der RIE-Technik, derart entfernt, daß lediglich im Randbereich 8 (Fig. 1e) zwischen Grabenwand 3 a und der Oberfläche der Halbleiterschichtfolge 4 ein sog. Spacer vorhanden bleibt, der zur Selbstjustierung, z. B. bei der Herstellung von Kontakten, vorteilhaft ist.Subsequently, the free zone 5 between the trench wall 3 a and the semiconductor layer sequence 4 with oxide 7 , for example by means of plasma-assisted low-temperature oxidation or LPVCD (Low pressure chemical vapor deposition) or by filling technology. B. SiO₂ or Si₃N₄ or polyimide filled ( Fig. 1d). The oxide 7 , which is deposited on the substrate surface and on the semiconductor layer sequence, is by an etching process, for. B. using the RIE technique, is removed such that only in the edge region 8 (Fig. 1e) between grave wall 3a and the surface of the semiconductor layer sequence is a so-called 4. Spacer present which, for self-adjustment. B. in the production of contacts, is advantageous.
Das erfindungsgemäße Verfahren hat den Vorteil, daß zuerst die Halbleiterschichten epitaktisch aufgewachsen werden und danach die Isolierung der Grabenwände erfolgt, so daß unerwünschte Randeffekte wie Stapelfehler in den Halbleiterschichten und polykristallines Wachstum an den Grabenwänden vermieden wird. Außerdem hat der eingebrachte Halbleiterbereich eine ebene Oberfläche. Voraussetzung für ein derartiges Herstellungsverfahren von isolierten Halbleiterbereichen in einem Halbleiterkörper ist das MBE-Verfahren. Durch den gerichteten Molekularstrahl wird ein vertikales, geradliniges Halbleiterschichtenwachstum vom Grabenboden aus erzielt.The process according to the invention has the advantage that first the semiconductor layers are grown epitaxially and then the trench walls are insulated so that undesirable edge effects such as stacking errors in the semiconductor layers and polycrystalline growth on the trench walls is avoided. In addition, the brought Semiconductor area a flat surface. requirement for such a manufacturing method of isolated semiconductor regions The MBE process is in a semiconductor body. Due to the directed molecular beam vertical, linear semiconductor layer growth from Trench floor made from.
Andere Epitaxie-Verfahren, wie CVD und LPE (liquid phase epitaxy), sind für das erfindungsgemäße Verfahren nicht geeignet.Other epitaxial processes, such as CVD and LPE (liquid phase epitaxy) are not for the method according to the invention suitable.
Eine weitere Ausführungsform eines isolierten Halbleiterbereiches in einem Substrat ist in Fig. 2a, 2b dargestellt. Anstelle des pyramidenförmigen Grabens wird ein Graben mit senkrechten Grabenwänden geätzt, z. B. mit der RIE-Technik. Als reaktives Gas wird beispielsweise SiCl₄ verwendet. Die Oxidschicht 2, z. B. SiO₂, wird im Bereich des Fensters 2 b unterätzt, so daß ein Graben entsteht, dessen Breite b größer ist als die Breite des Fensters 2 b (Fig. 2a). Mit dem MBE-Verfahren wird im Graben eine Halbleiterschichtenfolge 4 a aufgewachsen, derart, daß zwischen der Halbleiterschichtenfolge und der Grabenwand 3 b bzw. dem Fenster 2 b eine freie Zone 5 a erhalten bleibt. Die weiteren Verfahrensschritte entsprechend denjenigen des Ausführungsbeispiels 1. Es entsteht ein rechteckiger, mit Oxid 7 isolierter Halbleiterbereich, dessen Halbleiterschichtenfolge 4 a nahzu mit der Substratoberfläche abschließt (Fig. 2b). Der Vorteil dieser Ausführungsform besteht darin, daß sich die Oberfläche der eingebrachten Halbleiterschicht oder Schichtenfolge planer an die vorhandene Oberfläche des Halbleiterköprers anpassen läßt.Another embodiment of an isolated semiconductor region in a substrate is shown in FIGS. 2a, 2b. Instead of the pyramid-shaped trench, a trench with vertical trench walls is etched, e.g. B. with the RIE technology. SiCl₄, for example, is used as the reactive gas. The oxide layer 2 , e.g. B. SiO₂, is under-etched in the area of the window 2 b , so that a trench is formed, the width b of which is greater than the width of the window 2 b ( Fig. 2a). With the MBE method, a semiconductor layer sequence 4 a is grown in the trench in such a way that a free zone 5 a is maintained between the semiconductor layer sequence and the trench wall 3 b or the window 2 b . The further method steps correspond to those of exemplary embodiment 1. A rectangular semiconductor region insulated with oxide 7 is created , the semiconductor layer sequence 4 a of which almost closes with the substrate surface ( FIG. 2 b). The advantage of this embodiment is that the surface of the introduced semiconductor layer or layer sequence can be adapted to the existing surface of the semiconductor body.
In einem weiteren Ausführungsbeispiel ist eine dreidimentsionale Anordnung von Halbleiterbauelementen in einem Halbleiterkörper beschrieben, der mit den erfindungsgemäßen Verfahren hergestellt ist. In a further embodiment is a three-dimensional Arrangement of semiconductor devices in one Semiconductor body described with the invention Process is made.
Gemäß Fig. 3 ist beispielsweise auf einem Si-Substrat 1 eine n--dotierte Si-Schicht 9 aufgewachsen. Die Si-Schicht 9 besitzt z. B. eine negative Ladungsträgerkonzentration von 2 · 10¹⁶ cm-3 und eine Schichtdicke von 1,5 µm. In die n--dotierte Si-Schicht 9 ist ein n⁺-dotierter Bereich 10 mit einer Ladungsträgerkonzentration von ungefähr 10 18 cm-3 und ein n++-dotierter Bereich 11 mit einer Ladungsträgerkonzentration von etwa 10²⁰ cm-3 implantiert. Aus dieser n-p⁺n++-Struktur wird ein Bipolartransistor (BT) hergestellt, derart, daß der Basisanschluß 18 den p⁺-dotierten Bereich 10, der Emitteranschluß 19 den n++-dotierten Bereich 11 und der Kollektoranschluß 20 die n-dotierte Si-Schicht 9 kontaktiert. In einem derartigen Halbleiterkörper ist außerdem ein isolierter Halbleiterbereich gemäß der Erfindung ausgebildet, der senkrecht zur Si-Schicht 9 verläuft und bis ins Substrat 1 reicht. Der isolierte Halbleiterbereich besteht z. B. aus einer Halbleiterschichtenfolge, die ausReferring to FIG. 3, for example 1, an n on a Si substrate - grown doped Si layer 9. The Si layer 9 has, for. B. a negative charge carrier concentration of 2 · 10¹⁶ cm -3 and a layer thickness of 1.5 microns. In the n - -doped Si layer 9 , an n von-doped region 10 with a charge carrier concentration of approximately 10 18 cm -3 and an n ++ -doped region 11 with a charge carrier concentration of approximately 10²⁰ cm -3 is implanted. A bipolar transistor (BT) is produced from this n - p⁺n ++ structure, such that the base connection 18 the p⁺-doped region 10 , the emitter connection 19 the n ++ -doped region 11 and the collector connection 20 the n -doped Si layer 9 contacted. In such a semiconductor body, an insulated semiconductor region is also formed according to the invention, which extends perpendicular to the Si layer 9 and extends into the substrate 1 . The isolated semiconductor area consists, for. B. from a semiconductor layer sequence that
- - einer n--dotierten SiGe-Schicht 15 mit einer Ladungsträgerkonzentration von 2 · 10¹⁶ cm-3 und einer Schichtdicke von 1 µm,an n - -doped SiGe layer 15 with a charge carrier concentration of 2 · 10¹⁶ cm -3 and a layer thickness of 1 µm,
- - einer p⁺-dotierten SiGe-Schicht 14 mit einer Ladungsträgerkonzentration von 2 · 10¹⁸ cm-3 und einer Schichtdicke von 0,2 µm,a p⁺-doped SiGe layer 14 with a charge carrier concentration of 2 · 10¹⁸ cm -3 and a layer thickness of 0.2 µm,
- - einer n⁺-dotierten Si-Schicht 13 mit einer Ladungsträgerkonzentration von 2 · 10¹⁸ cm-3 und einer Schichtdicke von 1 µm, und- An n⁺-doped Si layer 13 with a charge carrier concentration of 2 · 10¹⁸ cm -3 and a layer thickness of 1 µm, and
- - einer n++-dotierten Si-Schicht 12 mit einer Ladungsträgerkonzentration von 2 · 10¹⁹ cm-3 und einer Schichtdicke von 0,5 µm- An n ++ -doped Si layer 12 with a charge carrier concentration of 2 · 10¹⁹ cm -3 and a layer thickness of 0.5 microns
aufgebaut ist. is constructed.
Aus einer derartigen Halbleiterschichtenfolge ist ein Heterobipolartransistor (HBT) herstellbar, wobei der Basisanschluß 22 über eine p-leitende Kontaktwanne 16 die p⁺-dotierte Si-Ge-Schicht 14 und der Emitteranschluß 21 die n⁺-dotierte Si-Schicht 13 kontaktiert. Der Kollektoranschluß 20 des BT kann beispielsweise gleichzeitig als Kollektoranschluß 20 für den HBT verwendet werden.A heterobipolar transistor (HBT) can be produced from such a semiconductor layer sequence, the base connection 22 making contact with the p⁺-doped Si-Ge layer 14 and the emitter connection 21 contacting the n⁺-doped Si layer 13 via a p-type contact trough 16 . The collector connection 20 of the BT can, for example, be used simultaneously as a collector connection 20 for the HBT.
Eine Kontaktierung der n--dotierten SiGe-Schicht 15 erfolgt z. B. über eine n-leitende Kontaktwanne 17. Eine derartige Kontaktierung und Anordnung von HBT und BT hat den Vorteil, daß alle elektrischen Anschlüsse in einer Ebene auf dem strukturierten Halbleiterkörper angeordnet sind.The n - -doped SiGe layer 15 is contacted, for. B. via an n-type contact trough 17th Such contacting and arrangement of HBT and BT has the advantage that all electrical connections are arranged in one plane on the structured semiconductor body.
Die mit dem erfindungsgemäßen Verfahren hergestellten struktuierten Halbleiterkörper können aus unterschiedlichen Halbleitermaterialien aufgebaut sein. Beispielsweise kann in ein Si-Substrat oder in eine aus Si-Schichten aufgebaute Halbleiterschichtenfolge ein isolierter Halbleiterbereich aus III/V-Halbleiterverbindungen eingewachsen werden. Weiterhin kann in einen aus III/V-Halbleiterverbindungen aufgebauten Halbleiterkörper ein isolierter Halbleiterbereich aus Si- und SiGe-Schichten integriert werden.The manufactured with the inventive method structured semiconductor bodies can consist of different Semiconductor materials can be constructed. For example can be in a Si substrate or in one of Si layers built up semiconductor layer sequence an isolated Waxed semiconductor area from III / V semiconductor compounds will. Furthermore, one of III / V semiconductor connections built semiconductor body an isolated Semiconductor area made of Si and SiGe layers to get integrated.
Mit dem erfindungsgemäßen Verfahren lassen sich insbesondere dreidimensionale Anordnungen aus Si-Bauelementen und III/V-Halbleiterbauelementen herstellen. Beispielsweise kann eine in den isolierten Halbleiterbereichen hergestellten dreidimensionale Schaltung aus III/V-Halbleiterbauelementen mit einer dreidimensionalen Schaltung im Halbleiterkörper integriert werden, die z. B. aus Si-Bauelementen aufgebaut ist.With the method according to the invention, in particular three-dimensional arrangements of Si components and Manufacture III / V semiconductor devices. For example can be made in the isolated semiconductor regions three-dimensional circuit made of III / V semiconductor components with a three-dimensional circuit in the semiconductor body be integrated, the z. B. from Si components is constructed.
Claims (6)
- - daß die Halbleiterschichten mit dem MBE-Verfahren aufgewachsen werden, derart, daß zwischen Grabenwand (3 a) und den aufgewachsenen Halbleiterschichten eine freie Zone (5) entsteht, und
- - das anschließend die freie Zone (5) mit Isoliermaterial gefüllt wird.
- - That the semiconductor layers are grown using the MBE method, such that a free zone ( 5 ) is formed between the trench wall ( 3 a) and the grown semiconductor layers, and
- - That the free zone ( 5 ) is then filled with insulating material.
- - daß der Halbleiterkörper aus einem Substrat (1) und darauf aufgewachsenen Halbleiterschichten aufgebaut ist, und
- - daß isolierte Halbleiterbereiche in das Substrat und/oder in die Halbleiterschichten eingebracht sind.
- - That the semiconductor body is composed of a substrate ( 1 ) and semiconductor layers grown thereon, and
- - That insulated semiconductor areas are introduced into the substrate and / or in the semiconductor layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873727517 DE3727517C2 (en) | 1987-08-18 | 1987-08-18 | Method for producing isolated semiconductor regions in a semiconductor body and structured semiconductor bodies produced therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873727517 DE3727517C2 (en) | 1987-08-18 | 1987-08-18 | Method for producing isolated semiconductor regions in a semiconductor body and structured semiconductor bodies produced therewith |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3727517A1 true DE3727517A1 (en) | 1989-03-02 |
| DE3727517C2 DE3727517C2 (en) | 1995-06-01 |
Family
ID=6333987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873727517 Expired - Fee Related DE3727517C2 (en) | 1987-08-18 | 1987-08-18 | Method for producing isolated semiconductor regions in a semiconductor body and structured semiconductor bodies produced therewith |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3727517C2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3743776A1 (en) * | 1987-12-23 | 1989-07-13 | Licentia Gmbh | Buried semiconductor components and method for their production |
| EP0352471A2 (en) * | 1988-07-27 | 1990-01-31 | Texas Instruments Incorporated | Method of planarising semiconductor devices |
| FR2687008A1 (en) * | 1992-02-05 | 1993-08-06 | Launay Patrick | PROCESS FOR PRODUCING ACTIVE STRUCTURES AND SEMICONDUCTOR DEVICES THUS OBTAINED |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184016A1 (en) * | 1984-11-09 | 1986-06-11 | Hitachi, Ltd. | Heterojunction bipolar transistor |
-
1987
- 1987-08-18 DE DE19873727517 patent/DE3727517C2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184016A1 (en) * | 1984-11-09 | 1986-06-11 | Hitachi, Ltd. | Heterojunction bipolar transistor |
Non-Patent Citations (3)
| Title |
|---|
| JP 61-256739 (A) =: Patent Abstracts of Japan, E-495, April 4, 1987, Vol. 11, No. 10 * |
| KASAI, N., ENDO, N., ISHITANI, A., KITAYIMA, H.: 1/4 mum CMOS isolation technique with sidewall insulator and selective epitaxy, in IEDM 85, S. 419-422 * |
| MADIHIAN, M., HONJO, K. et al.: The Design, Fabrication, and Characterization of a Novel Electrode Structure Self-Aligned HBT with a Cutoff Frequency of 45 GHz in US-Z.: IEEE Transactions on Electron Devices, Vol. ED-34, No. 7, July 1987, S. 1419-1428 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3743776A1 (en) * | 1987-12-23 | 1989-07-13 | Licentia Gmbh | Buried semiconductor components and method for their production |
| EP0352471A2 (en) * | 1988-07-27 | 1990-01-31 | Texas Instruments Incorporated | Method of planarising semiconductor devices |
| EP0352471A3 (en) * | 1988-07-27 | 1991-03-06 | Texas Instruments Incorporated | Method of planarising semiconductor devices |
| FR2687008A1 (en) * | 1992-02-05 | 1993-08-06 | Launay Patrick | PROCESS FOR PRODUCING ACTIVE STRUCTURES AND SEMICONDUCTOR DEVICES THUS OBTAINED |
| EP0557152A1 (en) * | 1992-02-05 | 1993-08-25 | France Telecom | Process for manufacturing active structures and semi-conductor devices thus obtained |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3727517C2 (en) | 1995-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3689257T2 (en) | Buried structure for the isolation of silicon islands. | |
| EP0293641B1 (en) | Process for the manufacture of a full self-aligned bipolar transistor | |
| DE1764464C3 (en) | Method of manufacturing a lateral transistor | |
| DE3687628T2 (en) | SELF-ALIGNED CHANNEL INTERRUPTER. | |
| EP0809279A2 (en) | Process for manufacturing an MOS-Transistor | |
| EP0600276A2 (en) | Process for production of a laterally limited monocrystal area by selective epitaxy and its application for production of a bipolar transistor as well as well as a MOS-transistor | |
| DE4102888A1 (en) | METHOD FOR PRODUCING A MINIATURIZED HETEROUISING BIPOLAR TRANSISTOR | |
| DE4444776C2 (en) | Method of manufacturing a bipolar transistor with a self-adjusting vertical structure | |
| EP0684639A1 (en) | Method of manufacturing a bipolar transistor | |
| DE1207014C2 (en) | METHOD OF MANUFACTURING AN INTEGRATED SEMI-CONDUCTOR CIRCUIT ARRANGEMENT | |
| DE2500207A1 (en) | INTEGRATED SEMI-CONDUCTOR ARRANGEMENT AND PROCESS FOR THEIR PRODUCTION | |
| DE2238450A1 (en) | SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURING THE SAME | |
| DE69126230T2 (en) | Silicon photodiode for monolithically integrated circuits and manufacturing processes | |
| DE68918967T2 (en) | Bipolar transistor structure and method of making it. | |
| DE2510593C3 (en) | Integrated semiconductor circuit arrangement | |
| DE102015204411B4 (en) | Transistor and method of making a transistor | |
| EP0355799B1 (en) | Method of producing a bipolar transistor | |
| EP1356527B1 (en) | Bipolar transistor and method for producing the same | |
| DE19808333A1 (en) | Bipolar transistor on substrate with semiconductor on isolator | |
| DE1764570B2 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE69019200T2 (en) | Method of manufacturing a semiconductor device with a mesa structure. | |
| DE102021123323A1 (en) | Device integration schemes using a bulk semiconductor substrate with a <111> crystal orientation | |
| DE3512841A1 (en) | Heterojunction bipolar transistor having a planar structure, and method for the fabrication thereof | |
| DE3727517C2 (en) | Method for producing isolated semiconductor regions in a semiconductor body and structured semiconductor bodies produced therewith | |
| DE3813836C2 (en) | Process for the production of monolithically integrated, multifunctional circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/76 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licenses declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLER-BENZ AKTIENGESELLSCHAFT, 70567 STUTTGART, |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KASPER, ERICH, PROF. DR.RER.NAT., 89284 PFAFFENHOF |
|
| 8339 | Ceased/non-payment of the annual fee |