DE3633064C2

DE3633064C2 - Circuit arrangement for receiving and delivering data signals

Info

Publication number: DE3633064C2
Application number: DE19863633064
Authority: DE
Inventors: Martin Dipl Ing Weis; Gerhard Dipl Phys Wilmers
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-09-29
Filing date: 1986-09-29
Publication date: 1994-05-05
Anticipated expiration: 2006-09-30
Also published as: CH673735A5; DE3633064A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Aufnahme von auf einer für Zeitmultiplex-Übertragungen ausgenutzten Zubringerleitung in Zeitmultiplex-Rahmen jeweils auftretenden, aus einer vorgegebenen Anzahl von Nachrichtensignalen und Zusatzsignalen bestehenden Datensignalen sowie zur Abgabe entsprechender Datensignale an eine für Zeitmultiplex-Über tragungen ausgenutzten Abnehmerleitung, mit einer die Nach richtensignale aufnehmenden bzw. abgebenden Datenbehandlungs einrichtung und einer mit dieser verbundenen Überwachungsein richtung, welche in aufzunehmenden Datensignalen auftretende Zusatzsignale von den Nachrichtensignalen für eine Auswertung trennt sowie für die Abgabe von Datensignalen den jeweiligen Nachrichtensignalen Zusatzsignale hinzufügt.The invention relates to a circuit arrangement for recording of one used for time-division multiplex transmissions Feeder line occurring in time-division multiplex frames, from a predetermined number of message signals and Additional signals existing data signals and for delivery corresponding data signals to one for time division multiplexing customer line exploited, with a the after data processing that receives and delivers signals device and a monitoring unit connected to it direction which occurs in data signals to be recorded Additional signals from the message signals for evaluation separates and for the delivery of data signals the respective Adds additional signals to message signals.

Es ist bereits eine Schaltungsanordnung zum Übertragen von jeweils eine Mehrzahl von Bits umfassenden Daten zwischen diese Daten zuführenden Zubringerleitungen und diese Daten abführenden Abnehmerleitungen über programmgesteuerte Daten vermittlungsanlagen bekannt (DE-AS 28 33 048). Bei den zu übertragenden Daten handelt es sich dabei um eine vorgegebene Anzahl von Nachrichtensignalen und diesen hinzugefügten Zusatzzeichen. Für die Behandlung der Nachrichtensignale sind mit der Datenvermittlungsanlage Mikroprozessoren enthaltende Einrichtungen vorgesehen, die die im Zuge eines Verbindungsauf- bzw. abbaus sowie bei bestehenden Verbindungen auftretenden Nachrichtensignale behandeln. Die Behandlung besteht dabei einerseits darin, daß die bei bestehenden Verbindungen auf tretenden Nachrichtensignale an die Datenvermittlungsanlage weitergeleitet werden. Andererseits nehmen die Mikroprozesso ren im Zuge eines Verbindungsauf- bzw. abbaus sämtliche über die Zubringerleitungen in Form von Signalisierungsdaten zuge führten Nachrichtensignale auf und überprüfen diese ohne Weitergabe an die Datenvermittlungsanlage auf das Vorliegen von bestimmten vorgegebenen Bitkombinationen. Auf die Er mittlung bestimmter Bitkombinationen hin geben die Mikropro zessoren für diese Bitkombinationen charakteristische Melde signale an die Datenvermittlungsanlage ab, die daraufhin er forderliche Steuerungsvorgänge ausführt. Die Mikroprozessoren enthaltenden Einrichtungen geben darüber hinaus im Zuge eines Verbindungsauf- bzw. abbaus auf alleinige Zuführung von Auf tragssignalen von der Datenvermittlungsanlage her über die Abnehmerleitungen in Form von Signalisierungsdaten abzugeben de Nachrichtensignale ab.It is already a circuit arrangement for transmitting data each comprising a plurality of bits between feeder lines supplying this data and this data discharging customer lines via program-controlled data switching systems known (DE-AS 28 33 048). With the too The transmitted data is a predetermined one Number of message signals and added to them Additional characters. For handling the message signals are containing microprocessors with the data switching system Means provided that the in the course of a connection or dismantling and occurring with existing connections Handle message signals. The treatment is there on the one hand in that the existing connections outgoing message signals to the data switching system to get redirected. On the other hand, the microprocessor ren all in the course of establishing or clearing a connection the feeder lines in the form of signaling data listed and review message signals without Forwarding to the data exchange system on the existence of certain predetermined bit combinations. On the he averaging certain bit combinations give the micropro cessors characteristic for these bit combinations signals to the data exchange system, which he then executes required control processes. The microprocessors included facilities also give in the course of a Establishing or clearing the connection on the sole supply of open Carrying signals from the data exchange system over the Deliver customer lines in the form of signaling data de message signals.

Den genannten Mikroprozessoren enthaltenden Einrichtungen ist jeweils eine Datenbehandlungsschaltung zugeordnet, die die jeweiligen Nachrichtensignale zu und von der betreffenden Ein richtung überträgt. Dabei werden die auf Zubringerleitungen auftretenden Nachrichtensignale von den mit diesen übertrage nen Zusatzzeichen befreit. Andererseits werden den an die Ab nehmerleitungen abzugebenden Nachrichtensignalen Zusatzzeichen hinzugefügt. Bei diesen Zusatzzeichen handelt es sich um fest vorgegebene, vom vermittlungstechnischen Zustand der jeweili gen Zubringerleitung bzw. Abnehmerleitung abhängige übertra gungstechnische Zeichen.The above-mentioned devices containing microprocessors each assigned a data handling circuit that the respective message signals to and from the relevant on direction transmits. In doing so, the feeder lines occurring message signals from those transmitted with them exempted an additional character. On the other hand, the Ab message signals to be given to subscriber lines added. These additional characters are fixed predetermined, from the mediating state of the respective dependent transfer to feeder line or customer line technical signs.

Es ist nun Aufgabe der vorliegenden Erfindung, einen Weg zu zeigen, wie eine Schaltungsanordnung der eingangs genannten Art ausgebildet werden kann, um einerseits die Überwachungs einrichtung hinsichtlich der Abgabe von Zusatzsignalen an sich ändernde Übertragungsverhältnisse anzupassen und ande rerseits die Datenbehandlungseinrichtung hinsichtlich der Be handlung von aufzunehmenden Nachrichtensignalen zu entlasten.It is an object of the present invention to find a way show how a circuit arrangement of the aforementioned Kind can be trained to monitor the one hand facility with regard to the delivery of additional signals adapting to changing transmission ratios and others on the other hand, the data processing facility with regard to the loading to relieve the action of message signals to be recorded.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art gemäß der vor liegenden Erfindung dadurch, daß die Datenbehandlungseinrich tung und die Überwachungseinrichtung als Mikroprozessoranord nungen ausgebildet sind, welche für einen Signalaustausch über einen von beiden Mikroprozessoranordnungen her ansteuerbaren Datenspeicher miteinander verbunden sind, daß zumindest ein Teil der in Zeitmultiplex-Rahmen von der Überwachungseinrich tung her an die Abnehmerleitung jeweils abzugebenden Zusatz signale zuvor von der Datenbehandlungseinrichtung in den Da tenspeicher zwischengespeichert und auf Abgabe eines Auf forderungssignals durch die Datenbehandlungseinrichtung hin von der Überwachungseinrichtung aufgenommen wird, daß von den auf der Zubringerleitung in Zeitmultiplex-Rahmen jeweils auf tretenden Datensignalen die Überwachungseinrichtung sowohl die Nachrichtensignale als auch die Zusatzsignale, die Datenbehand lungseinrichtung dagegen lediglich die Nachrichtensignale auf nimmt und daß die Überwachungseinrichtung nach Maßgabe der von der Zubringerleitung jeweils aufgenommenen Zusatzsignale entweder die diesen zugeordneten Nachrichtensignale als Steuer signale behandelt oder ein gesondertes, von der Datenbehandlungs einrichtung die Behandlung der von ihr gerade aufgenommenen Nach richtensignale forderndes Steuersignal in den Datenspeicher zwi schenspeichert, welches die Datenbehandlungseinrichtung auf Ab gabe eines Aufforderungssignals durch die Überwachungseinrich tung hin aufnimmt.The problem outlined above is solved by a Circuit arrangement of the type mentioned at the beginning lying invention in that the data treatment device and the monitoring device as a microprocessor arrangement are trained which for a signal exchange one controllable from both microprocessor arrangements Data storage are connected to each other that at least one Part of the time division multiplexed frame by the surveillance device addition to the management of the customer signals previously from the data processing device in the Da cached and on submission of an open request signal by the data processing device is recorded by the monitoring device that the on the feeder line in time-division multiplex frames occurring data signals the monitoring device both the Message signals as well as the additional signals, the data handling lation device, however, only on the message signals takes and that the monitoring device according to the additional signals picked up by the feeder line either the message signals assigned to them as a control treated signals or a separate one from the data handling the treatment of the night she has just taken up Control signals demanding control signals in the data memory between saves, which the data processing device on Ab issuing a request signal by the monitoring device direction.

Die Erfindung bringt gegenüber dem genannten Stand der Tech nik einerseits den Vorteil mit sich, daß der Überwachungsein richtung im Zuge der Übertragung von Datensignalen sich ver ändernde Zusatzsignale von der Datenbehandlungseinrichtung her zuführbar sind. Auf diese Weise ist es möglich, von der Datenbehandlungseinrichtung her den Bedeutungsinhalt der zu übertragenden Nachrichtensignale durch Beifügen von Zusatz signalen festzulegen. Durch diese Zusatzsignale ist beispiels weise angebbar, ob die zusammen mit diesen abgegebenen Nach richtensignale von einer mit der genannten Schaltungsanordnung über die Abnehmerleitung verbundenen Schaltungsanordnung als von dieser zu behandelnde Nachrichtensignale oder als Steuer signale zu bewerten sind, die in dieser Schaltungsanordnung zum Auslösen von bestimmten Steuerungsvorgängen führen.The invention brings compared to the prior art mentioned nik on the one hand the advantage that the surveillance direction in the course of the transmission of data signals ver changing additional signals from the data processing device are feedable here. In this way it is possible from the Data handling device forth the meaning of the transmitting message signals by adding addition signals. Through these additional signals is for example can be specified as to whether the items submitted together with these Rich signals from one with said circuit arrangement Circuit arrangement connected via the customer line as message signals to be treated by this or as a tax signals to be evaluated in this circuit arrangement lead to the triggering of certain control processes.

Ein weiterer Vorteil der Erfindung besteht darin, daß die Da tenbehandlungseinrichtung lediglich bei Vorliegen von durch sie zu bearbeitenden Nachrichtensignalen von der Überwachungs einrichtung her für eine Behandlung dieser Nachrichtensignale aktiviert wird. Steuersignale darstellende Nachrichtensignale werden dagegen ausschließlich von der Überwachungseinrichtung behandelt. Eine solche Behandlung kann beispielsweise bewir ken, daß in der Überwachungseinrichtung bestimmte Steuerungs vorgänge, wie z. B. Prüfvorgänge, aktiviert werden.Another advantage of the invention is that the Da treatment facility only in the presence of message signals to be processed by the surveillance device forth for handling these message signals is activated. Message signals representing control signals on the other hand are used exclusively by the monitoring facility treated. Such treatment can, for example, bring about ken that certain control in the monitoring device operations such as B. test processes, are activated.

Hinsichtlich des Steuerungsaufwandes zweckmäßige Ausgestal tungen der Schaltungsanordnung gemäß der vorliegenden Er findung ergeben sich aus den Unteransprüchen.Appropriate configuration with regard to the control effort lines of the circuit arrangement according to the present Er invention result from the subclaims.

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.The invention is illustrated below with the aid of a drawing an embodiment explained in more detail.

Die in der Zeichnung dargestellte Schaltungsanordnung dient einerseits für die Übertragung von auf Übertragungsleitungen UE1 bis UEn auftretenden Nachrichtensignalen auf einer für Zeitmultiplex-Übertragungen ausgenutzten Sendeleitung SL 3 in Zeitmultiplex-Rahmen. Darüber hinaus nimmt diese Schaltungs anordnung auf einer für Zeitmultiplex-Übertragungen ausgenutz ten Empfangsleitung EL in Zeitmultiplex-Rahmen auftretende Nachrichtensignale auf und leitet diese an die jeweils in Frage kommenden Übertragungsleitungen UE1 bis UEn weiter. Die Zeitmultiplex-Rahmen mögen dabei so ausgelegt sein, daß in ihnen jeweils eine Mehrzahl von Bits umfassende Datensignale, die auch als Envelopes bezeichnet werden, übertragbar sind. Jedes Envelope kann dabei beispielsweise 6 oder 8 Nachrich tensignalbits und zwei Zusatzbits enthalten. Bei diesen Zusatzbits handelt es sich um ein Zustandsbit und um ein Synchronisierbit.The circuit arrangement shown in the drawing is used on the one hand for the transmission from to transmission lines UE1 to UEn occurring message signals on a for Time-division multiplexed transmissions used transmission line SL 3 in Time division frame. It also adopts this circuit arrangement on one used for time division multiplex transmissions th receiving line EL occurring in time-division multiplex frames Message signals and forwards them to the respective in Question coming transmission lines UE1 to UEn further. The Time-division multiplex frames may be designed so that in they each have a plurality of bits of data signals, which are also called envelopes, are transferable. Each envelope can have 6 or 8 messages, for example tensignal bits and two additional bits included. With these Additional bits are one status bit and one Synchronization bit.

Die in der Zeichnung dargestellte Schaltungsanordnung weist für die genannte Übertragung von Nachrichtensignalen eine Datenbehandlungseinrichtung und eine mit dieser verbundene Überwachungseinrichtung auf. Die beiden Einrichtungen bestehen dabei jeweils aus einer Mikroprozessoranordnung. Von der Mikroprozessoranordnung der Datenbehandlungseinrichtung ist ein Mikroprozessor MP1 dargestellt, der über eine Busleitungs anordnung BUS mit einer Speicheranordnung verbunden ist. Die se Speicheranordnung weist einen als Programmspeicher dienenden Festwertspeicher ROM und einen Schreib-/Lese-Speicher RAM1 für die Zwischenspeicherung von zu übertragenden Nachrichtensi gnalen auf. An die Busleitungsanordnung sind außerdem eine Ein-/-Ausgabeeinrichtung E/A und eine mit USART bezeichnete Ein-/-Ausgabeeinrichtung angeschlossen. Die Ein-/Ausgabeein richtung E/A ist dabei mit den bereits genannten Übertragungs leitungen UE1 bis UEn verbunden. Sie dient im wesentlichen für eine Anpassung der Übertragungsleitungen an die Buslei tungsanordnung BUS.The circuit arrangement shown in the drawing has for the aforementioned transmission of message signals Data processing device and a connected to it Monitoring device on. The two institutions exist each from a microprocessor arrangement. Of the Microprocessor arrangement of the data processing device is a microprocessor MP1 shown that is connected via a bus line arrangement BUS is connected to a memory arrangement. The This memory arrangement has a program memory Read-only memory ROM and a read / write memory RAM1 for the caching of messages to be transmitted gnalen on. There are also one on the bus line arrangement I / O device I / O and one labeled USART Input / output device connected. The input / output input Direction I / O is with the transfer already mentioned lines connected UE1 to UEn. It essentially serves for adapting the transmission lines to the bus line arrangement BUS.

Die Ein-/Ausgabeeinrichtung USART ist mit der bereits ge nannten Empfangsleitung EL verbunden. Diese Ein-/Ausgabeein richtung führt eine Serien-Parallel-Umsetzung bzw. eine Parallel-Serien-Umsetzung für von der Empfangsleitung EL aufzunehmende bzw. an diese abzugebende Nachrichtensignale durch. Dafür erhält die Ein-/Ausgabeeinrichtung USART über ein UND-Glied G1 Sendetaktimpulse und über ein UND-Glied G2 Empfangstaktimpulse zugeführt. Diese UND-Glieder erhalten jeweils über eine Leitung TL Taktimpulse zugeführt, deren Wei terleitung an die Ein-/Ausgabeeinrichtung durch den UND- Gliedern jeweils zugeführte Taktsteuersignale gesteuert wird.The input / output device USART is already with the called receive line EL connected. This input / output direction leads a series-parallel implementation or a Parallel series implementation for from the receiving line EL message signals to be recorded or sent to them by. For this, the input / output device receives USART via an AND gate G1 transmit clock pulses and via an AND gate G2 Received clock pulses supplied. Get these AND gates each supplied via a line TL clock pulses, the Wei transmission to the input / output device by the AND Links supplied clock control signals is controlled.

An die Busleitungsanordnung BUS ist schließlich noch ein zwei ter Schreib-/Lese-Speicher RAM2 angeschlossen. Auf diesen Schreib-/Lese-Speicher kann neben dem Mikroprozessor MP1 ein weiterer, die genannte Überwachungseinrichtung darstellender Mikroprozessor MP2 zugreifen. Bei dem zuletzt genannten Mikroprozessor handelt es sich beispielsweise um einen soge nannten 1-Chip-Mikroprozessor, der intern u. a. über eine aus einem Festwertspeicher und einem Schreib-/Lese-Speicher bestehende Speicheranordnung verfügt. Für den genannten Zu griff auf den Schreib-/Lese-Speicher RAM2 stehen die beiden Mikroprozessoren MP1 und MP2 über Steuerleitungsanordnungen INT1, INT2, HOLD und HOLDA miteinander in Verbindung.Finally, there is a two to the bus line arrangement BUS RAM2 read / write memory connected. On this Read / write memory can be next to the microprocessor MP1 further, the monitoring device mentioned Access MP2 microprocessor. With the latter Microprocessor is, for example, a so-called called 1-chip microprocessor, which internally u. a. over a from a read-only memory and a read / write memory existing storage arrangement. For the mentioned Zu accessed the RAM2, the two stand Microprocessors MP1 and MP2 via control line arrangements INT1, INT2, HOLD and HOLDA in connection with each other.

Der in der Zeichnung dargestellten Schaltungsanordnung ist schließlich noch eine über eine Steuerleitung SST von dem Mikroprozessor MP2 her steuerbare Schalteranordnung S zuge hörig. Eingangsseitig steht diese Schalteranordnung einerseits über eine Leitung SL1 mit der Ein-/Ausgabeeinrichtung USART und andererseits über eine Leitung SL2 mit dem Mikroprozessor MP2 in Verbindung. Ausgangsseitig ist die Schalteranordnung S an die bereits genannte Sendeleitung SL3 angeschlossen.The circuit arrangement shown in the drawing is finally one via a control line SST from that Microprocessor MP2 ago controllable switch arrangement S supplied listen. On the input side, this switch arrangement is on the one hand via a line SL1 with the input / output device USART and on the other hand via a line SL2 to the microprocessor MP2 in connection. The switch arrangement is on the output side S connected to the already mentioned transmission line SL3.

Schließlich weist der Mikroprozessor MP2 noch einen Eingang für die Aufnahme der auf der Empfangsleitung EL in Zeitmulti plex-Rahmen auftretenden Nachrichtensignale und Zusatzsignale und zwei Taktsteuersignal-Ausgänge auf. Der erste dieser Aus gänge gibt Taktsteuersignale über eine Leitung ST an das UND- Glied G1, der zweite Ausgang gibt dagegen Taktimpulse an das UND-Glied G2 über eine Leitung SR ab.Finally, the microprocessor MP2 also has an input for recording the on the receiving line EL in time multiples plex frame occurring message signals and additional signals and two clock control signal outputs. The first of these gears gives clock control signals via a line ST to the AND Gate G1, the second output, however, gives clock pulses to the AND gate G2 from a line SR.

Im folgenden wird nun die Wirkungsweise der in der Zeichnung dargestellten Schaltungsanordnung erläutert. Wie bereits erwähnt, sind in einem Zeitmultiplex-Rahmen eine vorgegebene Anzahl von Nachrichtensignalbits (6 oder 8) und zwei Zusatz bits (Synchronisierbit und Zustandsbit) übertragbar. Dabei mögen innerhalb eines Zeitmultiplex-Rahmens zunächst die zwei Zusatzbits und anschließend die Nachrichtensignalbits auftre ten. Die Anzahl der Zeitmultiplex-Rahmen entspricht der Anzahl der Übertragungsleitungen UE1 bis UEn, wobei diese Zeitmultiplex-Rahmen zyklisch wiederholt auftreten.The following is the mode of operation of the drawing illustrated circuit arrangement explained. As before mentioned, are given in a time division multiplex frame Number of message signal bits (6 or 8) and two additions bits (synchronization bit and status bit) can be transmitted. Here first like the two within a time-division multiplex frame Additional bits and then the message signal bits appear ten. The number of time-division multiplex frames corresponds to Number of transmission lines UE1 to UEn, these Time-division multiplex frames occur cyclically repeatedly.

Es wird nun zunächst der Fall betrachtet, daß auf den Über tragungsleitungen UE1 bis UEn seriell auftretende Nachrichten signale auf der Sendeleitung SL3 in den genannten Zeitmulti plex-Rahmen zu übertragen sind. Dabei mögen die auf den ein zelnen Übertragungsleitungen auftretenden Nachrichtensignale von der Ein-/Ausgabeeinrichtung E/A aufgenommen und unter der Steuerung des Mikroprozessors MP1 leitungsindividuell in einen vorgegebenen Speicherbereich des Schreib-/Lese-Speichers RAM1 zu parallelen Zeichen aufgesammelt werden. Die Anzahl der in einem parallelen Zeichen vorhandenen Nachrichtensignalbits möge dabei der Anzahl der auf der Sendeleitung SL3 in einem Zeitmultiplex-Rahmen übertragbaren Nachrichtensignalbits entsprechen, das sind also bei dem angegebenen Beispiel 6 bzw. 8 Nachrichtensignalbits.The first case to be considered is that the over transmission lines UE1 to UEn serially occurring messages signals on the transmission line SL3 in the time multiples mentioned plex frames are to be transmitted. They like the one individual transmission lines occurring message signals recorded by the input / output device I / O and under the Control of the microprocessor MP1 individually in a line predetermined memory area of the read / write memory RAM1 to be collected into parallel characters. The number of in a message signal bits present in parallel like the number on the transmission line SL3 in one Time-division multiplex frame of transmissible message signal bits correspond, that is 6 in the given example or 8 message signal bits.

Der zuvor genannte Speicherbereich des Schreib-/Lese-Spei chers RAM1 wird von dem Mikroprozessor MP1 her zyklisch ange steuert. Dabei werden die für die einzelnen Übertragungslei tungen gespeicherten parallelen Zeichen ausgelesen und der Ein-/Ausgabeeinrichtung USART zugeführt. Diese setzt die parallelen Zeichen in in einem Zeitmultiplex-Rahmen übertrag bare, seriell auftretende Nachrichtensignalbits um. Diese Ein-/Ausgabeeinrichtung erhält für dieses Umsetzen von dem UND-Glied G1 her entsprechende Sendetaktimpulse zugeführt. Die Folge dieser Taktimpulse ist so festgelegt, daß, entspre chend dem obengenannten Aufbau der Zeitmultiplex-Rahmen, die Ein-/Ausgabeeinrichtung USART für jeden Zeitmultiplex-Rahmen nach der Übertragung der beiden Zusatzbits, die von dem Mikroprozessor MP2 abgegeben werden, 6 bzw. 8 Taktimpulse zugeführt erhält. Mit der Abgabe dieser Taktimpulse wird gleichzeitig die Schalteranordnung S über die Leitung SST von dem Mikroprozessor MP2 her so gesteuert, daß die von der Ein-/Ausgabeeinrichtung USART umgesetzten Nachrichtensignale über die Leitung SL1 auf die Sendeleitung SL3 gelangen.The aforementioned memory area of the read / write memory chers RAM1 is cyclically indicated by the microprocessor MP1 controls. The are for the individual transmission lines readings stored parallel characters and the Input / output device USART supplied. This sets the parallel characters in a time division multiplex frame clear, serial message signal bits. This For this implementation, the input / output device receives from the AND gate G1 ago corresponding transmit clock pulses supplied. The sequence of these clock pulses is determined so that, correspond chend the above structure of the time-division multiplex frame, the Input / output device USART for each time-division multiplex frame after the transmission of the two additional bits, which are from the Microprocessor MP2 are given 6 or 8 clock pulses receives fed. With the delivery of these clock pulses at the same time the switch arrangement S via the line SST from the microprocessor MP2 ago controlled so that the Input / output device USART implemented message signals reach the transmission line SL3 via the line SL1.

Wie zuvor erwähnt, gibt der Mikroprozessor MP2 die in den einzelnen Zeitmultiplex-Rahmen zu übertragenden Zusatzbits ab. Eines dieser Zusatzbits, nämlich das Synchronisierbit, stellt der Mikroprozessor MP2 dabei selbst bereit. Die in den Zeitmultiplex-Rahmen auftretenden Synchronisierbits bilden ein vorgegebenes Synchronisiermuster. Ein solches Synchroni siermuster kann so festgelegt sein, daß die Synchronisierbits in aufeinanderfolgenden Zeitmultiplex-Rahmen mit einem inver tierten logischen Pegel auftreten.As previously mentioned, the microprocessor MP2 gives the in the individual time division multiplex frames to be transmitted from. One of these additional bits, namely the synchronization bit, the microprocessor MP2 provides itself. The in the Form time division multiplexing synchronization bits occurring a predetermined synchronization pattern. Such a synchronizer Siermuster can be set so that the synchronization bits in consecutive time division frames with an inv ted logic level occur.

Das innerhalb eines Zeitmultiplex-Rahmens als weiteres Zusatz bit auftretende Zustandsbit stellt dagegen der Mikroprozessor MP1 zur Verfügung. Dieses Bereitstellen erfolgt in der Weise, daß der Mikroprozessor MP1 das betreffende Zustandsbit in einen vorgegebenen Speicherbereich des Schreib-/Lese-Speichers RAM2 einträgt und dem Mikroprozessor MP2 das Vorliegen eines solchen Zustandsbits durch ein die Unterbrechung des gerade in dem Mikroprozessor MP2 laufenden Steuerungsvorganges bewirken des, auf der Unterbrechungsleitungsanordnung IN1 auftretendes Unterbrechungssignal signalisiert. Auf dieses Unterbrechungs signal hin übernimmt der Mikroprozessor MP2 das zuvor in den Schreib-/Lese-Speicher RAM2 hinterlegte Zustandsbit. Er gibt dieses dann zusammen mit dem diesem zugehörigen Synchronisier bit zu den innerhalb des in Frage kommenden Zeitmultiplex-Rah mens vorgesehenen Zeitpunkten über die Leitung SL2 an die Sen deleitung SL3 ab. Die Schalteranordnung S ist dafür in ent sprechender Weise von dem Mikroprozessor MP2 her gesteuert.As a further addition within a time-division multiplex frame However, the microprocessor sets the status bit that occurs MP1 available. This provision takes place in such a way that the microprocessor MP1 the relevant status bit in a predetermined memory area of the read / write memory RAM2 enters and the presence of a microprocessor MP2 such status bits by interrupting the just in cause the microprocessor MP2 ongoing control process of that occurring on the interrupt line arrangement IN1 Interrupt signal signaled. On this interruption The MP2 microprocessor does this in the Read / write memory RAM2 stored status bits. He gives this then together with the associated synchronizer bit to within the time-division multiplex frame in question scheduled times via line SL2 to the sen cable SL3. The switch arrangement S is in ent speaking controlled by the microprocessor MP2 forth.

Die für die einzelnen Zeitmultiplex-Rahmen von dem Mikropro zessor MP1 her bereitgestellten Zustandsbits weisen für den Fall, daß auf den Übertragungsleitungen UE1 bis UEn auftre tende Nachrichtensignale zu übertragen sind, einen vorgege benen logischen Pegel, beispielsweise einen Logisch-1-Pegel auf. Anstelle von Nachrichtensignalen sind auch von dem Mikroprozessor MP1 her bereitgestellte Steuersignale, die einer an die Sendeleitung SL3 angeschlossenen Einrichtung zuzuführen sind, in der gerade dargestellten Weise in Zeit multiplex-Rahmen übertragbar. Für die Kennzeichnung von in einem Zeitmultiplex-Rahmen zu übertragenden Steuersignalen wird beispielsweise zusammen mit diesen ein Zustandsbit über tragen, das gegenüber einem zusammen mit Nachrichtensignalen übertragenen Zustandsbit einen invertierten logischen Pegel aufweist, bei dem angegebenen Beispiel also einen Logisch- 0-Pegel.The micropro for the individual time division multiplex frames processor MP1 her provided status bits for the Case that occurs on the transmission lines UE1 to UEn Tending message signals are to be transmitted, a given level, for example a logic 1 level on. Instead of news signals are also from that Microprocessor MP1 forth provided control signals that a device connected to the transmission line SL3 are to be supplied in the manner just shown in time multiplex frame transferable. For the marking of in control signals to be transmitted in a time-division multiplex frame For example, a status bit is sent together with these wear that towards you along with news signals transferred status bit an inverted logic level has, in the example given a logical 0 level.

Der Mikroprozessor MP2 übernimmt von den auf der Empfangslei tung EL in Zeitmultiplex-Rahmen auftretenden Signalen sowohl die Nachrichtensignale bzw. Steuersignale als auch die Zusatz bits. Die Ein-/Ausgabeeinrichtung USART nimmt dagegen ledig lich die Nachrichtensignale bzw. Steuersignale auf. Hierfür erhält sie von dem UND-Glied G2 her entsprechende Empfangs taktimpulse zugeführt. Der Mikroprozessor MP2 ermittelt an hand des gerade empfangenen Zustandsbits, ob es sich bei den zusammen mit dem Zustandsbit aufgenommenen Signalen um Nach richtensignale oder Steuersignale handelt. Bei Vorliegen von Steuersignalen führt der Mikroprozessor MP2 das gerade empfan gene Zustandsbit als Steuersignal dem Mikroprozessor MP1 über den Schreib-/Lese-Speicher RAM2 zu. Dafür führt der Mikropro zessor MP2 dem Mikroprozessor MP1 über die Leitung HOLD ein Zugriffsignal zu, mit welchem dem Mikroprozessor MP1 ein Zu griffswunsch des Mikroprozessors MP2 auf den Schreib-/Lese- Speicher RAM2 angezeigt wird. Nach einer Bestätigung dieses Zugriffswunsches seitens des Mikroprozessors MP1 durch ein entsprechendes Signal auf der Leitung HOLDA überträgt der Mikroprozessor MP2 das gerade vorliegende Zustandsbit in den Schreib-/Lese-Speicher. Im Anschluß daran gibt er ein Unter brechungssignal über die Leitung INT2 an den Mikroprozessor MP1, der daraufhin das zwischengespeicherte Zustandsbit über nimmt.The microprocessor MP2 takes over from those on the receiving line tion EL signals occurring in time-division multiplex frames both the message signals or control signals as well as the addition bits. The USART input / output device, on the other hand, is single Lich the message signals or control signals. Therefor it receives corresponding reception from the AND gate G2 clock pulses supplied. The microprocessor MP2 determines on hand of the status bit just received, whether it is the together with the status bit received signals after directional signals or control signals. In the presence of The microprocessor MP2 carries control signals that are currently being received gene status bit as a control signal to the microprocessor MP1 the read / write memory RAM2. The Mikropro leads processor MP2 to the microprocessor MP1 via the line HOLD Access signal, with which the microprocessor MP1 a Zu The MP2 microprocessor wishes to have a handle on the read / write Memory RAM2 is displayed. After confirming this Access request on the part of the microprocessor MP1 by the corresponding signal on the HOLDA line is transmitted by the Microprocessor MP2 the present status bit in the Read / write memory. Then he gives a sub refraction signal via line INT2 to the microprocessor MP1, which then over the temporarily stored status bit takes.

Auf die Übernahme des das Vorliegen von Nachrichtensignalen anzeigenden Zustandsbits übernimmt der Mikroprozessor MP1 die zuvor von der Ein-/Ausgabeeinrichtung USART aufgenommenen und in parallele Zeichen umgesetzte Nachrichtensignale und speichert diese zunächst in einem weiteren Speicherbereich des Schreib-/Lese-Speichers RAM2 zwischen. In diesem Speicher bereich sind dafür den Zeitmultiplex-Rahmen und damit den Übertragungsleitungen UE1 und UEn zugeordnete Speicherplätze vorgesehen. Diese Speicherplätze werden im Zuge von Lesevor gängen von dem Mikroprozessor MP1 her zyklisch angesteuert. Dabei werden die zwischengespeicherten Nachrichtensignale bitweise ausgelesen und über die Ein-/Ausgabeeinrichtung E/A an die jeweils in Frage kommende Übertragungsleitung weiter geleitet.On the takeover of the presence of news signals indicating status bits are taken over by the microprocessor MP1 those previously recorded by the input / output device USART and message signals converted into parallel characters and initially saves this in another memory area the RAM2 read / write memory between. In this store The area for this is the time-division multiplex framework and thus the Memory lines assigned to transmission lines UE1 and UEn intended. These storage locations are read in the course of reading gears cyclically controlled by the microprocessor MP1. The cached message signals read out bit by bit and via the input / output device I / O to the transmission line in question headed.

Wie bereits erwähnt, können anstelle von Nachrichtensignalen auch Steuersignale auf der Sendeleitung SL3 und der Empfangs leitung EL übertragen werden. Bei diesen Steuersignalen kann es sich allgemein um Signale handeln, deren Auftreten bei spielsweise in einer mit der Sendeleitung SL3 verbundenen, für den Empfang von Nachrichtensignalen vorgesehenen Einrichtung bzw., falls die Steuersignale von dieser Einrichtung abgegeben werden, in der in der Zeichnung dargestellten Schaltungsanord nung eine Aktivierung bestimmter Steuerungsvorgänge bewirkt. Derartige Steuerungsvorgänge können beispielsweise darin be stehen, daß für eine Zeitmultiplex-Rahmen individuelle Schlei fenprüfung von der betreffenden Einrichtung her über die Emp fangsleitung EL in den einzelnen Zeitmultiplex-Rahmen vorgege bene Prüfmuster übertragen werden, die in modifizierter Form von dem Mikroprozessor MP2 über die Sendeleitung SL3 zu der genannten Einrichtung hin für eine Auswertung zurückübertra gen werden. As mentioned earlier, instead of message signals also control signals on the transmission line SL3 and the reception line EL are transmitted. With these control signals can are generally signals whose occurrence at for example in a connected to the transmission line SL3 for device intended to receive message signals or, if the control signals emitted by this device be in the circuit arrangement shown in the drawing activation of certain control processes. Such control processes can be, for example stand that for a time division frame individual loop fenprüfung from the institution concerned via the Emp arrester line EL in the individual time-division multiplex frame bene test samples are transmitted, which in modified form from the microprocessor MP2 via the transmission line SL3 to the retransfer the facility mentioned for an evaluation be.

Die den genannten Steuersignalen jeweils zugehörigen Steuer signalbits können natürlich auch durch ihr Auftreten jeweils gesonderte Steuerungsvorgänge auslösen. Für den Fall, daß neben Nachrichtensignalen verschiedene Typen von Steuersi gnalen zu übertragen sind, kann die in der Zeichnung darge stellte Schaltungsanordnung derart ausgelegt sein, daß der Mikroprozessor MP1 anstelle eines einzigen Zustandsbits eine der Anzahl der verschiedenen Typen von Steuersignalen ent sprechende Anzahl von Zustandsbits bereitstellt, die zusam men mit den Nachrichtensignalen bzw. Steuersignalen in Zeit multiplex-Rahmen übertragen werden.The tax associated with each of the control signals mentioned Of course, signal bits can also occur due to their occurrence trigger separate control processes. In case that in addition to message signals, various types of control signals gnalen are to be transferred, the Darge in the drawing put circuit arrangement be designed so that the Microprocessor MP1 instead of a single status bit the number of different types of control signals provides a descriptive number of status bits, which together men with the message signals or control signals in time multiplex frames are transmitted.

Claims

1. Circuit arrangement for receiving a feeder line (EL) used in time-division multiplex transmissions in time-division multiplex frames, each consisting of a given number of message signals and additional signals and for delivering corresponding data signals to a user for time-division multiplex transmissions Customer line (SL3), with a data processing device (MP1) receiving or emitting the message signals and a monitoring device (MP2) connected to it, which separates additional signals occurring in data signals to be recorded from message signals for evaluation and adds additional signals to the respective message signals for the delivery of data signals , characterized,
that the data treatment device (MP1) and the monitoring device (MP2) are designed as microprocessor arrangements which are connected to one another for signal exchange via a data memory (RAM2) which can be controlled by both microprocessor arrangements,
that at least some of the additional signals to be delivered in time-division multiplex from the monitoring device (MP2) to the customer line (SL3) are previously stored by the data handling device (MP1) in the data memory (RAM2) and upon delivery of a request signal by the data handling device is recorded by the monitoring device (MP2),
that of the data signals occurring on the feeder line (EL) in time-division multiplex frames, the surveillance device (MP2) both the message signals and the additional signals, the data handling device (MP1), on the other hand, only accepts the message signals and
that the monitoring device (MP2) in accordance with the additional signals picked up by the feeder line (EL) either treats the associated message signals as control signals or a separate, from the data processing device (MP1) the treatment of the message signals that it has just picked up temporarily stores the data memory (RAM2), which the data processing device (MP1) receives when the monitoring device (MP2) issues a request signal.

2. Circuit arrangement according to claim 1, characterized in that a synchronizing signal and a status signal can be transmitted as additional signals in the time-division multiplex frame,
that only the respective status signal for the delivery of data signals from the monitoring device (MP2) from the data treatment device (MP1) is supplied via the data memory (RAM2)
and that the monitoring device (MP2), when recording data signals, only decides on the basis of the respective associated status signal whether the associated message signals are to be treated by it as control signals or by the data processing device (MP1).

3. Circuit arrangement according to claim 1 or 2, characterized characterized that one from the surveillance device (MP2) ago controllable switch arrangement (S) before is seen which the data processing device (MP1) and the monitoring device (MP2) for the delivery of night Alignment signals and additional signals alternately to the customers line (SL3) switches on.