[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3688627T2 - Verfahren zum herstellen eines musters in einer metallschicht. - Google Patents

Verfahren zum herstellen eines musters in einer metallschicht.

Info

Publication number
DE3688627T2
DE3688627T2 DE86105370T DE3688627T DE3688627T2 DE 3688627 T2 DE3688627 T2 DE 3688627T2 DE 86105370 T DE86105370 T DE 86105370T DE 3688627 T DE3688627 T DE 3688627T DE 3688627 T2 DE3688627 T2 DE 3688627T2
Authority
DE
Germany
Prior art keywords
layer
metal layer
mask
conductive film
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE86105370T
Other languages
English (en)
Other versions
DE3688627D1 (de
Inventor
Kunihiko Kanazawa
Masaru Kazumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of DE3688627D1 publication Critical patent/DE3688627D1/de
Publication of DE3688627T2 publication Critical patent/DE3688627T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

    Gebiet der Erfindung und Darlegung des zugehörigen Standes der Technik 1. Gebiet der Erfindung
  • Die Erfindung betrifft ein Verfahren zum Herstellen einer gemusterten Metallschicht, und insbesondere ein Verfahren zum Herstellen einer Metalleitung bzw. Metallverdrahtung niedrigen Widerstands.
    • 2. Beschreibung des zugehörigen Standes der Technik
  • Neuerdings ist eine Technologie entwickelt worden, um Halbleitervorrichtungen für hohe Frequenz und hohe Geschwindigkeit herzustellen. Dem GaAs-FET (GaAs-Feldeffekttransistor) wurde Aufmerksamkeit gegeben als einem Feldeffekttransistor, der ausgezeichnete Hochfrequenzcharakteristiken hat. Insbesondere wurde eine integrierte GaAs-MES-FET-Schaltung entwickelt zu dem Zweck, Mehrfachfunktionen, hohe Stabilität und hohe Verstärkung zu erhalten. Jedoch ist weitere Entwicklung einer solchen hochintegrierten Vorrichtung erforderlich unter Berücksichtigung des Beginns des Satellitenrundfunks, weil bei einer Frequenz von 10 GHz oder höher die Geräuschcharakteristiken größer werden.
  • Nunmehr ist eine Verringerung des Leitungs- oder Schaltungswiderstandes eine notwendige Bedingung, um eine solche hohe Integration mit geringem Geräusch zu erhalten.
  • Beispielsweise ist in einem monolithischen integrierten GaAs-Mikrowellenstromkreis (GaAs MMIC) oder in einer solchen Schaltung die Verringerung des Schaltungswiderstandes so gestaltet, wie es nachstehend beschrieben wird.
  • Eine Spiralinduktivität, wie sie in Fig. 3(A) dargestellt ist, ein Koppler, wie er in Fig. 3(B) dargestellt ist, und ein interdigitaler Kondensator (ein kammartiger Kondensator), wie er in Fig. 3(C) dargestellt ist, sind fundamentale Elemente des GaAs-MMIC. Ein Loch 3 ist ein Kontaktfenster. Für die Spiralinduktivität und den interdigitalen Kondensator bzw. den Doppelkamm-Kondensator gilt, daß, je enger oder kleiner die Linienbreite der Leitung 2 und der Abstand zwischen Linien der Leitung 2 ist, desto größer ist die Induktivität bzw. Kapazität. Daher wird die Herstellung der Elemente in einem kleinen Bereich möglich. Eine Leitung bzw. Verdrahtung 1 ist an einer anderen Lage oder Schicht vorgesehen, die hier nicht angegeben ist. Jedoch gilt, daß, je enger die Linienbreite und der Abstand zwischen den Linien sind, desto größer der Schaltungswiderstand oder Verdrahtungswiderstand und desto schwächer die Geräuschcharakteristik ist und weiterhin desto geringer die Verstärkung ist und noch weiterhin desto schwächer oder schlechter die Hochfrequenzcharakteristik ist.
  • Daher wird eine Plattierung an der Verdrahtung ausgeführt, um die Dicke der Verdrahtung groß zu machen und demgemäß den Widerstand der Verdrahtung bzw. Schaltung zu verringern. Dabei wird eine Plattierung einer Dicke von 2 bis 3 um an der Verdrahtung 2 ausgeführt unter Verwendung eines Resist einer Dicke von 2 bis 3 um als eine Maske.
  • Jedoch konnte bei der üblichen Technik kein genaues Plattierungsmuster an der Verdrahtung unter Verwendung eines dicken Photoresistfilmes hergestellt werden. Das heißt, daß bei der üblichen Herstellung eines dicken Photoresist die Maske des Resist durch Belichtung und nachfolgende Entwicklung gebildet wird, und daher die vertikale Querschnittsgestalt der Maske des Photoresist eine trapezförmige Gestalt bekommt, in welcher die obere Seite schmaler als die untere Seite ist. Wenn daher die Plattierung ausgeführt wird unter Verwendung der obengenannten Maske, erhält die Gestalt der plattierten Metallschicht eine solche trapezförmige Gestalt, daß die obere Seite breiter als die untere Seite ist. Demgemäß wird die Abstandsgestalt oder Zwischenraumgestalt zwischen den benachbarten plattierten Metallschichten ebenfalls eine trapezförmige Gestalt derart, daß die obere Seite schmaler als die untere Seite ist. Daher können die geforderten genauen Abmessungen der Verdrahtungsplattierung nicht erhalten werden, und zwar insbesondere, wenn die Linienbreite oder der Abstand zwischen den Linien in der Größenordnung von 2 bis 3 um oder weniger liegt. Daher besteht bei dem bekannten Verfahren das Problem, daß genaue Hochfrequenzinduktivität, Kapazität oder ein solcher Koppler nicht erhalten werden kann.
  • Es ist weiterhin aus der US-A-4 362 598 ein Verfahren bekannt zum Herstellen eines Musters hoher Auflösung in einer dicken Schicht eines polymeren Kunststoffresists, welches Verfahren das Bilden einer organischen Resistschicht an einem Substrat, das Bilden einer anorganischen Schicht an der Resistschicht, ausgewähltes Entfernen der anorganischen Schicht, um dadurch ein vorbestimmtes Muster beizubehalten, und ausgewähltes Trockenätzen der Resistschicht umfaßt unter Verwendung der anorganischen Schicht mit dem vorbestimmten Muster als eine Maske, um dadurch eine zweite Maske aus dem organischen Resistmaterial oder Widerstandsmaterial zu bilden. Diese Maske wird dazu verwendet, andere Arbeitsvorgänge an dem Substrat auszuführen, beispielsweise wird der Schritt eines reaktiven Ionenätzens zum Abkanten oder Einfassen eines Musters in dem Substrat ausgeführt.
  • Es ist weiterhin aus der EP-A-0 102 281 ein Verfahren zum Herstellen einer gemusterten Metallschicht bekannt, umfassend die Schritte des Bildens einer Resistschicht oder Widerstandsschicht aus organischem Material an einem Substrat, des Formens eines anorganischen Films an der Widerstandsschicht, des ausgewählten oder wahlweisen Entfernens des anorganischen Films, um dadurch ein vorbestimmtes Muster beizubehalten, des wahlweisen oder ausgewählten Trockenätzens der Widerstandsschicht unter Verwendung des anorganischen Films mit dem vorbestimmten Muster als eine erste Maske, um dadurch eine zweite Maske zu bilden, deren Seitenwände im wesentlichen rechtwinklig zu dem Substrat verlaufen, und des Bildens einer Metallschicht durch Niederschlagung (Verdampfung) des Metalls an den freigelegten Teilen des Substrats und des anorganischen Films mit dem vorbestimmten Muster. Das Metall kann ein Leitermetall oder Verdrahtungsmetall sein. Wenn die freigelegten Teile des Substrats, an welchem das Leitermetall anzulagern ist, eng oder schmal sind und die Linien, entlang denen das Leitermetall angelagert werden soll, relativ tief sind, so daß tiefe Spalte gefüllt werden müssen, wird es schwierig, das Leitermetall in solchen Spalten anzuordnen. Beim Beginn der Anlagerung werden sowohl die Oberfläche des anorganischen Films als auch die freigelegten Teile des Substrats mit dem Leitermetall oder Verdrahtungsmetall bedeckt. Wenn das an der Oberfläche des anorganischen Films angelagerte Metall groß oder hoch wird, wächst das angelagerte Metall nicht nur vertikal, sondern auch in Querrichtung und schließlich überbrückt das angelagerte Metall die Spalte. Als Folge füllt das Leitermaterial niemals den gesamten Spalt, wie es eigentlich ursprünglich gewünscht war. Daher kann die Leitermetallschicht nicht vollständig gebildet werden.
  • Die vorliegende Erfindung bezweckt, ein Verfahren zum Herstellen einer gemusterten Metallschicht anzubieten, um die obengenannten Probleme der üblichen Verfahren zu lösen.
  • Demgemäß schafft die vorliegende Erfindung ein Verfahren zum Herstellen einer gemusterten Metallschicht, umfassend die Schritte des:
  • Bildens eines leitenden Films auf einem Substrat, Bildens einer Widerstandsschicht, die aus einem organischen Material gebildet ist, auf dem leitenden Film, Bildens eines anorganischen Films auf der Widerstandsschicht, wahlweisen Entfernens des anorganischen Films, um dadurch ein vorbestimmtes Muster zu erhalten, wahlweisen Trockenätzens der Widerstandsschicht unter Verwendung des anorganischen Films des vorbestimmten Musters als eine erste Maske, um dadurch eine zweite Maske zu bilden, die Seitenwände hat, die rechtwinklig zu dem Substrat und dem leitenden Film verlaufen, und des Bildens einer Metallschicht unter Verwendung der zweiten Maske der gemusterten Widerstandsschicht durch ein elektrolytisches Plattierungsverfahren, in welchem der leitende Film als eine Elektrode verwendet wird.
  • Der bei der vorliegenden Erfindung verwendete leitende Film hat zwei wichtige Funktionen. Das heißt, daß er als Schutzschicht für das Substrat während des Trockenätzens, und als Elektrode während des elektrolytischen Plattierens der Leitermetallschicht wirkt.
    • Kurze Beschreibung der Zeichnung
  • Fig. 1 ist eine Querschnittsansicht eines Halbleiters in einer gewissen Stufe des Verfahrens zum Herstellen einer gemusterten Metallschicht gemäß der Erfindung.
  • Fig. 2(A), 2(B), 2(C), 2(D) und 2(E) sind Querschnittsansichten, welche in einem Fließdiagramm den Prozeß einer Ausführungsform des Verfahrens zum Herstellen einer gemusterten Metallschicht gemäß der Erfindung zeigen.
  • Fig. 3(A) ist eine Draufsicht des Leiters einer üblichen Spiralinduktanz bzw. -induktivität.
  • Fig. 3(B) ist eine Draufsicht des Leiters eines üblichen Kopplers.
  • Fig. 3(C) ist eine Draufsicht des Leiters eines üblichen Doppelkamm-Kondensators.
  • Beschreibung der bevorzugten Ausführungsformen Eine Ausführungsform der Erfindung wird nachstehend unter Bezugnahme auf die Fig. 1, 2 und 3 beschrieben.
  • Fig. 1 ist eine Querschnittsansicht, in welcher der Halbleiter in einer gewissen Stufe des Verfahrens zum Herstellen einer gemusterten Metallschicht gemäß der Erfindung dargestellt ist.
  • Gemäß Fig. 1 ist ein dünner leitender Film 12, beispielsweise ein Metallfilm, wie ein Ni-Film oder ein Au-Film oder eine laminierte Schicht aus Cr (untere Schicht) und Au (obere Schicht), an einem Halbleitersubstrat oder einem Isoliersubstrat 11 gebildet. Eine Photoresistschicht oder Widerstandsschicht 13 aus organischem Material, beispielsweise aus einem Photoresist, ist an einem Teil der Oberfläche des leitenden Films 12 gebildet. Ein dünner anorganischer Film 14 ist an der Widerstandsschicht 13 gebildet. Eine plattierte Metallschicht 15 ist an dem verbleibenden Teil der Oberfläche des leitenden Films 2 gebildet. Die Seitenwand der Photoresistschicht oder Widerstandsschicht 13 verläuft rechtwinklig zu dem Halbleitersubstrat 11 und dem leitenden Film 12. Daher ist die Leitung, insbesondere die plattierte Metallschicht 15 so gebildet, daß ihre Seitenwand zu dem Halbleitersubstrat 11 und zu dem leitenden Film 12 rechtwinklig verläuft.
  • Die Stufen oder Schritte des Verfahrens gemäß der Erfindung werden nachstehend erläutert.
  • Zuerst wird die Photoresistschicht 13 einer Dicke von 3 bis 5 um auf die gesamte Oberfläche des leitenden Films einer Dicke von 0,05 bis 0,1 um (500 bis 1000 A) an dem Halbleitersubstrat 11 aufgebracht, wie es in Fig. 2(A) dargestellt ist.
  • Der anorganische Film 14 wird gebildet in einer Dicke von 0,1 bis 0,2 um (1000 bis 2000 A) durch das Aufbringen einer SiO&sub2;-Substanz oder durch Dampfniederschlagung von Aluminium oder Gold auf der Widerstandsschicht 13, wie es in Fig. 2(B) dargestellt ist.
  • Eine übliche dünne Photoresistschicht 16 einer Dicke von etwa 1 um für ein feines Muster wird auf den anorganischen Film 14 aufgebracht. Weiterhin wird die übliche dünne Photoresistschicht 16 belichtet und entwickelt, um dadurch eine dünne Photoresistschicht 16 mit einem geforderten Muster zu bilden. Diese gemusterte dünne Photoresistschicht 16 hat rechtwinklige Seitenwände, da die Dicke so gering ist, und zwar selbst bei Verwendung von Belichtung und Entwicklung. Eine solche gemusterte dünne Photoresistschicht 16 kann mit einer Genauigkeit gebildet werden innerhalb eines Fehlerbereichs von lediglich 0,1 um oder weniger.
  • Der anorganische Film 14 wird durch ein chemisches Ätzverfahren (Naßätzverfahren) oder ein Trockenätzverfahren geätzt unter Verwendung der gemusterten dünnen Photoresistschicht 16.
  • Die gemusterte Photoresistschicht 13 wird durch ein Trockenätzverfahren geätzt, beispielsweise ein reaktives Ionenätzverfahren (RIE) unter Verwendung des anorganischen Filmes 14 als Maske. Als Ergebnis eines solchen Trockenätzverfahrens kann die Seitenwand der Photoresistschicht oder Widerstandsschicht 13 aus organischem Material zu dem Halbleitersubstrat 11 und zu dem leitenden Film 12 rechtwinklig gemacht werden, und auf diese Weise ist eine Maske gebildet, die eine rechtwinklige Seitenwand hat. Die Maske ist überlegen für das Steuern der Bildung der Leitermetallschicht usw.
  • Die Leitermetallschicht 15 ist durch ein elektrolytisches Plattierungsverfahren gebildet mit der Maske mit rechtwinkliger Seitenwand der Widerstandsschicht 13 und dem anorganischen Film 14.
  • Bei Verwendung des Plattierungsverfahrens zum Bilden der dicken Leitermetallschicht 15 kann eine Leitermetallschicht einer Dicke von 2 bis 4 um gebildet werden, wie es in Fig. 2(D) dargestellt ist, und zwar lediglich an dem leitenden Film 12, und nicht an dem anorganischen Film 14 oder an der Seitenwand der Photoresistschicht 13. Als Plattierungsverfahren kann ein elektrolytisches Plattierungsverfahren verwendet werden. Dieses elektrolytische Plattierungsverfahren verwendet den leitenden Film 12 als eine Elektrode, um die Leitermetallschicht 15 an der Oberfläche des leitenden Films 12 gleichmäßig zu bilden mit der Ausnahme in dem Bereich unter der Widerstandsschicht 13. Die Dicke der Leitermetallschicht 15 kann extrem genau gebildet werden durch Steuern der Spannung oder des Stroms und der Zeit des elektrolytischen Plattierungsverfahrens.
  • Eine Goldplattierung als die Metallplattierung wird verwendet, wenn der Widerstand des Leitermetalls sehr gering sein soll.
  • Nach dem Bilden der Leitermetallschicht werden die Photoresistschicht 13 und die anorganische Schicht 14 entfernt unter Verwendung bekannter Abhebeverfahren usw.
  • Schließlich wird der unterste freiliegende leitende Film 12 entfernt durch Ätzen, wie es in Fig. 2(E) dargestellt ist, um dadurch das Leitermetallschichtmuster einer Dicke von 2 bis 4 um innerhalb eines Fehlerbereichs von 0,2 bis 0,3 um zu vervollständigen. Wenn der Druck der Kammer beim reaktiven Ionenätzverfahren genau gesteuert wird, kann der Fehler innerhalb von 0,1 bis 0,2 um liegen. Eine ausgewählt oder wahlweise ätzende Ätzflüssigkeit wird für das obengenannte letzte Ätzen bevorzugt.
  • Gemäß dem obengenannten Verfahren können die Leiterschicht der Spiralinduktivität, wie sie in Fig. 3(A) dargestellt ist, die Leiterschicht des Kopplers, wie in Fig. 3(B) dargestellt, oder die Leiterschicht des Doppelkamm-Kondensators, wie in Fig. 3(C) dargestellt, mit dem gewünschten niedrigen Widerstand hergestellt werden, und ein Leitermetall einer Dicke von 2 bis 4 um kann hergestellt werden mit einem Fehler von höchstens 0,1 bis 0,2 um.

Claims (2)

1. Verfahren zum Herstellen einer gemusterten Metallschicht, umfassend die Schritte des:
Bildens eines leitenden Films (12) auf einem Substrat (11),
Bildens einer Widerstandsschicht (13), die aus einem organischen Material gebildet ist, auf dem leitenden Film (12), Bildens eines anorganischen Films (14) auf der Widerstandsschicht (13),
wahlweisen Entfernens des anorganischen Films (14), um dadurch ein vorbestimmtes Muster zu erhalten,
wahlweisen Trockenätzens der Widerstandsschicht (13) unter Verwendung des anorganischen Films (14) des vorbestimmten Musters als eine erste Maske, um dadurch eine zweite Maske zu bilden, die Seitenwände hat, die rechtwinklig zu dem Substrat (11) und dem leitenden Film (12) verlaufen, und des
Bildens einer Metallschicht (15) unter Verwendung der zweiten Maske der gemusterten Widerstandsschicht (13) durch ein elektrolytisches Plattierungsverfahren, in welchem der leitende Film (12) als eine Elektrode verwendet wird.
2. Verfahren zum Herstellen einer gemusterten Metallschicht nach Anspruch 1, wobei das Material der Metallschicht Gold ist.
DE86105370T 1985-04-19 1986-04-18 Verfahren zum herstellen eines musters in einer metallschicht. Expired - Fee Related DE3688627T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60084913A JPS61242044A (ja) 1985-04-19 1985-04-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3688627D1 DE3688627D1 (de) 1993-08-05
DE3688627T2 true DE3688627T2 (de) 1993-11-04

Family

ID=13843962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE86105370T Expired - Fee Related DE3688627T2 (de) 1985-04-19 1986-04-18 Verfahren zum herstellen eines musters in einer metallschicht.

Country Status (4)

Country Link
US (1) US4747909A (de)
EP (1) EP0199300B1 (de)
JP (1) JPS61242044A (de)
DE (1) DE3688627T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1184535B (it) * 1985-05-03 1987-10-28 Gte Telecom Spa Processo di ricavo di linee in film sottile
JPS63124446A (ja) * 1986-11-06 1988-05-27 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 接続孔形成方法
US4964945A (en) * 1988-12-09 1990-10-23 Minnesota Mining And Manufacturing Company Lift off patterning process on a flexible substrate
US5169494A (en) * 1989-03-27 1992-12-08 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
JP3041972B2 (ja) * 1991-01-10 2000-05-15 富士通株式会社 半導体装置の製造方法
US6378199B1 (en) 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
WO1995031886A1 (fr) * 1994-05-13 1995-11-23 Dai Nippon Printing Co., Ltd. Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production
US5888852A (en) * 1996-03-01 1999-03-30 Matsushita Electric Industrial Co., Ltd. Method for forming semiconductor microstructure, semiconductor device fabricated using this method, method for fabricating resonance tunneling device, and resonance tunnel device fabricated by this method
KR100430664B1 (ko) 1997-10-03 2004-06-16 가부시끼가이샤 히다치 세이사꾸쇼 가스방전형표시장치의제조방법
JP2010278333A (ja) * 2009-05-29 2010-12-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
CN107910452B (zh) * 2017-12-06 2021-03-19 京东方科技集团股份有限公司 显示面板的封装方法、显示面板以及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029562A (en) * 1976-04-29 1977-06-14 Ibm Corporation Forming feedthrough connections for multi-level interconnections metallurgy systems
US4362598A (en) * 1981-10-26 1982-12-07 General Electric Company Method of patterning a thick resist layer of polymeric plastic
EP0098318B1 (de) * 1982-07-03 1987-02-11 Ibm Deutschland Gmbh Verfahren zum Herstellen von Gräben mit im wesentlichen vertikalen Seitenwänden in Silicium durch reaktives Ionenätzen
US4428796A (en) * 1982-08-02 1984-01-31 Fairchild Camera And Instrument Corporation Adhesion bond-breaking of lift-off regions on semiconductor structures
US4498952A (en) * 1982-09-17 1985-02-12 Condesin, Inc. Batch fabrication procedure for manufacture of arrays of field emitted electron beams with integral self-aligned optical lense in microguns

Also Published As

Publication number Publication date
EP0199300A2 (de) 1986-10-29
DE3688627D1 (de) 1993-08-05
EP0199300A3 (en) 1988-11-23
US4747909A (en) 1988-05-31
EP0199300B1 (de) 1993-06-30
JPS61242044A (ja) 1986-10-28

Similar Documents

Publication Publication Date Title
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE3886882T2 (de) Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen.
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE3339957C2 (de)
DE3852336T2 (de) Verfahren zur Ausbildung eines abgeschirmten Wellenleiters.
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE4002352A1 (de) Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern
DE3688627T2 (de) Verfahren zum herstellen eines musters in einer metallschicht.
DE2017613B2 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE3043289C2 (de)
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE69300615T2 (de) Mehrschichtige Leiterplatte und Herstellungsverfahren.
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
EP0012863A2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE69130472T2 (de) Ein dc SQUID Element und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD., KADOMA,

8339 Ceased/non-payment of the annual fee