DE3687896T2 - Phasenanpassungssystem. - Google Patents

Description

• Die Erfindung betrifft Synchronisationseinrichtungen nach dem Oberbegriff des Anspruchs 1 und ein Verfahren zum Betrieb der Synchronisationseinrichtungen.
• Digitale Anlagen, beispielsweise digitale Vermittlungs- und Übertragungsanlagen benötigen eine genaue Quelle für Taktimpulse, um ihren Betrieb zu synchronisieren und zu steuern. Im Fall eines Inselbetriebs, bei dem ein digitales System nicht mit anderen Systemen verbunden ist, können die Taktimpulse von einer internen Quelle des Systems geliefert werden. Im typischeren Fall jedoch ist ein digitales System mit anderen digitalen Systemen, von denen jedes seine eigene interne Taktquelle besitzt, vereinbar und/oder muß mit solchen anderen Systemen in Nachrichtenverbindung treten. Wenn zwei oder mehrere digitale Systeme in Nachrichtenverbindung stehen, ist es erforderlich, daß ein System Zeitsteuerungsinformationen zum anderen System überträgt, um die Zeitsteuerung der beiden Systeme zu synchronisieren. Diese Synchronisation ist notwendig, um den Verlust oder die Verstümmelung an Daten zu vermeiden, die zwischen den beiden Systemen übertragen werden.
• Es ist daher erforderlich, daß digitale Systeme zu unterschiedlichen Zeiten durch unterschiedliche Zeitsteuerungsquellen gesteuert werden können. Dies macht es nötig, daß das System zu gewissen Zeiten durch seine eigene interne Taktquelle gesteuert wird und zu anderen Zeiten über eine Taktquelle eines von anderen Systemen, mit dem es in Nachrichtenverbindung treten kann.
• Das Umschalten eines Digitalsystems von einer Taktquelle auf eine andere bringt Probleme mit Bezug auf die Frequenz- und Phasenbeziehung der verschiedenen Taktquellen. Die Frequenz und Phase dieser verschiedenen Quellen muß genau gesteuert werden, so daß bei einer Umschaltung zwischen den Quellen ein Minimum von Übergangsimpulsen im sich ergebenden Taktsignal auftritt, das von einem gesteuerten System empfangen wird. Das ist notwendig, damit nur ein minimaler Verlust oder eine minimale Störung der Datensignale auftritt, die dann durch das gesteuerte System bedient werden.
• Eine naheliegende Lösung dieses Problems wäre die Ausrüstung der verschiedenen möglichen Taktquellen mit Präzisionstaktschaltungen genau der gleichen Frequenz und Phase, so daß das gesteuerte System keine Zeitsteuerungsänderung bemerkt, wenn es von einer Quelle auf eine andere umgeschaltet wird. Es ist jedoch wirtschaftlich nicht zweckmäßig, eine Vielzahl von Taktquellen vorzusehen, die solche Frequenz- und Phaseneigenschaften besitzen. Die Erzielung der erforderlichen Frequenzstabilität zwischen einer Vielzahl von Quellen ist möglicherweise erreichbar. Es ist jedoch ein Problem, eine Vielzahl von Quellen in Phasensynchronisation zu halten. Dies gilt insbesondere in Fällen, in denen eine erste Quelle Teil des zu steuernden Systems ist, während eine oder weitere Quellen extern mit Bezug auf das gesteuerte System angeordnet und mit diesem über Nachrichtenleitungen unterschiedlicher Netzwerkart und unterschiedlicher Länge anschaltbar sind.
• Die Länge der Nachrichtenleitung, die die entfernte Quelle mit dem gesteuerten System verbindet, ist der bestimmende Faktor mit Bezug auf die Phase des Signals der entfernten Quelle, gesehen vom gesteuerten System aus. Es ist daher schwierig, sicherzustellen, daß keine Phasendifferenzen beim Umschalten von der örtlichen Taktquelle auf die entfernte Quelle oder umgekehrt auftreten. Diese Schwierigkeit wird durch den Umstand vergrößert, daß die entfernte Quelle und das örtliche System zu unterschiedlichen Zeiten über unterschiedliche Leitungen verbunden sein können, wobei die unterschiedlichen Leitungen unterschiedliche Phasen- und Übertragungseigenschaften besitzen. Außerdem ist es nicht einfach, die Phase der entfernten Quelle im gesteuerten System zu steuern, da die entfernte Quelle unabhängig betrieben wird und unter Umständen gleichzeitig Taktsignale für eine Vielzahl von entfernt gelegenen Digitalsystemen liefert.
• Die US-A-4 412 342 offenbart ein System, das Teilerschaltungen zur Synchronisation von Rahmenimpulsen benutzt, die nach Erzeugung einer vorbestimmten Anzahl von Bezugstaktsignalen auftreten.
• Zusammengefaßt ist es ein Problem, eine Vielzahl von Taktquellen mit identischen Frequenz- und Phaseneigenschaften bereitzustellen, so daß beim Umschalten der Steuerung eines Digitalsystems von einer Quelle auf eine andere das gesteuerte System keine Frequenz- oder Phasenstörungen antrifft.
• Die Lösung dieses Problems ist im Patentanspruch 1 gekennzeichnet. Die vorliegende Erfindung gibt die Möglichkeit, die Steuerung eines Digitalsystems an einer Taktquelle auf eine andere umzuschalten, ohne daß Phasen- oder Frequenzstörungen für dessen Zeitsteuerungssignal auftreten.
• Die Taktquellen können entweder am Ort des gesteuerten Systems oder außerhalb des gesteuerten Systems angeordnet sein und mit diesem über Nachrichteneinrichtungen verbunden werden, beispielsweise ein digitales Übertragungssystem T1. Die verschiedenen Taktquellen haben alle die erforderliche Frequenzstabilität, so daß ihre Frequenzen im wesentlichen untereinander gleich sind. Es ist jedoch nicht möglich, die relative Phase der verschiedenen Quellen zu steuern, da sie geographisch auseinander liegen und mit dem gesteuerten Digitalsystem über unterschiedliche Netzwerkeinrichtungen und Wege verbunden sind. Das Ergebnis ist, daß die Phase der verschiedenen Quellen verschieden ist, so daß die Umschaltung des Zeitsteuerungseingangs des Digitalsystems von einer Quelle auf eine andere ohne zusätzliche Maßnahmen zu unannehmbaren Störungen für die Zeitsteuerung des gesteuerten System führen würde.
• Entsprechend der Erfindung wird das Signal jeder Taktquelle an einen zugeordneten Zähler-Teiler angelegt, der das Quellensignal herunterteilt, um am Ausgang des Teilers ein Signal niedrigerer Frequenz zu liefern, beispielsweise ein Taktsignal mit 8 kHz. Das 8-kHz-Signal jedes Teilers wird an Umschalteinrichtungen angelegt, die das 8-kHz-Signal nur von einer gewählten Quelle der Vielzahl von Quellen an das gesteuerte Digitalsystem anlegt. Die Umschalteinrichtungen ermöglichen eine Auswahl, welche der 8-kHz-Quellen das Bezugssignal liefert, das das Digitalsystem steuert. Die anderen Signalquellen werden am Ausgang ihrer zugeordneten Teiler in Phasensynchronisation mit der gewählten Bezugsquelle gehalten, so daß keine Störungen auftreten, wenn eine Umschaltung von der im Augenblick gewählten Bezugsquelle auf eine der anderen Quellen erfolgt.
• Das Ausgangssignal vom Teil er der augenblicklichen Bezugsquelle wird an einen Impulsgenerator angelegt, der unter Ansprechen auf die Rückflanke jedes vom Bezugsteiler erzeugten und dem gesteuerten System zugeführten Impulses einen Phaseneinstellimpuls erzeugt. Dieser Phaseneinstellimpuls wird zum Rückstelleingang derjenigen Teiler zurückgeführt, die den nicht gewählten Taktquellen zugeordnet sind. Dieses Anlegen des Phaseneinstellimpulses an die Teiler erfolgt zum gleichen Zeitpunkt, zu dem der Teiler für die Bezugsquelle im Rückstellzustand oder Zustand mit nur 0-Werten ist. Das Anlegen des Rückstellimpulses an die Teiler der nicht gewählten Quellen stellt diese in Synchronismus mit dem Teiler für die augenblickliche Bezugsquelle in den 0-Zustand zurück. Nach der Rückstellung fährt jeder Teiler fort, das Signal zu zählen, das er von seiner zugeordneten Signalquelle empfängt. Die Rückstellung der Teiler für die nicht gewählten Quellen auf 0 in Synchronismus mit dem 0-Zustand des Teilers für die gewählte Quelle stellt sicher, daß die Ausgangssignale aller Teiler miteinander in Phase sind. Die Frequenzen der verschiedenen Quellen liegen genügend genau beieinander, so daß Frequenzunterschiede kein Problem sind. Die Phase für die Ausgangssignale der Vielzahl von Teilern bleibt also im wesentlichen in Synchronismus untereinander, wenn die Teiler aus ihrer 0-Position weiterlaufen und die von der zugeordneten Taktquelle empfangenen Impulse zählen.
• Störungen der zu den nicht gewählten Quellen führenden Übertragungsleitungen können augenblickliche Phasenschwankungen bewirken. Diese Störungen haben jedoch nicht die Möglichkeit, sich zu einer bedeutsamen Phasendifferenz am Ausgang ihrer zugeordneten Teiler anzusammeln, da jede solche Phasendifferenz im wesentlichen gelöscht wird, wenn der Teiler der nicht gewählten Quelle zurückgestellt wird, wenn beim nächsten Mal der Teiler für die gewählte Bezugsquelle seinen 0-Zustand einnimmt.
• Der Einsatz einer Vielzahl von Teilern, die jedesmal dann auf 0 zurückgestellt werden, wenn der Teiler für die Bezugsquelle im 0-Zustand ist, schafft einen Mechanismus, durch den die Ausgangssignale aller Teiler in Phase miteinander gezwungen werden, mit Ausnahme kleiner Phasenstörungen, die sich ansammeln können während der Zeit, in der ein Teiler von seinem 0-Zustand auf seinen n-ten Zustand oder Zustand mit nur 1-Werten zählt. Die Größe der Phasendifferenz, die sich während dieser Zeit ansammeln kann, reicht jedoch nicht aus, um irgendeine Störung für die Zeitsteuerung des gesteuerten Digitalsystems zu verursachen, wenn die Steuerung des Systems von einer augenblicklichen Bezugsquelle auf eine andere Bezugsquelle umgeschaltet wird. Die Verwendung des n-stufigen Zählers liefert eine "Körnigkeit" von 2n-1 zur Einstellung der Phase der nicht gewählten Bezugsquellen jedesmal dann, wenn der Phaseneinstellimpuls durch die augenblickliche Quelle erzeugt und an die Teiler der nicht gewählten Quellen angelegt wird.
• Ein besseres Verständnis ergibt sich anhand der folgenden, ins einzelne gehenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den Zeichnungen. Es zeigen:
• Fig. 1 ein System nach der Erfindung;
• Fig. 2 weitere Einzelheiten des Systems nach Fig. 1;
• Fig. 3 bis 9 Zeitdiagramme zur Erläuterung weiterer Einzelheiten für den Betrieb des Systems nach Fig. 1 und 2.
• Ein mögliches Ausführungsbeispiel der Erfindung ist in Fig. 1 dargestellt und umfaßt drei Signalquellen f1, f2 und f3. Die örtliche Frequenzquelle 103 gibt das Signal f1 über den Weg 120 an den Phaseneinstellteiler 106. Digitale T1-Schnittstellen 101 und 102 nehmen Signale f2 und f3 auf und geben Ausgangssignale f4 und f5 (8 kHz) über Wege 118 und 119 an Frequenzmultiplizierer 104 und 105 mit phasenstarrer Schleife (PLL). Die Schnittstellen 101 und 102 sind außerdem über Wege 140 und 141 mit einem digitalen Umschaltsystem 115 verbunden. Die PLL- Frequenzmultiplizierer 104 und 105 multiplizieren die Signale f4 und f5 und geben Signale f9 und f10 (4 MHz) über Wege 121 bzw. 122 an Phaseneinstell- Zählerteiler 107 und 108.
• Teiler 106 bis 108 legen Ausgangssignale f6, f7 und f8 (8 kHz) über Wege 123, 124 bzw. 125 an Kontakte eines Bezugsauswahlschalters 111. Ein von einem Mikroprozessor 109 über den Weg 130 zugeführtes Signal steuert den Schleifer 135 dahingehend, welchen der Kontakte b, c oder d er jeweils berührt. Der Schleifer 135 ist über den Weg 136 mit einer Haupt-PLL 113 verbunden. Diese steht über einen Weg 137 mit einem Taktgenerator 114 in Verbindung, der über den Weg 142 an das digitale Vermittlungssystem 115 angeschlossen ist. Der Taktgenerator 114 ist außerdem über Wege 138 und 139 mit den digitalen Schnittstellen 101 bzw. 102 zur Steuerung ihres Betriebs verbunden.
• Der Schalter 111 legt Impulse von der augenblicklich gewählten Taktquelle über den Weg 136 an einen Phaseneinstell-Impulsgenerator 112 an. Dieser gibt einen Ausgangsimpuls über den Weg 131 zum Einstellschalter 110, der Kontakte 132a und b, 133a und b und 134a und b aufweist. Zu jedem gegebenen Zeitpunkt ist nur ein Satz von Kontakten 132a und b, 133a und b und 1134a und b offen, während die anderen beiden Kontaktsätze geschlossen sind. Der Mikroprozessor steuert über den Weg 129, welcher Satz von Kontakten 132, 133 und 134 jeweils offen und welcher Satz geschlossen ist. Die Kontakte 132b, 133b und 134b sind über Wege 126, 127 bzw. 128 mit dem Rückstelleingang der Phaseneinstellteiler 106, 107 und 108 verbunden.
• Die von entfernten Quellen empfangenen Signale f2 und f3 enthalten Sprach-Dateninformationen sowie eingebettete Taktinformationen. Die entfernten Wellen können entfernte Nebenstellenanlagen (PBX) und Zentralämter umfassen. Die digitale T1-Schnittstellen 101 und 102 leiten Taktsignale f4 und f5 aus den empfangenen Signalen f2 und f3 ab und legen die Signale f4 und f5 an die Frequenzmultiplizierer 104 bzw. 105 an. Die Sprach-Dateninformationen in den Signalen f2 und f3 gelangen über Wege 140 und 141 zum digitalen Vermittlungssystem 115. Die örtliche Frequenzquelle 103 erzeugt ein Signal hoher Frequenz, beispielsweise mit 4 MHz. Die PLL- Frequenzmultiplizierer 104 und 105 multiplizieren die Frequenzen f4 und f5 zur Erzeugung der Frequenzen f9 und f10 von 4 MHz, die nominell gleich dem 4-MHz-Signal f1 der örtlichen Frequenzquelle 103 sind. Die Teiler 106, 107 und 108 nehmen die Signale f1, f9 und f10 auf und erzeugen Signale f6, f7 und f8 von 8 kHz, die, wie nachfolgend erläutert wird, untereinander bezüglich ihrer Phase eingestellt sind.
• In Fig. 1 ist das Signal f6 vom Teiler 106 das augenblickliche Bezugssignal und die Signale f7 und f8 sind die nicht gewählten Signale, deren Phase auf das Signal f6 eingestellt wird. Der Schleifer 135 des Schalters 111 berührt den Kontakt b des Weges 123, der das Signal f6 über den Schleifer 135 zum Eingang der Haupt-PLL 113 überträgt. Diese filtert und multipliziert das Signal f6 und gibt es als 32-MHz-Signal f11 über den Weg 137 zum Taktgenerator 114, der das Signal f11 zur Erzeugung der vom digitalen Vermittlungssystem 115 benötigten Taktsignale verwendet.
• Das Signal f6 wird außerdem über den Weg 136 an die Phaseneinstell-Impulsgeneratoren 112 angelegt. Der Generator 112 erzeugt einen Phaseneinstellimpuls für jede empfangene Rückflanke des Signals f6. Da die Kontakte 132a und b im Augenblick offen sind, wird kein Phaseneinstellimpuls an den Teiler 106 gegeben. Die Kontakte 133a und b sowie 134a und b sind im Augenblick geschlossen, so daß der Phaseneinstellimpuls auf dem Weg 131 zu den Teilern 107 und 108 gelangt. Diese werden durch jeden Impuls vom Generator 112 zurückgestellt. Die sich ergebenden Ausgangssignale f7 und f8 der Teiler 107 und 108 werden zwangsläufig in ihrer Phase mit Bezug auf das Signal f6 jedes mal dann eingestellt, wenn ihre Teiler zurückgestellt werden.
• Ein Satz der Kontakte 132, 133 und 134 des Schalters 110 ist jeweils offen, um die Einstellung des Teilers der augenblicklichen Bezugsquelle zu verhindern. Die anderen beiden Kontaktsätze des Schalters 110 sind jeweils geschlossen, um den Phaseneinstellimpuls auf dem Weg 131 an die anderen beiden Teiler anzulegen. Demgemäß kann ein glatter Übergang von der alten auf die neue Taktsignalquelle bei Auswahl eines anderen Eingangs des Schalters 111 erfolgen, wenn die Schalter 110 und 111 gleichzeitig betätigt werden. Dieser glatte Übergang minimiert Fehler in den durch das digitale Vermittlungssystem 115 bedienten Signalen.
• Das Signal f1 der örtlichen Signalquelle und die Signale f9 und f10 werden an Phaseneinstellteiler 106, 107 und 108 angelegt, die in typischer Weise Zähler vom Typ 74161 sein können. Die Teiler 106, 107 und 108 nehmen Eingangssignale (f1, f9 und f10) auf und zählen die Impulse in diesen Signalen. Die Teiler 106, 07 und 108 weisen jeweils vier Stufen auf.
• Die vorliegende Erfindung benutzt nur das Ausgangssignal der Stufe Q3, nämlich das höchststellige Zählerbit. Die Ausgangssignale f6, f7 und f8 der Teiler 106, 107 und 108 sind demgemäß die Ausgangssignale ihrer jeweiligen Ausgänge Q3.
• Es sei angenommen, daß die Schalter 110 und 111 als nächstes so eingestellt werden, daß die Steuerung des Vermittlungssystems 115 von den Signalen f1 und f6 auf das Signal f7 umgeschaltet wird, das aus dem Signal f2 abgeleitet wird. Das Signal f7 wird über den Weg 124 zum Kontakt c des Schalters 111 gegeben. Der Schleifer 135 steht jetzt in Berührung mit dem Kontakt c und führt das Signal f7 über den Weg 136 zur Haupt-PLL 113 sowie zum Phaseneinstell-Impulsgenerator 112. Die Haupt-PLL 113 erzeugt das Signal f11 und legt es als 32-MHz-Signal über den Weg 137 an den Taktgenerator 114 an. Dieser nimmt das Signal f11 auf und erzeugt die vom digitalen Vermittlungssystem 115 benötigten Taktsignale.
• Der Phaseneinstell-Impulsgenerator 112 erzeugt einen Einstellimpuls unter Ansprechen auf jede Rückflanke des Frequenzquellensignals f7. Diese Einstellimpulse gelangen über den Weg 131 zu den Kontakten 132, 133 und 134 des Schalters 110. Der Kontaktsatz 133 ist jetzt offen, da keine Notwendigkeit besteht, das Signal f7 einzustellen, weil dieses im Augenblick das Bezugssignal ist. Die Kontaktsätze 132 und 134 sind jetzt geschlossen, so daß die Teiler 106 und 108 Phaseneinstellimpulse empfangen können, um die Signale f6 und f8 in Phase mit dem Signal f7 zu halten.
• Fig. 2 ähnelt Fig. 1 mit der Ausnahme, daß ein Binärdecoder 201 (74LS139) und Logikgatter 202 bis 208 die Kontakte 132 bis 135 der Schalter 110 und 111 in Fig. 1 bilden. Der Decoder 201 besitzt vier Ausgänge Y1, Y2, Y3 und Y4. Der Ausgang Y4 wird nicht benutzt. Der Decoder 201 und seine Ausgänge werden durch den Mikroprozessor 109 über Wege 219 und 220 gesteuert. Derjenige Ausgang Y1, Y2, Y3 oder Y4 ist jeweils auf H, welcher den Zuständen 00, 01, 10 und 11 der beiden Bits entspricht, die dem Decoder 201 über Wege 219 und 220 zugeführt werden. Derjenige Ausgang Y1, Y2 und Y3 ist auf H, welcher der jeweiligen Signalquelle entspricht, die dann als Bezugssignal benutzt wird. Der Ausgang Y1 ist auf H, wenn das Signal f1 das Bezugssignal ist und die Ausgänge Y2 und Y3 sind dann auf L. Der Ausgang Y2 ist auf H, wenn das Signal f7 das Bezugssignal ist, und die Ausgänge Y1 und Y3 sind dann auf L. Der Ausgang Y3 ist auf H, wenn das Signal f8 das Bezugssignal ist, und die Ausgänge Y1 und Y2 sind dann auf L.
• Es sei angenommen, daß das Signal f1 im Augenblick das Bezugssignal ist und über den Weg 120 an den Teiler 106 angelegt ist. Das heruntergeteilte Signal f6 wird über den Weg 123 an ein UND-Gatter 205 angelegt. Da das Signal f6 im Augenblick die Bezugsquelle ist, ist der Ausgang Y1 des Binärdecoders 201 auf H. Dieses Signal H wird über den Weg Y1 an das UND-Gatter 205 und an ein ODER-Gatter 202 angelegt. Das Y1-Signal auf H läßt das Signal f6 über das UND-Gatter 205 und über den Weg 206 zum ODER-Gatter 208 laufen.
• Die Ausgangssignale f7 und f8 der Teiler 107 und 108 werden über Wege 124 und 125 zu UND-Gattern 206 bzw. 207 geführt. Da das Signal f6 im Augenblick das Bezugssignal ist, sind die Ausgangssignale Y2 und Y3 vom Decoder 201 auf L. Das Ausgangssignal Y2 auf L gelangt zum UND-Gatter 206 und zum ODER-Gatter 203. Das L-Ausgangssignal Y3 geht zum UND-Gatter 207 und zum ODER-Gatter 204. Man beachte, daß für jedes der UND-Gatter 206 und 207 ein Eingang auf L ist und ein Eingang zwischen L und H wechselt. Daher bleiben die Gatter 206 und 207 ausgeschaltet und ihr Ausgangssignal auf den Wegen 217 und 218 ist auf L (0).
• Demgemäß ist das Signal f6 das einzige Signal, das jetzt zum ODER- Gatter 208 läuft. Das Signal f6 durchläuft das Gatter 208 und gelangt über den Weg 136 zur PLL 113 und zum Einstell-Impulsgenerator 112. Wie oben beschrieben, filtert, glättet und multipliziert die PLL 113 das Signal f6 zur Erzeugung des Signals f11 mit 32 MHz. Das Signal f11 gelangt über den Weg 137 zum Taktgenerator 114. Dieser benutzt das Signal f11 zur Erzeugung der vom Vermittlungssystem 115 benötigten Taktsignale.
• Das Signal f6 wird außerdem vom Gatter 08 über den Weg 136 zum Impulsgenerator 112 geführt. Dieser verwendet das Signal zur Erzeugung eines Einstellimpulses an jeder Rückflanke des augenblicklich gewählten Bezugssignals f6. Der Einstellimpuls wird über den Weg 131 zu einem Eingang jedes der ODER-Gatter 202, 203 und 204 geführt. Der Ausgang Y1 des Decoders 201 ist im Augenblick auf H und seine Ausgänge Y2 und Y3 sind im Augenblick auf L. Das H-Ausgangssignal Y1 wird als ein Eingangssignal an das ODER- Gatter 202 angelegt. Das sich ergebende Ausgangssignal des ODER-Gatters 202 ist ein dauerhaftes Signal H, das über den Weg 213 zum Teiler 106 übertragen wird. Dieser wird nicht zurückgesetzt, da er zur Rückstellung ein aktives L-Signal benötigt. Die Ausgangssignale Y2 und Y3 vom Binärdecoder 201 sind im Augenblick auf L und werden an die ODER-Gatter 203 und 204 angelegt. Die Ausgangssignale der ODER-Gatter 203 und 204 sind die aktiven L-Phaseneinstellimpulse, die über die Wege 214 und 215 zu den Teilern 207 bzw. 108 übertragen werden. Die aktiven L-Impulse an den Rückstelleingängen der Teiler 107 und 108 stellen die Teilnehmer jedesmal dann auf 0 zurück, wenn ein Einstellimpuls vom Generator 112 übertragen wird.
• Fig. 3 zeigt drei Signale f6, f7 und f8 mit willkürlicher Phase ohne Phaseneinstellung. Fig. 4 zeigt die Gleichen Signale wie in Fig. 3, aber mit einer Phaseneinstellung der Signale f7 und f8 mit Bezug auf das Signal f6 durch einen Einstellimpuls vom Generator 112. Der Einstellimpuls erscheint zum ersten Mal zum Zeitpunkt a. Der Einstellimpuls stellt das Signal f7 durch Rückstellen des Teilers 107 zum Zeitpunkt a ein. Dadurch wird der Ausgang des Teilers von H auf L gebracht. Das Signal f8 wird eingestellt, wenn der Teiler 108 zum Zeitpunkt a zurückgestellt wird. Diese Rückstellung verlängert die Zeitspanne, während der der Ausgang des Teilers 108 auf L ist. Alle drei Signale sind zu dem Zeitpunkt b und c in Phase.
• Fig. 5 zeigt genauer die Einstellung des Signals f7 mit Bezug auf das Signal f6. Das Signal f6 ist in Fig. 5 in Zeile A und das Signal f4 in Zeile B gezeigt. Es sei angenommen, daß die Signale f6 und f4 beide eine Frequenz von 8 kHz haben, aber außer Phase sind. Zeile C in Fig. 5 zeigt den Einfluß der Übertragung des Signals f4 über den Frequenzmultiplizierer 104. Es sei angenommen, daß der Multiplizierer 104 das ankommende Signal f4 16 mal statt 500 mal wie im Fall von Fig. 1 multipliziert. In Zeile D von Fig. 5 ist der Phaseneinstellimpuls dargestellt, der zur Rückstellung an den Teiler 107 angelegt wird. Der Rückstellimpuls wird durch die Rückflanke des Signals f6 erzeugt. In den Zeilen E bis H von Fig. 5 ist der Einfluß des Rückstellimpulses auf die vier Stufen des Teilers 107 dargestellt. Zeile E stellt das niedrigstwertige Bit (Ausgang Q0) dar, das seinen Zustand bei Eintreffen des Rückstellimpulses nicht ändert, da es bereits auf L ist, wenn der Einstellimpuls zum Zeitpunkt a eintrifft. In Zeile F bleibt die Kurvenform (Q1) für das Bit der dritthöchsten Wertigkeit auf L, da es breites auf L ist, wenn der Einstellimpuls auftritt. In Zeile G stellt der Einstellimpuls zum Zeitpunkt a den Impuls H für das Bit (Ausgang Q2) der zweithöchsten Wertigkeit auf null zurück. Zeile H zeigt, daß der Einstellimpuls den H-Impuls des höchstwertigen Bit (Ausgang Q3) zum Zeitpunkt a auf null zurückstellt. Das sich ergebende Ausgangssignal f7 in Zeile H ist jetzt in Phase mit dem Signal f6. man beachte, daß bei der vorliegenden Erfindung nur die Kurvenform des höchstwertigen Bit benutzt wird.
• Fig. 6 zeigt die Signale f6 und f4, wobei die Frequenz von f4 etwas niedriger ist als die von f6. Die beiden Signale sind in den Zeilen A und B von Fig. 6 gezeigt. In Zeile C ist das Signal f4 nach seiner Multiplikation dargestellt. Es sei angenommen, daß der Multiplizierer 104 das Signal f4 16 mal multipliziert. In Zeile D ist der Phaseneinstellimpuls an der Rückflanke des Bezugssignals f6 dargestellt. Die Zeilen E bis H zeigen das multiplizierte Signal f4 nach Durchlauf des Teilers 107. In Zeile E ist die Kurvenform (Q0) für das niedrigstwertige Bit des Teilers 107 dargestellt. In diesem Fall stellt der Einstellimpuls den siebten Impuls H unter Abkürzung seiner Dauer auf null zurück. Gemäß Zeile F kürzt der Einstellimpuls die Dauer des dritten Impulses H durch Rückstellung auf null. Gemäß Zeile G stellt der Einstellimpuls den zweiten Impuls für die Kurvenform des Bits zweithöchster Wertigkeit zurück. Zeile H zeigt, daß der Einstellimpuls den Impuls H der Kurvenform für das höchstwertige Bit zum Zeitpunkt a zurückstellt. Man beachte, daß das sich ergebende Ausgangssignal f7 nach Anlegen des Phaseneinstellimpulses die gleiche Phase wie das Bezugssignal f6 hat.
• Fig. 7 zeigt die Signale f4 und f6, wobei die Frequenz des Signals f4 größer als die des Signals f6 ist. In den Zeilen A und B sind die Signale f6 und f4 dargestellt. Zeile C zeigt das Signal f4 nach seiner Multiplikation mit 16. Zeile D stellt den Phaseneinstellimpuls dar, der an der Rückflanke des Bezugssignals f6 auftritt. Zeile E stellt das niedrigstwertige Bit des Teilers 107 dar. Man beachte, wie der Einstellimpuls die Zeitdauer H des elften Impulses H kürzt. Gemäß Zeile F streckt der Einstellimpuls die L-Zeit nach dem fünften Impuls H des Teilersignals (Q1) dritthöchster Wertigkeit. Gemäß Zeile G streckt der Einstellimpuls die L-Zeit nach dem zweiten Impuls H für das Teilersignal (Q2) der zweithöchsten Wertigkeit. Zeile H zeigt, daß der Einstellimpuls die L-Zeit nach dem ersten Impuls H des Teilersignals (Q3) für das höchstwertige Bit streckt.
• Fig. 6 zeigt, daß, wenn das einzustellende Signal kleinere Frequenz als das Bezugssignal hat (f4 < f6), die H-Zeit des eingestellten Signals jedesmal bei Auftreten eines Einstellimpulses gekürzt wird. Wenn gemäß Fig. 7 das einzustellende Signal größere Frequenz als das Bezugssignal hat (f4 > f6), dann wird die L-Zeit des eingestellten Signals verlängert.
• Fig. 8 zeigt das Ausgangssignal der Haupt-PLL 113, wenn eine Umschaltung von einer Signalquelle auf eine andere ohne Phaseneinstellung erfolgt, wobei die Phase der beiden Signale nicht übereinstimmt. Man beachte die starken Schwingungen, die nach dem Zeitpunkt t1 auftreten, wenn die Quellen umgeschaltet werden. Die Toleranzgrenze fH ist die Frequenztoleranz am oberen Ende, die Toleranzgrenze fL die Frequenztoleranz am unteren Ende. Die schraffierten Teile der Kurve stellen diejenigen Zeiten dar, für welche das digitale Vermittlungssystem 115 Fehler verursachen und Daten zerstören kann, weil die Taktzeitsteuerungssignale außerhalb der Spezifikation sind. Außerdem werden Taktzeitsteuerungssignale, die außerhalb der Spezifikation sind, zu anderen Vermittlungsstellen in einem digitalen Netzwerk übertragen.
• Fig. 9 zeigt das Ausgangssignal der Haupt-PLL 113, wenn eine Umschaltung von einer Signalquelle auf eine andere bei einer Phaseneinstellung nach der Erfindung erfolgt. Man beachte, daß zum Zeitpunkt t1, zu dem die Quellen umgeschaltet werden, der Übergang von einer Quelle auf eine andere wegen der Phaseneinstellung wesentlich glatter ist. Es treten keine Fehler oder zerstörte Daten auf, wenn eine Phaseneinstellung der nicht gewählten Signale erfolgt, und zwar im Gegensatz zum Fall ohne Phaseneinstellung gemäß Fig. 8. Außerdem ist das Zeitintervall von t1 zu t2 in Fig. 8 größer als das Zeitintervall von t1 zu t2 in Fig. 9. Während der Zeitintervalle von t1 bis t2 können Fehler und zerstörte Daten im System 115 auftreten.
• Zusammengefaßt ist also eine Phaseneinstellung für digitale Vermittlungssysteme erforderlich, wenn deren Zeitsteuerung zwischen Taktquellen umgeschaltet wird. Ohne Phaseneinstellung können bei Durchführung einer Umschaltung Fehler und zerstörte Daten auftreten. Die Erfindung gibt die Möglichkeit, eine Umschaltung von einer Signalquelle auf eine andere ohne resultierende Fehler in den Signalen durchzuführen, die dann durch das gesteuerte Digitalsystem bedient werden.

Claims (4)

1. Synchronisationseinrichtungen zur Lieferung fehlerfreier Takt-Zeitgebersignale an ein Benutzersystem (115) mit einer Vielzahl von Taktsignaleinrichtungen (101, 102, 103, 104, 105) etwa gleicher Frequenz, gekennzeichnet durch

eine Einrichtung (120, 121, 122) zum Anlegen eines Taktsignals von jeder Taktsignaleinrichtung an einen individuell jede Taktsignaleinrichtung vorgesehenen Zähler-Teiler (106, 108),

eine Wähleinrichtung (111) zur Weiterleitung eines Ausgangstaktsignals von jedem gewählten Teiler als Bezugstakt-Zeitgebersignal an das Benutzersystem,

eine Einrichtung (112, 110), die das Ausgangstaktsignal aller Teiler untereinander in Phase hält, indem die nicht gewählten Teiler jedesmal dann zurückgestellt werden, wenn der gewählte Teiler seine Rückstellposition einnimmt und

eine Wählersteuereinrichtung (109), die die Wähleinrichtung veranlaßt, das Weiterleiten des Ausgangssignals des gewählten Teilnehmers zu beenden und das Ausgangssignal eines der nicht gewählten Teiler zum Benutzersystem als Zeitsteuerungssignal weiterzuleiten, wobei die letztgenannte Einrichtung das Benutzersystem mit einem fehlerfreien Zeitsteuerungssignal versorgt, wenn die Wähleinrichtung das Ausgangssignal des nicht gewählten Teilnehmers zum Benutzersystem führt.

2. System nach Anspruch 1, ferner dadurch gekennzeichnet, daß die Einrichtung, die die Ausgangstaktsignale aller Teiler in Phase hält, aufweist:

einen Impulsgenerator (112), der unter Ansprechen auf jedes, zum Benutzersystem geführte Taktsignal einen Rückstellimpuls erzeugt, und

eine Einrichtung (110), die jeden Rückstellimpuls an die nicht gewählten Teiler anlegt, um diese in ihre Rückstellposition zurückzusetzen, wenn der gewählte Teiler seine Rückstellposition einnimmt.

3. Verfahren für den Betrieb von Synchronisations- Einrichtungen zur Lieferung fehlerfreier Takt-Zeitsteuerungssysteme an ein Benutzersystem (115), gekennzeichnet durch die Schritte:

Anlegen (120-122) eines Taktsignals von jeder von einer Vielzahl von Takteinrichtungen (101-105) im wesentlichen gleicher Frequenz an einen, individuell für jede Takteinrichtung vorgesehenen Zähler-Teiler (106- 108),

Weiterleiten (111) eines Ausgangstaktsignals von einem gewählten Teilnehmer als Bezugstaktsignal an das Benutzersystem,

gegenseitiges In-Phase-Halten (110, 112) von Ausgangstaktsignalen aller Teiler durch Rückstellen der nicht gewählten Teiler jedesmal dann, wenn der gewählte Teiler seine Rückstellposition einnimmt, und

Beenden (109) der Weiterleitung des Ausgangstaktsignals des gewählten Teilnehmers und Weiterleiten eines Ausgangstaktsignals eines der nicht gewählten Teilnehmer an das Benutzersystem als Zeitsteuerungssignal, wodurch eine fehlerfreie Quelle von Zeitsteuerungssignalen für das Benutzersystem bereitgestellt wird, wenn das Ausgangstaktsignal eines der nicht gewählten Teiler zum Benutzersystem weitergeleitet wird.

4. Verfahren nach Anspruch 3, ferner dadurch gekennzeichnet, daß der Schritt für das In-Phase-Halten der Ausgangstaktsignale die Schritte umfaßt

Erzeugen eines Rückstellimpulses unter Ansprechen auf jedes, dem Benutzersystem zugeführte Taktsignal und

Anlegen jedes Rückstellimpulses an die nicht gewählten Teiler, um diese in ihre Rückstellposition zu setzen, wenn der gewählte Teilnehmer seine Rückstellposition einnimmt.