DE3511683A1

DE3511683A1 - Elektronisch programmierbarer rechner mit einem speicherpaket

Info

Publication number: DE3511683A1
Application number: DE19853511683
Authority: DE
Inventors: Kiyoshi Fussa Tokio/Tokyo Ogawa
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-03-30
Filing date: 1985-03-29
Publication date: 1985-10-03
Also published as: US4722065A; GB2157464A; GB2157464B; GB8507687D0

Description

Beschreibung

Die vorliegende Erfindung bezieht sich auf einen elektro-5

nischen programmierbaren Rechner mit einem Speicherpaket mit einem Lade-Entlade-Mechanismus für eine Mehrzahl von Speicherpaketen.

Ein elektronischer programmierbarer Rechner mit einem

Speicherpaket und einem Lade-Entlade-Mechanismus für eine Mehrzahl von Speicherpaketen, z. B. von RAM-Karten oder RAM-Paketen ist allgemein bekannt. Bei einem derartigen Rechner sind sämtliche Adressen der jeweiligen Speicherbereiche der Mehrzahl von Speicherpaketen, die

in den Mechanismus geladen sind, als kontinuierliche einzelne Adreßbereiche anzusehen. Ein Programm oder veränderliche Daten können in die Adreßbereiche eingeschrieben werden.

Bei einem elektronischen programmierbaren Rechner dieser Art werden in der Programmdateneinstellbetriebsart kontinuierlich absolute Adressen sämtlichen Speicherbereichen einer Mehrzahl von z. B. geladenen RAM-Karten zugeordnet, die als ein einziger Adreßbereich angesehen werden. Aus diesem Grunde kann der Rechner, nach dem einmal ein Programm oder veränderliche Daten in den Speicherbereich eingeschrieben sind, lediglich mit RAM-Karten verwendet werden, die kontinuierlich festgelegte Daten definieren, und kann nicht mit RAM-Karten mit anderen Speicherkapa-

Zitaten verwendet werden. Insbesondere kann beispielsweise eine von zwei RAM-Karten, die jeweils eine Kapazität von JJ kB haben, nicht durch eine RAM-Karte mit einer kleineren Kapazität von 1 kB oder 2 kB ersetzt werden.

Selbst wenn man ermittelt hat, daß der Speicherinhalt des

Speicherpaketes teilweise ausgelöscht ist, kann der anormale Teil nicht ermittelt werden. Aus diesem Grunde werden unnützerweise sämtliche Daten, wie z. B. sämtliche gespeicherten Programme oder veränderliche Daten gelöscht, ° wobei der Rechner nicht in die Ausführungsbetriebsart umgeschaltet werden kann, was zu einem Zeitverlust und zu einer Betriebsweise mit niedrigem Wirkungsgrad führt.

Bei Rechnern, die keine besondere Bedienungsperson erfordern, ist keine Einrichtung zum Signalisieren einer Fehlfunktion wie in dem Fall, in dem kein Speicherpaket geladen ist oder in dem die Speicherpakete falsch geladen sind, was zu Unbequemlichkeiten führt. Da darüber hinaus der Rechner nicht in die Ausführungsbetriebsart umgeschaltet werden kann, ist er nicht ausreichend zuverlässig. Aus diesem Grunde besteht ein hohes Bedürfnis an einem Mechanismus zum Überprüfen, ob die Speicherpakete richtig geladen sind und ob die Speicherinhalte normal sind.

Die vorliegende Erfindung basiert auf der Betrachtung der obigen Situation. Ihr liegt das technische Problem zugrunde, einen elektronischen programmierbaren Rechner mit einem Speicherpaket zu schaffen, bei dem eine Mehrzahl von Speicherpaketen mit verschiedenen Kapazitäten wunschgemäß ausgetauscht werden können, una bei dem die Speicherzustände in den Speicherpaketen auf einfache Weise überprüft werden können, um auf klare Weise ein eine Abnormalität anzeigendes Signal erzeugt werden kann.

Um diese Aufgabe zu lösen, wird ein elektronischer programmierbarer Rechner mit einem Speicherpaket geschaffen, der folgende Merkmale aufweist: Eine Mehrzahl von Speicherpaketen; ein Gehäuse, von dem die Mehrzahl von Speicherpaketen unabhängig voneinander abnehmbar sind; eine Daten-Verarbeitungseinrichtung, die elektrisch mit der Mehrzahl von Speicherpaketen verbunden ist, die in dem Gehäuse geladen sind; und eine Eingangseinrichtung, die mit der Da-

tenverarbeitungseinrichtung zur Eingabe von Programmen und variablen Daten in die Mehrzahl von Speicherpakete verbunden ist; wobei die Datenverarbeitungseinrichtung

wenigstens eine Auswahleinrichtung zum Auswählen von 5

wenigstens einem Speicherpaket der Mehrzahl von Speicherpaketen zum Speichern der Programmdaten und wenigstens eines anderen Speicherpakets aus der Mehrzahl von Speicherpaketen zum Speichern der veränderlichen Daten, und eine Einrichtung zum Speichern der durch die Eingabeeinrichtung

eingegebenen Programme und veränderlichen Daten in dem durch die Auswahleinrichtung ausgewählten Speicherpaket. In dieser Anordnung kann der elektronisch programmierbare Rechner mit einem Speicherpaket Speicherpakete von verschiedenen Kapazitäten ersetzen, wobei der Bereich der möglichen Speicherpaketkombinationen erweitert wird. Darüber hinaus kann ein Speicherpaket einer gewünschten Größe gemäß des verwendeten Speicherbereichs ausgewählt werden, wodurch die Speicherpakete wirkungsvoll genutzt werden. Darüber hinaus können die Lade- und Speicherzu-

stände der Speicherpakete auf deutliche Weise der Bedienungsperson angezeigt werden. Die Erfassung einer Abnormalität kann einfach und schnell ausgeführt werden, wodurch die Arbeitsbelastung der Bedienungsperson vermindert wird.
25

Bevorzugte Ausführungsbeispiel der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine perspektivische Ansicht eines elektronisch

programmierbaren Rechners mit einem Speicherpaket gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;

Fig. 2 eine schematische Ansicht des Zustandes, bei dem zwei Speicherpakete in einem Gehäuse des elektronischen programmierbaren Rechners gemäß der vorliegenden Erfindung geladen sind;

Fig. 3 eine schematische Ansicht eines Ausführungsbeispiels, bei dem ein Datensatz in einem von zwei Speicherpaketen, die in Fig. 2 gezeigt

sind, verarbeitet wird, um durch verschiedene 5

Programmsätze in anderen Speicherpaketen ersetzbar zu sein;

Fig. 4 eine schematische Ansicht eines Ausführugnsbei-

spiels, bei dem ein Programmsatz in einem von zwei in Fig. 2 gezeigten Speicherpaketen ver

arbeitet wird, um durch eine Anzahl von Datensätzen in anderen Speicherpaketen ersetzbar zu sein;

Fig. 5 ein Blockschaltungsdiagramm eines Hauptteiles einer Schaltungskonfiguration nach einem erfindungsgemäßen Ausführungsbeispiel;

Fig.6 (a) jeweils Speicherpläne von RAM-Karten vor und

und 6 (b) nach dem Ersatz nach einem Ausführungsbeispiel 20

der vorliegenden Erfindung;

Fig. 7 ein Flußdiagramm zum Erläutern der Betriebsweise der in Figur 5 gezeigten Schaltung;

Fig. 8 ein Blockschaltungsdiagramm eines anderen Ausführungsbeispiels der vorliegenden Erfindung, bei dem eine Schaltung zum Prüfen auf Abnormali täten der in Fig. 5 gezeigten Schaltung zugefügt ist;

Fig. 9 ein Speicherplan eines in Fig. 8 gezeigten

Speicherpaketes ;

Fig. 10, Verarbeitungsflußkarten zur Erläuterung der und 12 Prüfbetriebsweise der in Fig. 8 gezeigten Schal tung; und

Fig.13 (a) Darstellungen der Anzeigezustände auf einer Anbis 13 (e) Zeigeeinheit zum Darstellen des Ergebnisses der

Überprüfung auf Abnormalitäten.

Bei dem in Fig. 1 dargestellten Zustand ist ein Paar von RAM-Karten 2 und 3 in ein Gehäuse 1 eines elektronischen programmierbaren Rechners mit einem Speicherpaket gemäß einem Ausführungsbeispiel der vorliegenden Erfindung geladen. Das Gehäuse 1 hat eine Zifferntasteneinheit 4, eine Buchstabentasteneinheit 5 und eine Anzeigeeinheit 6. Der Rechner verwendet das Paar von RAM-Karten, das in den Fig. 2 bis 4 näher gezeigt ist.

Fig. 2 zeigt ein Ausführungsbeispiel, bei dem Programmdaten auf einer RAM-Karte 2 und veränderliche Daten auf der anderen RAM-Karte 3 gespeichert sind. Diese RAM-Karten 2 und 3 werden in verschiedene Schlitze A und B des Gehäuses 1 geladen.

In Fig. 3 ist gezeigt, daß eine Mehrzahl von ersetzbaren oder austauschbaren RAM-Karten zum Speichern beispielsweise eines Eingabeprogramms, eines Gesamtprogramms, eine Sortierprogrammes, eines Suchprogrammes oder dergleichen als eine der RAM-Karten 2 verwendet wird. Die andere RAM-Karte 3 speichert spezielle Verkaufsdaten. Die Verkaufsanalyse der speziellen Verkaufsdaten kann gemäß den obengenannten Programmen durchgeführt werden.

Fig. 4 zeigt eine RAM-Karte 2, die ein Aufzeichnungsprogramm speichert. Andererseits werden eine Mehrzahl von ersetzbaren RAM-Karten zum jeweiligen Speichern von Aufzeichnungsdaten über Studenten verschiedener Semester als RAM-Karte 3 geladen. Auf diese Weise kann eine Anzahl von Daten bezüglich eines einzelnen, besonderen Programmes verarbeitet werden.

Nachfolgend wird unter Bezugnahme auf Fig. 5 die Konfigu-

ration eines elektronischen programmierbaren Rechners mit einer Speicherpaketstruktur beschrieben, bei der die oben beschriebenen RAM-Karten 2 und 3 geladen werden können.

In Fig. 5 bezeichnet das Bezugszeichen 10 eine CPU zum Durchführen der gesamten Steuerung des Rechners. Die CPU führt die Verarbeitung gemäß eines Programmsatzes der RAM-Karten, die in einem RAM-Karten-Lade-Entlade-Mechanismus geladen sind, unter der Steuerung eines Mikroprogrammes durch. Bei diesem Ausführungsbeispiel hat die CPU 10 einen speziellen Hardware-Mechanismus zum Durchführen einer Prüfbetriebsweise für die RAM-Karten (die später beschrieben wird) sowie zum Durchführen einer erneuten

,_ Schreibbetriebsweise für die RAM-Karten, wenn der Rechner Ib

(in der Initialisierungs-Steuerbetriebsart) eingeschaltet wird.

Das Bezugszeichen 11 bezeichnet einen Adreßbus zum über-

tragen von Adreßdaten auf die RAM-Karten. Das Bezugszei-20

chen 12 bezeichnet einen Datenbus zum übertragen von Lese/ Schreib-Daten.

Das Bezugszeichen 13 bezeichnet ein Gatter mit einer wahl- __ weisen Ausgangsfunktion zum Halten von Daten auf den Datenleitungen 21 und 22 (DA/DB) in Reaktion auf ein Steuersignal (ck1) von der CPU 10 und zum wahlweisen Erzeugen von Daten (DA) oder (DB) in Reaktion auf ein Steuersignal (a) von der CPU 10. Wenn das Steuersignal (a) "1" ist,

erzeugt das Gatter 13 die Date (DA),die über die Datenlei-30

tung 21 empfangen wird, wobei es bei "0" die Date (DB) erzeugt, die über die Datenleitung 22 empfangen wird.

Das Bezugszeichen 14 bezeichnet ein Gatter zum Halten von

Daten auf der Datenleitung 22 in Reaktion auf ein Steuer-35

signal (ck2) von der CPU 10.

Das Bezugszeichen 15 bezeichnet eine arithmetische und

logische Einheit (ALU) zum Empfangen von Daten von den Gattern 13 und 14 als berechnete Daten, um eine Berechnung c gemäß einem Steuersignal (s) von der CPU 10 durchzuführen.

Ebenso sei angemerkt, daß die ALU in die Subtraktions-Betriebsweise umgeschaltet wird, wenn das Steuersignal (s) "1" ist, und in die Additionsbetriebsweise umge-.Q schaltet wird, wenn es "0" ist.

Das Bezugszeichen 16 bezeichnet einen Datenpuffer zum Ansammeln von Ausgangsdaten von der ALU 15. Wenn der Puffer 16 ein "1"-Steuersignal (b) von der CPU 10 empfängt, . p. erzeugt es Daten. Das Bezugszeichen 17 bezeichnet einen in zwei Richtungen arbeitenden Datenpuffer zum Ansammeln von Daten auf dem Datenbus 12 oder der Datenleitung 22. Die Ausgangsrichtung des Puffers 17 wird durch ein Steuersignal (c) von der CPU 10 gesteuert. Bei diesem Ausführungsbeispiel erzeugt der Puffer 17 Daten auf dem Datenbus 12, wenn das Steuersignal (c) "1" ist, und erzeugt Daten auf der Datenleitung 22, wenn es "O" ist.

Das Bezugszeichen 18 bezeichnet eine Verbindereinheit

__ zum Laden und Entladen von RAM-Karten als Lade/Entlade-2b

Mechanismus für Speicherpakete. In diesem Fall enthält die Verbindereinheit 18 die Verbinder CA und CB zum Anschließen eines Paares von RAM-Karten. Jeder Verbinder CA und CB enthält Daten- und Adreß-Klemmen TD und TA

sowie eine Klemme TC zum Zuführen eines Chip-Auswahl-30

signals (CE) sowie zum Zuführen eines Lese/Schreib-Signals (R/W).

Die Bezugszeichen 19 und 20 bezeichnen kartenähnliche Speicherpakete, die jeweils als Speicherelement ein

RAM (Lese-Schreib-Speicher) haben, der durch eine intern vorgesehene Leistungsversorgung gepuffert wird. Auf dieses

y/ίΑ

Element wird anschließend als RAM-Karte Bezug genommen. Die RAM-Karten haben verschiedene Kapazitäten, z. B. 4kB (A), 2 kB (B), 1 kB (C) und können gleichzeitig verwendet g werden. Die RAM-Karten 19 und 20 sind an die Verbinder CA und CB der Verbindereinheit 18 angeschlossen und werden jeweils durch das Chip-Auswahlsignal CE angesteuert und ausgewählt. Das Bezugszeichen 81 bezeichnet eine Tasteneingabeeinheit .

Die Fig. 6 (a) und 6 (b) sind Darstellungen zum Erläutern des obengenannten Ausführungsbeispiels. Die Fig. 6 (a) zeigt eine Speicherkarte, bei der die 4-kB Speicherpakete 19A und 2OA jeweils in die Verbinder CA und CB der Ver-,_ bindereinheit 18 geladen sind. Die Fig. 6 (b) zeigt eine Speicherkarte, wenn die 2-kB-Speicherkarte 19B in den Verbinder CA und die 4-kB-Speicherkarte 2OA in den Verbinder CB geladen ist. Wenn die RAM-Karten 19 und 20 an die Verbinder CA und CB der Verbindereinheit 18 angeschlossen sind, wird eine der Karten, z. B. die Karte 19, als Programmkarte verwendet, auf die die Programmdaten aufgeschrieben sind, und die andere Karte, z. B. die Karte 20, als variable Datenkarte verwendet, auf der die variablen Daten aufgeschrieben sind. Die Fig. 7 zeigt

„_ das Flußdiagramm der Speicherüberprüfungsverarbeitung, 2b

die unter der Steuerung der CPU 10 ausgeführt wird, wenn der Rechner eingeschaltet wird.

Die Betriebsweise des Rechners gemäß des Ausführungsbei-

spiels wird nachfolgend unter Bezugnahme auf die Fig. 5 30

bis 7 beschrieben. In diesem Fall wird ein Ausführungsbeispiel beschrieben, bei dem die Programmkarte, d. h. das Speicherpaket 19A der Programm- und Daten-Karten-Sätze unter Verwendung der 4-kB-Speicherpakete 19A und 2OA ersetzt wird durch die 2 kB-Speicherpakete 19B. Die Fig. 6 35

(a) und 6 (b) zeigen insbesondere dieses Ausführungsbeispiel. Die Fig. 6 (a) zeigt Adreßzuordnungs- und Spei-

cherzustände der Programm- und Daten-Karten, die durch die ^-kB-Speicherpakete 19A und 2OA gebildet werden. Das Bezugszeichen Abs-Add bezeichnet absolute Adressen, die fortlaufend den jeweiligen Karten zugeordnet sind. Die markierten Bereiche der RAM-Karte 19A (Programmk.arte) ist ein Bereich, in dem ein Programm bereits eingeschrieben ist, wobei derjenige Bereich des Speicherpaketes 2OA (Datenkarte) ein Bereich ist, bei dem ebenfalls be-_1n reits Daten eingeschrieben sind. Das Bezugssymbol END-Adr bezeichnet eine Endadresse sämtlicher Speicherbereiche (in diesem Fall 7.999); das Bezugssymbol AB einen variablen Namen; das Bezugssymbol "5500" eine entsprechende absoulute Adresse (d.h. den variablen Namen AB = "1234"). Nachfolgend

. c- wird eine erneute Schreiboperation beschrieben, wenn das lo

Programmpaket 19A durch das 2-kB-Speicherpaket 19B gemäß Fig. 6 (b) ersetzt wird, wobei das Speicherpaket 19A als Programmkarte eines Paares von Programm- und Datenkarten dient.

Wenn der Rechner eingeschaltet wird, werden die Kapazitäten der RAM-Karten, die in die Verbindereinheit 18 geladen sind, jeweils unter der Steuerung eines festen Mikroprogrammes der CPU 10 überprüft. Da in diesem Fall lediglich 4-kB, 2-kE und 1-kB-Speicherpakete verwendet werden können, werden die Kapazitäten durch Lesen und Schreiben von Daten überprüft, wobei Adressen in Einheiten von 1 kB addiert werden. Verschiedene Betriebsweisen zur überprüfung der Kapazität können verwendet werden. Allerdings

_ wird im vorliegenden Fall die Betriebsweise zur über-3U

prüfung der Kapazität in Einheiten von 1 kB in der Reihenfolge der Adressen 0, 999, 1000, 1999, 2000, 2999, ... ausgeführt. Die Endadreßdate, die die Kapazität darstellt, die durch diese Prüfbetriebsweise bestimmt wird, wird

_OI_ in dem Gatter 13 gehalten (Schritt S1 gemäß Fig. 7). Das 35

2-kB-Speicherpaket 19B wird in den Verbinder CA als Programmkarte anstelle des Speicherpaketes 19A geladen, wo-

bei das Speicherpaket 2OA, das mit der RAM-Karte 19A kombiniert wird, in den Verbinder CB als Datenkarte geladen wird. Daher beträgt die Gesamtkapazität des Rechners

6 kB, so daß die Date "5999", die die Endadresse darstellt, 5

in dem Gatter 13 gehalten wird.

Daraufhin wird die Date, die die Endadresse (END-Adr) der RAM-Kartenkombination darstellt, die bei einer speziellen Adresse der RAM-Karte 2OA vor deren Ersatz gespeichert ist, ausgelesen und durch das Gatter 14 gehalten (Schritt S2 gemäß Fig. 7). In diesem Fall beträgt die vorherige Kapazität 8 kB, so daß die Date "7999", die die Endadresse darstellt, durch das Gatter 14 gehalten

wird.
15

Die Differenz zwischen der gegenwärtigen und der vorherigen Kapazität wird durch Vergleich der Daten, die in dem Gatter 13 gehalten werden (die Endadreßdate "5999" entspricht der gegenwärtigen Kapazität) und der anderen Daten erhalten (die Endadreßdate "7999" entspricht der vorherigen Kapazität). Die CPU erzeugt ein Steuersignal (a) mit dem Pegel "0", so daß die Date "5999", die in dem Gatter 13 angesammelt ist, der ALU 15 zusammen mit der Date "7999" zugeführt wird, die in dem Gatter 14 angesammelt ist. Im Anschluß hieran erzeugt die CPU 10 ein Steuersignal (s) mit dem Pegel "1", um die Differenz zwischen der gegenwärtigen und der vorherigen Kapazität zu bilden. In diesem Fall wird als Ergebnis der Differenzbildung der Kapazitäten "-2000" erhalten. Die aufgrund dieser Berechnung erhaltenen Differenzdaten werden durch das Gatter 13 gemäß des Steuersignals (ck1) von der CPU gehalten (Schritt S3 gemäß Fig. 7).

Die CPU 10 liest die absoluten Adreßbereiche der in dem Verbinder CB geladenden RAM-Karte 2OA. Die ausgelesenen absoluten Adreßdaten werden durch das Gatter 14 gehalten.

Nach dem Übertragen der gelesenen Adreßdaten auf den Adreßbus 11 erzeugt die CPU 10 das Steuersignal (b) mit dem Pegel "O" sowie das Signal (c) mit dem Pegel "0" und erzeugt das Steuersignal (ck2), wodurch die ausgelesenen absoluten Adreßdaten von der RAM-Karte 2OA in dem Gatter 14 über den Datenpuffer 17 gehalten werden (Schritt S4 gemäß Fig. 7).

Die CPU 10 erzeugt die "O"-Steuersignale (a) und (s), um die ALU 15 in die Additionsbetriebsart umzuschalten. Die CPU 10 veranlaßt die ALU 15 zur Korrektur der absoluten, in dem Gatter 14 gespeicherten Adresse mit den in dem Gatter 13 gespeicherten Differenzdaten der Kapazitäten. Die korrigierten absoluten Daten werden in dem Datenpuffer 16 gespeichert (Schritt S5 gemäß Fig. 7).

Darüber hinaus erzeugt die CPU 10 das "1"-Steuersignal (b) und das "O"-Steuersignal (c) um die korrigierte absolute Adreßdate, die in dem Datenpuffer 16 gespeichert ist, auf

den Datenbus 12 einzuspeisen. Gleichzeitig erzeugt die CPU 10 das Lese/Schreib-Signal (R/W), das eine Schreibbetriebsart darstellt, und die gleichen Adreßdaten wie diejenigen in der Schreibbetriebsart, um erneut die korrigierte absolute Adresse zu der Leseadresse der RAM-Karte 2OA zu schreiben (Schritt S6 der Fig. 7). Wie beispielsweise in den Fig. 6 (a) und 6 (b) dargestellt ist, wird die absolute Adresse des variablen Namens AB = "1234" von "5500" auf "3500" umgeschrieben oder erneut überschrieben.

Wenn auf diese Weise eine absolute Adresse geschrieben ist, wird geprüft, ob die zu schreibende Adresse vorliegt (Schritt S7 gemäß Fig. 7). Der obige Vorgang wird wiederholt, bis keine absolute Adresse zum Schreiben vorliegt, d. h. bis sämtliche absolute Adressen des Speicherpaketes ^° 2OA neu überschrieben sind.

Wenn der Rechner wie oben beschrieben eingeschaltet wird, werden die Kapazitäten der Speicherpakete 19 und 20, die in der Verbindereinheit 18 gespeichert sind, überprüft. Anschließend wird das Verfahren des erneuten Überschreibens

der absoluten Adressen gemäß der Veränderungen der Kapazitäten durchgeführt. Aus diesem Grunde können RAM-Karten mit verschiedenen Kapazitäten wunschgemäß miteinander kombiniert werden. Eine gewünschte Karte kann in Übereinstimmung mit der Festsetzung der Datenmenge ausgewählt werden, wodurch auf effektive Weise die RAM-Karten ausgenützt werden können. Da die Überschreibungs-Betriebsweise bzw. die Betriebsweise des erneuten Schreibens der absoluten Adressen beim Einschalten des Rechners ausgeführt wird, kann die Adreßzuordnung unter Verwendung von abso-

luten Adressen bei Durchführung einer Berechnung ausgeführt werden. Aus diesem Grunde wird die Berechnungsgeschwindigkeit nicht negativ beeinflußt.

Nachfolgend wird unter Bezugnahme auf Fig. 8 ein weiteres

Ausführungsbeispiel beschrieben, bei dem eine Schaltung zum Ermitteln einer Abnormalität zu dem in Fig. 1 gezeigten elektronischen programmierbaren Rechner zugefügt ist.

Es sei angemerkt, daß die bereits in Fig. 1 verwendeten Bezugszeichen dieselben Teile in der Fig. 8 bezeichnen, so daß eine detaillierte Beschreibung dieser Teile fortgelassen werden kann.

In der Fig. 8 bezeichnet das Bezugszeichen 80 ein internes

RAM der CPU 10. Die Bezugszeichen A, B, C und D bezeichnen Register für die innere Verarbeitung, die der Prüfbetriebsweise der RAM-Karten unterworfen sind. Die Bezugszeichen F1, ¥2 und F3 bezeichnen Flip-Flops. In diesem Fall wird die RAM-Karte 19 als Programmkarte verwendet. Die RAM-Karte 20 wird als Datenkarte verwendet. Bezugszeichen 81 bezeichnet eine Tasteneingabeeinheit. Bezugszeichen 82 bezeichnet eine Buchstabenanzeigeeinheit,

während Bezugszeichen 83 einen Anzeige-Dekoder bezeichnet. Die Referenzzeichen D1, D2 und D3 bezeichnen Flip-Flops zum Steuern der Abnormalitäts-Anzeige in Übereinstimmung mit den Flips-Flops F1, F2 und F3. Das Bezugszeichen bezeichnet ein ODER-Gatt_er zum Erzeugen eines Erfassungssignals, das das Vorliegen oder Nichtvorliegen der RAM-Karten-Abnormalitätenanzeige an den Ausgängen der Flip-Flops D1, D2 und D3 darstellt. Das Bezugszeichen 85 be-

-,Q zeichnet eine UND-Schaltung zum Erzeugen eines Gatter-Steuersignals (CG1) in Reaktion auf das Taktsignal für die Abnormalitätenanzeige (S) von der CPU 10 sowie in Reaktion auf das Ausgangssignal von dem ODER-Gatter 84. Schließlich bezeichnet das Bezugszeichen 86 einen Inverter zum Erzeugen eines invertierten Ausgangssignals bezüglich desjenigen des UND-Gatters 86, d. h. ein invertiertes Gattersteuersignal (CG2). Das Bezugszeichen 87 bezeichnet eine Übertragungsgatterschaltung, die in einen üblichen Anzeigedatenübertragungsweg 88 eingesetzt ist und durch

_on das Gattersteuersignal mit "1 "-Pegel (CG2 ="1") von dem Inverter 86 ausgewählt bzw. angesteuert wird. Das Bezugszeichen 90 bezeichnet eine Übertragungsgatterschaltung, die in den Datenübertragungsweg 89 der Abnormalitäten-Anzeige zwischen den Flip-Flops D1, D2 und D3 und den

„₅ Anzeige-Dekoder 83 eingesetzt ist und die durch das Gattersteuersignal mit dem logischen Pegel "1" (CG1 = "1") angesteuert wird, wobei dieses Signal einen abnormalen Zustand darstellt und von dem UND-Gatter 85 erhalten wird. Ein Ausgangssignal der UND-Schaltung 85 wird der CPU 10

_on zugeführt, so daß der Rechner in die Ausführungsbetriebsart nach Durchführung der Abnormalitätenanzeige umgeschaltet wird. Das bedeutet, daß das Ausgangssignal von der Schaltung 85 zur CPU 10 als Bestimmungssignal (P) zugeführt wird, um zu überprüfen, ob der Rechner in die

_o_ Ausführungsbetriebsart umgeschaltet werden kann, ob

Fig. 9 zeigt Speicherpläne der RAM-Karten 19 und 20, die

als Programm- und Datenkarten in einen Speicherpaket-Lade/Entlade-Mechanismus (CN) geladen sind. In der Fig. bezeichnet das Bezugszeichen PA einen Programmverwaltungsbereich. Das Bezugszeichen PRO einen Programmbereich. Das Bezugszeichen DATA einen Datenbereich, das Bezugszeichen DA einen Datenverwaltungsbereich, das Bezugszeichen PROBOTT eine Programmsohle, die durch den Programmverwaltungsbereich PA gezeigt ist; und das Bezugszeichen DATA-BOTT eine Datensohle, die durch den Datenverwaltungsbereich DA gezeigt ist.

Die Fig. 10 bis 13 zeigen Verarbeitungsflußdiagramme der RAM-Karten-Prüfbetriebsart des obigen Ausführungsbeispiels.
15

Die Fig. 13 (a) bis 13 (e) zeigen Anzeigezustände auf der Anzeigeeinheit 82 der RAM-Karten-Prüfbetriebsart des obigen Ausführungsbeispiels.

*Q Die Betriebsweise des obigen Ausführungsbeispiels wird nachfolgend unter Bezugnahme auf die Fig. 8 bis 11 beschrieben. Wenn der Rechner eingeschaltet wird, führt die CPU 10 die nachfolgend beschriebene Speicherprüfbetriebsart unter der Steuerung des intern festgelegten

^° Mikroprogrammes durch:

(1) Nach dem Rücksetzen ("0") der Flip-Flops D1 bis D3 zum Steuern der Abnormalitätenanzeige in Reaktion auf das Einschaltsignal prüft die CPU 10, ob die

RAM-Karten geladen sind (Programmschritte Sl, S2 gemäß Fig. 10).

(2) Das Laden der RAM-Karten wird durch momentane Lese-Schreib-Daten ermittelt. Zunächst liest die CPU die Daten in dem Bereich Top-Adr der RAM-Karte aus und speichert die ausgelesenen Daten in dem Register A des internen RAM 80 (Programmschritt A1 gemäß Fig. 11).

(3) Die CPU 10 invertiert die Daten in dem Register A des RAM 80 und schreibt die invertierten Daten erneut auf die RAM-Karte (Programmschritt A2 gemäß Fig. 11).

(H) Die CPU 10 liest die bei der Adresse Top-Adr bei (3) geschriebenen Daten erneut und invertiert die Daten, um diese in das Register B des RAM 80 ein-.Q zuschreiben (Programmschritte A3, A4 gemäß Fig. 11).

(5) Die CPU 10 vergleicht den Inhalt des Registers A und denjenigen des Registers B und bestimmt bei Übereinstimmung, d. h. im Falle "A = B" daß die RAM-Karte

p. geladen ist und sich in dem korrekten Ladezustand befindet, und ermittelt bei Nichtübereinstimmung, d. h. im Fall "A χ Β", daß keine RAM-Karte geladen ist oder daß die RAM-Karte auf inkorrekte Weise geladen ist (Programmschritt A5 gemäß Fig. 11).

(6) Wenn sich beim Programmschritt A5 die Antwort JA ergibt, schreibt die CPU 10 den Inhalt des Registers B (Top-Adr) erneut auf die RAM-Karte 19 und schreibt die Date "0" in dem Flip-Flop F1 in das RAM 80 (Programmschritte A6, A7 gemäß Fig. 11).

Wenn sich andererseits bei dem Programmschritt A5 die Antwort NEIN ergibt, schreibt die CPU 10 die Date "1" in das Flip-Flop F1 (Schritt A8 gemäß Fig. 11)

(7) Wenn das Flip-Flop F1 in dem Zustand "0" ist, der

darstellt, daß die RAM-Karte geladen ist (F1 ="0"), wird das Programm in ein Prüfprogramm für die RAM-Karte gemäß Fig. 12 übergeleitet (Programmschritte „,. S3, S4 gemäß Fig. 10).

Wenn andererseits das Flip-Flop F1 in dem Zustand "1" steht, der anzeigt, daß die RAM-Karte nicht geladen ist (F1 = "1"), schreibt die CPU 10 die Date "1" in das Flip-Flop D1, um ein Taktsignal für die Abnormalitätenanzeige (S = "1") zu erzeugen (Programmschritte S5, S6 gemäß Fig. 10).

In diesem Fall wird das Gattersteuersignal (CG1 = "1") ._ für die Abnormalitätenanzeige von dem UND-Gatter 85 erzeugt, wodurch die Übertragungsgatterschaltung 90 ausgewählt oder aktiviert wird. Daher werden von den Flip-Flops D1, D2 und D3 erzeugte 3-Bit-Abnormalitätenanzeigedaten ("100") dem Anzeigedekoder 83 über

,_ den Datenübertragungsweg 89 zugeführt, woraufhin Ib

eine Abnormalitätenanzeigenachricht gemäß des Dekoderausgangs auf der Anzeigeeinheit 82 erscheint (Programmschritt S7 gemäß Fig. 10).

Fig. 13 (a) zeigt die Abnormalitätenanzeigenachricht, 20

daß keine RAM-Karte vorliegt, auf der Anzeigeeinheit 82 für diesen Fall.

(8) Die Prüfbetriebsweise für die RAM-Karte bei Laden der RAM-Karte (F1 = "0") wird nachfolgend ausgeführt.

Nach Setzen des logischen Pegels "0" in dem Flip-Flop F1 des RAM 80 wird die RAM-Karte 19 überprüft. Mit anderen Worten wird eine Adresse der Programmsohle

(PRO-BOTT) der RAM-Karte 19, die als Programmkarte 30

dient, wird gesucht, woraufhin die gesuchte Adresse in dem Register A des RAM 80 abgelegt wird (Programmschritte B1, B2, B3 gemäß Fig. 12).

(9) Die Sohlenadresse (BOTTOM Adr) wird aus dem Programm-35

Verwaltungsbereich (PA) der RAM-Karte 19 ausgelesen und in dem Register B des RAM 80 gespeichert (Programmschritt B4 gemäß Fig. 12).

(10) Die Inhalte der Register A und B werden miteinander verglichen und bei Übereinstimmung (A = B) wird bestimmt, daß die Programmkarte, d. h. die RAM-Karte 19 normal ist. Das Programm schreitet fort mit dem Überprüfungsprogramm der Datenkarte (Programmschritte B5, B7 gemäß Fig. 12).

Wenn andererseits der Inhalt des Registers A nicht mit demjenigen des Register B übereinstimmt (A \ B), wird die Date "1" in dem Flip-Flop F2 des RAM 80 gesetzt, um intern anzuzeigen, daß eine Abnormalität des Programmteils vorliegt, so daß das Programm mit dem Datenkarten-Überprüfungsprogramm fortfährt

(Programmschritte B6, B7 gemäß Fig. 12).

(11) Die Überprüfungsbetriebsweise für die Datenkarte wird derart ausgeführt, daß eine Adresse der Datensohle (DATA-BOTT) der RAM-Karte 20 als Datenkarte

gesucht wird und in dem Register C in dem RAM 80 abgelegt wird (Programmschritte B7, B8 gemäß Fig. 12).

(12) Die Sohlenadresse (BOTTOM Adr) wird aus dem Datenverwaltungsbereich (DA) der RAM-Karte 20 ausgelesen und in das Register D in dem RAM 80 eingeschrieben (Programmschritt B9 gemäß Fig. 12).

(13) Die Inhalte der Register C und D werden miteinander verglichen, wobei bei Übereinstimmung (C = D) be-

stimmt wird, daß die Datenkarte, d. h. die RAM-Karte 20 normal ist. Daraufhin werden die.Inhalte der Register A und C miteinander verglichen, wobei geprüft wird, ob die Programmsohle größer ist als die Datensohle, d. h. ob die Einstellung des Programmes und der Daten nicht normal sind. Im Normalzustand, d. h. im Falle "A <C" wird die Prüfbetriebsweise

für die RAM-Karten beendet (Verfahrensschritt B10, B12 gemäß Fig. 12).

_ Wenn der Inhalt des Registers C nicht mit demjenigen ο

des Registers D übereinstimmt (C \ D) wird bestimmt, daß die Datenkarte, d.h. die RAM-Karte 20 nicht normal ist. Der logische Wert "1" wird in dem Flip-Flop F3 in dem RAM 80 gesetzt, wobei daraufhin der Vergleich zwischen den Registern A und C durchgeführt wird (Verfahrensschritte B10, B11, B12 ... gemäß Fig. 12).

Aus diesem Vergleich zwischen den Registern A und C

wird in dem Fall, in dem "A^ C" vorliegt, ermittelt, 15

daß das Programm und die Daten auf eine nicht normale Weise eingestellt sind oder abgespeichert sind, so daß die Flip-Flops F2 und F3 in dem RAM 80 auf "1" gesetzt werden, woraufhin die Prüfbetriebsweise für die RAM-Karten endet (Programmschritte B12, B13 gemäß Fig. 12).

(14) Wenn die oben erwähnte Prüfbetriebsweise für die RAM-Karten, die in Fig. 12 dargestellt ist, endet,

geht das Programm zur Anzeigeverarbeitung der ge-25

prüften Inhalte über.

Es wird geprüft, ob der Inhalt des Flip-Flop F2 gleich "1" ist, wobei in diesem Fall die Date "1" in das Flip-Flop D2 zum Steuern der Abnormalitätsanzeige eingeschrieben wird (Programmschritte S8, S9 gemäß Fig. 10).

(15) Es wird geprüft, ob der Inhalt des Flip-Flop F3

in dem RAM 80 gleich "1" ist, wobei in diesem Fall die Date "1" in das Flip-Flop D3 eingeschrieben wird (Programmschritte S10, S11 gemäß Fig. 10).

-yf-ß-

(16) Daraufhin wird das Taktsignal für die Abnormalitätsanzeige (S = "1") erzeugt (Programmschritt S12 gemäß Fig. 10).

Das Signal (S = "1") wird der UND-Schaltung 85 zusammen mit dem Ausgangssignal der ODER-Schaltung 84, die die Ausgangssignale von den Flip-Flops D1, D2 und D3 empfängt, zugeführt, wobei das Ausgangssignal der UND-Schaltung 85 zur CPU 10 als Bestimmungssignal (P) zugeführt wird und wobei dies ebenso den Gatterschaltungen 87 und 90 als Gattersteuersignale (CG1 oder CG2) zugeführt wird, um eines dieser Gatter wahlweise zu aktivieren.

(17) Wenn das Ermittlungssignal (P), das unmittelbar

nach dem Erzeugen des Signals (S = "1") erzeugt wird, "0" ist, ermittelt die CPU 10, daß die geladenen RAM-Karten 19 und 20 normal sind und er-

2Q zeugt Anzeigedaten, die darstellen, daß die Ausführung der Verarbeitung beginnen kann, wobei diese Daten auf den übertragungsweg 88 für die normalen Anzeigedaten gegeben werden. Da in diesem Fall das Gattersteuersignal (CG2) gleich "1" ist (CG = "1")

2g und da die Übertragungsgatterschaltung 88 aktiviert ist, werden die durch die CPU 10 erzeugten Anzeigedaten zum Anzeigedekoder 83 zugeführt. In Übereinstimmung mit den Dekoderausgangssignalen zeigt die Anzeigeeinheit 82 eine Anzeigenachricht an, die

₃Q darstellt, daß die Ausführungsbetriebsart beginnen kann (Programmschritte SI3, S22 gemäß Fig. 10).

Die Fig. 13 (e) zeigt die Anzeigenachricht, die auf der Anzeigeeinheit 82 in diesem Fall erscheint.

Wenn wenigstens eines der Flip-Flops D1, D2 und D3 ein Signal mit dem logischen Pegel "1" erzeugt, wird

das Gattersteuersignal (CG1 = "1") für die Anzeige einer Abnormalität von der UND-Schaltung 85 erzeugt, wodurch die Übertragungsgatterschaltung 90 aktiviert wird. Daraufhin werden 3-Bit-Prüfanzeigedaten von den Flip-Flops D1, D2 und D3 erzeugt und dem Anzeigedekoder 83 über den Datenübertragungsweg 89 zugeführt. Die Prüfanzeige wird auf der Anzeigeeinheit 82 in Übereinstimmung mit den Dekoderausgangssignalen vorgenommen (Programmschritte S13, SI-U gemäß Fig. 10).

Wenn die 3-Bit-Prüfanzeigedaten, die von dem Anzeigedekoder 83 empfangen werden, den logischen Wert "010" haben (D1 und D3 r "0", D2 = "1") wird die

in Fig. 13 (c) gezeigte Nachricht erzeugt, die eine Abnormalität des Programmteiles darstellt, wobei nachgefragt wird, ob diese Anzeige gelöscht werden kann. Wenn die Daten "001" sind, (D1 und D2 = "0", D3 = "1") wird die in Fig. 13 (d) gezeigte Nach-

rieht erzeugt, die darstellt, daß eine Abnormalität des variablen Datenteils vorliegt, wobei nachgefragt wird, ob diese Anzeige gelöscht werden kann. Wenn die Daten "011" sind, (D1 = "0", D2 und D3 = "1") wird die in Fig. 13 (b) dargestellte Nachricht erzeugt, die anzeigt, daß sowohl eine Abnormalität des Programmteils als auch eine Abnormalität des Datenteils vorliegt, wobei nachgefragt wird, ob diese Anzeige gelöscht werden kann.

(18) Wenn eine spezielle Tasteneingabe (Y) an der Tasteneingabeeinheit 81 vorgenommen wird, die ein Löschen darstellt, wird in Übereinstimmung mit dem Inhalt der Anzeige bei dem Zustand "1" des Flip-Flop F2 in dem RAM 80 der Datenbereich der RAM-Karte 20 gelöscht, und im Falle des logischen Zustandes "1" des Flip-Flop F3 der Programmbereich der RAM-Karte gelöscht. Wenn beide Flip-Flops F2 und F3 in dem Zu-

stand "1" sind, werden sowohl die Daten- wie auch die Programm-Bereiche gelöscht (Programmschritte S15, S16, ... S22 gemäß Fig. 10).

Nach dem Löschen des Speichers erscheint die in Fig. 13 (e) dargestellte Anzeigenachricht, die darstellt, daß die Ausführungsbetriebsart beginnen kann (Programmschritt S22 gemäß Fig. 10).

Es sei angemerkt, daß bei dem oben beschriebenen Ausführungsbeispiel beim Einschalten des Rechners die Prüfbetriebsweise der RAM-Karten automatisch durchgeführt wird. Jedoch ist die vorliegende Erfindung nicht auf ein derartiges Ausführungsbeispiel beschränkt. Beispielsweise kann die Prüfbetriebsweise durch Handbetätigung ausgeführt werden, wenn ein spezielle Taste betätigt wird.

Der Prüfmechanismus für den Ladezustand der RAM-Karten sowie derjenige für die Programm- und variablen Daten-Teile sind nicht auf das obige Ausführungsbeispiel beschränkt, sondern können jegliche Konfiguration haben, die die Zustände der jeweiligen

Programm- oder Datenteile überprüfen kann. 25

Claims

Elektronisch programmierbarer Rechner mit einem Speicherpaket Patentansprüche

1. Elektronisch programmierbarer Rechner mit einem Speicherpaket, gekennzeichnet durch folgende Merkmale:

eine Mehrzahl von Speicherpaketen (19, 20); ein Gehäuse (1), in das die Mehrzahl von Speicherpaketen auf herausnehmbare Weise geladen werden kann; ° eine Datenverarbeitungseinrichtung (10), die elektrisch mit der Mehrzahl von in dem Gehäuse geladenen Speicherpaketen verbunden ist; und

eine Eingabeeinrichtung (18), die mit der Datenverarbeitungseinrichtung verbunden ist, um Programme und variable Daten

in die Mehrzahl von Speicherpaketen einzugeben; wobei die Datenverarbeitungseinrichtung wenigstens eine

Auswahleinrichtung zum Ausviählen von wenigstens einem Speicherpaket der Mehrzahl von Speicherpaketen zum Speichern der Programmdaten und zum Auswählen wenigstens eines weiteren Speicherpakets zum Speichern der variablen Daten

aufweist, sowie eine Einrichtung aufweist, um die Programm- und variable Daten-Eingabe durch die Eingabeeinrichtung in dem durch die Auswahleinrichtung ausgewählten Speicherpaket zu speichern.

2. Rechner nach Anspruch 1, dadurch gekennzeichnet , daß die Mehrzahl von Speicherpaketen einen Lese-Schreib-Speicher als Speicherelement enthält, der durch eine Leistungsversorgung gepuffert wird

und eine kartenähnliche Form hat.
15

3. Rechner nach Anspruch 1 oder 2, gekennzeichnet durch folgende Merkmale:

eine erste Einrichtung zum Speichern und Halten von Daten,

*■ 20

die einen Adreßbereich der Mehrzahl von Speicherpaketen vor dem Ersatz eines in dem Gehäuse geladenen Speicherpaket durch ein anderes Speicherpaket darstellen, und

eine zweite Einrichtung zum Speichern und Halten von 2g Daten, die einen Adreßbereich der Mehrzahl von Speicherpaketen nach dem Ersatz des einen Speicherpakets darstellen;

wobei die Datenverarbeitungseinrichtung ferner folgende Merkmale aufweist:

30

eine Vergleichseinrichtung zum Vergleichen von Daten, die die Adreßbereiche darstellen, die jeweils in der ersten und zweiten Einrichtung gespeichert sind, und

eine Einrichtung zum Ändern der absoluten Datenadresse, die in dem vorbestimmten Speicherbereich des Speicherpakets gemäß der Differenz zwischen den Adreßbereichen gespeichert ist, die als Vergleichsergebnis durch die

Vergleichseinrichtung erhalten wird.

4. Rechner nach einem der Ansprüche 1 bis 3, dadurch cgekenn zeichnet , daß die Datenverarbeitungseinrichtung ferner folgende Merkmale aufweist:

eine Prüfeinrichtung zum Prüfen auf Abnormalitäten in den in der Mehrzahl von Speicherpaketen gespeicherten ,^ Programm und variablen Daten; und

eine Alarmanzeigeeinrichtung zur Erzeugung eines Schallalarms, der anzeigt, daß eine Abnormalität in den Programmdaten oder in den variablen Daten oder sowohl in den Programmdaten als auch in den variablen Daten durch die Prüfeinrichtung erfaßt worden ist.