DE3506778A1 - Mehrfachueberlagerungsempfaenger - Google Patents

Description

Mehrfachüberlagerungsempfänger

Beschreibung
5

Die vorliegende Erfindung bezieht sich auf einen Mehrfachüberlagerungsempfänger nach dem Oberbegriff des Patentanspruchs 1.

In einem Empfänger für den Empfang von Rundfunksendungen oder für die Messung von elektrischen Feldstärken wird häufig die sogenannte Mehrfachüberlagerung verwendet. Hierbei werden die empfangenen Wellen von ersten und zweiten Mischern einer Frequenzumsetzung unterzogen. Hierdurch erreicht man eine hohe Selektivität und auch den Empfang schwacher Signale ohne störende Überlagerungen.

Fig. 1 zeigt ein Blockdiagramm eines sogenannten Doppelsuperhets. Darin ist mit 1 ein Hochfrequenzfilter, mit 2 ein erster Mischer, mit 3 ein zweiter Mischer, mit 4 ein Zwischenfrequenzverstärker, mit 5 ein Demodulator und mit 6 ein Niederfrequenzverstärker bezeichnet. Erste und zweite Überlagereroszillatoren 7 und 8 erzeugen die den ersten und zweiten Mischern 2 und 3 zugeführten Überlagerungsfrequenzen. Die ersten und zweiten Mischstufen 2 und 3 erzeugen erste und zweite Zwischenfrequenzen fi1 und fi2.

Wenn die Frequenz einer empfangenen Welle die Größe f hat und der erste Überlagereroszillator 7 die Frequenz fL1 hat, dann ist die erste Zwischenfrequenz fi1 gegeben durch: fL1 - f = fi1. Wenn die Frequenz des zweiten Überlagereroszillators 8 mit fL2 gegeben ist, dann beträgt die zweite Zwischenfrequenz fi2 dementsprechend: fL2 - fi1 = fi2.

Wenn in einem Empfänger zwei Oszillatoren vorhanden sind, dann neigen diese an einem gemeinsamen Schaltkreisteil

trotz Abschirmung zu einer elektromagnetischen Kopplung. Diese Kopplung erzeugt eine Frequenzkomponente, die zu Hfüberlagerungen führt.

In einem Empfänger, dessen Empfangsfrequenzbereich von bis 550 MHz reicht und bei dem die erste Zwischenfrequenz fi1 bei 199,75 MHz liegt, muß die Frequenz fL1 des ersten Überlagereroszillators 7 im Bereich zwischen 499,75 und 749,75 MHz liegen. Wenn gleichzeitig die zweite Zwischenfrequenz fi2 gleich 10,7 MHz beträgt, dann ist die Frequenz fL2 des zweiten Überlagereroszillators 8 gleich 210,45 MHz.

Wenn in diesem Falle die Empfangsfrequenz beispielsweise 321,025 MHz beträgt, dann ist die Frequenz fL1 des ersten Überlagereroszillators 7 gleich 321,025 + 199,75 = 520,775 MHz. Wenn die Differenz zwischen einer Harmonischen, die das Zweifache dieser Frequenz hat, und einer Harmonischen, die das Vierfache der Frequenz des zweiten Überlagereroszillators 8 hat, auf der Grundlage nachfolgender Gleichung 1041,55 - 841,8 = 199,75 MHz berechnet wird, dann sieht man, daß sich die erste Zwischenfrequenz fi1 auch durch gegenseitige Überlagerung zwischen den Harmonischen und den Grundwellen der überlagereroszillatorfrequenzen fL1 und fL2 ergibt. Wenn demnach fi1 = -(mfL1 - nfL2) beträgt, dann er-

²^ geben sich Reststörsignale, die sich als Pfeifton oder Bildstörung äußern.

Bei der Messung von empfangenen Wellen erscheinen solche

Komponenten fälschlicherweise als empfangene Signale. 30

Vorangehend ist ein Beispiel für Störkomponenten in einem Doppelsuperhet erläutert worden. Bei anderen Frequenzeinstellungen wird jedoch wenigstens eine Reststörkomponente häufig in einem einzelnen Empfangsband erzeugt, die eine Empfangsinterferenz oder einen fehlerhaften Empfang verursacht.

V '■■'···" 3506773

Diese Tendenz besteht besonders bei einem Mehrfachüberlagerungsempfänger, der zwei oder mehr Zwischenfrequenzen aufweist.

Der Erfindung liegt daher die Aufgabe zugrunde, einen neuen und verbesserten Mehrfachüberlagerungsempfänger anzugeben, bei dem Reststörkomponenten wirksam unterdrückt und Empfangsinterferenzen vermieden sind.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung und ihre Vorteile sollen nachfolgend unter 15

Bezugnahme auf die Zeichnungen näher erläutert werden. Es zeigt:

Fig. 1 ein Blockdiagramm eines konventionellen Doppelsupers;

Fig. 2 ein Blockdiagramm des Aufbaus eines Mehrfachüberlagerungsempfängers nach einer ersten Ausführungsform der Erfindung;

Fig. 3 ein Flußdiagramm zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 2;

Fig. 4 ein Blockdiagramm des Hauptbestandteils eines Mehrfachüberlagerungsempfängers nach einem zwei-

ten Ausführungsbeispiel der Erfindung;

Fig. 5 ein Blockdiagramm des wesentlichsten Teils eines Mehrfachüberlagerungsempfängers nach einer dritten Ausführungsform der Erfindung;

Fig. 6 ein Blockdiagramm des wesentlichsten Teils eines Mehrfachüberlagerungsempfängers nach einer vier-

ten Ausführungsform der Erfindung, und

Fig. 7 ein Flußdiagramm zur Erläuterung der Betriebsweise der Ausführungsform nach Fig. 6. 5

Fig. 2 zeigt eine erste Ausführungsform der vorliegenden Erfindung, angewendet an einem Doppelsuper. Bezugnehmend auf Fig. 2 sind zu erkennen: ein Hochfrequenzfilter 11 als Eingangskreis, ein erster Mischer 12, ein zweiter Mischer 13, ein Zf-Verstärker 14, ein Demodulator 15 und ein Niederfrequenzverstärker 16. Erste und zweite Überlagereroszillatoren 17 und 18 erzeugen Signale, die den ersten und zweiten Mischern 12 und 13 zugeführt sind. Die ersten und

zweiten Mischer 12 und 13 erzeugen erste und zweite Zwi-15

schenfrequenzen fi1 und fi2 unter Steuerung durch einen Steuerkreis 100, der nachfolgend noch erläutert wird.

Der Steuerkreis 100 besteht aus einer Bedieneinheit 101, die ihrerseits Bedienelemente, wie Empfangsfrequenz-Ein-

stellknöpfe oder -tasten aufweist,einem Eingabe/Ausgabe-Interface 102 zum Anschließen der Bedieneinheit 101, einem Mikroprozessor 103, der später noch erläutert wird, dem Hochfrequenzfilter 11 und den ersten und zweiten Überlagerungsoszillatoren 17 und 18, sowie einem Speicher 104, beispielsweise einem Nur-Lese-Speicher (ROM), der Programmdaten für den Betrieb des Mikroprozessors 103, Empfangsfrequenzdaten, bei denen das Auftreten von Reststörkomponenten zu erwarten sind und die vorausberechnet wurden, speichert .

Die ersten und zweiten Überlagereroszillatoren 17 und 18 weisen Elemente veränderlicher Kapazität (nicht dargestellt), wie beispielsweise Kapazitätsdioden auf, um die Überlagerungsfrequenzen fL1 und fL2 um 2£f zu verschieben.

Die Betriebsweise des Empfängers mit dem obenbeschriebenen Aufbau wird nun unter Bezugnahme auf das Flußdiagramm in

Fig. 3 näher erläutert.

Zunächst werden Empfangsfrequenzeinstelldaten eingegeben, beispielsweise durch Ermittlung der Drehstellung einer Emp- ^ fangsfrequenzeinstellscheibe an der Bedieneinheit 101. Die eingegebenen Empfangsfrequenzdaten werden dem Hochfrequenzfilter 11 über das Eingabe/Ausgabe-Interface 102 zugeführt und werden dort zu entsprechend vorbestimmten Frequenzcharakteristika umgewandelt. Gleichzeitig werden die Frequenzeinstelldaten über das Interface 102 dem Mikroprozessor zugeführt. Der Mikroprozessor 103 liest aus dem Speicher 104 Empfangsfrequenzdaten aus, bei welchen das Auftreten von Reststörkomponenten zu erwarten ist und die im voraus berechnet und in den Speicher 104 eingespeichert worden sind. Der Mikroprozessor 103 prüft, ob die ausgelesenen Empfangsfrequenzdaten mit den eingestellten Empfangsfrequenzdaten übereinstimmen.

Nichtübereinstimmungs- oder Übereinstimmungs-Ausgangssignaie vom Mikroprozessor 103 werden über das Interface 102 den ersten und zweiten Überlagereroszillatoren 17 und 18 zugeführt. Wenn ein Nichtübereinstimmungs-Ausgangssignal empfangen wird, dann werden die Kapazitätsvariationselemente zum Verschieben der Überlagererfrequenzen in den ersten und zweiten Überlagereroszillatoren 17 und 18 im wesentlichen auf Null gehalten, damit die vorgeschriebenen Überlagerungsfrequenzen fL1 und fL2 erzeugt werden. In diesem Falle tritt kein Schwebungsempfang durch Reststörkomponenten auf und der Empfang ist störungsfrei.
30

Wenn ein Koinzidenz-Ausgangssignal empfangen wird, dann setzen die ersten und zweiten Überlagerungsoszillatoren und 18 die Kapazitätsvariationselemente für die Überlagerungsfrequenz auf vorbestimmte Werte, um Frequenzen entsprechend fL1 - 2Äf und fL2 - 2Z\f zu erzeugen, die um die Größe 2ΔΓ frequenzverschoben sind. Wegen der Verstärkung der zweiten Zwischenfrequenz fi2 ist die Größe von ^f so

gewählt, daß sie etwa der Bandbreite des Zwischenfrequenzverstärker 14 entspricht.

Diese Frequenzverschiebung wird nun unter Bezugnahme auf die obige Beschreibung näher erläutert. Wenn die Bandbreite Af des Zwischenfrequenzverstärkers 14 beispielsweise 15 kHz bei einer Empfangsfrequenz von 321,025 MHz beträgt und wenn die ersten und zweiten Überlagererfrequenzen fL1 und fL2 um 2Af = 30 kHz verschoben sind, dann lassen sich die ersten *0 und zweiten Zwischenfrequenzen fi1 und fi2 wie folgt angeben:

fi1 = 2 χ (fL1-0,03) - 4 χ (fL2-0,03) fi2 = (fL2 - 0,03) - fi1 .

Die Substitution von fL1 = 520,775 MHz und fL2 = 210,45 MHz ergibt fi1 = 199,81 MHz und fi2 = 10,61 MHz.

Wenn auf diese Weise die Überlagererfrequenzen fL1 und fL2 der ersten und zweiten Überlagereroszillatoren 17 und 18 um 2Af = 30 kHz verschoben sind, dann wird die zweite Zwischenfrequenz fi2 = 10,7 MHz unter dem Einfluß der Reststörkomponente auf 10,61 MHz verschoben und liegt daher außerhalb des Durchlaßbereiches des Zwischenfrequenzverstärkers 14.

Andererseits bleibt die zweite Zwischenfrequenz fi2 bei der Empfangsfrequenz 321,025 MHz, die durch einen normalen Schaltkreis erhalten wird, bei 10,7 MHz unverändert. Als Ergebnis wird daher nur die von der Reststörkomponente erzeugte Zwischenfrequenzkomponente entfernt und es wird eine Hf-Interferenz vermieden.

Die erste Ausführungsform ist unter Bezugnahme auf den Fall beschrieben worden, bei dem eine Reststörkomponente nur in einem Empfangsband auftritt. Es kann jedoch eine Reststör-

-ja-

komponente in jedem Empfangsband vorhanden sein, die Empfangsfrequenzen fs1, fs2, fs3, ···, bei welchen eine Reststörkomponente für die entsprechenden Empfangsbänder auftritt, sind in dem Speicher 104 gespeichert. Diese Empfangs-5

frequenzen fs1, fs2, fs3, ... werden synchron mit den entsprechenden Bändern ausgelesen und werden dem Mikroprozessor 103 zugeführt.

Eine Kombination eines Schalterelementes, das von einem

Nichtübereinstimmungs- oder Ubereinstimmungs-Ausgangssignal vom Mikroprozessor 103 betätigt wird, mit einem Kondensator oder dergleichen kann das Kapazitätsvariationselement zur Verschiebung der Überlagererfrequenz ersetzen.

Fig. 4 zeigt eine zweite Ausführungsform der vorliegenden Erfindung, bei der die ersten und zweiten Überlagereroszillatoren 17 und 18 Phasenverriegelungskreise (PLL) enthalten. In Fig. 4 erkennt man einen Bezugsoszillator 20, Phasendetektoren 21a und 21b, Tiefpaßfilter 22a und 22b,

variable Oszillatoren 23a und 23b und Frequenzteiler 24a und 24b veränderbaren Teilungsverhältnisses. In diesen PLL-Kreisen kann man jede gewünschte Frequenz mit Hilfe der variablen Oszillatoren 23a und 23b erzeugen, indem man die Frequenzteilverhältnisse N (M) der Frequenzteiler 24a und 24b auf geeignete Größen einstellt. Wenn beispielsweise das Frequenzteilerverhältnis N des Frequenzteilers 24a vom Empfangsteil eines Empfängers geändert wird, dann wird die Überlagerungsfrequenz fL1 des ersten Überlagereroszillators 17 zum Empfang eines speziellen Empfangsfrequenzbandes von

dem variablen Oszillator 23a erzeugt. Wenn das Frequenzteilverhältnis M des Frequenzteilers 24b in geeigneter Weise eingestellt ist, dann wird die Überlagerungsfrequenz fL2 des zweiten Oszillators 18 vom variablen Oszillator 23b erzeugt.

Wenn die Frequenzteilerverhältnisse N und M der Frequenzteiler 24a und 24b durch digitale Steuerung um +AS geändert

werden, dann werden die Überlagerungsfrequenzen fL1 und fL2 der ersten und zweiten Überlagereroszillatoren 17 und 18 gleichzeitig um 2Af gegenüber der Empfangsfrequenz, bei welcher eine Reststörkomponente auftritt, verschoben. Der Wert von/^S wird von einem Ausgang des Mikroprozessors 103 voreingestellt.

Auf diese Weise ist im Falle eines digitalgesteuerten Emp- _ fängers, bei welchem die Frequenzumwandlung von PLL-Kreisen oder digitalen Frequenzregelkreisen durchgeführt wird, der Aufbau eines Reststörsignal-Unterdrückungskreises sehr vereinfacht. Außerdem können der Mikroprozessor 103, der Speicher 104 und die anderen obenbeschriebenen Elemente integral in die PLL-Kreise als integrierte Schaltkreise inte-15

griert werden.

In den ersten und zweiten Ausführungsformen ist der erste Überlagerungsoszillator 17 frequenzvariabel und der zweite Überlagereroszillator 18 ist ein Festfrequenzoszillator. Das technische Prinzip der vorliegenden Erfindung ist jedoch auch auf einen Empfänger anwendbar, bei dem der erste Überlagereroszillator 17 ein Festfrequenzoszillator ist und der zweite Überlagereroszillator 18 frequenzvariabel ist,

oder bei dem beide Überlagereroszillatoren 17 und 18 fre-25

quenzvariabel sind. Auch in diesen Fällen können die Reststörkomponenten in einer ähnlichen Weise eliminiert werden.

Die Beurteilungs- und Steuersektionen innerhalb des Mikroprozessors 103 werden in der Hauptsache dazu verwendet, die ...

Beurteilung (der Übereinstimmung mit dem Speicherinhalt) bei der eingestellten Frequenz zu erleichtern, auch wenn die Zahl der Frequenzen, die Reststörkomponenten erzeugen, groß ist. Gleichzeitig kann die Steuersektion sehr einfach die Überlagererfrequenzen berechnen und die Frequenzen in den Überlagereroszillatoren einstellen (einschließlich der Einstellung des Umfangs der Verschiebung) in Übereinstimmung mit dem erhaltenen Beurteilungsergebnis. Dies vereinfacht

nicht nur den Schaltkreisaufbau, sondern führt auch zu einem leichteren und kompakteren Empfänger, niedrigerem Verbrauch und höherer Arbeitsgeschwindigkeit.

Fig. 5 zeigt eine dritte Ausführungsform eines detaillierten Aufbaus der Steuereinheit 100 der ersten Ausführungsform. Dieselben Bezugszeichen wie in Fig. 2 bezeichnen hierbei dieselben Teile in Fig. 5.

Eine Steuereinheit 300 der dritten Ausführungsform weist in der Hauptsache eine Beurteilungssektion 32 und eine überlagererfrequenzeinstellsektion 38 auf. In der Beurteilungssektion 32 werden Empfangsfrequenzdaten, die von einer Emp-

,_ fangsfrequenzdateneingabeeinheit 31 eingegeben wurden, dem 15

einen Eingangsanschluß eines !Comparators 35 über eine Beurteilungs- und Steuereinheit 33 und einem Empfangsfrequenzdatenwandler 3^ zugeführt. Der andere Eingangsanschluß des Komparators 35 empfängt einen Speicherinhalt von einem Nur-Lese-Speicher (ROM) 37, der durch ein Adreßsignal zugänglich gemacht wird, das von einem Adreßgenerator 36 erzeugt wird. Es sei betont, daß wie im Falle des Speichers 104 der ersten Ausführungsform Empfangsfrequenzdaten, bei denen das Auftreten von Reststörkomponenten zu erwarten

ist, zuvor berechnet worden und in dem Speicher 37 gespei-25

chert worden sind. Der Komparator 35 erzeugt daher ein übereinstimmungs- oder Nichtübereinstimmungssignal, das anzeigt, ob die Empfangsfrequenzdaten zur Erzeugung einer Reststörkomponente führen oder nicht.

In dem überlagerungsfrequenzeinstellteil 38 errechnet eine überlagerungsfrequenzbetriebseinheit 39 eine geeignete Überlagerungsfrequenz in Übereinstimmung mit den Empfangsfrequenzdaten, die von der Empfangsfrequenzeingabeeinheit 31

empfangen worden sind, und mit dem übereinstimmungs- oder 35

Nichtübereinstimmungssignal von der Beurteilungssektion Ein Arbeitsergebnis wird von der überlagerungsfrequenzbe-

triebseinheit 39 den ersten und zweiten Überlagereroszillatoren 17 und 18 über erste und zweite Überlagerungsfrequenzsteuereinheiten 40 und 41 zugeführt. Auf diese Weise

g erzeugen die Überlagereroszillatoren 17 und 18 die vorgeschriebenen Überlagerungsfrequenzen fL1 und fL2, wenn das Ausgangssignal der Beurteilungssektion 32 ein Nichtübereinstimmungssignal ist. Wenn jedoch das Ausgangssignal der Beurteilungssektion 32 ein Übereinstimmungssignal ist, dann

_ erzeugen die Überlagereroszillatoren 17 und 18 Überlagerungsfrequenzen fL1 - 2Äf und fL2 - 2Af, die gegenüber den Frequenzen fL1 und fL2 um vorbestimmte Frequenzen verschoben sind, um Reststörkomponenten zu unterdrücken.

Fig. 6 zeigt eine vierte Ausführungsform der vorliegenden Erfindung, die an einem Vierfachsuperhet-Empfänger angewendet ist. Dieselben Bezugszeichen wie in Fig. 2 werden auch bei der Ausführungsform nach Fig. 6 für dieselben Teile verwendet.

Die vierte Ausführungsform der Erfindung entspricht im wesentlichen der ersten Ausführungsform mit der Ausnahme, daß dritte und vierte Mischer 51 und 52 und dritte und vierte Überlagereroszillatoren 53 und 54 hinzugefügt sind. Der

Empfänger der vierten Ausführungsform ist im wesentlichen 25

der gleiche wie jener nach der ersten Ausführungsform (Fig. 3)>wie man aus Fig. 7 erkennt. Die Überlagerungsfrequenzen von wenigstens zwei Überlagereroszillatoren innerhalb der ersten bis vierten Überlagereroszillatoren 17, 18,

53 und 54 müssen jedoch frequenzverschoben sein. Der Umfang 30

der Verschiebung muß in diesem Falle so gewählt sein, daß sich keine Änderung der End-Zwischenfrequenz ergibt.

Der Empfänger nach der vorliegenden Erfindung kann ein Empfänger sein, der Signale über eine Leitung empfängt. Die 35

Verschiebungsfrequenz ist nicht auf 2Zif beschränkt und kann eine solche sein, die ausreichend ist, um Reststörkomponen-

ten aus der Bandbreite des letzten Zwischenfrequenzverstärkers zu schieben und eine solche, die die End-Zwischenfrequenz nicht ändert. Frequenzen können verschoben werden,

wenn die Bedienperson einen Druckschalter betätigt. 5

Um zu beurteilen, ob eine eingestellte Empfangsfrequenz eine solche ist, die eine Reststörfrequenzkomponente erzeugt, muß sie nicht stets mit einem vorausberechneten und im Speicher gespeicherten Wert verglichen werden. Die Beurteilung kann beispielsweise in der Weise durchgeführt werden, daß in Übereinstimmung mit Daten über die Zwischenfrequenzbandbreite des Empfängers entschieden wird, ob die eingestellte Frequenz eine solche ist, die Störkomponenten

erzeugt.
15

Wenn ein Empfänger nach der vorliegenden Erfindung in einen Empfangszustand eingestellt ist, in welchem Reststörkomponenten erzeugt werden, dann werden die Überlagerungsfrequenzen von wenigstens zwei Überlagereroszillatoren um vor-

bestimmte Frequenzen verschoben. Daher lassen sich Interferenzstörungen und falscher Signalempfang unterdrücken.

Claims (5)

Patentansprüche

1. Mehrfachüberlagerungsempfänger mit einem ersten Überlagereroszillator (17) zum Erzeugen eines ersten überlage-

2g rungsfrequenzsignals, einem ersten Mischer (12) zum Umsetzen eines empfangenen Signals und des ersten Überlagerungsfrequenzsignals in ein erstes Zwischenfrequenzsignal, einem zweiten Überlagereroszillator (18) zum Erzeugen eines zweiten Überlagerungsfrequenzsignals, einem zweiten Mischer

on (13) zum Umsetzen des ersten Zwischenfrequenzsignals und des zweiten Überlagerungsfrequenzsignals in ein zweites Zwischenfrequenzsignal, gekennzeichnet durch:

eine Beurteilungseinrichtung (32) zum Beurteilen, ob eine Reststörkomponente erzeugt wird in Übereinstimmung mit vorgegebenen Empfangsfrequenzdaten, wenn Harmonische der ersten und zweiten Überlagerungsfrequenzsignale innerhalb des Empfängers gemischt werden, und

eine Steuerungseinrichtung (38) zum Verschieben des ersten Zwischenfrequenzsignals um eine vorbestimmte Versatzfrequenz durch Verschieben des ersten Überlagerungsfrequenzsignals um die vorbestimmte Versatzfrequenz, und zum Ver-5

schieben des zweiten tiberlagerungsfrequenzsignals um die vorbestimmte Versatzfrequenz, wenn die Beurteilungseinrichtung (32) beurteilt, daß eine Reststörkomponente bei den vorgegebenen Empfangsfrequenzdaten erzeugt worden ist derart, daß das zweite Zwischenfrequenzsignal konstant gehalten wird und die Reststörkomponente beseitigt wird.

2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß die Beurteilungseinrichtung (32)

einen Speicher (37) zum Speichern von Empfangsfrequenzda-15

ten aufweist, bei welchen das Auftreten einer Reststörkomponente zu erwarten ist, die im voraus berechnet ist.

3. Empfänger nach Anspruch 2, dadurch gekennzeichnet , daß die Beurteilungseinrichtung (32) eine Einrichtung (35) zum Vergleichen der eingestellten Empfangsfrequenzdaten mit dem Inhalt des Speichers aufweist, um zu beurteilen, ob die eingestellte Empfangsfrequenz mit dem Inhalt des Speichers übereinstimmt.

4. Empfänger nach Anspruch 1, dadurch gekennzeichnet , daß die ersten und zweiten Überlagereroszillatoren (17, 18) den Aufbau eines Phasenverriegelungskreises (20, 21, 22, 23, 24) aufweisen und durch Ausgangssignale von diesem Kreis frequenzverschoben werden.

5. Empfänger nach Anspruch 1, dadurch gekennzeichnet , daß die von der Steuerungseinrichtung (38) bewirkte Frequenzverschiebung doppelt so groß wie die Bandbreite einer Verstärkerstufe für das zweite Zwischen-

frequenzsignal ist.