DE3586508T2

DE3586508T2 - Phasendetektor.

Info

Publication number: DE3586508T2
Application number: DE8585303043T
Authority: DE
Inventors: Neil Ronald Adams
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1984-04-30
Filing date: 1985-04-29
Publication date: 1993-03-18
Anticipated expiration: 2005-04-30
Also published as: JPH0760995B2; EP0160567A2; EP0160567A3; EP0160567B1; ATE79680T1; DE3586508D1; US4628461A; JPS60239118A

Description

Die vorliegende Erfindung betrifft Vorrichtungen zum Vergleichen zweier Signale und insbesondere einen Phasendetektor zum Erkennen der Phasendifferenz zwischen Frequenzimpulssignalen und Datenimpulssignalen.
Bei der Verarbeitung von Informationen im allgemeinen ist es oftmals erforderlich, zwei verschiedene Signale zu vergleichen, um eine Vielzahl von Zwecken zu erfüllen. Der Vergleich kann zur Erzeugung eines Fehlersignals führen, das die Differenz zwischen den beiden Signalen wiedergibt. Schaltungen Können sodann auf das Fehlersignal reagieren, um diese Differenz zwischen den beiden Signalen zu minimieren oder gegebenenfalls eine andere Funktion auf der Grundlage dieser Differenz auszuführen.
Zum Beispiel wird im allgemeinen ein Phasendetektor verwendet, um die Phasendifferenz zwischen zwei Signalen zu ermitteln. Der Phasendetektor kann in einem Phasenregelkreis verwendet werden, der, neben anderen Komponenten, einen spannungsgesteuerten Oszillator (VCO) aufweist, dessen Ausgang ein Frequenzimpulssignal ist. Der Phasendetektor empfängt einen Strom von Datenimpulssignalen, zusammen mit dem Frequenzimpulssignal, das von dem VCO rückgeführt wird. Jegliche Phasendifferenz zwischen den Datenimpulssignalen und dem Frequenzimpulssignal führt zu einem Phasenfehlersignal, das gefiltert und sodann verwendet wird, um den VCO derart zu steuern, daß das Frequenzimpulssignal und die Datenimpulssignale phasengleich werden.
Bestimmte Arten von Datenimpulsströmen, wie die als MFM-Disk-Daten bekannten, können bei der Eingabe in einen Phasenregelkreis durch den Phasendetektor Schwierigkeiten verursachen. Dies sit der Fall, da der Datenimpulsstrom "Löcher" aufweist, was bedeutet, daß über einen bestimmten Zeitraum keine Datenimpulse in dem Datenimpulsstrom vorhanden sind, so zum Beispiel während der "Bit-Zeit", wenn die Datenimpulssignale binäre Digitalsignale sind. Es ist bekannt, daß diese "fehlenden" Datenimpulssignale eine Fehlfunktion des Phasendetektors bewirken können.
Ein früherer Ansatz zur Lösung des Problems der fehlenden Datenimpulssignale besteht darin, den Phasendetektor nur beim Auftreten eines Phasenimpulssignals freizugeben, und den Phasendetektor zu sperren, wenn kein Impulssignal während der Bit-Zeit auftritt. Dieses Verfahren verwendet eine Zeitverzögerungsvorrichtung, die in Echtzeit den Datenimpulssignalstrom empfängt und verzögerte Datenimpulssignale an den Phasendetektor ausgibt, die mit dem Frequenzimpulssignal des VCO zu vergleichen sind. Der Phasendetektor empfängt zu Freigabezwecken ebenfalls in Echtzeit den Datenimpulssignalstrom.
Beim Betrieb wird der Datenimpulsstrom somit sowohl zum Eingang der Zeitverzögerungsvorrichtung, als auch zum Phasendetektor geliefert. Tritt ein Datenimpulssignal auf, wird der Phasendetektor freigegeben und empfängt sodann eine kurze Zeit später dasselbe, jedoch verzögerte Datenimpulssignal, das von der Zeitverzögerungsvorrichtung verzögert wurde. Dieses verzögerte Datenimpulssignal wird sodann zur Erzeugung des Phasenfehlersignals mit dem Frequenzimpulssignal verglichen. Tritt jedoch kein Datenimpulssignal während der Bit-Zeit auf, so wird der Phasendetektor nicht freigegeben, so daß er nicht zu Phasenerkennungszwecken arbeitet.
Eine Schwierigkeit der bekannten Lösung ist die Erfordernis einer Zeitverzögerungsvorrichtung. Zusätzlich zu der Notwendigkeit einer unter Umständen teuren Zeitverzögerungsvorrichtung muß die Verzögerung genau sein, um einen genauen Vergleich der beiden Eingangssignale durch den Phasendetektor zu ermöglichen. Die Realisierung einer solchen genauen Zeitverzögerung ist nicht immer leicht zu erreichen. Ebenso sollte die Verzögerung gleich einer Halbperiode der Nennfrequenz des VCO sein. Mut die Nennfrequenz des VCO verändert werden, was die Verwendung eines anderen VCO im Phasenregelkreis erforderlich machen könnte, ist angesichts der Tatsache, daß die Verzögerung gleich einer Halbperiode der Nennfrequenz sein muß, unter Umständen eine neue Zeitverzögerungsvorrichtung erforderlich. Darüber hinaus ist es ein Nachteil des Freigebens und Sperrens des Phasendetektors, daß eine Veränderung des Zustands des Phasendetektors zwischen einem betriebsbereiten oder freigegebenen und einem nicht betriebsbereiten oder gesperrten Zustand bewirkt wird.
Die US-Patentbeschreibung 2 991 378 offenbart eine Phasenregelschaltung mit einer Einrichtung. Zum Liefern eines frequenz-variablen Rückkopplungssignals und einen Phasendetektor, der das Eingangssignal und das Rückkopplungssignal empfängt. Der Phasendetektor liefert Impulse, deren Breite und Mittelwert von dem Phasenverhältnis zwischen den Eingangs- und den Rückkopplungssignalen abhängen.

Zusammenfassung der Erfindung

Die vorliegende Erfindung schafft eine Vorrichtung zum Vergleichen der Phase von Impulsen eines ersten Impulssignals, in dem Impulse fehlen können, mit der Phase der jeweiligen Impulse eines zweiten Impulssignals, das eine positive Halbperiode und eine negative Halbperiode in jedem Impulsintervall aufweist und regelmäßig und kontinuierlich ist, mit einer Steuereinrichtung zum Erzeugen einer Gruppe von Steuersignalen, welche das Auftreten und das Ausbleiben von Impulsen sowohl in dem ersten, als auch in dem zweiten Impulssignal angeben, einer Differenzeinrichtung, die auf die Gruppe von Steuersignalen antwortet, um ein Ausgangssignal zu erzeugen, das die Phasendifferenz zwischen Impulsen des ersten Impulssignals und jeweiligen Impulsen des zweiten Impulssignals angibt, wobei die Differenzeinrichtung kontinuierlich betreibbar und derart angeordnet ist, daß sie im Falle des Ausbleibens eines Impulses in dem ersten Impulssignal keine Veränderung des Ausgangssignals erzeugt; dadurch gekennzeichnet, daß die Differenzeinrichtung eine Ladungsspeichereinrichtung und Ladeeinrichtungen aufweist, um den Ladungspegel darin in Reaktion auf die Gruppe von Signalen zu verändern, um das Ausgangssignal zu verändern, wobei die Anordnung derart ist, daß im Fall des Ausbleibens eines Impulses des ersten Signals während eines jeweiligen Impulsintervalls, die Ladungsspeichereinrichtung während der positiven Halbperiode entladen und während der negativen Halbperiode geladen wird, so daß die Ladungsspeichereinrichtung zu Beginn und am Ende des Impulsintervalls die gleiche Ladung aufweist.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild eines Phasenregelkreises für eine Anwendung der vorliegenden Erfindung;
Fig. 2 ist eine schematische Darstellung eines Teils der Schaltung eines erfindungsgemäßen Phasendetektors;
Fig. 3A bis 3D sind Wellenformen zur Erläuterung der vorliegenden Erfindung;
Fig. 4 ist eine Wahr-Tabelle zur Erläuterung eines Betriebsmodus nach der vorliegenden Erfindung; und
Fig. 5 ist eine schematische Darstellung einer anderen Schaltung nach der vorliegenden Erfindung zum Beispiel zur Anwendung der Wahr-Tabelle von Fig. 4.

Beste Art der Ausführung der Erfindung

Fig. 1 zeigt eine erfindungsgemäße Schaltung 10 zum Echtzeit-Vergleich von auf einer Leitung 12, beziehungsweise einer Leitung 14 empfangenen Eingangssignalen. In Reaktion auf diese Eingangssignale erzeugt die Schaltung 10 ein Fehlersignal auf einer Eingangsleitung 16, das eine Differenz zwischen den beiden Eingangssignalen angibt. Die Schaltung 10 ist zum Beispiel ein Phasenkomparator oder -detektor 18, der Teil eines Gesamt-Regelkreises 20 sein kann, der ebenfalls das Filter 22 und einen spannungsgesteuerten Oszillator (VCO) 24 aufweist.
Beim allgemeinen Betrieb des Phasenregelkreises 20 gibt der VCO 24 Frequenzimpulssignale auf einer Leitung 25 aus, die über die Leitung 12 als eines der Eingangssignale an den Phasenkomparator 18 zurückgeführt werden. Die anderen Eingangssignale auf der Leitung 14 können ein Strom extern zugeführter Datenimpulssignale sein, die mit den Frequenzimpulssignalen auf der Leitung 12 zu vergleichen sind. In Reaktion auf beliebige Phasendifferenzen zwischen den Frequenzimpulssignalen auf der Leitung 12 und den Datenimpulssignalen auf der Leitung 14, gibt der Phasenkomparator 18 auf der Leitung 16 ein Phasenfehlersignal aus. Das Filter 22 filtert sodann das Phasenfehlersignal, welches dann den VCO 24 derart steuert, da der Frequenz der Frequenzimpulssignale auf der Leitung 12 in einer Richtung eingestellt wird, in der sie in Phase mit den Datenimpulssignalen auf der Leitung 14 sind und das Phasenfehlersignal auf der Leitung 16 dadurch minimiert wird.
Der Phasenregelkreis 20 arbeitet derart, daß die Frequenzimpulssignale auf der Leitung 12 stets als Eingang in den Phasenkomparator 18 auftreten, d. h., immer als solcher vorhanden sind. Die extern gelieferten Datenimpulssignale auf der Leitung 14 jedoch können aus einer Vielzahl von bekannten Gründen während einer Periode der Frequenzimpulssignale auf der Leitung 12 auftreten oder nicht. Dennoch ist der Phasenkomparator 18 stets betriebsbereit, um ein genaues Phasenfehlersignal auf der Leitung 16 zu liefern, ungeachtet des Vorhandenseins oder des Nichtvorhandenseins der Datenimpulssignale auf der Leitung 14. Wie im folgenden beschrieben, nimmt der Phasendetektor 18 an, daß ein Datenimpulssignal während einer bestimmten Periode der Frequenzimpulssignale auftritt, und korrigiert diese Annahme, wenn das Datenimpulssignal nicht auftritt.
Der Phasendetektor 18 weist eine Einrichtung 26 zum Erzeugen von Steuersignalen auf den Leitungen 28 auf, die das Vorhandensein der Frequenzimpulssignale auf den Leitungen 12 und das Vorhandensein oder das Nichtvorhandensein der Datenimpulssignale auf der Leitung 14 angeben. Der Phasendetektor 18 weist ebenfalls eine auf die Steuersignale auf den Leitungen 28 reagierende Einrichtung 28 zum Erzeugen eines Ausgangssignals auf einer Leitung 32 auf, welches die Phasendifferenz zwischen dem Echtzeit-Auftreten der Frequenzimpulssignale auf der Leitung 12 und den Datenimpulssignalen auf der Leitung 14 angibt.
Wie ferner beschrieben werden wird, befindet sich das von der Einrichtung 30 auf der Leitung 32 erzeugte Phasenfehlersignal am Ende einer jeden jeweiligen Periode der Frequenzimpulssignale auf der Leitung 12 auf dem korrekten Pegel. Bei bestimmten Anwendungen des Phasendetektors 18 jedoch, zum Beispiel bei einem Phasenregelkreis 20, sollte nicht nur der Pegel des Phasenfehlersignals am Ende jeder Periode korrekt sein, sondern auch das Integral des Phasenfehlersignals während der gesamten Dauer einer jeden Periode sollte im Interesse eines zufriedenstellenden Betriebs des gesamten Phasenregelkreises 20 korrekt sein. Die Einrichtung 30 kann nicht das korrekte integral des Phasenfehlersignals während jeder Periode liefern. Ist es daher erforderlich oder aus anderen Gründen für den Betrieb eines bestimmten Phasenregelkreises 20 vorteilhaft, kann auch die Einrichtung 26 zum Erzeugen von Steuersignalen auf den Leitungen 34 ausgebildet werden, welche das Vorhandensein der Frequenzimpulssignale auf der Leitung 12 und das Vorhandensein oder das Nichtvorhandensein der Datenimpulssignale auf der Leitung 14 anzeigen. Der Phasendetektor 18 weist ferner eine Einrichtung 36 zum Liefern des korrekten Integrals des Phasenfehlersignals während der Dauer jeder Periode durch Ausgeben eines Signals auf einer Leitung 38 auf, was nach Summierung mit dem Signal auf der Leitung 32 durch einen Summierer 40, nicht nur zu dem korrekten Phasenfehlersignal auf der Leitung 16 am Ende jeder Periode, sondern auch zu dem korrekten Integral des Phasenfehlersignals auf der Leitung 16 während jeder Periode führt.
Fig. 2 zeigt schematisch die Einrichtung 30, die auf die Steuersignale auf den Leitungen 28 antwortet, um das Ausgangssignal auf der zum Summierer 40 führenden Leitung 32 zu erzeugen. Fig. 3A zeigt die Frequenzimpulssignale auf der Leitung 12, Fig. 3B zeigt das Vorhandensein und das Nichtvorhandensein der Datenimpulssignale auf der Leitung 14, und Fig. 3C zeigt das Ausgangssignal auf der Leitung 32. Fig. 4 zeigt eine Wahr-Tabelle der Logik- oder Steuersignale auf den Leitungen 28 für die dargestellten spezifischen Wellenformen A-H.
Die Einrichtung 30 weist eine Ladungsspeichervorrichtung 42 auf, zum Beispiel einen Kondensator 44, um eine Ladung zu speichern, die die Phasendifferenz zwischen den Frequenzimpulssignalen auf der Leitung 12 und den Datenimpulssignalen auf der Leitung 14 angibt. Eine Stromquelle CS&sub1;, die einen Strom der Stärke I liefert, ist über einen Schalter SW&sub1; und eine Leitung 46 mit dem Kondensator 44 gekoppelt. Wenn der Schalter SW&sub1; geschlossen wird, wird der Kondensator 44 über die Leitung 46, den Schalter SW&sub1;, die Stromquelle CS&sub1; und eine Leitung 48 an Masse entladen. St der Schalter SW&sub1; offen, wird der Kondensator 44 nicht entladen.
Eine andere Stromquelle CS&sub2;, die über eine Leitung 50 mit VCC verbunden ist, liefert einen Strom mit der Stärke I über einen Schalter SW&sub2; und die Leitung 46 an den Kondensator 44. Wenn der Schalter SW&sub2; geschlossen ist, liefert die Stromquelle CS&sub2; Strom der Stärke I, um den Kondensator 44 zu laden. Ist der Schalter SW&sub2; offen, wird der Kondensator 44 nicht durch die Stromquelle CS&sub2; geladen.
Eine weitere Stromquelle CS&sub3;, die mit der Leitung 50 gekoppelt ist, liefert Strom der Stärke I über einen Schalter SW&sub3;, eine Diode 52 und die Leitung 46 an den Kondensator 44. Ist der Schalter SW&sub3; geschlossen, wird der Kondensator 44 durch die Stromquelle CS&sub3; über den Schalter SW&sub3;, die Diode 52 und die Leitung 46 geladen. Ist der Schalter SW&sub3; offen, wird der Kondensator 44 nicht durch die Stromquelle CS&sub3; geladen.
Die jeweiligen Schalter SW&sub1;, SW&sub2;, und SW&sub3; werden von jeweiligen logischen Steuersignalen auf jeweiligen Leitungen 28-1, 28-2 und 28-3 der allgemein bei 28 dargestellten Leitungen gesteuert. Fig. 4 zeigt den logischen Zustand dieser Steuersignale auf den jeweiligen Leitungen 28-1 bis 28-3 für jeweilige Wellenformperioden A-H. Eine logische 1 gibt an, daß der entsprechende Schalter geschlossen ist und eine logische 0 gibt an, daß der Schalter offen ist.
Wie in Fig. 3A dargestellt weist das Frequenzimpulssignal auf der Leitung 12 bestimmte Perioden CYC auf, wobei drei Perioden CYC&sub1;-CYC&sub3; als Beispiele dargestellt sind. Jede Periode CYC&sub1;-CYC&sub3; hat eine positive Halbperiode und eine negative Halbperiode. Wie in Fig. 3B angegeben, werden drei Zustände beschrieben, in denen (1) ein Datenimpulssignal DPS&sub1; auf der Leitung 14 während der positiven Halbperiode einer bestimmten Periode CYC, zum Beispiel CYC&sub1;, vorhanden ist, (2) kein Datenimpulssignal auf der Leitung 14 während einer vollen Periode, zum Beispiel CYC&sub2;, vorhanden ist, und (3) ein Datenimpulssignal DPS&sub2; auf der Leitung 14 während der negativen Halbperiode einer bestimmten Periode CYC, zum Beispiel der Periode CYC&sub3; auftritt. Ferner wird beschrieben, daß der Phasendetektor 18 kontinuierlich arbeitet, indem er annimmt, daß ein Datenimpulssignale auf der Leitung 14 während einer bestimmten Periode CYC des Frequenzimpulssignal auf der Leitung 12 ankommen wird. Trifft das Datenimpuls- Signal auf der Leitung 14 tatsächlich ein, ist die Annahme korrekt. Ist die Annahme dahingehend inkorrekt, daß kein Datenimpulssignal auf der Leitung 14 während einer bestimmten Periode CYC eintrifft, führt der Phasendetektor 18 während des Ablauf s der bestimmten Periode CYC korrigierende Maßnahmen durch.
Der Betrieb der Einrichtug 30 wird im folgenden in bezug auf die in den Fign. 3A-3D dargestellten Wellenformen A-H beschrieben werden. Es wird ferner davon ausgegangen, daß der Kondensator 44 an der Anstiegsflanke der positiven Halbperiode des CYC&sub9;, wie in Fig. 3C dargestellt, auf einen Pegel L&sub1; geladen wird. Wie in Fig. 4 dargestellt, wird beim Auftreten einer solchen Anstiegsflanke auf der Leitung 12 der Schalter SW&sub1; geschlossen und der Schalter SW&sub2; und der Schalter SW&sub3; sind offen, wobei diese Schalter SW&sub1;-SW&sub3; während der Wellenformperiode A in diesen Zuständen verbleiben. Entsprechend beginnt die Entladung des Kondensators 44 vom Pegel L&sub1;. Wenn das Datenimpulssignal DPS&sub1; auf der Leitung 14 auftritt, was den Beginn der wellenformperiode B darstellt, wird der Schalter SW&sub1; geöffnet und die Schalter SW&sub2;-SW&sub3; bleiben offen, wie in Fig. 4 angegeben. Es ergibt sich daraus, daß der Kondensator zu diesem Zeitpunkt auf den Pegel L&sub2; entladen wurde, wie in Fig. 3C dargestellt, und auf diesem Pegel L&sub2; während der Wellenformperiode C bis zum Ende der Periode CYC&sub1; verbleibt. Der Pegel L&sub1; stellt somit die Phasendifferenz zwischen der Anstiegsflanke des Frequenzimpulssignals der Periode CYC&sub1; und der Anstiegsflanke des Datenimpulssignals DPS&sub1; dar, das während der positiven Halbperiode dieser Periode CYC&sub1; auftritt.
Während der Wellenformperiode C sind die Schalter SW&sub1; und SW&sub3; geschlossen. Somit entlädt die Stromquelle CS&sub1; mit der Stärke I den Kondensator 44, während die Stromquelle CS&sub3; mit der Stärke I den Kondensator 44 lädt, so daß die Ladung des Kondensators 44, wie dargestellt, fest bleibt. Der Grund für dieses duale Entladen und Laden des Kondensators 44 wird im folgenden im einzelnen in bezug auf die Einrichtung 36 genauer erörtert werden.
Als nächstes sei angenommen, daß die Periode CYC&sub2; eintritt. An der Anstiegsflanke der positiven Halbperiode der Periode CYC&sub2;, mit der die Wellenformperiode D beginnt, ist der Schalter SW&sub1; geschlossen, während der Schalter SW&sub2; und der Schalter SW&sub3; offen sind. Entsprechend wird der Kondensator 44 durch den Schalter SW&sub1; entladen, beginnend auf dem Pegel L&sub1; und bis zum Ende der positiven Halbperiode der Periode CYC&sub2;, an dem die Ladung sich auf dem Pegel L&sub3; befindet. Da kein Datenimpulssignal während der positiven Halbperiode der Periode CYC&sub2; aufgetreten ist, wird sodann zu Beginn der negativen Halbperiode, mit der die Wellenformperiode E beginnt, wie in der Fig. 4 gezeigt, der Schalter SW&sub1; geöffnet, der Schalter SW&sub2; bleibt offen und der Schalter W3 ist nunmehr geschlossen. Dementsprechend wird der Kondensator 44 nunmehr von der Stromquelle CS&sub3; über den Schalter SW&sub3; von dem Pegel L&sub3; zurück auf den Pegel L&sub2; geladen. Somit ist am Ende der Periode CYC&sub2;, in der kein Datenimpulssignal vorhanden war, die Ladung des Kondensators 44 zu Beginn und am Ende der Periode CYC&sub2; gleich.
Bei der Periode CYC&sub3; wird als nächstes, bei der Anstiegsflanke der positiven Halbperiode, mit der die Wellenformperiode F beginnt, und bei auf den Pegel L&sub2; geladenem Kondensator 44, der Schalter SW&sub1; geschlossen, Schalter SW&sub2; bleibt offen und der Schalter SW&sub3; wird geöffnet, wie in Fig. 4 dargestellt. Dementsprechend wird der Kondensator 44 nunmehr bis zum Ende der positiven Halbperiode über den Schalter SW&sub1; auf den Pegel L&sub3; entladen. Zu Beginn der negativen Halbperiode der Periode CYC&sub3;, beginnend an der Wellenform G, wird der Schalter SW&sub1; geöffnet, der Schalter SW&sub2; bleibt offen, und der Schalter SW&sub3; wird geschlossen. Entsprechend wird der Kondensator 44 über den Schalter SW&sub3; und die Diode 52 von der Stromquelle CS&sub3; geladen, bis das Datenimpulssignal DPS&sub2; während des negativen Halbsignals auftritt, zu welchem Zeitpunkt sich die Ladung auf dem Pegel L&sub4; befindet. Beim Auftreten der Anstiegsflanke des Datenimpulssignals DPS&sub2; während der negativen Halbperiode, mit der die Wellenformperiode H beginnt, und wie in Fig. 4 angegeben, bleibt der Schalter SW&sub1; offen, der Schalter SW&sub2; ist nun jedoch geschlossen und der Schalter SW&sub3; bleibt geschlossen. Entsprechend wird der Kondensator 44 nun während der Wellenformperiode H mit einer höheren Geschwindigkeit (2I) geladen als in der Wellenformperiode G, da die Stromquelle CS&sub2; und die Stromquelle CS&sub3; beide dem Kondensator 44 Strom zuführen. Diese Ladung mit der Geschwindigkeit 2I erfolgt in Erwartung des Auftretens und bis zum Auftreten der Anstiegsflanke der nächstfolgenden Periode CYC&sub4; (in Fig. 3A nur teilweise dargestellt), zu welchem Zeitpunkt der Kondensator auf einen Pegel L&sub5; geladen ist, der höher ist als der Pegel L&sub4; zu Beginn der Periode CYC&sub3;. Dieser Pegel L&sub5; gibt die Phasendifferenz zwischen der Anstiegsflanke des Datenimpulssignals DPS&sub2; und der Anstiegsflanke der nächstfolgenden Periode CYC&sub4; an.
Wie zuvor beschrieben, liefert die im Kondensator 44 am Ende jeder Periode CYC&sub1;-CYC&sub3; gespeicherte Ladung die korrekte Information auf der Leitung 32, welche die Phasendifferenz zwischen den Datenimpulssignalen auf der Leitung 14 und den Frequenzimpulssignalen auf der Leitung 12 identifizieren. Obwohl nicht im einzelnen dargestellt, ist es jedoch ersichtlich, daß das Integral des in Fig. 3C dargestellten Signals während der Dauer einer jeden Periode CYC&sub1;-CYC&sub3; für einen zufriedenstellenden Betrieb des Phasenregelkreises 20 nicht korrekt sein kann. Daher weist der Phasendetektor 18 ebenfalls, wie in Fig. 2 dargestellt, die Einrichtung 36 zum Liefern eines korrekten Integrals des Phasenfehlersignals durch Ausgeben eines Signals auf der Leitung 38 auf, das, wenn es durch den Summierer 40 addiert wird, die gewünschte Korrektur bewirkt.
Die Einrichtung 36 weist eine Ladungsspeichervorrichtung 52, zum Beispiel einen Kondensator 54, auf, der geladen oder entladen werden kann, oder dessen Ladung während des Verlaufs einer bestimmten Periode CYC&sub1;-CYC&sub3; festgelegt werden kann. Eine Stromquelle CS&sub4;, die über eine Leitung 55 an VCC gekoppelt ist, liefert einen Strom der Stärke I über einen Schalter SW&sub4; und eine Leitung 56, um den Kondensator 54 zu laden. Eine Stromquelle CS&sub5; mit der Stärke I ist mit dem Kondensator 54 über einen Schalter SW&sub5; und die Leitung 56 gekoppelt, um den Kondensator 54 über eine Leitung 58 an Masse zu entladen. Eine weitere Stromquelle CS&sub6; ist über einen Schalter SW&sub6; mit dem Kondensator 54 gekoppelt, um den Kondensator 54 über eine Leitung 58 an Masse zu entladen. Während die Werte der Stromquellen CS&sub4;-CS&sub5; die gleiche Größe I haben, hat die Stromquelle CS&sub6; aus noch zu beschreibenden Gründen eine Stärke von I1, die größer ist als I, wobei I1 zum Beispiel 1,2I sein kann.
Aus ebenfalls noch zu beschreibenden Gründen weist die Einrichtung 36 einen Begrenzungstransistor 60, dessen Kollektor mit der Leitung 55 und dessen Emitter mit der Leitung 56 verbunden ist, wobei die Basis über eine Leitung 62 mit einem Knoten 64 zwischen dem Schalter SW&sub3; und der Diode 52 verbunden ist.
Der Schalter SW&sub4;, der Schalter SW&sub5; und der Schalter SW&sub6; werden, in Übereinstimmung mit der Wahr-Tabelle der Fig. 4, ein Reaktion auf die logischen Steuersignale auf jeweiligen Leitungen 34-1 bis 34-3 geöffnet und geschlossen, wie in Fig. 2 dargestellt.
Fig. 3D zeigt in durchgezogenen Linien die gleiche Wellenform wie Fig. 3C, erzeugt auf der Leitung 32 von der Einrichtung 36. In Fig. 3D ist in strichpunktierten Linien ebenfalls die auf der Leitung 38 von der Einrichtung 36 erzeugte Wellenform dargestellt.
Beim Betrieb wird beim Auftreten der positiven Halbperiode der Periode CYC&sub1; zu Beginn der Wellenformperiode A, und unter der Annahme, daß der Kondensator 54 sich gleich der Ladung des Kondensators 44 auf dem Pegel L&sub1; befindet, der Schalter SW&sub4; geschlossen und der Schalter SW&sub5; und der Schalter SW&sub6; sind offen, wie in Fig. 4 dargestellt. Dementsprechend beginnt die Stromquelle CS&sub4; des Kondensator 54 durch den Schalter SW&sub4; und die Leitung 56 in gleichem Maße und entgegengesetzt zu der Entladung des Kondensators 44 zu laden. Tritt das Datenimpulssignal DPS&sub1; während der positiven Halbperiode der Periode CYC&sub1; auf, wie zu Beginn der Wellenformperiode B dargestellt, wird der Schalter SW&sub4; nunmehr geöffnet, während die Schalter SW&sub5; und SW&sub6; offen bleiben. Entsprechend befindet sich die Ladung am Kondensator 54 auf einem Pegel L&sub6; und wird fest oder verbleibt für die Dauer der positiven Halbperiode der Periode CYC&sub1; auf dem Pegel L&sub6;.
Zu Beginn der negativen Halbperiode der Periode CYC&sub1;, mit der die Wellenformperiode c beginnt, bleibt der Schalter SW&sub4; offen, der Schalter SW&sub5; und der Schalter SW&sub6; werden jedoch geschlossen. Daher entlädt sich der Kondensator 54 schnell vom Pegel L&sub6; auf den Pegel L&sub2; zu oder vor dem Ende der negativen Halbperiode der Periode CYC&sub1;.
Um sicherzugehen, daß der Kondensator 54 zu oder vor dem Ende der negativen Halbperiode CYC&sub1; auf den gleichen Pegel L&sub2; des Kondensators 44 entladen ist, werden der Schalter SW&sub5; und der Schalter SW&sub6; geschlossen, so daß ein Entlade- oder Pull-Down-Strom von I+1,2I=2,1I über die Stromquelle CS&sub5; bzw. die Stromquelle CS&sub6; verwendet wird. Tatsächlich muß der maximale Pull-Down- Strom nur 2I betragen, jedoch wird die Stärke 2,2I verwendet, um sicherzustellen, daß der Pegel L&sub2; in der geeigneten Zeit erreicht wird.
Ferner wird der Begrenzungstransistor 60 verwendet, um sicherzustellen, daß der Kondensator 54 nicht unter den Pegel L&sub2; entladen wird. Während der Wellenformperiode C ist der Schalter W3 geschlossen, wie zuvor beschrieben, so daß der Transistor 60 über eine Leitung 62 mit einer Spannung basis-vorgespannt ist, die aufgrund eines Spannungsabfalls über die Diode 52 geringfügig höher ist als die Spannung des Kondensators 44. Bis die Ladung des Kondensators 54 ungefähr auf den Pegel L&sub2; abfällt, hält die Spannung des Kondensators 54 den Transistor 60 im ausgeschalteten Zustand. Wird der Kondensator 54 auf ungefähr den Pegel L&sub2; entladen, wird der Transistor 60 eingeschaltet, so daß die Stromquelle CS&sub5; und die Stromquelle CS&sub6; Strom von VCC anstatt von dem Kondensator 54, zum Transistor 60 ziehen.
Bei einer Periode, zum Beispiel der Periode CYC&sub2;, in der kein Datenimpulssignal auf der Leitung 14 auftritt, wird bei der Anstiegsflanke der positiven Halbperiode der Periode CYC&sub2;, mit der die Wellenformperiode D beginnt, der Schalter SW&sub4; geschlossen, wobei der Schalter SW&sub5; und der Schalter SW&sub6; geöffnet werden. Daher wird der Kondensator 54 von der Stromquelle CS&sub4; über den geschlossenen Schalter SW auf den Pegel L&sub7; geladen. Dieses Laden des Kondensators 54 ist gleich und entgegengesetzt zu dem Entladen des Kondensators 44 auf den Pegel L&sub3;.
Während der negativen Halbperiode der Periode CYC&sub2;, mit der die Wellenformperiode E beginnt, wird der Schalter SW&sub4; geöffnet, der Schalter SW&sub5; wird geschlossen und der Schalter SW&sub6; bleibt offen, so daß der Kondensator 54 durch den Schalter SW&sub5; auf den Pegel L&sub2; entladen wird, der der Ladung des Kondensators 44 zu diesem Zeitpunkt entspricht. Bei einer Periode wie der Periode CYC&sub2;, bei der auf der Leitung 14 kein Datenimpulssignal auftritt, wird der Kondensator somit gleich und entgegengesetzt zu dem Laden und dem Entladen des Kondensators 44 geladen und entladen.
Bei der Periode CYC&sub3;, bei der das Datenimpulssignal DPS&sub2; während der negativen Halbperiode auftritt, ist der Schalter SW&sub4; bei der Anstiegsflanke der positiven Halbperiode, mit der die Wellenformperiode F beginnt, geschlossen, der Schalter SW&sub5; wird geöffnet und der Schalter SW&sub6; bleibt offen. Dementsprechend lädt die Stromquelle CS&sub4; den Kondensator 54 am Ende der positiven Halbperiode über den Schalter SW&sub4; gleich dem und entgegengesetzt zu der Entladung des Kondensators 44 auf den Pegel L&sub7;. Beginnend bei der negativen Halbperiode, mit der die Wellenformperiode G beginnt, ist der Schalter SW&sub4; offen, der Schalter SW&sub5; ist geschlossen und der Schalter SW&sub6; bleibt offen. Aus diesem Grund wird der Kondensator 54 über den Schalter SW&sub5; auf den Pegel L&sub5; entladen, zu welchem Zeitpunkt das Datenimpulssignal DPS&sub2; auf der Leitung 14 auftritt. Zum Zeitpunkt der Anstiegsflanke des Datenimpulssignals DPS&sub2;, womit die Wellenformperiode H beginnt, sind die Schalter SW&sub4;-SW&sub6; offen, so daß der Ladungspegel L&sub5; während der Wellenformperiode H fixiert bleibt und am Ende der Periode CYC&sub3; gleich der Ladung des Kondensators 44 ist.
Fig. 3D zeigt in strichpunktierten Linien ebenfalls das gemittelte Signal AVE auf der Leitung 16 zu einem beliebigen Moment während der Dauer jeder Periode CYC&sub1;-CYC&sub3;. Dieses gemittelte Signal AVE resultiert aus der Verwendung der Einrichtung 36 zusätzlich zu der Einrichtung 30. Wie ersichtlich, ist das Integral des gemittelten Signals AVE derart, daß der gesamte Phasenregelkreis 20 zufriedenstellender arbeitet, als wenn die Einrichtung 36 nicht verwendet würde.
Fig. 5 ist eine schematische Darstellung der Einrichtung 26 zur Erzeugung der Steuersignale auf den Leitungen 28-1 bis 28-3 und den Leitungen 34-1 bis 34-3 in Reaktion auf die Frequenzimpulssignale auf der Leitung 12 und die Datenimpulssignale auf der Leitung 14. Die Einrichtung 26 weist ein D-Flipflop 64 auf, das feststellt, ob während einer beliebigen positiven Halbperiode der Frequenzimpulssignale auf der Leitung 12 Datenimpulssignale auf der Leitung 14 auftreten. Ein weiteres Flipflop 66 erkennt, ob die Datenimpulssignale auf der Leitung 14 während einer beliebigen Halbperiode der Frequenzimpulssignale auf der Leitung 12 auftreten.
Entsprechend weist das Flipflop 64 einen Dateneingang D, der mit der Leitung 12 gekoppelt ist, und einen Takteingang auf, der mit der Leitung 14 verbunden ist. Das Flipflop 64 weist ebenfalls einen mit der Leitung 12 verbundenen Löscheingang zum Löschen des Flipflop 64 bei negativ verlaufenden oder abfallenden Flanken der Frequenzimpulssignale auf der Leitung 12. Ein UND- Gatter 68 weist einen mit der Leitung 12 gekoppelten Eingang und einen anderen mit dem Ausgang des Flipflops 64 über eine Leitung 70 gekoppelten Eingang auf.
Der Ausgang des Gatters 68 wird auf der Leitung 34-1 erzeugt, die mit dem Schalter SW&sub4; gekoppelt ist. Ein ODER-Gatter 72 weist einen mit dem Ausgang des Gatters 68 auf der Leitung 34-1 gekoppelten Eingang und einen mit dem Ausgang Q eines Flipflops 74 auf der zum Schalter SW&sub6; führenden Leitung 34-3 gekoppelten weiteren Eingang auf. Der Ausgang des ODER-Gatters 72 ist mit der zum Schalter SW&sub1; führenden Leitung 28-1 verbunden. Das Flipflop 74 hat einen D-Eingang, der eine logische 1 über eine Leitung 76 empfängt, und einen mit der Leitung 70 gekoppelten Takteingang.
Ein Inverter 78 weist einen mit der Leitung 12 gekoppelten Eingang und einen mit der zum Schalter SW&sub3; sowie zum D-Eingang des Flipflops 66 und zu einem Löscheingang des Flipflops 74 führenden Leitung 28-3 gekoppelten Ausgang auf. Der Takteingang des Flipflop 66 ist mit der Leitung 14 gekoppelt, während der Ausgang Q des Flipflop 66 mit der zum Schalter SW&sub2; führenden Leitung 28-2 und der Ausgang Q mit einer Leitung 80 gekoppelt ist. Ein UND-Gatter 82 weist einen mit der Leitung 28-3 gekoppelten Eingang und einen weiteren mit der Leitung 80 gekoppelten Eingang auf. Der Ausgang des UND-Gatters 82 ist mit der zum Schalter SW&sub5; führenden Leitung 34-2 gekoppelt.
Wie zuvor erwähnt, erzeugt die Steuersignalerzeugungsleitung 26 logische Steuersignale, die zu jeder Zeit das Auftreten der Frequenzimpulssignale auf der Leitung 12 und das Auftreten oder Nicht-Auftreten der Datenimpulssignale auf der Leitung 14 angeben. Im folgenden wird eine Betriebs Sequenz der Einrichtung 26 beschrieben, davon ausgehend, daß die Signale auf den Leitungen 12 und 14, wie in den Fign. 3A-3B dargestellt, für alle Wellenformen A-H auftreten. Es sei davon ausgegangen, daß das Flipflop 64 gelöscht ist und das Flipflop 66 gelöscht ist. Bei der Anstiegsflanke der positiven Halbperiode der Periode CYC&sub1; weist die Leitung 12 eine logische 1 auf und das Flipflop 64 weist auf der Leitung 70 eine logische 1 auf. Entsprechend gibt das UND-Gatter 68 auf der Leitung 34-1 eine logische 1 aus, um den Schalter SW&sub4; zu schließen. Darüber hinaus gibt das ODER-Gatter 72, da die Leitung 34-1 eine logische 1 aufweist, auf der Leitung 28-1 eine logische 1 aus, um den Schalter SW&sub1; zu schließen. Ferner invertiert der Inverter 78 die logische 1 auf der Leitung 12, um eine logische ü auf der Leitung 28-3 zu erzeugen, wodurch das Flipflop 74 gelöscht wird, um eine logische 0 auf der Leitung 34-3 zu erzeugen und den Schalter SW&sub5; zu schließen.
Da das Flipflop 66 zu diesem Zeitpunkt gelöscht ist, ist der Ausgang Q auf der Leitung 28-2 eine logische 0, um den Schalter SW&sub2; zu öffnen. Da der Inverter 78 die logische 1 auf der Leitung 12 invertiert, um die logische 0 auf der Leitung 28-3 zu erzeugen, wird der Schalter SW&sub3; geöffnet. Da die Leitung 28-3 zu diesem Zeitpunkt eine logische 0 aufweist, wird das Gatter 82 gesperrt, um eine logische 0 auf der Leitung 34-2 zu erzeugen und den Schalter SW&sub5; zu öffnen. Dies sind die logischen Zustände der Schalter SW&sub1;-SW&sub6;, wie sie in Fig. 4 für die Wellenformperiode A angegeben sind.
Zu Beginn der Wellenformperiode B wird das Flipflop 64 bei der Anstiegsflanke des Datenimpulssignals DPS&sub1; ebenso wie das Flipflop 66 getaktet. Entsprechend geht der Ausgang Q auf der Leitung 70 auf eine logische 0 über, so daß das ND-Gatter 68 gesperrt ist, um eine logische 0 auf der Leitung 34-1 zu erzeugen und den Schalter SW&sub4; zu öffnen. Das Flipflop 74 bleibt in demselben gelöschten Zustand, um weiterhin eine logische 0 auf der Leitung 34-3 zu erzeugen. Die beiden Eingänge des ODER-Gatters 72 sind auf einer logischen 0, so daß die Leitung 28-1 nunmehr auf einer logischen 0 ist. Obwohl getaktet, verändert das Flipflop 64 seinen Zustand nicht, so daß die Leitung 28-2 und die Leitung 34-2 ebenso wie die Leitung 28-3 auf einer logischen 0 bleiben. Somit befinden sich die Schalter SW&sub1;-SW&sub6; in dem in Fig. 4 für die Wellenform B gezeigten offenen Zustand.
Zu Beginn der Wellenformperiode C am der Anstiegsflanke der positiven Halbperiode der Periode CYC&sub1; wird das Flipflop 64 über die Leitung 12 gelöscht. Entsprechend gibt das UND Gatter 68 auf die logische 0 auf der Leitung 12 hin eine logische 0 auf der Leitung 34-1 aus und die Leitung 70 geht zum Takten des Flipflop 74 auf eine logische 1. Daher ist der Ausgang Q auf der Leitung 34-3, wie der Ausgang des ODER Gatters 72 auf der Leitung 28-1, auf einer logischen 1. Der Schalter SW&sub1; und der Schalter SW&sub6; sind somit geschlossen, während der Schalter SW&sub4; offen ist.
Da die Leitung 12 eine logische 0 aufweist, weist die Leitung 28-3 während dieser Wellenformperiode C eine logische 1 auf. Das Flipflop 66 ist immer noch gelöscht, um eine logische 0 auf der Leitung 28-2 und eine logische 1 auf der Leitung 80 zu erzeugen. Entsprechend gibt das UND Gatter 82 eine logische 1 auf der Leitung 80 und eine logische 1 auf der Leitung 32-2 aus. Daher ist der Schalter SW&sub2; offen und der Schalter SW&sub3; und der Schalter SW&sub5; sind geschlossen, wie in Fig. 4 angegeben.
Bei der Wellenformperiode D geht die Leitung 12 an der Anstiegsflanke der positiven Halbperiode der Periode CYC&sub2; auf eine logische 1 über, wobei die Leitung 70 auf einer logischen 1 verbleibt. Dementsprechend gibt das UND Gatter 68 auf der Leitung 34-1 eine logische 1 aus. Das ODER Gatter 72 koppelt die logische 1 auf der 34-1 mit der Leitung 28-1. Zu diesem Zeitpunkt wird das Flipflop 74 durch die logische 0 auf der Leitung 28-3 gelöscht, so daß die Leitung 34-3 eine logische O aufweist. Daher sind die Schalter SW&sub1; und SW&sub4; geschlossen, während der Schalter SW&sub6; offen ist.
An der Anstiegsflanke der positiven Halbperiode der Periode CYC&sub2; wird das Flipflop 66 über die logische 0 auf der Leitung 28-3 am Ausgang des Inverters 78 gelöscht. Entsprechend ist die zum Schalter SW&sub5; führende Leitung 34-2 auf einer logischen 0, da das UND Gatter 82 durch die logische 0 auf der Leitung 28-3 gesperrt ist. Da das Flipflop 66 gelöscht ist, befindet sich der Ausgang Q auf der Leitung 28-2 ebenfalls auf einer logischen 0. Somit erden die Schalter SW&sub2;, SW&sub3; und SW&sub5; geöffnet.
Zu Beginn der Wellenformperiode E wird das Flipflop 64 gelöscht und das Gatter 68 wird gesperrt. Entsprechend weist die Leitung 34-1 eine logische 0 auf. Das Flipflop 74 bleibt zur Ausgabe einer logischen 0 gelöscht, so daß die Leitung 28-1 wie die Leitung 34-3 eine logische 0 aufweist. Somit sind die Schalter SW&sub1;, SW&sub4; und SW&sub6; geöffnet.
Ebenso befindet sich der Ausgang des Inverters 78 auf der Leitung 28-3 zu diesem Zeitpunkt auf einer logischen 1. Da das Flipflop 66 immer noch gelöscht ist, weist die Leitung 80 eine logische 1 auf, was dazu führt, daß die Leitung 34-2 über das UND Gatter 82 eine logische 1 und die Leitung 28-2 eine logische ö aufweist. Somit ist der Schalter SW&sub2; geöffnet, -während die Schalter SW&sub3; und SW&sub5; geschlossen sind.
Zu Beginn der Wellenformperiode F geht die Leitung 12 zu einer logischen 1 über und das Flipflop 64 bleibt gelöscht, wobei die Leitung 70 auf einer logischen 1 ist. Somit gibt das Gatter 68 eine logische 1 auf der Leitung 34-1 aus, das Gatter 72 gibt eine logische l auf der Leitung 28-1 aus und das Flipflop 74, das über die logische 0 auf der Leitung 28-3 gelöscht wird, liefert eine logische 0 auf der Leitung 34-3. Daher sind die Schalter SW&sub1; und SW&sub4; geschlossen, während der Schalter SW&sub6; offen ist.
Da die Leitung 28-3 auf eine logische 0 übergeht, wird das Flipflop 66 gelöscht. Daher geht die Leitung 28-2, wie die Leitung 34-2, auf eine logische 0 über. Die Schalter SW&sub2;, SW&sub3; und SW&sub5; sind daher geöffnet.
Zu Beginn der Wellenformperiode G geht die Leitung 12 auf eine logische 0 über und das Flipflop 64 wird gelöscht. Die Leitung 34-1 geht somit auf eine logische O über und da das Flipflop 74 weiterhin gelöscht ist, weist die Leitung 34-3, wie die Leitung 28-1, eine logische 0 auf. Die Schalter SW&sub1;, SW&sub4; und SW&sub6; sind daher offen.
Das Flipflop 66 ist zu diesem Zeitpunkt noch immer gelöscht, wobei die Leitung 28-3 eine logische 1 aufweist. Daher weist die Leitung 28-2 eine logische 0 und die Leitung 34-2 weist eine logische i auf. Entsprechend sind die Schalter SW&sub3; und SW&sub5; geschlossen, während der Schalter SW&sub6; offen ist.
Schließlich werden zu Beginn der Wellenformperiode H das Flipflop 64 und das Flipflop 66 durch das Datenimpulssignal DPS&sub2; auf der Leitung 14 getaktet, wobei die Leitung 12 eine logische 0 aufweist. Entsprechend weisen die Leitung 34-1, die Leitung 34-3 und die Leitung 28-1 eine logische 0 auf, wodurch die Schalter SW&sub1;, SW&sub4; und SW&sub6; geöffnet sind.
Über den Inverter 78 weist die Leitung 28-3 eine logische 1 auf. Daher geht bei der Taktung des Flipflops 66 die Leitung 28-2 auf eine logische 1 über und die Leitung 34-2 geht zu einer logischen 0 über, da das Gatter 82 durch die logische 0 auf der Leitung 80 gesperrt ist. Somit sind die Schalter SW&sub2; und SW&sub3; geschlossen, während der Schalter SW&sub5; offen ist.

Claims

1. Vorrichtung zum Vergleichen der Phase von Impulsen eines ersten Impulssignals (14), in dem Impulse fehlen können, mit der Phase der jeweiligen Impulse eines zweiten Impulssignals (12), das eine positive Halbperiode und eine negative Halbperiode in jedem Impulsintervall aufweist und regelmäßig und kontinuierlich ist, mit einer Steuereinrichtung (26) zum Erzeugen einer Gruppe von Steuersignalen (28-1,2,3), welche das Auftreten und das Ausbleiben von Impulsen sowohl in dem ersten, als auch in dem zweiten Impulssignal angeben, einer Differenzeinrichtung (30), die auf die Gruppe von Steuersignalen antwortet, um ein Ausgangssignal (16) zu erzeugen, das die Phasendifferenz zwischen Impulsen des ersten Impulssignals und jeweiligen Impulsen des zweiten Impulssignals angibt, wobei die Differenzeinrichtung kontinuierlich betreibbar und derart angeordnet ist, daß sie im Falle des Ausbleibens eines Impulses in dem ersten Impulssignal keine Veränderung des Ausgangssignals erzeugt; dadurch gekennzeichnet, daß die Differenzeinrichtung eine Ladungsspeichereinrichtung (44) und Ladeeinrichtungen (SW 1, 2, 3, CS 1, 2, 3) aufweist, um den Ladungspegel darin in Reaktion auf die Gruppe von Signalen zu verändern, um das Ausgangssignal zu verändern, wobei die Anordnung derart ist, daß im Fall des Ausbleibens eines Impulses des ersten Signals während eines jeweiligen Impulsintervalls, die Ladungsspeichereinrichtung während der positiven Halbperiode entladen und während der negativen Halbperiode geladen wird, so daß die Ladungsspeichereinrichtung zu Beginn und am Ende des Impulsintervalls die gleiche Ladung aufweist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Differenzeinrichtung (30, 36) annimmt, daß ein Impuls des ersten Signals (14) während des jeweiligen Impulsintervalls des zweiten Impulssignals auftreten wird, und die Annahme in dem Fall korrigiert, daß der Impuls des ersten Signals während dieses Intervalls auftritt oder ausbleibt.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß im Falle des Ausbleibens eines Impulses des ersten Signals während des jeweiligen Impulsintervalls die Korrektur beginnend mit der negativen Halbperiode einsetzt.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Differenzeinrichtung die Ladungsspeichereinrichtung wie folgt lädt und entlädt:

a) wenn ein Impuls des ersten Impulssignals während der positiven Halbperiode des jeweiligen Impulsintervalls auftritt, wird die Ladungsspeichereinrichtung von Beginn der positiven Halbperiode bis zum Auftreten dieses Impulses entladen, und-behält danach die verbleibende Ladung bis zum Ende des jeweiligen Impulsintervalls zurück, wobei eine Ladungsdifferenz zwischen dem Beginn und dem Ende des Impulsintervalls eine Phasendifferenz zwischen diesem Impuls und dem jeweiligen Impuls des zweiten Impulssignals angibt;

b) wenn ein Impuls des ersten Impulssignals während des gesamten jeweiligen Impulsintervalls des zweiten Impulssignals ausbleibt, wird die Ladungsspeichereinrichtung vom Beginn der positiven Halbperiode bis zum Beginn der negativen Halbperiode dieses Impulsintervalls entladen, und sodann wird die Ladungsspeichereinrichtung vom Beginn der negativen Halbperiode bis zum Ende der negativen Halbperiode des Impulsintervalls geladen, so daß kein Unterschied in der Ladung der Ladespeichereinrichtung zwischen dem Beginn und dem Ende dieses Impulsintervalls besteht; und

c) wenn ein Impuls des ersten Impulssignals während der negativen Halbperiode des jeweiligen Impulsintervalls auftritt, wird die Ladungsspeichereinrichtung vom Beginn der positiven Halbperiode bis zum Beginn der negativen Halbperiode dieses jeweiligen Impulsintervalls entladen, sodann wird die Ladungsspeichereinrichtung bis zum Auftreten dieses Impulses des ersten Impulssignals mit einer ersten Rate geladen und sodann bis zum Ende der negativen Halbperiode dieses Impulsintervalls mit einer zweiten Rate geladen, wobei eine Ladungsdifferenz zwischen dem Beginn und dem Ende dieses Impulsintervalls eine Phasendifferenz zwischen diesem Impuls des ersten Impulssignals und dem nächstfolgenden Impuls des zweiten Impulssignals angibt.

5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Ausgangssignal am Ende jedes Impulsintervalls des zweiten Impulssignals einen korrekten Wert aufweist und das Integral des Ausgangssignals über ein Impulsintervall des zweiten Impulssignals für eine vorgegebene Anwendung der Vorrichtung unkorrekt sein kann.

6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladungsspeichereinrichtung einen Kondensator (44) aufweist.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladeeinrichtung aufweist:

(a) mehrere Stromquellen (CS1, CS2, CS3) zum Zuführen und Abziehen von Strom zu bzw. von der Ladespeichereinrichtung; und

(b) mehrere, auf die Steuersignale antwortende Schaltereinrichtungen (SW1, SW2, SW3) zum Koppeln und Entkoppeln der mehreren Stromquellen (CS1, CS2, CS3) mit und von der Ladungsspeichereinrichtung.

8. Vorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Korrektureinrichtung (36) zum Bewirken einer Korrektur des Integrals des Ausgangssignals über jedes Impulsintervall des zweiten Signals.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß

die Steuereinrichtung zur Erzeugung einer zweiten Gruppe von Steuersignalen (34-1,2,3) ausgebildet ist, und ferner gekennzeichnet durch

eine zweite Ladungsspeichereinrichtung (52) und

eine zweite Einrichtung (SW4,5,6, CS4,5,6) zum Verändern des Ladungspegels in dieser in Reaktion auf die zweite Gruppe von Steuersignalen, um ein Korrektursignal für das Ausgangssignal zu erzeugen.

10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß einen Summiereinrichtung zum Addieren des Korrektursignals zu dem Ausgangssignal vorgesehen ist.

11. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die zweite Ladeeinrichtung wie folgt arbeitet:

(a) wenn ein Impuls des ersten Impulssignals während der positiven Halbperiode des jeweiligen Impulsintervalls auftritt, wird die zweite Ladungsspeichereinrichtung vom Beginn der positiven Halbperiode dieses Impulsintervalls bis zum Auftreten dieses Impulses geladen, und behält danach die erhöhte Ladung bis zum Ende der positiven Halbperiode dieses Impulsintervalls zurück, und anschließend wird die zweite Ladungsspeichereinrichtung vom Beginn der negativen Halbperiode dieses Impulsintervalls bis nicht über das Ende der negativen Halbperiode dieses Impulsintervalls hinaus entladen;

b) wenn ein Impuls des ersten Impulssignals während des jeweiligen Impulsintervalls ausbleibt, wird die zweite Ladungsspeichereinrichtung vom Beginn der positiven Halbperiode dieses Impulsintervalls bis zum Beginn der negativen Halbperiode dieses Impulsintervalls geladen, und sodann wird die zweite Ladungsspeichereinrichtung vom Beginn der negativen Halbperiode dieses Impulsintervalls bis zum Ende der negativen Halbperiode des Impulsintervalls entladen; und

c) wenn ein Impuls des ersten Impulssignals während der negativen Halbperiode des jeweiligen Impulsintervalls auftritt, wird die zweite Ladungsspeichereinrichtung vom Beginn der positiven Halbperiode dieses Impulsintervalls bis zum Beginn der negativen Halbperiode dieses Impulsintervalls geladen, sodann wird sie vom Beginn der negativen Halbperiode dieses Impulsintervalls bis zum Auftreten eines weiteren Impulses des ersten Impulssignals entladen, und die verbleibende Ladung wird vom Auftreten dieses weiteren Impulssignals bis zum Ende der negativen Halbperiode dieses Impulsintervalls zurückgehalten.

12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Ladung in der zweiten Ladungsspeichereinrichtung gleich der Ladung in der ersten Speichereinrichtung zu Beginn und am Ende jedes Impulsintervalls des zweiten Impulssignals ist.