DE3424623C2

DE3424623C2 - PSK demodulator

Info

Publication number: DE3424623C2
Application number: DE19843424623
Authority: DE
Inventors: Masahiro Tsuchiya; Masaharu Mori
Original assignee: Clarion Co Ltd
Current assignee: Faurecia Clarion Electronics Co Ltd
Priority date: 1983-07-04
Filing date: 1984-07-04
Publication date: 1995-07-13
Anticipated expiration: 2004-07-05
Also published as: DE3424623A1

Description

Die Erfindung betrifft einen PSK ("Phase-Shift-Keying")- Demodulator zur Demodulation von mittels eines sogenann ten PSK-Systems (inklusive eines DPSK-Systems) modulier ten Signalen, welches die Phase eines Trägers mit ein Digitalsignal umfassenden Daten moduliert.The invention relates to a PSK ("phase shift keying") - Demodulator for demodulation by means of a so-called modulate the PSK system (including a DPSK system) signals, which indicate the phase of a carrier Modulated digital signal data.

Die kohärente DPSK-Modulation oder auch Phasendifferenz modulation wird manchmal als eine Form der PSK-Modulation oder auch Phasenumtastmodulation verwendet und im folgen den zum besseren Verständnis der Erfindung als Beispiel herangezogen.The coherent DPSK modulation or phase difference Modulation is sometimes considered a form of PSK modulation or also used phase shift keying and in the following for better understanding of the invention as an example used.

Zur Demodulation DPSK-modulierter Signale wird oftmals ein Verzögerungsdetektorsystem verwendet. Ein solches ist beispielsweise aus der US-PS-4,309,673 bekannt. Die DPSK- Demodulation erfolgt hierbei dadurch, daß ein unverzöger tes Signal und ein um eine einem Zeichen entsprechende Zeit verzögertes Signal multipliziert werden. Ein solcher Phasendifferenzdemodulator erfordert eine sehr genaue Phasenübereinstimmung zwischen den Trägern der beiden Eingangssignale. Daher muß eine genaue und stabile Ver zögerungsleitung oder eine andere entsprechende Einrich tung verwendet werden. Die Herstellung von keinen zeitli chen und temperaturbedingten Änderungen ihrer Eigenschaf ten unterworfenen Verzögerungsleitungen mit exakt einer gewünschten Verzögerungszeit ist jedoch äußerst schwie rig. Insbesondere bei hohen Frequenzen des Trägersignals können deshalb Demodulationsfehler aufgrund ungenauer bzw. instabiler Verzögerung des um ein Zeichen verzöger ten Signals auftreten. Demodulation of DPSK-modulated signals is often used used a delay detector system. One is known for example from US Pat. No. 4,309,673. The DPSK Demodulation takes place in that an instantaneous t signal and one by one character Time delayed signal can be multiplied. Such a Phase difference demodulator requires a very accurate one Phase match between the carriers of the two Input signals. Therefore, an accurate and stable ver delay line or another appropriate device tion can be used. The production of no temporal and temperature-related changes in their properties th subject delay lines with exactly one desired delay time is extremely difficult rig. Especially at high frequencies of the carrier signal can therefore cause demodulation errors due to inaccurate or unstable delay of one character delay th signal.

Fig. 1 der zugehörigen Zeichnung zeigt in einem Blockschalt bild den Grundaufbau eines DPSK-Demodulators oder Phasendifferenzdemodulators vom Verzögerungsdetektortyp. In Fig. 1 sind ein Eingang 1 für ein phasendifferenzmoduliertes Signal, eine Ein-Zeichen-Verzöge rungsleitung 2, ein Mischer 3, ein Tiefpaßfilter 4, ein Dis kriminator 5 und ein Ausgang 6 dargestellt. Fig. 2 zeigt verschiedene auftretende Signalwellenformen. Fig. 2a zeigt die Wellen form des Trägers, Fig. 2b zeigt die Wellenform der Daten, Fig. 2c zeigt ein Signal, das durch eine Zweiphasen-DPSK-Modulation oder Zweiphasendifferenz modulation aus den Wellenformen von Fig. 2a und Fig. 2b erhal ten wird und am Eingang 1 der Fig. 1 liegt. Das zweiphasendif ferenzmodulierte Signal von Fig. 2c wird nämlich dadurch er halten, daß die Trägerphase von Fig. 2a umgekehrt wird, wenn die Datenphase gleich 1 ist, und die ursprüngliche Trägerpha se beibehalten wird, wenn die Datenphase gleich o ist. Fig. 2d zeigt die Wellenform des Ausgangssignals der in Fig. 1 dargestellten Ein-Zeichen-Verzögerungsleitung 2. Fig. 2e zeigt die Wellenform des Ausgangssignals vom Mischer 3 und Fig. 2f zeigt die Wellenform des Ausgangssignals vom Tiefpaßfilter 4. Fig. 2g zeigt die Wellenform der unter Verwendung eines Signals demodulierten Daten, das durch den Diskriminator 5 in Fig. 1 selektiert wird. Kurz gesagt werden die Daten dadurch demoduliert, daß das Produkt zwischen dem nicht verzögerten phasendifferenzmodulierten Signal, das an dem in Fig. 1 dargestellten System anliegt, und dem Ein- Zeichen-verzögerten Signal gebildet wird. Eine richtige Da tendemodulation kann jedoch nicht erwartet werden, wie es in den Fig. 3c, 3d, 3e und 3g dargestellt ist, wenn nicht die Verzögerungszeit der Verzögerungsleitung 2 genau ist. Die Fig. 3c, 3d, 3e, 3g zeigen die Wellenformen, die denen in Fig. 2c, 2d, 2e und 2g jeweils entsprechen, jedoch davon abweichen. Wenn die Trägerfrequenz hoch ist, wird der Phasenunterschied zwischen den Trägern des nicht verzögerten und des verzöger ten Signals am Mischer 3 bei einem kleinen Fehler in der Verzögerungszeit groß, wodurch falsche Daten demoduliert werden. Eine hohe Frequenz des Trägers macht daher insbeson dere eine genaue und stabile Verzögerungszeit erforderlich. Fig. 1 of the accompanying drawing shows in a block diagram the basic structure of a DPSK demodulator or phase difference demodulator of the delay detector type. In Fig. 1, an input 1 for a phase difference modulated signal, a one-character delay line 2 , a mixer 3 , a low-pass filter 4 , a discriminator 5 and an output 6 are shown. Fig. 2 shows various signal waveforms that occur. Fig. 2a shows the waveform of the carrier, Fig. 2b shows the waveform of the data, Fig. 2c shows a signal obtained by a two-phase DPSK modulation or two-phase difference modulation from the waveforms of Fig. 2a and Fig. 2b and is located at input 1 of FIG. 1. Namely, the two-phase difference modulated signal of Fig. 2c will be obtained by reversing the carrier phase of Fig. 2a when the data phase is 1 and maintaining the original carrier phase when the data phase is o. FIG. 2d shows the waveform of the output signal of the one-character delay line 2 shown in FIG. 1. FIG. 2e shows the waveform of the output signal from mixer 3 and FIG. 2f shows the waveform of the output signal from low-pass filter 4 . FIG. 2g shows the waveform of the data demodulated using a signal which is selected by the discriminator 5 in FIG. 1. Briefly, the data is demodulated by forming the product between the undelayed phase difference modulated signal applied to the system shown in Fig. 1 and the single character delayed signal. However, proper data demodulation cannot be expected, as shown in FIGS . 3c, 3d, 3e and 3g, unless the delay time of the delay line 2 is accurate. Figs. 3c, 3d, 3e, 3g show the waveforms corresponding to those in Fig. 2c, 2d, 2e and 2g correspond respectively, but differ. When the carrier frequency is high, the phase difference between the carriers of the undelayed and the delayed signal at the mixer 3 becomes large with a small error in the delay time, whereby false data is demodulated. A high frequency of the carrier therefore requires an accurate and stable delay time in particular.

Um diese die Trägerphasen betreffende Problematik zu be seitigen, ist ein System vorgeschlagen worden, das die Trägeranteile vor der Phasendifferenzdemodulation besei tigt und anschließend die Daten über ein Basisbandüber tragungssystem demoduliert. Ein solches System ist bei spielsweise aus der US-PS-4,243,941 bekannt und in Fig. 4 der Erfindung skizziert. In Fig. 4 sind Mischer 7, 8 und 14, ein 90°-Phasenschieber 9, ein spannungsgesteuerter Oszillator 10, Tiefpaßfilter 11 und 12, ein Schleifenfil ter 13 und ein Phasendifferenzdemodulator 15 dargestellt. Die Schaltung enthält eine z. B. aus "Spread-Spectrum- Systems" von R. C. Dixon, 1976, S. 155-158 bekannte Costas-Schleife. Die Costas-Schleife demoduliert das zweiphasenmodulierte Signal, und der Phasendifferenzdemo dulator 15 demoduliert das Ausgangssignal (Basisband) der Schleife. Das in Fig. 4 dargestellte System enthält je doch eine geschlossene Schleife, die eine Synchronisation zwischen der Phase des Trägers und des Bezugssignals (Ausgangssignal des spannungsgesteuerten Oszillators 10) erforderlich macht. Eine derartige Phasensynchronisation ist jedoch ausgesprochen schwierig und erfordert kompli zierte Schaltungsmaßnahmen, wenn sie so präzise sein soll, daß Demodulationsfehler mit großer Wahrscheinlich keit ausgeschlossen werden können.In order to eliminate these problems relating to the carrier phases, a system has been proposed which eliminates the carrier components prior to phase difference demodulation and then demodulates the data via a baseband transmission system. Such a system is known for example from US-PS-4,243,941 and outlined in Fig. 4 of the invention. In Fig. 4 mixer 7 , 8 and 14 , a 90 ° phase shifter 9 , a voltage controlled oscillator 10 , low-pass filter 11 and 12 , a Schleifenfil ter 13 and a phase difference demodulator 15 are shown. The circuit contains a z. B. from "Spread Spectrum Systems" by RC Dixon, 1976, pp. 155-158 known Costas loop. The Costas loop demodulates the two-phase modulated signal, and the phase difference demodulator 15 demodulates the output signal (baseband) of the loop. The system shown in Fig. 4 each contains a closed loop, which requires synchronization between the phase of the carrier and the reference signal (output signal of the voltage-controlled oscillator 10 ). However, such a phase synchronization is extremely difficult and requires complicated circuit measures if they are to be so precise that demodulation errors can be excluded with high probability.

Ferner ist aus einem "A Practical Optimization Approach for QPSK/TDMA Satellite Channel Filtering" genannten Ar tikel von Devieux und Jones, IEEE Transactions on Commu nications, Mai 1981, S. 556-566 ein Modem bekannt, das derart ausgelegt ist, daß die entsprechenden Referenzsi gnale aus einem Eingangssignal gewonnen werden, indem der Träger aus dem Eingangssignal zurückgewonnen wird. Hier bei ergibt sich jedoch die Schwierigkeit, hinreichend stabile und insbesondere in Bezug auf die Anforderungen an die relativen Phasenlagen ausreichend genaue Referenz signale aus dem Eingangssignal zu rekonstruieren bzw. herzustellen, so daß insoweit das gleiche Problem vor liegt, wie bei dem oben beschriebenen, bekannten Demodu lator nach Fig. 4 der Erfindung.Furthermore, from a "Practical Optimization Approach for QPSK / TDMA Satellite Channel Filtering" article by Devieux and Jones, IEEE Transactions on Communications, May 1981, pp. 556-566, a modem is known which is designed such that the corresponding reference signals can be obtained from an input signal by recovering the carrier from the input signal. Here, however, there arises the difficulty of reconstructing or producing sufficiently stable and, in particular with regard to the requirements for the relative phase positions, sufficiently accurate reference signals from the input signal, so that the same problem is present as in the known one described above Demodu lator of FIG. 4 of the invention.

Der Erfindung liegt die Aufgabe zugrunde, einen PSK-Demo dulator zu schaffen, bei dem keine Phasensynchronisation zwischen einem Trägersignal und einem Bezugssignal erfor derlich ist.The invention has for its object a PSK demo to create dulator in which no phase synchronization between a carrier signal and a reference signal is such.

Zur Lösung dieser Aufgabe geht die Erfindung von einem PSK-Demodulator zur Demodulation eines an seinem Eingang anliegenden PSK-Signals aus, das dadurch codiert ist, daß die Phase eines Trägersignals mit einem digitalen Signal moduliert ist, umfassend eine das PSK-Signal mit einem ersten Bezugssignal multiplizierende erste Multiplizier einrichtung, eine das PSK-Signal mit einem zweiten Be zugssignal multiplizierende zweite Multipliziereinrich tung, eine erste Phasendatenextrahiereinrichtung, die eine Trägerphasendaten repräsentierende erste Tiefpaßkom ponente aus dem Multiplikationsausgangssignal der ersten Multipliziereinrichtung extrahiert, eine zweite Phasen datenextrahiereinrichtung, die eine Trägerphasendaten repräsentierende zweite Tiefpaßkomponente aus dem Multi plikationsausgangssignal der zweiten Multipliziereinrich tung extrahiert, und eine Decodiereinrichtung zur Demodu lation des digitalen Signals aus der ersten Tiefpaßkom ponente und der zweiten Tiefpaßkomponente.To achieve this object, the invention is based on one PSK demodulator for demodulating one at its input applied PSK signal, which is encoded in that the phase of a carrier signal with a digital signal is modulated, comprising a PSK signal with a first reference signal multiplying first multiplier device, the PSK signal with a second loading train signal multiplying second multiplier device, a first phase data extractor, the a first low pass comm representing a carrier phase data component from the multiplication output signal of the first Multiplier extracts a second phase data extracting device containing a carrier phase data representative second low-pass component from the multi plication output signal of the second multiplier tion extracted, and a decoder for demodulation lation of the digital signal from the first low-pass comm component and the second low-pass component.

Nach einem ersten Gesichtspunkt ist erfindungsgemäß vor gesehen, daß der PSK-Demodulator einen das erste Bezugs signal mit einer Frequenz gleich der des Trägersignals erzeugenden Oszillator und eine das zweite Bezugssignal mit einer Phasendifferenz von 90° gegenüber dem ersten Bezugssignal erzeugende Einrichtung aufweist, daß die erste Phasendatenextrahiereinrichtung einen Integrator aufweist und die zweite Phasendatenextrahiereinrichtung einen Dämpfer umfaßt und daß die Decodiereinrichtung A/D- Wandler zur Analog-Digital-Wandlung sowohl der ersten Tiefpaßkomponente als auch der zweiten Tiefpaßkomponente, eine Speichereinrichtung zur Speicherung jedes der digi talen Signale von den A/D-Wandlern für die Zeitdauer ent sprechend eines Zeichens sowie eine Diskriminatoreinrich tung umfaßt, die ein von den A/D-Wandlern ein Zeichen später abgegebenes digitales Signal mit einem betreffen den in der Speichereinrichtung gespeicherten Signal ver gleicht und unterscheidet, ob die verglichenen digitalen Signale die gleiche Phasendifferenz θ oder jeweils Pha sendifferenzen von θ und θ ± 180° haben.According to a first aspect, according to the invention seen that the PSK demodulator is the first reference signal with a frequency equal to that of the carrier signal generating oscillator and a the second reference signal with a phase difference of 90 ° compared to the first Reference signal generating device that the first phase data extracting device an integrator and the second phase data extracting device comprises a damper and that the decoder A / D- Converter for analog-to-digital conversion of both the first Low-pass component as well as the second low-pass component, a storage device for storing each of the digi tal signals from the A / D converters for the duration ent speaking a sign as well as a discriminator device device includes one of the A / D converters a character digital signal released later with a concern ver the signal stored in the memory device equals and differentiates whether the compared digital Signals the same phase difference θ or each Pha have transmission differences of θ and θ ± 180 °.

Bevorzugt weist die Decodiereinrichtung eine Einrichtung auf, die aus der ersten und der zweiten Tiefpaßkomponente unterscheidet, zu welchem der vielen Phasensektoren die Phase des PSK-Signals gehört, wobei die Sektoren gleiche Teilbereiche eines Zyklus von 0° bis 360° sind.The decoding device preferably has a device on that from the first and second low-pass components distinguishes which of the many phase sectors the Phase of the PSK signal belongs, with the sectors being the same Are partial areas of a cycle from 0 ° to 360 °.

Nach einem anderen Gesichtspunkt ist erfindungsgemäß vor gesehen, daß der PSK-Demodulator einen das erste Bezugs signal mit einer Frequenz gleich der des Trägersignals erzeugenden Oszillator und eine das zweite Bezugssignal mit einer Phasendifferenz von 90° gegenüber dem ersten Bezugssignal erzeugende Einrichtung aufweist, daß die erste Phasendatenextrahiereinrichtung einen Integrator aufweist und die zweite Phasendatenextrahiereinrichtung einen Dämpfer umfaßt und daß die Decodiereinrichtung Ana logkomparatoreinrichtungen, die einzelne positive und negative Amplituden der ersten und der zweiten Tiefpaß komponente mit positiven und negativen Schwellwerten ver gleichen, eine Speichereinrichtung, die das Vergleichs ergebnis von den Analogkomparatoreinrichtungen speichert, eine weitere Speichereinrichtung, die das Vergleichser gebnis von der einen Speichereinrichtung für die Zeit dauer entsprechend eines Zeichens speichert, eine Digi talkomparatoreinrichtung, die das Vergleichsergebnis von der einen Speichereinrichtung mit einem vorhergehenden Vergleichsergebnis von der weiteren Speichereinrichtung vergleicht, und eine Diskriminatoreinrichtung umfaßt, die das digitale Signal aus dem Ausgangssignal der Digital komparatoreinrichtung demoduliert.According to another aspect, according to the invention seen that the PSK demodulator is the first reference signal with a frequency equal to that of the carrier signal generating oscillator and a the second reference signal with a phase difference of 90 ° compared to the first Reference signal generating device that the first phase data extracting device an integrator and the second phase data extracting device comprises a damper and that the decoder Ana log comparator devices, the individual positive and negative amplitudes of the first and the second low pass component with positive and negative threshold values ver same, a storage device that does the comparison saves the result from the analog comparator devices, another storage device that the comparator result from one storage device for the time duration according to one character, one digi talkomparatoreinrichtung that the comparison result of one storage device with a previous one Comparison result from the further storage device compares, and includes a discriminator that the digital signal from the output signal of the digital comparator device demodulated.

Bevorzugt weisen hierbei die Analogkomparatoreinrichtun gen, die unterscheiden, ob die einzelnen positiven Ampli tuden der ersten und zweiten Tiefpaßkomponente größer oder kleiner als die positiven und die negativen Schwel lenwerte sind, eine Einrichtung auf, die eine aus einem Bit bestehende digitale Zahl jedem Unterscheidungsergeb nis zuordnet, wobei das Vergleichsergebnis der Analogkom paratoreinrichtungen diese aus einem Bit bestehenden di gitalen Zahlen einschließt.The analog comparator devices preferably have conditions that differentiate whether the individual positive ampli tuden the first and second low-pass components larger or less than the positive and the negative smolder are values, a device that is one out of one Bit existing digital number each differentiation result nis assigned, the comparison result of the Analogkom parator devices this one bit di gital numbers.

Im folgenden werden anhand der zugehörigen Zeichnung beson ders bevorzugte Ausführungsbeispiele der Erfindung näher be schrieben:In the following, the particular drawing will be used ders preferred embodiments of the invention be closer wrote:

Fig. 1 zeigt in einem Blockschaltbild den be kannten Aufbau eines Phasendifferenzde modulators vom Verzögerungsdetektortyp. Fig. 1 shows a block diagram of the known structure of a phase difference de modulator of the delay detector type.

Fig. 2 zeigt die fehlerfreien Wellenformen a bis g der Eingangs- und Ausgangssigna le an den verschiedenen Stellen des in Fig. 1 dargestellten Systems, wenn die ses richtig arbeitet. Fig. 2 shows the error-free waveforms a to g of the input and output signals at the different locations of the system shown in Fig. 1, if it works properly.

Fig. 3 zeigt die fehlerhaften Wellenformen c bis g, die den Wellenformen c bis g in Fig. 2 entsprechen, wenn die Verzöge rungszeit der Verzögerungsleitung nicht fehlerfrei ist. Fig. 3 shows the erroneous waveforms c to g, which correspond to the waveforms c to g in Fig. 2, when the delay time of the delay line is not error-free.

Fig. 4 zeigt in einem Blockschaltbild den be kannten Aufbau eines Phasendifferenz demodulators mit Costas-Schleife. Fig. 4 shows a block diagram of the known structure of a phase difference demodulator with Costas loop.

Fig. 5 zeigt in einem Blockschaltbild den Auf bau eines Ausführungsbeispiels des er findungsgemäßen Phasendifferenzdemodu lators. Fig. 5 shows a block diagram on the construction of an embodiment of the inventive phase difference demodulator.

Fig. 6 zeigt in einem Diagramm die Vektoren eines Eingangssignals und deren Kompo nenten. Fig. 6 shows in a diagram the vectors of an input signal and their components.

Fig. 7 zeigt in einem Blockschaltbild den in Fig. 5 dargestellten Phasendifferenzde modulator mehr im einzelnen. FIG. 7 shows the phase difference de modulator shown in FIG. 5 in more detail in a block diagram.

Fig. 8 zeigt die Beziehung zwischen Phasen sektoren und einem phasendifferenzmo dulierten Eingangssignals im Phasen differenzdemodulator gemäß der Erfin dung. Fig. 8 shows the relationship between phase sectors and a phase difference modulated input signal in the phase difference demodulator according to the inven tion.

Fig. 9 zeigt ein Diagramm zur zusätzlichen Erläuterung der Phasensektoren von Fig. 8. FIG. 9 shows a diagram for additional explanation of the phase sectors of FIG. 8.

Fig. 10 zeigt in einem Diagramm die Beziehung zwischen den Phasenunterschieden und den Ausgangssignalen von Tast- oder Samplingschaltungen. Fig. 10 shows in a diagram the relationship between the phase differences and the output signals of keying or sampling circuits.

Fig. 11 zeigt in einem Blockschaltbild den ab gewandelten Aufbau des Phasendifferenz demodulators bei einem weiteren Aus führungsbeispiel der Erfindung. Fig. 11 shows a block diagram of the modified structure of the phase difference demodulator in a further exemplary embodiment of the invention.

Fig. 5 zeigt in einem allgemeinen Blockschaltbild ein Aus führungsbeispiel des erfindungsgemäßen Phasendifferenzdemo dulators. In Fig. 5 sind Mischer 16 und 17, ein Bezugsoszil lator 18, ein 90°-Phasenschieber 19, ein Integrator 20, Dämpfer 21, Samplingschaltungen 22 und 23 und ein digitaler Phasendifferenzdemodulator 24 dargestellt. Fig. 5 shows a general block diagram from an exemplary embodiment of the phase difference demodulator according to the invention. In FIG. 5, mixers 16 and 17, a Bezugsoszil lator 18, a 90 ° phase shifter 19, an integrator 20, damper 21, sampling circuits 22 and 23 and a digital Phasendifferenzdemodulator 24 are shown.

Ein Phasenumtastsignal, nämlich beispielsweise ein phasen differenzmoduliertes Signal, das am Eingang 1 eingegeben wird, liegt an einem Eingang der Mischer (Multiplikatoren) 16 und 17. Der Bezugsoszillator 18 legt ein erstes Bezugs signal über einen Phasenschieber 19 und über einen Schal tungsweg 25 an den anderen Eingang des Mischers 16. Der Pha senschieber 19 erzeugt ein zweites Bezugssignal mit einem Phasenunterschied von 90° gegenüber dem ersten Bezugssignal und legt dieses zweite Bezugssignal über einen Schaltungsweg 26 an den anderen Eingang des Mischers 17. Die Multiplika tionsausgangssignale vom Mischer 16 und 17 liegen über den Integrator 20 und den Dämpfer 21 jeweils an den Tast- oder Samplingschaltungen 22 und 23.A phase shift key signal, namely, for example, a phase difference-modulated signal, which is input at input 1 , is present at an input of mixers (multipliers) 16 and 17 . The reference oscillator 18 sets a first reference signal via a phase shifter 19 and a circuit path 25 to the other input of the mixer 16th The phase shifter 19 generates a second reference signal with a phase difference of 90 ° with respect to the first reference signal and applies this second reference signal via a circuit path 26 to the other input of the mixer 17th The multiplication output signals from the mixer 16 and 17 are via the integrator 20 and the damper 21 to the key or sampling circuits 22 and 23, respectively.

Die theoretischen Grundlagen der Erfindung werden im folgen den unter Bezug auf Fig. 5 anhand der Demodulation eines Sig nals beschrieben, das von einem Zweiphasendifferenzmodula tionssystem moduliert ist.The theoretical principles of the invention are described in the following with reference to FIG. 5 with the demodulation of a signal that is modulated by a two-phase difference modulation system.

Die Zweiphasendifferenzmodulation liefert zwei in ihrer Pha se verschiedene Signale. Wenn das einen Signal einen Phasen unterschied von θ° gegenüber dem ersten Bezugssignal hat, hat das andere Signal einen Phasenunterschied von θ + 180° oder θ - 180° gegenüber dem ersten Bezugssignal. Beim Demodu lieren des phasendifferenzmodulierten Signals werden die vor modulierten digitalen Daten zu 0 demoduliert, wenn der Pha senunterschied des vorhergehenden oder nachfolgenden Zeichens gleich θ° ist, und zu 1 demoduliert, wenn der Phasenunter schied des vorhergehenden oder nachfolgenden Zeichens θ + 180° oder θ - 180° beträgt. Der Phasenunterschied θ zwischen dem phasendifferenzmodulierten Eingangssignal und dem ersten Bezugssignal wird über ein erstes und ein zweites Bezugssignal erfaßt, die einander schneiden und vom Bezugs oszillator 18 kommen. Fig. 6 zeigt diese Theorie. In Fig. 6 ist auf der Abszisse die Vektorrichtung des ersten Bezugssig nals wiedergegeben, das über den Schaltungsweg 25 kommt,wäh rend auf der Ordinate die Vektorrichtung des zweiten Bezugs signals wiedergegeben ist, das über den Schaltungsweg 26 kommt. Der Vektor 27, der das phasendifferenzmodulierte Ein gangssignal zeigt, kann in Komponenten 28 und 29 aufgeteilt werden, die die Vektorrichtungen des ersten und zweiten Be zugssignals jeweils haben. Wenn die phasendifferenzmodulier ten Eingangssignale an den Samplingschaltungen liegen, wie es oben beschrieben wurde, erzeugen die Samplingschaltungen ein erstes und ein zweites Tiefpaßkomponentensignal, die die Vektorrichtungen der beiden sich schneidenden Bezugssignale haben und am digitalen Phasendifferenzdemodulator 24 liegen. Die beiden geteilten Signalkomponenten von den Sampling schaltungen liegen am Demodulator 24 als phasenverschiedene Daten der durch die digitalen Daten modulierten Träger und werden darin durch das Phasendifferenzmodulationssystem de moduliert.The two-phase difference modulation provides two signals that are different in their phase. If one signal has a phase difference of θ ° with respect to the first reference signal, the other signal has a phase difference of θ + 180 ° or θ - 180 ° with respect to the first reference signal. When demodulating the phase difference modulated signal, the pre-modulated digital data is demodulated to 0 if the phase difference of the preceding or following character is θ °, and to 1 if the phase difference of the preceding or following character θ + 180 ° or θ - is 180 °. The phase difference θ between the phase difference modulated input signal and the first reference signal is detected via a first and a second reference signal which intersect and come from the reference oscillator 18 . Fig. 6 shows this theory. In Fig. 6, the vector direction of the first reference signal is shown on the abscissa, which comes via the circuit path 25 , while the vector direction of the second reference signal is shown on the ordinate, which comes via the circuit path 26 . The vector 27 , which shows the phase difference modulated input signal, can be divided into components 28 and 29 , each having the vector directions of the first and second reference signals. When the phase difference modulated input signals are on the sampling circuits, as described above, the sampling circuits generate first and second low-pass component signals that have the vector directions of the two intersecting reference signals and are on the digital phase difference demodulator 24 . The two divided signal components from the sampling circuits are on the demodulator 24 as phase-different data of the carrier modulated by the digital data and are de-modulated therein by the phase difference modulation system.

Fig. 7 zeigt in einem Blockschaltbild, das Fig. 5 entspricht, Einzelheiten des Aufbaus des digitalen Phasendifferenzdemo dulators 24. Die von den Samplingschaltungen 22 und 23 kom menden Signale, die die beiden phasenverschiedenen Daten wiedergeben, liegen zunächst an Analog/Digitalwandlern 30 und 31 und werden von der analogen Form in die digitale Form umgewandelt. Die digitalisierten Signale werden durch Digi talkomparatoren 33 und 34 mit phasenverschiedenen Daten des vorhergehenden Symbols verglichen, die in Speichern 32 und 35 gespeichert sind und von diesen Speichern geliefert wer den. Die Ausgangsdaten der Analog/Digitalwandler 30 und 31 werden in den Speichern 32 und 35 gleichzeitig mit dem Ver gleich oder nach dem Vergleich durch die Digitalkomparato ren 33 und 34 gespeichert, um anschließend mit den Daten des folgenden Zeichens verglichen zu werden, die eine andere Pha se haben. Ein Diskriminator 36 selektiert die Ausgangsdaten der Digitalkomparatoren 33 und 34 und erzeugt phasendifferenz demodulierte Daten. Fig. 7 shows in a block diagram corresponding to Fig. 5, details of the structure of the digital phase difference demodulator 24th The signals coming from the sampling circuits 22 and 23 , which represent the two phase-different data, are initially due to analog / digital converters 30 and 31 and are converted from the analog form into the digital form. The digitized signals are compared by digi talc comparators 33 and 34 with phase-different data of the previous symbol, which are stored in memories 32 and 35 and are supplied by these memories. The output data of the analog / digital converters 30 and 31 are stored in the memories 32 and 35 simultaneously with the comparison or after the comparison by the digital comparators 33 and 34 , in order then to be compared with the data of the following character which is a different phase se have. A discriminator 36 selects the output data of the digital comparators 33 and 34 and generates phase difference demodulated data.

Wenn bei dem in Fig. 7 dargestellten Ausführungsbeispiel,das die Zweiphasendemodulation verwendet, eine der Phasen θ° be trägt, beträgt die andere ausschließlich θ ± 180°. Wenn bei einer 4-Phasendifferenzdemodulation die eine Phase θ° be trägt, betragen die anderen ausschließlich θ ± 90° oder ± 180°. Die Unterscheidung der Phasenunterschiede benötigt daher keine genauen oder strengen Bezugswerte. Es wird ins besondere ein Zyklus von 0 bis 360° in einige Sektoren un terteilt, und es werden die Phasendifferenzen dadurch unter schieden, daß ermittelt wird, zu welchem Sektor die fragli che Phasendifferenz gehört. Das wird im folgenden anhand des in Fig. 8 dargestellten Beispiels erläutert. Wie es in Fig. 8 dargestellt ist, ist ein Zyklus von 0° bis 360° in acht Sek toren I bis VIII unterteilt und liegt das phasendifferenz modulierte Eingangssignal im Sektor I. Bei der Zweiphasen differenzdemodulation liegt die andere Phase im Sektor V. Bei der 4-Phasendifferenzdemodulation liegen die anderen Phasen in den Sektoren III, V oder VII. Es daher nur erforderlich, einen Sektor zu ermitteln, zu dem das phasendifferenzmodu lierte Eingangssignal gehört. Es gibt acht Sektoren, jeweils mit 45° in Fig. 8. Eine derartige Aufteilung wird dadurch be wirkt, daß Schwellenwerte an den Stellen ± 1/2√ und 0 der normierten Amplitude der Ausgangssignale der Samplingschal tungen 22 und 23 vorgesehen werden. In Fig. 9 zeigt eine aus gezeichnete Line den cos θ, während die gestrichelte Kurve den sin θ wiedergibt und die ausgezogenen geraden Linien die Schwellenwerte von ± 1/2√ und 0 wiedergeben.In the embodiment shown in FIG. 7, which uses the two-phase demodulation, if one of the phases is θ °, the other is exclusively θ ± 180 °. If in a 4-phase difference demodulation one phase is θ ° be, the others are exclusively θ ± 90 ° or ± 180 °. Differentiating the phase differences therefore does not require any precise or strict reference values. In particular, a cycle from 0 to 360 ° is subdivided into several sectors, and the phase differences are differentiated by determining which sector the phase difference in question belongs to. This is explained below using the example shown in FIG. 8. As shown in Fig. 8, a cycle of 0 ° to 360 ° is divided into eight sectors I to VIII and the phase difference modulated input signal is in sector I. In the case of two-phase difference demodulation, the other phase is in sector V. 4-phase difference demodulation, the other phases are in sectors III, V or VII. It is therefore only necessary to determine a sector to which the phase difference modulated input signal belongs. There are eight sectors, each with 45 ° in Fig. 8. Such a division is effected by providing threshold values at the positions ± 1 / 2√ and 0 of the normalized amplitude of the output signals of the sampling circuits 22 and 23 . In Fig. 9, a line drawn from the cos θ, while the dashed curve represents the sin θ and the solid straight lines represent the threshold values of ± 1 / 2√ and 0.

Die einzelnen unterteilten Sektoren werden ihren eigenen di gitalen Zahlen zugeordnet, so daß der Demodulator aus den phasenverschiedenen Daten cos θ und sin θ unterscheidet, wel cher Sektor jeweils zum phasendifferenzmodulierten Eingangs signal gehört, und Ausgangsdaten erzeugt, die eine digitale Zahl umfassen, die den unterschiedenen Sektor wiedergibt. Beispielsweise sind die Sektoren von Fig. 9 ausgehend vom Sek tor I, der Reihe nach mit digitalen Zahlen "000" bis "111" versehen. Da das phasendifferenzmodulierte Eingangssignal im Sektor I liegt, erzeugt der Demodulator die Ausgangsdaten "000". In dieser Weise erfolgt die sequentielle Datenverar beitung digital.The individual divided sectors are assigned their own digital numbers, so that the demodulator distinguishes from the phase-different data cos θ and sin θ, which sector belongs to the phase-difference-modulated input signal, and generates output data that comprise a digital number that differentiates Sector. For example, starting from the sector I, the sectors of FIG. 9 are provided with digital numbers "000" to "111" in order. Since the phase difference modulated input signal is in sector I, the demodulator generates the output data "000". In this way, the sequential data processing takes place digitally.

Im Obigen erfolgte die Aufteilung der Sektoren derart, daß das erste und das zweite Bezugssignal ein System orthogonaler Koordinaten bilden und mehrere (vier in Fig. 8) gerade Linien, die durch den Ursprungspunkt gehen, den gesamten Winkel 360° in Sektoren unterteilen, so daß ein Sektor von zwei benachbar ten Linien begrenzt wird, die vom Ursprungspunkt ausgehen. Der Sektor, in dem der Eingangssignalsektor liegt, wird da her als ein Sektor betrachtet, in dem die Trägerphase liegt.In the above, the sectors were divided such that the first and second reference signals form a system of orthogonal coordinates and several (four in Fig. 8) straight lines passing through the origin point divide the entire angle 360 ° into sectors so that a sector is delimited by two neighboring lines starting from the point of origin. The sector in which the input signal sector lies is therefore regarded as a sector in which the carrier phase lies.

Das oben beschriebene Merkmal der Erfindung ist außerordent lich wirksam zum Demodulieren von phasendifferenzmodulierten Signalen. Die Demodulation von phasendifferenzmodulierten Signalen erfolgt über einen Vergleich mit der Phase eines vorhergehenden Zeichens des Trägers.The feature of the invention described above is extraordinary Effective for demodulating phase difference modulated Signals. The demodulation of phase difference modulated Signals are made through a comparison with the phase one previous sign of the carrier.

Während ein analoger Vergleich eine genaue Verzögerungslei tung erforderlich macht, ist das bei der vorliegenden Erfin dung nicht notwendig, da der Digitalspeicher Daten für eine Zeit speichert, die einem Zeichen entspricht. Wie es oben beschrieben wurde, wird nämlich das phasendifferenzmodulierte Eingangssignal mit dem ersten Bezugssignal verglichen, wird der Phasenunterschied dazwischen ermittelt und durch eine digitale Zahl wiedergegeben und im Speicher gespeichert. Die Phase der ein Zeichen später gelieferten Daten wird gleich falls von einer digitalen Zahl wiedergegeben und mit der vor hergehenden digitalen Zahl verglichen, die im Speicher ge speichert ist. In dieser Weise wird eine Signaldemodulation bewirkt. Bei der Zweiphasendifferenzmodulation nehmen zwei verschiedene Phasen eine Lage in zwei symmetrischen Sektoren bezüglich der Ursprungpunktes ein. Die Daten werden daher zu "0" beispielsweise dann demoduliert, wenn der ermittelte Sek tor der gleiche wie der für das vorhergehende Zeichen ermit telte Sektor ist, wohingegen die Daten zu "1" demoduliert werden, wenn der ermittelte Sektor symmetrisch zu dem Sektor für das vorhergehende Zeichen ist. Die Demodulation zu "1" und "0" kann umgekehrt sein. Wenn weiterhin der ermittelte Sektor weder der gleiche Sektor noch ein zu dem Sektor des vorhergehenden Zeichens symmetrischer Sektor ist, wird davon ausgegangen, daß ein Fehler aufgetreten ist.During an analog comparison, an exact delay line required in the present invention not necessary because the digital memory stores data for one Stores time that corresponds to one character. Like it above has been described, namely the phase difference modulated Input signal is compared with the first reference signal the phase difference between them is determined and by a digital number reproduced and stored in memory. The Phase of data supplied one character later will be the same if represented by a digital number and with the before compared digital number that ge in memory stores. In this way, signal demodulation causes. With two-phase difference modulation, two take different phases a layer in two symmetrical sectors regarding the origin point. The data is therefore too "0" demodulated, for example, when the determined sec the same as that for the previous character is th sector, whereas the data is demodulated to "1" if the determined sector is symmetrical to the sector for the previous character. Demodulation to "1" and "0" can be reversed. If the identified continues Sector neither the same sector nor one to the sector of the previous character is symmetric sector, it will assumed that an error has occurred.

Fig. 10 zeigt eine weitere Möglichkeit zur Aufteilung eines Zyklus von 0° bis 360° in Sektoren, indem ein positiver Schwel lenwert 31 und ein negativer Schwellenwert 32 vorgesehen wer den. Im Sektor 1 sind beispielsweise die Ausgangssignale der Samplingschaltungen 22 und 23 größer als der positive Schwel lenwert und liegt der Phasenunterschied θ annähernd zwischen 30° und 60°. Die andere Phase muß dementsprechend im Sektor V liegen. Um den Sektoren digitale Zahlen zuzuordnen, kann das folgende System angewandt werden. Eine digitale Zahl, die aus 4 Bits besteht, wird nämlich jedem Sektor zugeordnet. Eines der Bit bestimmt, ob das Ausgangssignal (cos θ) von der Samplingschaltung 22 größer als der positive Schwellenwert ist oder nicht, ein anderes Bit bestimmt, ob dasselbe Aus gangssignal größer als der negative Schwellenwert ist oder nicht, ein drittes Bit bestimmt, ob das Ausgangssignal (sin θ) von der Samplingschaltung 23 größer als der positive Schwellenwert ist oder nicht, und das letzte Bit bestimmt, ob daßelbe Ausgangssignal größer als der negative Schwellenwert ist oder nicht. Beispielsweise wird der Wert "1" dem Zustand zugeordnet, daß das Signal größer als der positive Schwellen wert oder kleiner als der negative Schwellenwert ist, wohin gegen der Wert "0" dem Zustand zugeordnet wird, daß das Sig nal kleiner als der positive Schwellenwert und größer als der negative Schwellenwert ist. Der Sektor I, in dem cos θ größer als der positive Schwellenwert (was als "1" definiert ist) und größer als der negative Schwellenwert ist (was als "0" definiert ist) und in dem sin θ größer als der positive Schwellenwert (was als "1" definiert ist) und größer als der negative Schwellenwert ist (was als "0" definiert ist) wird somit durch die digitale Zahl "1010" wiedergegeben. Fig. 10 shows another way of dividing a cycle from 0 ° to 360 ° into sectors by providing a positive threshold value 31 and a negative threshold value 32 . In sector 1 , for example, the output signals of the sampling circuits 22 and 23 are larger than the positive threshold value and the phase difference θ is approximately between 30 ° and 60 °. The other phase must therefore be in sector V. The following system can be used to assign digital numbers to the sectors. A digital number consisting of 4 bits is assigned to each sector. One of the bits determines whether the output signal (cos θ) from the sampling circuit 22 is greater than the positive threshold or not, another bit determines whether the same output signal is greater than the negative threshold or not, a third bit determines whether that Output signal (sin θ) from the sampling circuit 23 is larger than the positive threshold or not, and the last bit determines whether the same output signal is larger than the negative threshold or not. For example, the value "1" is assigned to the state that the signal is greater than the positive threshold value or smaller than the negative threshold value, whereas the value "0" is assigned to the state that the signal is smaller than the positive threshold value and is greater than the negative threshold. Sector I in which cos θ is greater than the positive threshold (which is defined as "1") and greater than the negative threshold (which is defined as "0") and in sin θ is greater than the positive threshold (which is defined as "1") and is greater than the negative threshold (which is defined as "0") is thus represented by the digital number "1010".

Fig. 11 zeigt den Aufbau eines Phasendifferenzdemodulators, der das oben beschriebene System der Aufteilung in Sektoren verwendet. Fig. 11 shows the construction of a phase difference demodulator which uses the sector division system described above.

Die Samplingschaltungen 22 und 23 erzeugen Signale cos θ und sin θ jeweils. Das Ausgangssignal der Samplingschaltung 22 wird mit dem positiven und dem negativen Schwellenwert in den Komparatoren 33 und 34 verglichen, und das Ergebnis liegt an einem Register 37. In ähnlicher Weise wird das Ausgangs signal der Samplingschaltung 23 mit den Schwellenwerten in Komparatoren 35 und 36 verglichen und liegt das Ergebnis am Register 37. Jedes Ausgangssignal vom Register 37 wird in zwei Komponenten aufgeteilt. Eine Komponente liegt an einem Digitalkomparator 39 und wird darin mit den vorhergehenden Daten verglichen, die in einem Speicher 38 gespeichert sind. Die andere Komponente liegt am Speicher 38 und wird für den Vergleich mit den Daten des folgenden Zeichens herangezogen. Das sich ergebende Ausgangssignal vom digitalen Komparator 39 liegt an einem Diskriminator 40 und wird durch das Pha sendifferenzmodulationssystem demoduliert.Sampling circuits 22 and 23 generate signals cos θ and sin θ, respectively. The output of sampling circuit 22 is compared to the positive and negative thresholds in comparators 33 and 34 , and the result is at register 37 . Similarly, the output signal of the sampling circuit 23 is compared with the threshold values in comparators 35 and 36 and the result is at register 37 . Each output signal from register 37 is divided into two components. A component lies on a digital comparator 39 and is compared therein with the previous data, which are stored in a memory 38 . The other component lies in the memory 38 and is used for the comparison with the data of the following character. The resulting output signal from the digital comparator 39 is at a discriminator 40 and is demodulated by the phase difference modulation system.

Obwohl die obige Beschreibung sich auf ein Phasendifferenz modulationssystem bezog, ist es ersichtlich, daß die vorlie gende Erfindung auch auf Signale anwendbar ist, die durch ein anderes Phasenumtastsystem kodiert sind.Although the above description is based on a phase difference related modulation system, it can be seen that the present The present invention is also applicable to signals through another phase shift keying system are encoded.

Während bekannte Systeme phasenumtastmodulierter Signale eine genaue und strenge Synchronisierung benötigen, wird in der oben beschriebenen Weise gemäß der Erfindung eine Sig naldiskriminierung digital dadurch bewirkt, daß Daten "0" oder "1" in Abhängigkeit davon erzeugt werden, ob eine ermit telte Phase θ° oder θ ± 180° beträgt, wodurch das Synchronisa tionserfordernis beseitigt wird, und die verschiedenen Mängel vermieden werden, die durch die Verzögerungsleitungen auftre ten können.During known systems phase shift keyed signals need an accurate and rigorous synchronization the way described above according to the invention a Sig digital discrimination by causing data "0" or "1" are generated depending on whether one with half phase θ ° or θ ± 180 °, whereby the Synchronisa requirement is eliminated, and the various shortcomings avoided, which occur through the delay lines can.

Claims

1. PSK demodulator for demodulating a PSK signal present at its input, which is coded in that the phase of a carrier signal is modulated with a digital signal
a first multiplier ( 16 ) multiplying the PSK signal by a first reference signal,
a second multiplier ( 17 ) which multiplies the PSK signal by a second reference signal,
a first phase data extracting device ( 20 , 22 ), which extracts a carrier phase data representative first low-pass component from the multiplication output signal of the first multiplier ( 16 ), zeine second phase data extracting device ( 21 , 23 ), which represents a carrier phase data second low-pass component from the multiplication output signal of the second multiplier ( 17 ) extracted, and
a decoding device ( 24 ) for demodulating the digital signal from the first low-pass component and the second low-pass component, characterized in that it has an oscillator ( 18 ) generating the first reference signal at a frequency equal to that of the carrier signal - and one the second reference signal with a phase difference 90 ° with respect to the first reference signal generating device ( 19 ), that the first phase data extracting device ( 20 , 22 ) has an integrator ( 20 ) and the second phase data extracting device ( 21 , 23 ) comprises a damper ( 21 ) and that the decoding device ( 24 ) A / D converter ( 30 , 31 ) for analog-digital conversion of both the first low-pass component and the second low-pass component -, a memory device ( 32 , 35 ) for storing each of the digital signals from the A / D converters for the length of time corresponding to a character - and a discriminator device ( 33 , 34 , 36 ), the e compares a digital signal given later by the A / D converters ( 30 , 31 ) with a relevant signal stored in the memory device ( 32 , 35 ) and distinguishes whether the compared digital signals have the same phase difference θ or respectively phase differences of θ and have θ ± 180 °.

2. Demodulator according to claim 1, characterized in that the decoding device ( 24 ) has a device ( 36 ) which distinguishes from the first and the second low-pass component, to which of the many phase sectors the phase of the PSK signal belongs, the sectors same parts of a cycle from 0 ° to 360 °.

3. PSK demodulator for demodulating a PSK signal present at its input, which is coded in that the phase of a carrier signal is modulated with a digital signal
a first multiplier ( 16 ) multiplying the PSK signal by a first reference signal,
a second multiplier ( 17 ) which multiplies the PSK signal by a second reference signal,
a first phase data extracting device ( 20 , 22 ) that extracts a carrier phase data representative first low-pass component from the multiplication output signal of the first multiplier ( 16 ), a second phase data extracting device ( 21 , 23 ) that represents a carrier phase data second low-pass component from the multiplication output signal of the second multiplication device ( 17 ), and a decoding device ( 24 ) for demodulating the digital signal from the first low-pass component and the second low-pass component, characterized in that it has an oscillator ( 18 ) generating the first reference signal with a frequency equal to that of the carrier signal - and one the second reference signal with a phase difference of 90 ° with respect to the first reference signal generating device ( 19 ), that the first phase data extracting device ( 20 , 22 ) has an integrator ( 20 ) and the second phase data extract device ( 21 , 23 ) comprises a damper ( 21 ) and that the decoding device ( 24 ) analog comparator devices ( 33-36 ) which compare individual positive and negative amplitudes of the first and second low-pass components with positive and negative threshold values, a memory device ( 37 ) which stores the comparison result from the analog comparator devices ( 33-36 ), a further storage device ( 38 ) which stores the comparison result from the one storage device ( 37 ) for the period corresponding to a character, a digital comparator device ( 39 ) which stores the comparison result from which compares a storage device ( 37 ) with a previous comparison result from the further storage device ( 38 ), and comprises a discriminator device ( 40 ) which demodulates the digital signal from the output signal of the digital comparator device ( 39 ).

4. Demodulator according to claim 3, characterized in that the analog comparator means ( 33-36 ), which differentiate whether the individual positive and negative amplitudes of the first and second low-pass components are larger or smaller than the positive and negative threshold values, have a device which assigns a one-bit digital number to each differentiation result, the comparison result of the analog comparator means ( 33-36 ) including these one-bit digital numbers.