DE3486347T2 - Verbundrechnersystem. - Google Patents
Verbundrechnersystem.Info
- Publication number
- DE3486347T2 DE3486347T2 DE3486347T DE3486347T DE3486347T2 DE 3486347 T2 DE3486347 T2 DE 3486347T2 DE 3486347 T DE3486347 T DE 3486347T DE 3486347 T DE3486347 T DE 3486347T DE 3486347 T2 DE3486347 T2 DE 3486347T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- transmission
- message
- unit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 42
- 230000005856 abnormality Effects 0.000 claims description 16
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000010365 information processing Effects 0.000 claims 2
- 238000012545 processing Methods 0.000 description 13
- 238000010276 construction Methods 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4637—Interconnected ring systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
- Die Erfindung betrifft eine Kombination von Prozessen mit gleicher Übertragungsverarbeitungsfunktion, und spezieller betrifft sie ein kombiniertes Computersystem, das auf ein- bis dreidimensionale Weise aufgebaut ist.
- Netzwerksysteme zum Koppeln mehrerer Prozessoren (Computer) weisen bisher entweder eine Busstruktur, eine Schleifenstruktur, eine Sternstruktur oder eine vermaschte Struktur auf. Die ersten drei dieser Strukturen können nicht in dreidimensionaler Form aufgebaut werden. Bei einer vermaschten Struktur, bei der Prozessoren über bidirektionale Übertragungsleitungen miteinander verbunden sind, ist die Wegewahl komplex. Bei einer Sternstruktur unterscheidet sich der Prozessor im Zentrum der Struktur von den anderen Prozessoren. In einer vermaschten Struktur muß ein spezieller Prozessor so arbeiten, daß er mit jeder Änderung in der Struktur des Systems oder mit jedem anomalen Zustand, der auftreten kann, fertig wird, wodurch es schwierig ist, das System zu expandieren und zu warten.
- US-A-4,380,061 beschreibt ein Computersystem, wie es im Oberbegriff von Anspruch 1 definiert ist.
- Um die dem Stand der Technik innewohnenden Mängel aus zuschließen, schafft die Erfindung ein Computersystem mit hoher Übertragungskapazität und -geschwindigkeit, selbst wenn in einer Übertragungsleitung eine Fehlfunktion auftritt.
- Fig. 1 ist ein Diagramm von Aufbaubestandteilen gemäß der Erfindung; Fig. 2 bis 13 sind Diagramme, die mehrere Prozessoren zeigen, die gemäß der Erfindung in der Form von Netzwerken gekoppelt sind; und Fig. 14 ist ein Diagramm einer Datenverarbeitungs- und Steuereinheit gemäß der Erfindung.
- Fig. 1 zeigt drei Arten von Aufbauelementen (a), (b) und (c), die in Form von Aufbaublöcken kombiniert werden, um ein System zu bilden. Die Aufbaueinheit besteht aus einem Prozessor und unidirektionalen Übertragungsleitungen zum Übertragen der Daten von diesem an andere Prozessoren. Die Übertragungsleitungen benachbarter Prozessoren sind mit den unidirektionalen Übertragungsleitungen so verbunden, daß Paare gebildet werden, und daß von diesen Daten empfangen werden. Die Diagramme (a), (b) und (c) von Fig. 1 veranschaulichen Aufbaueinheiten, die aus Prozessoren 10, 20 und 30 sowie zwei, drei bzw. vier Übertragungsleitungen (101, 102), (201, 202, 203) bzw. (301, 302, 303, 304) bestehen. An die Übertragungsleitungen 101, 102, 201, 202, 203, 301, 302, 303 und 304 sind Übertragungsleitungen 10k, 10l, 20k, 20l, 20m, 30k, 30l, 30m und 30n benachbarter Prozessoren so angeschlossen, daß Paare gebildet werden. Die Fig. 2 bis 13 zeigen Übertragungsleitungen von Prozessoren, die Paare bilden, die aufeinanderfolgend gekoppelt sind. Die Aufbaueinheiten sind alle gleich, und demgemäß bildet jede der Übertragungsleitungen einen Teil einer Übertragungsleitung in Form einer geschlossenen Schleife. Hierbei kann die Aufbaueinheit zusätzlich zu den oben angegebenen Anzahlen jede beliebige Anzahl unidirektionaler Übertragungsleitungen aufweisen.
- Die Fig. 2 bis 5 veranschaulichen Beispiele der Kopplung der Aufbaueinheiten mit zwei unidirektionalen Übertragungsleitungen. Genauer gesagt, veranschaulicht Fig. 2 ein Beispiel, bei dem die Prozessoren in zwei Gruppen unterteilt sind, die aus (10, 11, 12) und (13, 14, 15) bestehen, und die über eine Schleife (101, 111, 121) und eine Schleife (131, 151, 141) gekoppelt sind. Die Prozessoren (10, 13), (11, 14) und (12, 15) in diesen verschiedenen Schleifen sind über eine Schleife (102, 132), eine Schleife (112, 142) und eine Schleife (122, 152) gekoppelt.
- Fig. 3 zeigt ein Beispiel, bei dem alle Prozessoren über dieselben Schleifen gekoppelt sind.
- Fig. 4 veranschaulicht ein Beispiel, bei dem die Prozessoren in drei Gruppen (10b, 11b, 12b, 13b), (14b, 15b, 16b, 17b) und (18b, 19b, 20b, 21b) aufgeteilt sind, die in Form von Schleifen gekoppelt sind. Abweichend vom Beispiel von Fig. 2 sind jedoch die Prozessoren (10b, 11b), (12b, 13b), (18b, 19b) und (20b, 21b) in denselben Schleifen gekoppelt. In dieser Hinsicht ähnelt das Beispiel von Fig. 4 dem Beispiel von Fig. 3. Jedoch sind andere Prozessoren (14b, 15b, 16b, 17b) so gekoppelt, daß sie Schleifen bilden, die die vorstehend genannten drei Schleifen (101b bis 131b), (141b bis 151b) und (181b bis 211b) durchdringen. In dieser Hinsicht ist das Beispiel von Fig. 4 dasselbe wie das Kopplungsverfahren von Fig. 2.
- Fig. 5 zeigt ein Beispiel, bei dem Prozessoren in drei Gruppen (10c, 11c, 12c, 13c, 14c, 15c), (16c, 17c, 18c, 19c, 20c, 21c) und (22c, 23c, 24c, 25c, 26c, 27c) unterteilt sind, die in Form von Schleifen gekoppelt sind. Abweichend vom Beispiel 4 liegen jedoch die Prozessoren 11c, 14c und die Prozessoren 23c, 26c in den Schleifen (101c bis 121c), (221c bis 231c), und sie sind einander nicht benachbart.
- Wenn bei der Anordnung von Fig. 2 das System zu erweitern ist, ohne den Aufbau der aus der Schleife (101, 111, 121) und der Schleife (131, 151, 141) bestehenden Doppelschleife zu ändern, ist es erforderlich, die Anzahl der Prozessoren für jede dieser Schleifen um eins zu erhöhen. Demgemäß ist es erforderlich, die Anzahl der Prozessoren um zwei zu erhöhen. Wenn es auf die Schleifen (102, 131), (112, 142) und (122, 152) gestützt ist, können die Prozessoren für jede der Schleifen um eins erhöht werden. D.h., daß die Prozessoren insgesamt um drei erhöht werden können.
- Bei der Anordnung von Fig. 3, die auf einer Doppelschleifenstruktur basiert, können die Prozessoren mit der Einheit eines Prozessors erhöht werden. Auf Grundlage derselben Überlegung wie bei Fig. 2 können die Prozessoren bei der Anordnung von Fig. 4 mit einer Einheit von sechs Prozessoren oder einer Einheit von vier Prozessoren erhöht werden. Bei der Anordnung von Fig. 5 können die Prozessoren auf dieselbe Weise mit einer Einheit von sechs Prozessoren erhöht werden. Die Zunahme der Anzahl von Prozessoren ändert die Struktur des Systems. Daher kann sich die Anzahl von Prozessoren, um die anschließend erhöht werden kann, ändern.
- Die Fig. 6 bis 10 veranschaulichen Verfahren zum Koppeln von Aufbaueinheiten mit drei unidirektionalen Übertragungsleitungen. In Fig. 6 sind die drei Prozessoren 20, 21 und 22 durch Schleifen (202, 212), (211, 221), (203, 223) gekoppelt, die Kopplung zwischen zwei Prozessoren bewirken, und durch Schleifen 201, 213, 222 einzelner Prozessoren.
- In Fig. 7 sind vier Prozessoren über Dreifachschleifen gekoppelt.
- Fig. 8 zeigt ein Beispiel, bei dem zur Struktur von Fig. 6 ein Prozessor hinzugefügt ist. Fig. 9 zeigt ein Beispiel, bei dem zur Struktur von Fig. 6 drei Prozessoren hinzugefügt sind. Fig. 10 zeigt ein Beispiel, bei dem zur Struktur von Fig. 9 drei Prozessoren hinzugefügt sind. In den Strukturen der Fig. 7 bis 10 können die Prozessoren um eine ganze Zahl größer als eins vermehrt werden.
- Die Fig. 11 bis 13 veranschaulichen Verfahren zum Koppeln von Aufbaueinheiten mit vier unidirektionalen Übertragungsleitungen. Fig. 11 zeigt ein Beispiel, bei dem neun Prozessoren auf zweidimensionale Weise angeordnet sind, Fig. 12 zeigt ein Beispiel, bei dem drei Prozessoren in eindimensionaler Form angeordnet sind, und Fig. 13 zeigt ein Beispiel, bei dem 32 Prozessoren in dreidimensionaler Form angeordnet sind. Fig. 13 ist eine Vergrößerung der Struktur von Fig. 11.
- Fig. 14 zeigt die interne Struktur der Aufbaueinheiten 10, 20 und 30. Abhängig von den Anzahlen 2, 3, 4 unidirektionaler Übertragungsleitungen der Aufbaueinheiten 10, 20 und 30 bestehen jedoch zwei, drei oder vier mit den Schleifenübertragungsleitungen verbundene Schnittstellen. Der Prozessor besteht aus einem Terminal 3000 und einer Datenverarbeitungs- und -steuereinheit 300, die das Aussenden oder den Empfang von Information in bezug auf die Schleifenübertragungsleitungen steuert.
- Das Terminal 3000 besteht aus einem Terminalgerät 3005 und Schnittstellen 3001 bis 3004 zwischen dem Terminalgerät und der Datenverarbeitungs- und -steuereinheit. Hierbei stellen die vier Schnittstellen 3001 bis 3004 die Verbindung zu verschiedenen Datenverarbeitungs- und -steuereinheiten her, und sie können mit jeder beliebigen Zahl größer als eins vorhanden sein.
- Nachfolgend wird ein Prozeß beschrieben, durch den vom Terminalgerät 3005 erzeugte Daten über eine Schleifenübertragungsleitung an ein vorgegebenes Terminal übertragen werden.
- Vom Terminalgerät 3005 erzeugte Daten werden über die Schnittstellen 3001 bis 3004 an die Datenverarbeitungs- und -steuereinheiten gesendet. Vom Terminalgerät über eine Schnittstelle 322 gesendete Daten werden dann in einem Sendepuffer 317 abgespeichert. Die Daten werden mit einer Adresse (Empfangsadresse) eines Terminals versehen, durch das die Daten zu empfangen sind, oder mit einem Code (Inhaltscode), der dem Inhalt der Daten entspricht. In eine Routinetabelle 323 ist ein Programm eingeschrieben, das festlegt, in welcher Schleifenrichtung die Daten abhängig von der Adresse oder dem Inhaltscode übertragen werden sollten. Das Programm wurde in die Routinetabelle 323 vor dem Senden der Daten eingeschrieben. Wenn Daten im Sendepuffer 317 vorhanden sind, sendet die Betriebseinheit 315 diese Daten von einer der Schnittstellen 311 bis 314 gestützt auf die Routinetabelle 323 aus. Wenn die so ausgesendeten Daten nach einem Umlauf durch die Schleife zurückkehren, erkennt die Betriebseinheit 315, daß die Daten richtig übertragen wurden, und sie löscht die Daten aus dem Sendepuffer 317. Hierbei werden die zu sendenden Daten mit einer Adresse der Schnittstelle versehen, die die Daten sendet. Die Adresse der Schnittstelle wurde vorab im ROM einer Schnittstellenadressentabelle 321 abgespeichert.
- Wenn in der Schleife laufende Daten ankommen, übernimmt die Datenverarbeitungs- und -steuereinheit 300 die Daten z. B. über eine Schnittstelle 311, liest die Adresse der Schnittstelle 311 aus der Schnittstellenadressentabelle 321, fügt die Schnittstellenadresse hinzu und speichert die Daten in einem Empfangspuffer 316 ab. Wenn die empfangenen Daten nicht mit den von der Datenverarbeitungs- und -steuereinheit 300 erzeugten Daten übereinstimmen, werden die Daten über die Schnittstelle 311 gesendet, die die Daten empfing. Wenn die Daten diejenigen sind, die von der Datenverarbeitungs- und -steuereinheit 300 erzeugt wurden, werden diese Daten aus dem Empfangspuffer 316 und dem Sendepuffer 317, wie oben angegeben, gelöscht.
- Wenn die Daten in den Empfangspuffer 316 übernommen sind, überträgt die Betriebseinheit 315 die Daten über die Schnittstelle 322 an das Terminal, vorausgesetzt, daß die Empfangsadresse oder der Inhaltscode der Daten in Übereinstimmung mit denjenigen einer Empfangsfunktion-Codetabelle und einer Adresse 320 steht. Danach werden, wenn die Empfangsadresse oder der Inhaltscode der Daten in Übereinstimmung mit derjenigen in der Routinetabelle 323 steht, die Daten in Richtung der in diese eingeschriebenen Übertragungsschleife über die Schnittstellen 311 bis 314 in anderen Richtungen gesendet als sie der Schleifenrichtung entsprechen, in der die Daten empfangen wurden. Wenn die Daten an das Terminal und in der Schleifenrichtung gesendet werden, werden sie aus dem Empfangspuffer 316 gelöscht.
- Wenn die Daten im Sendepuffer 317 und die Daten im Empfangspuffer 316 das erste Mal zu senden sind, und zwar jeweils in ihrer eigenen Schleife, stellt die Datenverarbeitungs- und -steuereinheit einen Timer 318 für jeden der Datenwerte. Wenn die Daten nicht zurückgekommen sind, nachdem eine vorgegebene Zeitspanne verstrichen ist, setzt die Datenverarbeitungs- und -steuereinheit ein Flag in einem Anomalitätsstatus-Register 319, zugehörig zur Schleife, an die die Daten gesendet wurden.
- Wenn das Flag im Anomalitätsstatus-Register 317 gesetzt ist, überträgt die Betriebseinheit 315 den Anomalitätszustand in der Schleife im Rundruf über die Schnittstellen 311 bis 314 in alle Richtungen. Bei Empfang eines Datenwerts, der einen Anomalitätszustand meldet, sendet die Datenverarbeitungs- und -steuereinheit den Anomalitätszustand in diejenigen Schleifenrichtungen im Rundruf, von denen noch keine Meldung zu einem Anomalitätszustand empfangen wurde. Derjenige Prozessor, der die Daten empfangen hat, die den Anomalitätszustand melden, wandelt die Routinetabelle 323 entsprechend der anomal arbeitenden Schleife ab. Z.B. kann ein Umgehungsweg festgelegt worden sein, um mit einem Anomalitätszustand fertig zu werden, der in den Schleifen auftreten kann, oder die Daten können, wenn ein Anomalitätszustand irgendwo auftritt, danach im Rundruf in alle Schleifenrichtungen gesendet werden.
- In der Empfangsfunktion-Codetabelle und der Adresse 320 wurde vorab ein Inhaltscode oder eine Adresse für die Daten abgespeichert, die für das Terminalgerät 3005 erforderlich sind, das mit der Datenverarbeitungs- und -steuereinheit 300 verbunden ist.
- Beim erfindungsgemäßen System kann der fehlerhafte Teil zur Überprüfung abgetrennt werden. In diesem Fall wird die Übertragung von Daten über andere Abschnitte fortgeführt. Ferner kann Wartung leicht ausgeführt werden, da die Aufbaueinheiten alle dieselben sind.
- Gemäß der vorstehend beschriebenen Erfindung werden identische Aufbaueinheiten aufeinanderfolgend miteinander gekoppelt, um mehrere Schleifenstrukturen zu bilden. Durch Ändern des Anschlußverfahrens kann ein Kommunikationsnetzwerk gebildet werden, das leicht in eindimensionale, zweidimensionale oder dreidimensionale Struktur geändert werden kann.
- Ferner kann die Übertragungswegewahl leicht ausgeführt werden, da sie auf einem Schleifennetzwerk beruht. Darüber hinaus weisen alle Aufbaueinheiten dieselbe Hardware und Software auf, und es ist keine Vorrichtung mit speziellen Funktionen wie eine Mastervorrichtung erforderlich, wodurch sich ein Vorteil in bezug auf die Wartung ergibt.
Claims (7)
1. Computersystem, umfassend eine Mehrzahl von
informationsverarbeitenden und -steuernden Einheiten (10 . . . 15,
20 . . . 22, 30, 300), deren jede mit einem Terminalgerät (3005)
verbunden ist und enthält
eine an eine Eingangs-Übertragungsleitung (30k) und eine
Ausgangs-Übertragungsleitung (30l) gekoppelte
Schnittstelleneinrichtung (311) zum Empfangen und Übertragen von
Nachrichten von bzw. an anderen Einheiten, wobei die Eingangs- und
Ausgangs-Übertragungsleitungen zur Bildung einer ersten
Übertragungsschleife gekoppelt sind, wobei jede Nachricht Daten,
eine die sendende Einheit identifizierende Quellenadresse und
eine von den empfangenden Einheiten benutzte
charakteristische Information enthält, wobei jede Einheit umfaßt:
eine Einrichtung (315) zum Übertragen von Nachrichten
von einem mit der Einheit verbundenen Terminalgerät an eine
Übertragungsschleife,
einen Sendepuffer (317) zum Speichern der jeweiligen zu
sendenden Nachricht,
einen Empfangspuffer (316) zum Speichern einer
empfangenen Nachricht,
eine Einrichtung (315) zum Vergleichen der Quellenadresse
der empfangenen Nachricht mit der eigenen Adresse der Einheit
und zum Übertragen der in dem Empfangspuffer (316)
gespeicherten Daten an die empfangende Schnittstelleneinrichtung (311)
zum weiteren Umlauf in der Übertragungsschleife, falls diese
Adressen verschieden sind, bzw. zum Übertragen der Daten von
dem Empfangspuffer (316) an das Terminalgerät, falls die in
der Nachricht enthaltene charakteristische Information
anzeigt, daß die in der Nachricht enthaltenen Daten von einem
mit der Einheit verbundenen Terminalgerät (3005) benutzt
werden sollen, und
eine Einrichtung (315, 318, 319) mit einem
Abnormalitäts-Zustandsregister (319) zum Erfassen einer Abnormalität
des Systems durch Prüfen, ob eine von der Einheit gesendete
Nachricht nach einer vorbestimmten Zeitperiode zurückkehrt
und das Setzen des Abnormalitäts-Registers (319), falls diese
Prüfung negativ ist,
dadurch gekennzeichnet, daß jede der
informationsverarbeitenden und -steuernden Einheiten (10 . . . 15, 20 . . . 22, 30,
300) ferner umfaßt:
weitere Schnittstelleneinrichtungen (312 . . . 314), die mit
zur Bildung mindestens einer zweiten Übertragungsschleife
gekoppelte Eingangs- und Ausgangs-Übertragungsleitungen (301 . . .
30n, 302, 304) verbunden sind,
eine Routinetabelle (323), die die zum Übertragen einer
gegebenen Nachricht ausgewählte Schnittstelleneinrichtung
(311 . . .314) angibt, und
eine schnittstellen-Adressentabelle (321),
wobei jede Einheit die in der zu sendenden Nachricht
enthaltene Quellenadresse zusammen mit der Adresse der
jeweils zur Übertragung ausgewählten Schnittstelleneinrichtung
(311 . . .314) bereitstellt, und wobei die Vergleichseinrichtung
(315) die in der empfangenen Nachricht enthaltene
Schnittstellenadresse mit der in der schnittstellen-Adressentabelle
(321) gespeicherten Adresse vergleicht und die in dem
Empfangspuffer (316) gespeicherten Daten an die jeweils zur
Übertragung ausgewählte Schnittstelleneinrichtung auf der
Basis der Routinetabelle (323) überträgt, falls diese Adressen
verschieden sind, und
wobei eine Einheit, deren Abnormalitäts-Register (319)
gesetzt ist, die Abnormalitäts-Zustandsdaten auf allen
Übertragungsschleifen aus sendet, während eine die Abnormalitäts-
Zustandsdaten empfangende Einheit die Daten an die
Übertragungsleitungen mit Ausnahme derjenigen sendet, von denen sie
die Abnormalitäts-Zustandsdaten hat, und ihre Routinetabelle
(323) in Übereinstimmung mit der abnormalen
Übertragungsschleife umwandelt.
2. System nach Anspruch 1, wobei die Mehrzahl von
Übertragungsschleifen einander kreuzen.
3. System nach Anspruch 1 oder 2, wobei die Mehrzahl von
Übertragungsschleifen eine dreidimensionale, vorzugsweise die
Oberfläche eines Würfels definierende, Struktur ausbilden.
4. System nach einem der Ansprüche 1 bis 3, wobei alle
Einheiten (10 . . . 15, 20 . . . 22, 30) von identischer Bauart sind.
5. System nach einem der Ansprüche 1 bis 4, wobei die
charakteristische Information eine Zieladresse zum
Identifizieren desjenigen Terminalgerätes (3005) enthält, das die in der
jeweiligen Nachricht enthaltenen Daten empfangen soll.
6. System nach Anspruch 5, wobei jede Einheit (300) eine
Codetabelle (320) und eine Einrichtung (315) zum Vergleich
des darin gespeicherten Codes mit dem in der empfangenen
Nachricht enthaltenen Code enthält.
7. System nach einem der Ansprüche 1 bis 4, wobei die
charakteristische Information einen Inhaltscode enthält, der die
Inhalte der in der jeweiligen Nachricht enthaltenen Daten
angibt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58246294A JP2644718B2 (ja) | 1983-12-28 | 1983-12-28 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3486347D1 DE3486347D1 (de) | 1994-10-13 |
DE3486347T2 true DE3486347T2 (de) | 1995-01-19 |
Family
ID=17146407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3486347T Expired - Fee Related DE3486347T2 (de) | 1983-12-28 | 1984-12-27 | Verbundrechnersystem. |
Country Status (4)
Country | Link |
---|---|
US (1) | US5341504A (de) |
EP (1) | EP0146966B1 (de) |
JP (1) | JP2644718B2 (de) |
DE (1) | DE3486347T2 (de) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4797882A (en) * | 1985-10-02 | 1989-01-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Mesh-based switching network |
JPS62206660A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | プロセツサ結合装置 |
EP0286240B1 (de) * | 1987-03-11 | 1996-06-05 | Toyo Communication Equipment Co.,Ltd. | Rechnersystem |
EP0293701B1 (de) * | 1987-06-01 | 1994-08-10 | Applied Intelligent Systems, Inc. | Paralleles Nachbarverarbeitungssystem und -Verfahren |
JP2743994B2 (ja) * | 1987-06-29 | 1998-04-28 | 株式会社東芝 | 並列処理システム |
JPH03174648A (ja) * | 1989-09-12 | 1991-07-29 | Nec Corp | 並列処理システム構成集積回路 |
US6453406B1 (en) * | 1990-10-17 | 2002-09-17 | Compaq Computer Corporation | Multiprocessor system with fiber optic bus interconnect for interprocessor communications |
US5689719A (en) * | 1991-06-28 | 1997-11-18 | Sanyo Electric O., Ltd. | Parallel computer system including processing elements |
US5583990A (en) * | 1993-12-10 | 1996-12-10 | Cray Research, Inc. | System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel |
US5560027A (en) * | 1993-12-15 | 1996-09-24 | Convex Computer Corporation | Scalable parallel processing systems wherein each hypernode has plural processing modules interconnected by crossbar and each processing module has SCI circuitry for forming multi-dimensional network with other hypernodes |
US5644714A (en) | 1994-01-14 | 1997-07-01 | Elonex Plc, Ltd. | Video collection and distribution system with interested item notification and download on demand |
US5515510A (en) * | 1994-01-14 | 1996-05-07 | Consilium Overseas Limited | Communications internetwork system connecting a client node array to a resource array |
US5557734A (en) * | 1994-06-17 | 1996-09-17 | Applied Intelligent Systems, Inc. | Cache burst architecture for parallel processing, such as for image processing |
US5659796A (en) * | 1995-04-13 | 1997-08-19 | Cray Research, Inc. | System for randomly modifying virtual channel allocation and accepting the random modification based on the cost function |
US5701416A (en) * | 1995-04-13 | 1997-12-23 | Cray Research, Inc. | Adaptive routing mechanism for torus interconnection network |
US6055618A (en) * | 1995-10-31 | 2000-04-25 | Cray Research, Inc. | Virtual maintenance network in multiprocessing system having a non-flow controlled virtual maintenance channel |
US5864738A (en) * | 1996-03-13 | 1999-01-26 | Cray Research, Inc. | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller |
US5835925A (en) * | 1996-03-13 | 1998-11-10 | Cray Research, Inc. | Using external registers to extend memory reference capabilities of a microprocessor |
US5898827A (en) * | 1996-09-27 | 1999-04-27 | Hewlett-Packard Co. | Routing methods for a multinode SCI computer system |
US6230252B1 (en) | 1997-11-17 | 2001-05-08 | Silicon Graphics, Inc. | Hybrid hypercube/torus architecture |
US6085303A (en) * | 1997-11-17 | 2000-07-04 | Cray Research, Inc. | Seralized race-free virtual barrier network |
US6101181A (en) * | 1997-11-17 | 2000-08-08 | Cray Research Inc. | Virtual channel assignment in large torus systems |
US5970232A (en) * | 1997-11-17 | 1999-10-19 | Cray Research, Inc. | Router table lookup mechanism |
US6314110B1 (en) * | 1998-03-06 | 2001-11-06 | Cisco Technology, Inc. | Method and apparatus for distributed bandwidth allocation for a bi-directional ring media with spatial and local reuse |
US6216174B1 (en) | 1998-09-29 | 2001-04-10 | Silicon Graphics, Inc. | System and method for fast barrier synchronization |
US6320501B1 (en) | 1999-05-25 | 2001-11-20 | Pittway Corporation | Multiple sensor system for alarm determination with device-to-device communications |
US6674720B1 (en) | 1999-09-29 | 2004-01-06 | Silicon Graphics, Inc. | Age-based network arbitration system and method |
US6751698B1 (en) | 1999-09-29 | 2004-06-15 | Silicon Graphics, Inc. | Multiprocessor node controller circuit and method |
CN100385460C (zh) * | 2001-03-13 | 2008-04-30 | 伊强德斯股份有限公司 | 联动式计数器及联动装置 |
US6783498B2 (en) * | 2002-03-26 | 2004-08-31 | Vivometrics, Inc. | Method and system for extracting cardiac parameters from plethysmographic signals |
US20040199894A1 (en) * | 2002-07-23 | 2004-10-07 | Klein Robert C. | Interconnect structure for electrical devices |
AU2003254126A1 (en) * | 2002-07-23 | 2004-02-09 | Gatechance Technologies Inc | Pipelined reconfigurable dynamic instruciton set processor |
US20040062196A1 (en) * | 2002-10-01 | 2004-04-01 | Avici Systems, Inc. | Single shelf router |
TW200416522A (en) | 2003-02-25 | 2004-09-01 | Asustek Comp Inc | Portable computer carrying desktop computer processor and power management method thereof |
US8307194B1 (en) | 2003-08-18 | 2012-11-06 | Cray Inc. | Relaxed memory consistency model |
US7543133B1 (en) | 2003-08-18 | 2009-06-02 | Cray Inc. | Latency tolerant distributed shared memory multiprocessor computer |
US7735088B1 (en) | 2003-08-18 | 2010-06-08 | Cray Inc. | Scheduling synchronization of programs running as streams on multiple processors |
US7366873B1 (en) | 2003-08-18 | 2008-04-29 | Cray, Inc. | Indirectly addressed vector load-operate-store method and apparatus |
US7519771B1 (en) | 2003-08-18 | 2009-04-14 | Cray Inc. | System and method for processing memory instructions using a forced order queue |
US7421565B1 (en) | 2003-08-18 | 2008-09-02 | Cray Inc. | Method and apparatus for indirectly addressed vector load-add -store across multi-processors |
US7437521B1 (en) | 2003-08-18 | 2008-10-14 | Cray Inc. | Multistream processing memory-and barrier-synchronization method and apparatus |
US7503048B1 (en) | 2003-08-18 | 2009-03-10 | Cray Incorporated | Scheduling synchronization of programs running as streams on multiple processors |
US7334110B1 (en) | 2003-08-18 | 2008-02-19 | Cray Inc. | Decoupled scalar/vector computer architecture system and method |
US7185138B1 (en) | 2004-05-14 | 2007-02-27 | Peter Galicki | Multi-dimensional data routing fabric |
US7478769B1 (en) | 2005-03-09 | 2009-01-20 | Cray Inc. | Method and apparatus for cooling electronic components |
US7380102B2 (en) * | 2005-09-27 | 2008-05-27 | International Business Machines Corporation | Communication link control among inter-coupled multiple processing units in a node to respective units in another node for request broadcasting and combined response |
TW200712898A (en) * | 2005-09-30 | 2007-04-01 | Tyan Computer Corp | Multi-processor module |
US7818388B2 (en) * | 2005-10-07 | 2010-10-19 | International Business Machines Corporation | Data processing system, method and interconnect fabric supporting multiple planes of processing nodes |
US8441942B1 (en) * | 2008-12-03 | 2013-05-14 | Tellabs Operations Inc. | Method and apparatus for link level loop detection |
JP6946955B2 (ja) * | 2017-11-10 | 2021-10-13 | 富士通株式会社 | 情報処理装置、演算処理装置及び情報処理装置の制御方法 |
GB201904266D0 (en) * | 2019-03-27 | 2019-05-08 | Graphcore Ltd | A networked computer with embedded rings |
GB201904267D0 (en) * | 2019-03-27 | 2019-05-08 | Graphcore Ltd | A networked computer with multiple embedded rings |
CN113424198B (zh) * | 2019-11-15 | 2023-08-29 | 昆仑芯(北京)科技有限公司 | 基于柔性电缆连接的分布式ai训练拓扑 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473160A (en) * | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
US3731002A (en) * | 1970-10-08 | 1973-05-01 | Bell Telephone Labor Inc | Interconnected loop data block transmission system |
JPS5015521A (de) * | 1973-06-08 | 1975-02-19 | ||
CH584492A5 (de) * | 1974-12-10 | 1977-01-31 | Hasler Ag | |
JPS51138360A (en) * | 1975-05-26 | 1976-11-29 | Hitachi Ltd | Intra-premiss information control and transmission system |
JPS5248416A (en) * | 1975-07-23 | 1977-04-18 | Johnson Controls Inc | Data communication system |
US4177514A (en) * | 1976-11-12 | 1979-12-04 | General Electric Company | Graph architecture information processing system |
JPS5439503A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Priority selection system in ring transmission line |
US4195351A (en) * | 1978-01-27 | 1980-03-25 | International Business Machines Corporation | Loop configured data transmission system |
FR2420254A1 (fr) * | 1978-03-17 | 1979-10-12 | Anvar | Procede de routage d'informations dans un reseau de transmission de donnees numeriques et dispositif et reseau pour la mise en oeuvre de ce procede |
US4247892A (en) * | 1978-10-12 | 1981-01-27 | Lawrence Patrick N | Arrays of machines such as computers |
US4271511A (en) * | 1979-04-25 | 1981-06-02 | Solomon Manber | Communications network |
US4287592A (en) * | 1979-05-23 | 1981-09-01 | Burroughs Corporation | Method and apparatus for interfacing stations in a multiloop communications system |
JPS5847111B2 (ja) * | 1979-09-10 | 1983-10-20 | 株式会社日立製作所 | ル−プ伝送システム |
JPS5947905B2 (ja) * | 1980-02-08 | 1984-11-22 | 株式会社日立製作所 | 共通伝送路を用いた情報の伝送方法 |
JPS5947906B2 (ja) * | 1980-07-11 | 1984-11-22 | 株式会社日立製作所 | ル−プ伝送システム |
JPS5943862B2 (ja) * | 1980-09-12 | 1984-10-25 | 株式会社日立製作所 | ル−プ伝送システムの情報伝送方法 |
US4399531A (en) * | 1980-09-29 | 1983-08-16 | Rockwell International Corporation | Distributed digital data communications network |
JPS57164636A (en) * | 1981-04-03 | 1982-10-09 | Hitachi Ltd | Control method for transmission system |
US4622632A (en) * | 1982-08-18 | 1986-11-11 | Board Of Regents, University Of Washington | Data processing system having a pyramidal array of processors |
DE3382005D1 (de) * | 1982-08-25 | 1991-01-03 | Nec Corp | Datenuebertragungsgeraet fuer ringuebertragungssystem. |
FR2538662B1 (fr) * | 1982-12-22 | 1988-04-29 | Trt Telecom Radio Electr | Systeme de commutation telephonique |
US4644496A (en) * | 1983-01-11 | 1987-02-17 | Iowa State University Research Foundation, Inc. | Apparatus, methods, and systems for computer information transfer |
US4538264A (en) * | 1983-02-14 | 1985-08-27 | Prime Computer, Inc. | Self-repairing ring communications network |
US4527270A (en) * | 1983-05-04 | 1985-07-02 | Allen-Bradley Company | Communications network with stations that detect and automatically bypass faults |
US4709327A (en) * | 1983-05-31 | 1987-11-24 | Hillis W Daniel | Parallel processor/memory circuit |
JPH0618377B2 (ja) * | 1983-09-08 | 1994-03-09 | 株式会社日立製作所 | 伝送系 |
JPH0767112B2 (ja) * | 1983-12-23 | 1995-07-19 | 株式会社日立製作所 | 通信ネツトワ−クシステム |
US4561088A (en) * | 1984-02-13 | 1985-12-24 | Fmc Corporation | Communication system bypass architecture |
-
1983
- 1983-12-28 JP JP58246294A patent/JP2644718B2/ja not_active Expired - Lifetime
-
1984
- 1984-12-27 DE DE3486347T patent/DE3486347T2/de not_active Expired - Fee Related
- 1984-12-27 EP EP84116339A patent/EP0146966B1/de not_active Expired - Lifetime
-
1990
- 1990-03-01 US US07/490,520 patent/US5341504A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0146966B1 (de) | 1994-09-07 |
US5341504A (en) | 1994-08-23 |
JP2644718B2 (ja) | 1997-08-25 |
DE3486347D1 (de) | 1994-10-13 |
JPS60140457A (ja) | 1985-07-25 |
EP0146966A2 (de) | 1985-07-03 |
EP0146966A3 (en) | 1986-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3486347T2 (de) | Verbundrechnersystem. | |
DE3750647T2 (de) | Netz mit Jetonübergabe. | |
DE69232857T2 (de) | Mehrstufiges Verbindungsnetzwerk für Verarbeitungssystem | |
DE3855925T2 (de) | Nachrichtenübertragung in einem multiplexsystem | |
DE2953444C2 (de) | Anordnung und Verfahren für ein digitales Datenübertragungsnetzwerk | |
DE2230830C2 (de) | Datenverarbeitungsanlage | |
DE3751853T2 (de) | Vorrichtung für ein fehlertolerantes Rechnersystem mit erweiterungsfähigem Prozessorabschnitt | |
DE3786196T2 (de) | Verfahren zur duplex-datenuebertragung unter verwendung eines sende- und warteprotokolls. | |
DE3850097T2 (de) | Rechnerverbinder für gruppen von datenverarbeitungseinrichtungen. | |
DE3305115C2 (de) | ||
DE69021186T2 (de) | "Master-Slave" industrielles Netzwerk mit Tokenübergabe. | |
DE3486456T2 (de) | Nachrichtennetzsystem | |
DE69022055T2 (de) | Schaltungseinrichtungen und Verfahren für Vielfachübertragung. | |
DE69127612T2 (de) | Datenübertragungssteuerungssystem | |
DE3587336T2 (de) | Ringuebertragungssystem mit variabler verbindungsreihenfolge der stationen. | |
EP0974901A2 (de) | Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerkes | |
DE2731200A1 (de) | Anordnung zum steuern von datenfluessen | |
EP0618703A2 (de) | Verfahren für Punkt-zu-Mehrpunkt-Verbindungen in selbstroutenden ATM-Koppelfeldern | |
DE2951426A1 (de) | Zeitteilmultiplexuebertragungsvorrichtung | |
DE68927157T2 (de) | Deblockierverfahren eines Multiprozessor-Multibus-Systems | |
DE69025242T2 (de) | Kommunikationseinrichtung zur Überwachung der übertragenen Datenmenge | |
DE69321391T2 (de) | Verfahren zur dezentralen Steuerung der Kommunikationsleitweglenkung im Paketvermittlungsnetz | |
EP0133577B1 (de) | Datenübertragungsverfahren in einem digitalen Übertragungsnetzwerk und Vorrichtung zur Durchführung des Verfahrens | |
BE1025127B1 (de) | Kommunikationssystem zur seriellen Kommunikation zwischen Kommunikationsgeräten | |
DE3050171C1 (de) | Vorrichtung zur Steuerung von Vermittlungen in einem Duplex-UEbertragungsnetz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |