DE3326224C2

DE3326224C2 - Circuit arrangement for controlling a display device

Info

Publication number: DE3326224C2
Application number: DE19833326224
Authority: DE
Inventors: Jürgen Dipl.-Ing. 6257 Hünfelden Zilias
Original assignee: Telefonbau und Normalzeit GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1983-07-21
Filing date: 1983-07-21
Publication date: 1987-04-16
Also published as: DE3326224A1

Abstract

Die erfindungsgemäße Schaltungsanordnung beinhaltet einen programmierbaren Festwertspeicher, wo für jedes abbildbare Symbol beliebiger Form und Größe ein Speicherbereich zur Verfügung steht. In diesem Speicherbereich beschreibt jede einzelne Speicherzeile eine Anzeigespalte eines Symbols oder einen Teil davon, wobei jeweils angegeben wird, wieviele gleichartige Bildpunkte in einer Spalte nacheinander folgen. Damit ist es möglich, bei einer punktweise ansteuerbaren Anzeigeeinrichtung Symbole beliebiger Form und Größe ohne Rücksicht auf Zeilenstrukturen zur Anzeige zu bringen. Der Abruf der Symbole geschieht durch Anlegen eines Symbolcodes, womit ein Speicherbereich im programmierbaren Festwertspeicher adressiert wird. Zusätzlich kann durch Anbieten eines Adreßcodes das anzuzeigende Symbol auf der Anzeigeeinrichtung positioniert werden. Mit der Schaltungsanordnung ist es außerdem möglich, den Inhalt verschieden großer Flächen innerhalb der Anzeigeeinrichtungen invertiert darzustellen.The circuit arrangement according to the invention contains a programmable read-only memory, where a memory area is available for each symbol of any shape and size that can be displayed. In this memory area, each individual memory line describes a display column of a symbol or a part of it, whereby it is specified in each case how many identical pixels follow one another in a column. This makes it possible to display symbols of any shape and size without taking line structures into account in a display device that can be controlled point by point. The symbols are called up by applying a symbol code, which addresses a memory area in the programmable read-only memory. In addition, the symbol to be displayed can be positioned on the display device by providing an address code. The circuit arrangement also makes it possible to display the content of areas of different sizes within the display devices inverted.

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern einer Anzeigeeinrichtung gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a circuit arrangement for controlling a display device according to the preamble of patent claim 1.

Eine derartige Schaltungsanordnung ist aus der DE-OS 31 49 897 bekannt, in der eine elektronische Einrichtung mit einer Speichervorrichtung zum Speichern von anzuzeigenden Eingangsdaten beschrieben ist, wobei es sich um die Anzeigeeinrichtung für einen elektronischen Kleinrechner handelt. Die matrixförmig in Zeilen und Spalten angeordneten Bildpunkte werden dabei in zwei Betriebsweisen angesteuert, so daß sich entweder einstufige Anzeigen mit großen Symbolen oder mehrstufige Anzeigen mit jeweils kleineren Symbolen ergeben. Da bei einem Kleinrechner nur eine beschränkte Anzahl von Zeichen in einer Zeile angeordnet sein kann, sind für jede Betriebsart besondere Anzeigeregister vorgesehen. Diese werden bei mehrzeiligen Anzeigen hintereinander geschaltet und es wird dabei bewirkt, daß die Adressierung eines Zeichenmuster-Generators umgeschaltet wird. Wie aus den Zeichnungen und der Beschreibung hervorgeht, wird in diesem Zeichenmuster-Generator das Symbol bildpunktweise gespeichert, so daß für jeden einzelnen Bildpunkt ein Bit erforderlich ist, womit ein erheblicher Speicheraufwand verbunden ist. Außerdem sind die Symbole in ihrer Größe in Abhängigkeit von der jeweils eingestellten Betriebsart an die vorgegebene Zeilenhöhe gebunden, so daß es nicht möglich ist, Symbole mit beliebig auswählbaren, verschiedenen Größenordnungen an beliebigen Stellen in einer Anzeigeeinrichtung unterzubringen.Such a circuit arrangement is known from DE-OS 31 49 897, which describes an electronic device with a storage device for storing input data to be displayed, which is the display device for a small electronic computer. The pixels arranged in a matrix in rows and columns are controlled in two operating modes, so that either single-level displays with large symbols or multi-level displays with smaller symbols are produced. Since only a limited number of characters can be arranged in a row in a small computer, special display registers are provided for each operating mode. These are connected in series in multi-line displays and this causes the addressing of a character pattern generator to be switched. As can be seen from the drawings and the description, the symbol is stored pixel by pixel in this character pattern generator, so that one bit is required for each individual pixel, which involves a considerable amount of memory. In addition, the size of the symbols is tied to the specified line height depending on the operating mode selected, so that it is not possible to accommodate symbols with arbitrarily selectable, different sizes at arbitrary locations in a display device.

Zur Darsellung von Symbolen an Anzeigeeinrichtungen ist es außerdem bekannt, Prozessoren oder ähnliche Anordnungen einzusetzen, um mit einfachen Eingabesignalen eine meist aus mehreren Symbolen bestehende Anzeige zu bewirken. Dabei wird ein angebotener Eingangscode so umgewandelt, daß daraufhin ein vorgegebenes Symbol in der Anzeige erscheint. Eine derartige Anordnung als integrierte Schaltung ist angegeben in "Siemens- Components" 21 (1983) Heft 1, auf den Seiten 14 bis 18. Hier wird für eine Sieben-Segment-Flüssigkeitskristallanzeige beschrieben, wie die über eine Prozessorschnittstelle eingegebenen Daten von einem Charaktergenerator so umgeformt werden, daß für die gewünschte Anzeige die erforderlichen Segmente angesteuert werden. Da die Anzeigeeinrichtung Zeilen in Sieben-Segment-Ausführungen enthält, lassen sich nur die damit darstellbaren Symbole in einheitlicher Größe anzeigen.In order to display symbols on display devices, it is also known to use processors or similar arrangements to produce a display, usually consisting of several symbols, using simple input signals. An input code is converted in such a way that a given symbol then appears on the display. Such an arrangement as an integrated circuit is given in "Siemens Components" 21 (1983), Issue 1, on pages 14 to 18. Here, for a seven-segment liquid crystal display, it is described how the data entered via a processor interface is converted by a character generator in such a way that the required segments are controlled for the desired display. Since the display device contains lines in seven-segment versions, only the symbols that can be displayed with them can be displayed in a uniform size.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art derart weiterzubilden, daß mit vertretbarem Speicher- und Logikaufwand eine große Zahl von beliebig auswählbaren Symbolen verschiedener Größenordnungen zur Anzeige gebracht werden kann.The invention is based on the object of developing a circuit arrangement of the type mentioned at the outset in such a way that a large number of freely selectable symbols of different sizes can be displayed with a reasonable amount of memory and logic.

Diese Aufgabe wird mit den Merkmalen gelöst, wie sie im Patentanspruch 1 angegeben sind.This object is achieved with the features as specified in patent claim 1.

Damit wird in vorteilhafter Weise erreicht, daß eine Anzeigeeinrichtung optimal an den jeweiligen Verwendungszweck angepaßt werden kann, indem Schriftzeichen und Symbole aller Art und Größe darstellbar sind. Es können also wichtige Anzeigen größer dargestellt werden als andere, wobei keine Rücksicht auf Zeilenanordnungen und die Breite des Symbols genommen werden muß, weil jedes Zeichen durch einen Adreßcode an eine beliebige Stelle der Anzeigeeinrichtung gesetzt werden kann.This advantageously means that a display device can be optimally adapted to the respective intended use by displaying characters and symbols of all types and sizes. Important displays can therefore be displayed larger than others, without having to take line arrangements or the width of the symbol into account, because each character can be placed anywhere on the display device using an address code.

Bei der Darstellung von Schriftzeichen läßt sich ohne weiteres die sogenannte Proportionalschrift anwenden, wobei eine erhebliche Platzersparnis dadurch erreicht wird, daß die Buchstabenbreite variabel ist und somit nur die tatsächlich notwendige Breite eines Schriftzeichens ausgenutzt wird.When displaying characters, the so-called proportional font can be used without any problem, whereby a considerable space saving is achieved by the fact that the letter width is variable and thus only the actually necessary width of a character is used.

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen. Dabei ist u. a. angegeben, daß die erfindungsgemäße Schaltungsanordnung auch dazu geeignet ist, den Inhalt von beliebig groß festlegbaren Flächen invertiert anzuzeigen.Further developments of the invention emerge from the subclaims. It is stated, among other things, that the circuit arrangement according to the invention is also suitable for displaying the content of areas of any size inverted.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand von Zeichnungen näher erläutert. Es zeigt:An embodiment of the invention is explained in more detail below with reference to drawings. It shows:

Fig. 1 die Schaltungsanordnung zur Ansteuerung der Anzeigeeinrichtung. Fig. 1 shows the circuit arrangement for controlling the display device.

Fig. 2 das Prinzip einer punktweise ansteuerbaren Anzeigeeinrichtung. Fig. 2 shows the principle of a point-controlled display device.

Fig. 3 die Darstellung eines Speicherbereiches innerhalb des programmierbaren Festwertspeichers Fig. 3 shows a memory area within the programmable read-only memory

Fig. 4 den Inhalt eines Speicherbereiches zur Beschreibung des in Fig. 2 dargestellten Symbols "A". Fig. 4 shows the contents of a memory area for describing the symbol "A" shown in Fig. 2.

In der Fig. 1 ist ein programmierbarer Festwertspeicher PROM mit Datenausgängen &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F0°f&udf53;lu&udf54; bis &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F7°f&udf53;lu&udf54; dargestellt, dessen einzelne Speicherzeilen SZ durch eine Grobadresse und eine Feinadresse angesteuert werden können. Dabei wird die Grobadresse, also die Adressierung eines Speicherbereiches SB durch einen Symbolcode SC gebildet. Mit dem Symbolcode SC wird also ein Speicherbereich SB adressiert, worin die Gestalt eines zur Anzeige bestimmten Symbols S in allen Einzelheiten beschrieben ist. Um die weitere Funktion der Schaltungsanordnung besser erläutern zu können, wird zunächst anhand der Fig. 2 bis 4 beschrieben, in welcher Weise die Gestalt eines Symbols S im programmierbaren Festwertspeicher PROM abgelegt ist. Fig. 1 shows a programmable read-only memory PROM with data outputs &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F0°f&udf53;lu&udf54; to &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F7°f&udf53;lu&udf54;, whose individual memory lines SZ can be controlled by a coarse address and a fine address. The coarse address, i.e. the addressing of a memory area SB, is formed by a symbol code SC . The symbol code SC is therefore used to address a memory area SB in which the shape of a symbol S intended for display is described in detail. In order to better explain the further function of the circuit arrangement, it is first described with reference to Figs. 2 to 4 how the shape of a symbol S is stored in the programmable read-only memory PROM .

In der Fig. 2 ist dargestellt, wie ein Symbol S, im Beispiel das "A", an einer beliebigen Stelle einer Anzeigeeinrichtung AE erscheinen kann. Die einzelnen Bildpunkte BP sind dabei in Anzeigezeilen AZ und Anzeigespalten AS angeordnet. Je nach Ausgestaltung des Symbols S können einzelne Punkte angesteuert werden, so daß sie sichtbar sind, und andere bleiben unsichtbar. Im vorliegenden Fall werden für die Darstellung des in Fig. 2 gezeigten Symbols S ("A") zehn Anzeigezeilen AZ und neun Anzeigespalten AS in Anspruch genommen. Für jede Anzeigespalte AS sind eine oder mehrere Speicherzellen SZ vorgesehen, die angeben, wieviele Bildpunkte BP innerhalb einer Anzeigespalte AS anzusteuern sind (Fig. 5). Fig. 2 shows how a symbol S , in the example "A", can appear at any point on a display device AE . The individual pixels BP are arranged in display lines AZ and display columns AS . Depending on the design of the symbol S , individual points can be controlled so that they are visible, while others remain invisible. In the present case, ten display lines AZ and nine display columns AS are used to display the symbol S ("A") shown in Fig. 2. One or more memory cells SZ are provided for each display column AS , which indicate how many pixels BP are to be controlled within a display column AS ( Fig. 5).

In jeder Speicherzeile SZ sind beispielsweise acht Bit, DS 0 bis D 7, welche an den Datenausgängen &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F0°f&udf53;lu&udf54; bis &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F7°f&udf53;lu&udf54; auftreten, vorgesehen, die folgende Bedeutung haben:

D 0 bis D 3 = Angabe der Anzahl von aufeinander folgenden gleichartigen Bildpunkten BP
D 4 = Angabe darüber, ob die nächste Speicherzeile SZ noch zur gleichen oder schon zur nächsten Anzeigespalte AS gehört.
D 5 = Bit für Invertierung
D 6 = Angabe darüber, ob die mit den Bits D 0 bis D 3 bezeichnete Anzahl von Bildpunkten BP anzusteuern ist oder nicht
DS 7 = Kennzeichnung der letzten Speicherzeile SZ in einem Speicherbereich SB.

For example, in each memory line SZ there are eight bits, DS 0 to D 7 , which appear at the data outputs &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F0°f&udf53;lu&udf54; to &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F7°f&udf53;lu&udf54;, and have the following meaning:

D 0 to D 3 = number of consecutive identical pixels BP
D 4 = Indication of whether the next memory line SZ still belongs to the same or already to the next display column AS .
D 5 = Bit for inversion
D 6 = Indication of whether the number of pixels BP designated by bits D 0 to D 3 is to be controlled or not
DS 7 = Identification of the last memory line SZ in a memory area SB .

Für die in der Fig. 2 angegebene Gestalt des Symbols S ("A") ist die in Fig. 4 angegebene Tabelle maßgebend, die im folgenden beschrieben wird. Jede Anzeigespalte AS besteht im vorliegenden Beispiel aus zehn Bildpunkten BP. Das gesamte Symbol S beinhaltet neun Anzeigespalten AS. Die erste Anzeigespalte AS 1 enthält nur nicht angesteuerte Bildpunkte BP. Deshalb ist die zugehörige Speicherzeile SZ, womit die erste Anzeigespalte AS 1 beschrieben wird, wie folgt ausgebildet. Die Bits D 0 bis D 3 enthalten binär verschlüsselt die Ziffer zehn, weil zehn aufeinanderfolgende gleichartige Bildpunkte BP in der ersten Anzeigespalte AS 1 enthalten sind. Das Bit D 4 ist gesetzt, weil die nächste Speicherzeile SZ bereits zur zweiten Anzeigespalte AS 2 gehört. Die Bits D 5, D 6 und D 7 sind nicht gesetzt, weil es sich nicht um eine Invertierung handelt (D 5), weil die mit den Bits D 0 bis D 3 angegebenen Bildpunkte BP nicht aktiviert sind (D 6), und weil der Speicherbereich SB für das betreffende Symbol S noch nicht beendet ist (D 7).The shape of the symbol S ("A") shown in Fig. 2 is based on the table shown in Fig. 4, which is described below. In the present example, each display column AS consists of ten pixels BP . The entire symbol S contains nine display columns AS . The first display column AS 1 contains only non-controlled pixels BP . Therefore, the associated memory line SZ , which describes the first display column AS 1 , is designed as follows. The bits D 0 to D 3 contain the number ten in binary code because ten consecutive identical pixels BP are contained in the first display column AS 1 . The bit D 4 is set because the next memory line SZ already belongs to the second display column AS 2 . The bits D 5 , D 6 and D 7 are not set because this is not an inversion (D 5 ), because the pixels BP specified by the bits D 0 to D 3 are not activated (D 6 ), and because the memory area SB for the corresponding symbol S is not yet terminated (D 7 ).

Bei der zweiten Anzeigespalte AS 2 sind zunächst drei Bildpunkte BP nicht aktiviert, weshalb in den Bits D 0 bis D 3 die Ziffer 3 verschlüsselt ist. Das Bit D 4 ist nicht gesetzt, weil die zweite Anzeigespalte AS 2 mit der nächsten Speicherzeile SZ fortgesetzt wird. Auch die Bits D 5 bis D 7 sind nicht gesetzt, weil die vorher beschriebenen Gegebenheiten auch bei dieser Speicherzeile SZ zutreffen. Als nächstes folgen in der zweiten Anzeigespalte AS 2 sechs aktivierte Bildpunkte BP, weshalb die Ziffer sechs in den Bits D 0 bis D 3 eingetragen ist. Da diese sechs Bildpunkte BP aktiviert sind, ist das Bit D 6 gesetzt. Die Beschreibung der zweiten Anzeigespalte AS 2 wird mit der nächsten Speicherzeile SZ fortgesetzt und abgeschlossen. Diese dritte Speicherzeile SZ der zweiten Anzeigespalte AS 2 enthält die Angabe, daß ein nicht aktivierter Bildpunkt BP (D 6 nicht gesetzt) vorhanden ist. Zum Kennzeichen dafür, daß als nächstes eine dritte Anzeigespalte AS 3 beschrieben wird, ist das Bit D 4 gesetzt.In the second display column AS 2, initially three pixels BP are not activated, which is why the number 3 is encoded in bits D 0 to D 3. Bit D 4 is not set because the second display column AS 2 is continued with the next memory line SZ . Bits D 5 to D 7 are also not set because the previously described conditions also apply to this memory line SZ . Next in the second display column AS 2 are six activated pixels BP , which is why the number six is entered in bits D 0 to D 3. Since these six pixels BP are activated, bit D 6 is set. The description of the second display column AS 2 is continued and concluded with the next memory line SZ . This third memory line SZ of the second display column AS 2 contains the information that there is a non-activated pixel BP (D 6 not set). Bit D 4 is set to indicate that a third display column AS 3 will be described next.

Nach dem gleichen Prinzip wird die dritte Anzeigespalte AS 3 beschrieben, mit dem einzigen Unterschied, daß zuerst nur zwei nicht aktivierte Bildpunkte BP angegeben sind, sodann sieben aktivierte Bildpunkte BP folgen und zuletzt wieder ein nicht aktivierter Bildpunkt BP angegeben ist. Aus diesem Grund entspricht die letzte Speicherzeile SZ der dritten Anzeigespalte AS 3 dem Inhalt der letzten Speicherzeile SZ der zweiten Anzeigespalte AS 2.The third display column AS 3 is described according to the same principle, with the only difference that first only two non-activated pixels BP are indicated, then seven activated pixels BP follow and finally again one non-activated pixel BP is indicated. For this reason, the last memory line SZ of the third display column AS 3 corresponds to the content of the last memory line SZ of the second display column AS 2 .

Wie aus Fig. 2 ersichtlich ist, sind die nächsten Anzeigespalten AS 4 bis AS 6 gleichartig aufgebaut. Da hier ein mehrfacher Wechsel zwischen nicht aktivierten und aktivierten Bildpunkten BP gegeben ist, werden zur Beschreibung einer derartigen Anzeigespalte AS mehr Speicherzeilen SZ benötigt. Wie in Fig. 4 dargestellt ist, sagt die erste Speicherzeile SZ für die vierte Anzeigespalte AS 4 aus, daß zunächst ein nicht aktivierter Bildpunkt BP vorhanden ist. Die nächsten drei Speicherzeilen SZ geben an, daß zunächst zwei aktivierte Bildpunkte BP, sodann zwei nicht aktivierte und danach wieder zwei aktivierte Bildpunkte BP folgen. Den Abschluß der vierten Anzeigespalte AS 4 bilden drei nicht aktivierte Bildpunkte BP. Zum Zeichen dafür, daß die nächste Speicherzeile SZ bereits zur fünften Anzeigespalte AS 5 gehört, ist das Bit D 4 gesetzt.As can be seen from Fig. 2, the next display columns AS 4 to AS 6 are constructed in the same way. Since there is a multiple change between non-activated and activated pixels BP , such a display column AS requires more memory lines SZ . As shown in Fig. 4, the first memory line SZ for the fourth display column AS 4 indicates that there is initially an inactive pixel BP . The next three memory lines SZ indicate that there are initially two activated pixels BP , then two inactive pixels and then two activated pixels BP . The fourth display column AS 4 ends with three inactive pixels BP . The bit D 4 is set to indicate that the next memory line SZ already belongs to the fifth display column AS 5 .

Da im vorliegenden Fall ein symmetrisches Symbol S, nämlich "A", angezeigt werden soll, sind jeweils zwei oder mehr zur Beschreibung einer Anzeigespalte AS vorhandene Speicherzeilengruppen einander gleich. Deshalb ist auch die Speicherzeile SZ, womit die neunte Anzeigespalte AS 9 beschrieben wird, in ihrem Inhalt gleich der Speicherzeile SZ für die Beschreibung der ersten Anzeigespalte AS 1, mit dem einzigen Unterschied, daß das Bit D 7 gesetzt ist, womit das Ende des gesamten, für das Symbol S zuständigen Speicherbereiches SB markiert wird.Since in the present case a symmetrical symbol S , namely "A", is to be displayed, two or more memory line groups available for describing a display column AS are equal to one another. Therefore, the memory line SZ , with which the ninth display column AS 9 is described, is also identical in its content to the memory line SZ for describing the first display column AS 1 , with the only difference that the bit D 7 is set, which marks the end of the entire memory area SB responsible for the symbol S.

Aus den im programmierbaren Festwertspeicher PROM befindlichen Daten werden Bildpunktinformationen gewonnen, die zunächst in einen Zwischenspeicher ZS gelangen, um von dort an den Dateneingang DE der Anzeigeeinrichtung AE weitergegeben zu werden. Im Zwischenspeicher ZS ist für jeden Bildpunkt BP ein Bit gesetzt, wenn dieser aktiviert werden soll. Der Zwischenspeicher ZS wird über einen Adreßmultiplexer AMUX adressiert, wobei die Adressen für das Einschreiben (Ansteueradressen) ADS durch eine Adreßrecheneinheit ARE gebildet werden.Pixel information is obtained from the data in the programmable read-only memory PROM , which is first transferred to a buffer ZS and then passed on to the data input DE of the display device AE . A bit is set in the buffer ZS for each pixel BP when it is to be activated. The buffer ZS is addressed via an address multiplexer AMUX , with the addresses for writing (control addresses) ADS being formed by an address calculation unit ARE .

Die Adreßrecheneinheit ARE bildet für jeden einzelnen Bildpunkt BP die Adresse zu dessen Einspeicherung in den Zwischenspeicher ZS. Dies geschieht durch eine Verknüpfung der im programmierbaren Festwertspeicher PROM vorhandenen Informationen mit dem Adreßcode AC, der angibt, an welcher Stelle in der Anzeigeeinheit AE sich ein anzuzeigendes Symbol S befinden soll. Mit dem Adreßcode AC wird also der erste Punkt einer Fläche F gekennzeichnet, in der sich ein Symbol S befindet. Deshalb braucht der Adreßcode AC bei mehreren aneinandergereiht darzustellenden Symbolen S nur beim ersten angegeben zu werden.The address calculation unit ARE forms the address for each individual pixel BP for storing it in the buffer ZS . This is done by linking the information in the programmable read-only memory PROM with the address code AC , which indicates where in the display unit AE a symbol S to be displayed should be located. The address code AC thus identifies the first point in an area F in which a symbol S is located. Therefore, if several symbols S are to be displayed in a row, the address code AC only needs to be specified for the first one.

Mit dem Symbolcode SC wird der Speicherbereich SB angesteuert, in dem das anzuzeigende Symbol S beschrieben ist. Daraufhin wird die erste Speicherzeile SZ von diesem Speicherbereich SB ausgelesen. Die in den Bits D 0 bis D 3 enthaltende Information gelangt zur Adreßrecheneinheit ARE und gibt an, wie viele auf den ersten Bildpunkt BP folgende Adreßschritte zu vollziehen sind. Zu diesem Zweck ist in der Adreßrecheneinheit ARE ein Zähler vorgesehen, der solange fortgeschaltet wird, bis der Zählerstand mit dem Binärwert übereinstimmt, wie er durch die Bits D 0 bis D 3 des programmierbaren Festwertspeichers PROM angegeben ist. Unter einer jeden von einer Speicherzeile SZ beschriebenen Adreßgruppe wird dabei in Abhängigkeit davon, ob das Bit D 6 gesetzt ist, jeweils ein Bit in den Zwischenspeicher ZS eingetragen.The symbol code SC is used to access the memory area SB in which the symbol S to be displayed is described. The first memory line SZ is then read from this memory area SB . The information contained in bits D 0 to D 3 is sent to the address calculation unit ARE and indicates how many address steps are to be carried out following the first pixel BP . For this purpose, a counter is provided in the address calculation unit ARE which is incremented until the counter reading matches the binary value as specified by bits D 0 to D 3 of the programmable read-only memory PROM . Under each address group described by a memory line SZ , one bit is entered into the buffer ZS depending on whether bit D 6 is set.

Nach dem Abarbeiten einer Speicherzeile SZ in der Adreßrecheneinheit ARE erhält ein Zeilenzähler ZZ einen Zähltakt, so daß im programmierbaren Festwertspeicher PROM automatisch die nächste Speicherzeile SZ angesteuert wird, die zum gleichen Symbol S gehört. Wird beim Auslesen einer Speicherzeile SZ erkannt, daß eine Anzeigespalte AS beendet ist, weil das Bit D 4 gesetzt ist, so addiert die Adreßrecheneinheit ARE einen vorbestimmten Betrag zur vorher bestehenden Ansteueradresse ADS, so daß im Zwischenspeicher ZS die für die nächste Anzeigespalte AS einzutragenden Bits an die richtige Stelle gelangen. Die zeilenweise Fortschaltung der Adressierung für den programmierbaren Festwertspeicher PROM durch den Zeilenzähler ZZ wird so lange fortgesetzt, bis bei der letzten zu einem Speicherbereich SB gehörenden Speicherzeile SZ das gesetzte Bit D 7 erkannt wird. Damit wird der Zeilenzähler ZZ in seine Ausgangslage zurückgestellt und die Adreßrecheneinheit ARE für den Empfang eines neuen Adreßcodes AC vorbereitet. Es wird außerdem zu diesem Zeitpunkt in nicht dargestellter Weise ein Befehl abgegeben, womit der nächste Symbolcode SC abgerufen wird. Falls kein neuer Adreßcode AC erscheint, wird das nächste adressierte Symbol S bzw. die es beschreibenden Daten so in den Zwischenspeicher ZS eingetragen, daß die Anzeige des neuen Symbols S in der Anzeigeeinrichtung AE unmittelbar anschließend an das zuvor angesteuerte Symbol S erfolgt.After a memory line SZ has been processed in the address calculation unit ARE, a line counter ZZ receives a counting pulse so that the next memory line SZ in the programmable read-only memory PROM that belongs to the same symbol S is automatically addressed. If, when reading a memory line SZ , it is recognized that a display column AS has ended because bit D 4 is set, the address calculation unit ARE adds a predetermined amount to the previously existing control address ADS so that the bits to be entered for the next display column AS are placed in the correct place in the buffer ZS . The line-by-line advancement of the addressing for the programmable read-only memory PROM by the line counter ZZ continues until the set bit D 7 is recognized in the last memory line SZ belonging to a memory area SB . The line counter ZZ is thus reset to its starting position and the address calculation unit ARE is prepared to receive a new address code AC . At this time, a command is also issued in a manner not shown, which calls up the next symbol code SC . If no new address code AC appears, the next addressed symbol S or the data describing it is entered into the buffer ZS in such a way that the display of the new symbol S in the display device AE takes place immediately after the previously addressed symbol S.

Wenn auf diese Weise die Daten von allen anzuzeigenden Symbolen S, also jeder einzelne Bildpunkt BP, in den Zwischenspeicher ZS eingeschrieben sind, so können die Bildpunkt-Informationen zur Anzeigeeinheit AE übertragen werden. Die Anzeigeeinheit AE wird dabei von einem Vertikal- und Horizontal-Zähler VHZ synchronisiert mit einer Horizontal-Synchronisation HS und einer Vertikal-Synchronisation VS. Gleichzeitig werden durch den Vertikal- und Horizontal-Zähler VHZ Ausleseadressen ADL gebildet, die über den Adreßmultiplexer AMUX an den Zwischenspeicher ZS angelegt werden. Damit gelangt immer dann ein gesetztes Bit an den Dateneingang DE der Anzeigeeinheit AE, wenn der gerade angesteuerte Bildpunkt BP zu aktivieren ist. Zu diesem Zweck werden nicht dargestellte Bildpunktzähler, bzw. Schieberegister in der Anzeigeeinheit AE und der Vertikal-Horizontal-Zähler VHZ von einem Bildpunkttaktgeber BPT angesteuert.When the data from all symbols S to be displayed, i.e. every individual pixel BP , have been written into the buffer ZS in this way, the pixel information can be transferred to the display unit AE . The display unit AE is synchronized by a vertical and horizontal counter VHZ with a horizontal synchronization HS and a vertical synchronization VS. At the same time, the vertical and horizontal counter VHZ form read-out addresses ADL , which are applied to the buffer ZS via the address multiplexer AMUX . This means that a set bit is always sent to the data input DE of the display unit AE when the pixel BP currently being controlled is to be activated. For this purpose, pixel counters or shift registers (not shown) in the display unit AE and the vertical-horizontal counter VHZ are controlled by a pixel clock generator BPT .

Es ist außerdem vorgesehen, daß der Inhalt verschieden großer Flächen F innerhalb der Anzeigeeinrichtung AE invertiert dargestellt werden kann. Dabei werden alle aktivierten Bildpunkte BP abgeschaltet und alle nicht invertierten Bildpunkte BP werden aktiviert. Dies geschieht dadurch, daß die in Frage kommenden Bildpunktinformationen im Zwischenspeicher ZS beim Auslesen über einen Inverter I auf den Eingang zurückgeführt werden, wobei die Bits die jeweils gegenteilige Bedeutung einnehmen. Zur Steuerung eines derartigen Vorganges wird ein besonderer Symbolcode SC angeboten, womit im programmierbaren Festwertspeicher PROM, wie zuvor beschrieben, ein Speicherbereich SB angesteuert wird. In diesem Speicherbereich SB sind soviele Speicherzeilen SZ mit gleichartigem Inhalt und jeweils gesetztem Bit D 5, wie dies der Größe einer Fläche F entspricht. Beim Auslesen des Inhaltes eines Speicherbereiches SB, der eine zu invertierende Fläche F beschreibt, erscheint bei jeder ausgelesenen Speicherzeile SZ das Bit D 5, womit eine Invertierlogik IL anspricht. So lange wie das jeweils gesetzte Bit D 5 die Invertier-Information liefert, kann das invertierte Ausgangssignal des Zwischenspeichers ZS über die Invertierlogik IL an den Eingang des Zwischenspeichers ZS gelangen, so daß in der mit dem angesteuerten Speicherbereich SB bezeichneten Fläche F alle Bildpunkt- Bits umgedreht werden. Da diese umgekehrten Bildpunkt- Informationen an den Dateneingang DE der Anzeigeeinrichtung AE gelangen, erfolgt die gewünschte invertierte Anzeige.It is also provided that the content of areas F of different sizes can be shown inverted within the display device AE . In this case, all activated pixels BP are switched off and all non-inverted pixels BP are activated. This is done by feeding the relevant pixel information in the buffer ZS back to the input via an inverter I when it is read out, with the bits taking on the opposite meaning. To control such a process, a special symbol code SC is offered, with which a memory area SB is controlled in the programmable read-only memory PROM , as described above. In this memory area SB there are as many memory lines SZ with identical content and each with a set bit D 5 as corresponds to the size of an area F. When reading out the content of a memory area SB which describes an area F to be inverted, the bit D 5 appears for each memory line SZ read out, which triggers an inversion logic IL . As long as the respective set bit D 5 supplies the inversion information, the inverted output signal of the buffer ZS can reach the input of the buffer ZS via the inversion logic IL , so that all pixel bits are reversed in the area F designated by the controlled memory area SB . Since this reversed pixel information is sent to the data input DE of the display device AE , the desired inverted display will appear.

Mit dem Adreßcode AC kann erreicht werden, daß die zu invertierende Fläche F an eine beliebige Stelle der Anzeigeeinheit AE gesetzt wird. Die zu invertierenden Flächen F sind grundsätzlich rechteckig, wobei für jede Form und Größe im programmierbaren Festwertspeicher PROM ein besonderer Speicherbereich SB vorgesehen sein muß. Die einzelnen Speicherzeilen SZ eines solchen Speicherbereiches SB haben bis auf die letzte Speicherzeile SZ, in der das Bit D 7 gesetzt ist, alle den gleichen Inhalt.The address code AC can be used to set the area F to be inverted at any position on the display unit AE . The areas F to be inverted are basically rectangular, whereby a special memory area SB must be provided for each shape and size in the programmable read-only memory PROM . The individual memory lines SZ of such a memory area SB all have the same content, except for the last memory line SZ , in which the bit D 7 is set.

Dabei wird mit den Bits D 0 bis D 3 die vertikale Breite der Fläche F bezeichnet, und mit der Anzahl der Speicherzeilen SZ die horizontale Länge der Fläche F festgelegt. Bei der Beschreibung von zu invertierenden Flächen F ist es denkbar, Speicheraufwand einzusparen, weil beinah alle Speicherzeilen SZ den gleichen Inhalt aufweisen, jedoch ist dann eine zusätzliche andere Speicherorganisation notwendig, womit verbunden ist, daß auch die Logikanordnungen komplizierter werden.The vertical width of the area F is designated with the bits D 0 to D 3 , and the horizontal length of the area F is determined with the number of memory lines SZ . When describing areas F to be inverted, it is conceivable to save memory effort because almost all memory lines SZ have the same content, but then an additional different memory organization is necessary, which also means that the logic arrangements become more complicated.

Claims

1. Circuit arrangement for controlling a display device in which different symbols can be formed by individually controlling pixels arranged in a matrix in display lines and columns, with counters provided for forming the control addresses, with a programmable read-only memory containing symbols in coded form, with a separate memory area being available for each symbol of any shape and size that can be displayed, and with an address calculation unit, characterized in that the address calculation unit (ARE) is connected to data outputs &udf53;lu,4,,100,5,1&udf54;°KD°k¤°F0°f^°KD°k¤°F4°f, °KD°k¤°F7°f)&udf53;lu&udf54;) of the programmable read-only memory (PROM) , that a line counter (ZZ) is provided which is within a memory area ( SB) of the programmable read-only memory (PROM) supplies this with individual addresses for controlling the individual memory lines (SZ) describing the shape of a symbol (S) , that in addition an address code (AC) for determining the spatial position of a symbol (S) on the display device (AE) can be input into the address calculation unit (ARE) , that the address calculation unit (ARE) supplies control addresses (ADS) for a buffer (ZS) into which the bit (D 6 ) representing the pixel information read out from the programmable read-only memory (PROM) can be stored bit by bit during the storage process, and that the display device (AE) is controlled bit by bit by constantly repeating reading of the buffer (ZS) .

2. Circuit arrangement according to claim 1, characterized in that each memory line (SZ) of the programmable read-only memory (PROM) contains a binary-coded indication of the respective number of similar pixels (BP) , and that a bit (D 4 ) is provided which indicates whether the present memory line (SZ) belongs to the same or to the next display column (AS) of a symbol (S) .

3. Circuit arrangement according to claim 1 or 2, characterized in that the line counter (ZZ) is advanced until the end of a memory area (SB) belonging to the relevant symbol (S ) is recognized by the appearance of a corresponding further bit (D 7 ).

4. Circuit arrangement according to claim 1, characterized in that when a new symbol code (SC) occurs, the address for the buffer (ZS) in the address calculation unit (ARE) is automatically changed by a predetermined amount when the end of the memory area (SB) of a symbol (S) is recognized, and that consequently the next symbol (S) is displayed immediately thereafter if no new address code (AC) is present.

5. Circuit arrangement according to claim 1, characterized in that the buffer (ZS) is a dynamic memory.

6. Circuit arrangement according to claim 1, characterized in that when a bit (D 4 ) characterizing the next display column (AS) is recognized, a display column counter located in the address calculation unit (ARE) is increased by 1, and a display line counter also located in the address calculation unit (ARE) is reset to a value predetermined by the address code (AC) .

7. Circuit arrangement according to one of claims 1 to 6, characterized in that the buffer (ZS) is preceded by an inverting logic (IL) , the inputs of which are connected to the output of the buffer (ZS) via an inverter ( I) , and to data outputs (&udf53;lu,4,,100,5,1&udf54;°KD°k¤°F5°f, °KD°k¤°F6°f&udf53;lu&udf54;) of the programmable read- only memory (PROM) which supply bits (D 5 , D 6 ), the bit (D 5 ) causing the inversion of a display area (F) .

8. Circuit arrangement according to claim 7, characterized in that a separate memory area (SB) is assigned to each of the arbitrarily large rectangular areas (F) provided for inversion.