DE3227900C2 - Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen - Google Patents
Schaltungsanordnung mit mehreren in Reihe geschalteten SchieberegisterbausteinenInfo
- Publication number
- DE3227900C2 DE3227900C2 DE19823227900 DE3227900A DE3227900C2 DE 3227900 C2 DE3227900 C2 DE 3227900C2 DE 19823227900 DE19823227900 DE 19823227900 DE 3227900 A DE3227900 A DE 3227900A DE 3227900 C2 DE3227900 C2 DE 3227900C2
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- clock
- series
- circuit arrangement
- register modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
Abstract
Bei langen Schieberegisterketten mit mehreren in Reihe geschalteten Schieberegistern kann das Problem auftreten, daß die Datenflanke schneller an den Eingang des jeweils folgenden Schieberegisters läuft als die Taktimpulsflanke, so daß Datensignale verlorengehen können. Mit der vorliegenden Erfindung wird dieses Problem dadurch gelöst, daß die Taktsignale (T) für aufeinanderfolgende Schieberegister (SR1, SR2, SR3) invertiert sind. Jedes zweite Schieberegister (SR2) weist eine zusätzliche Stufe (S25) auf. Hauptanwendungsgebiete der Erfindung sind Fluggastinformationssysteme oder Großanzeige.
Description
Die Erfindung betrifft eine Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen
gemäß dem Oberbegriff des Anspruchs 1.
Aus der Zeitschrift »Elektroniker«, Nr. 2/1976, Seilen
EL 3— EL 35, ist es bekannt. Schicbcregistcrbausteine in Reihe zu schalten. Beim Aufbau von langen Schieberegistern
mit mehreren in Reihe geschalteten Schieberegisterbausteinen, deren Slufen z. B. aus gctaktclcn
RS-Flip-Flops bestehen können, gibt es häufig Probleme
infolge Verzögcrungszeiien auf der Taktlcilung. Läuft nämlich die Datcnflanke schneller als die Taklflanke
an den Eingang eines der in Reihe geschalteten Schieberegisterbausteine, so übernimmt dieser das folgende
Datensignal, und es geht daher ein Datensignal verloren. Dieses Problem tritt vor allem dann auf. wenn
die Laufzeiten von Takt- und Datcnsignalen von einem Schieberegislerbauslein zum jeweils nächsten infolge
großer Entfernungen und unterschiedlicher Leitungstreiber nicht genau anzugeben sind. Man erhält dann
von Fall zu Fall unterschiedlich verzögerte .Sehaltflanken, was die Funktionsweise des Schieberegisters einschränkt.
Versucht man das Problem mit Hilfe von Zcitgliedern zu lösen, die in die Datenlcitung geschaltet sind,
damit das Taktsignal den folgenden Schieberegisterbauslein früher erreicht als das Datensignal, so bringt dies
meist Veränderungen des Tastverhältnisses und damit zusätzliche Schwierigkeiten mit sich.
Nach der DE-AS 25 40 785 tritt ein ähnliches Problem bei Schaltungsanordnungcn zur Steuerung des Informationsflusses
in taktgesteuerten Einrichtungen auf, bei denen die in einem Register zwischengespeicherten Informationen
über Verknüpfungsnelzwerkc einem anderen Register zugeführt und alle Register vom selben
Syslcmtakt geschallet werden. Auch in solchen Anordnungen muß bei einem kontinuierlichen Informationsfluß
sichergestellt weiden, daß das jeweils empfangende Register nicht bereits die durch denselben Sysicmlaktimpuls
am Eingang des sendenden Registers bedingte neue Information aufnimmt, d. h.. der schaltende Systemtakt
darf am empfangenden Register in der Regel nicht später wirksam werden als am sendenden Register.
Als Möglichkeiten, diesem Problem abzuhelfen, wird angegeben, den Systemtakt für das sendende Rcgi-
Ί sler zu verzögern oder die Laufzeit durch das Vcrknüpfungsnclzwcrk
zu vergrößern. Diese Möglichkeiten werden jedoch als nicht befriedigend angeschen. Es
wird daher vorgeschlagen, vor jedem empfangenden Register eine Steuerschaltung anzuordnen, die von cito
ncm gesonderten Takt gesteuert wird, der in Abhängigkeit vom Systemtakt und den maximal möglichen l~aufzeitverschicbungen
des Syslcmtakls gewählt ist. Der F.insatz einer gesonderten Steuerschaltung ist jedoch
für Schieberegister viel zu aufwendig.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit mehreren in Reihe geschalteten Schicbcrcgisterbausteinen zu schaffen, welche keine Verzögerungsglicdcr in den Datcnsignalen führenden Leitungen enthält und mit der dennoch - 2(i die Schwierigkeiten mil den nicht genau bekannten I.aufzcitdiffcrcnz.cn der Daten- und Taktsignalc mil einfachem Schallungsaufwand gelösl sind.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit mehreren in Reihe geschalteten Schicbcrcgisterbausteinen zu schaffen, welche keine Verzögerungsglicdcr in den Datcnsignalen führenden Leitungen enthält und mit der dennoch - 2(i die Schwierigkeiten mil den nicht genau bekannten I.aufzcitdiffcrcnz.cn der Daten- und Taktsignalc mil einfachem Schallungsaufwand gelösl sind.
Erfindungsgemäß wird diese Aufgabe mil den im kennzeichnenden Teil des Anspruchs 1 angegebenen
21) Maßnahmen gelöst. Die Taktimpulse können von Schicbcregisterbauslein
zu Schicbercgistcrbaustcin invertiert sein. Man kann aber auch Gruppen von Schiebcregistcrbausteincn
zusammenfassen und diese mit phascngleiehcn Takliinpulscn ansteuern und die Taklimpulsc
nur von Gruppe zu Gruppe invertieren.
Da durch die Invertierung der Taklimpulsc jeweils
pro Schicbcregistcrbaustcin bzw. -gruppe eine halbe Taktperiode gewonnen wird, isl zweckmäßig nach jedem
/weilen Register bzw. jeder zweiten Gruppe eine zusätzliche Schieberegisterstufe eingeschaltet.
Anhand der Zeichnung werden im folgenden die Erfindung sowie weitere Ausgcsialtiingcn näher beschrieben
und erläutert. Es zeigt
F i g. 1 ein Alisführungsbeispiel der Erfindung und
F i g. ? in der Anordnung nach F i g. 1 auftretende Impulsdiagrammc.
Die Anordnung nach F ig. 1 besteht im wesentlichen
aus drei in Reihe geschalteten Schicbcrcgislerbaustcinen SR 1. SR 2, SR 3 mit je einem Dateneingang D 1,
<ir> D2, D3 und einem Takteingang Cl. C2, CX Die der
Anordnung zugeführten Daten gelangen über einen Eingang I) auf den Dateneingang D I des ersten Schicberegislcrbaustcins
SR 1 und werden ,nil den pos'livcn Flanken eines dem Takteingang TI zugeführtcn Takisi-
V) gnals durch die einzelnen Stufen 5 12, S 13, 5 14 geschoben.
In I· i g. 2 ist dies veranschaulicht. Mit cl/c'3 ist das
Diagramm der den Schicbcrcgisterbausteincn SR1,
SR 3 zugeführtcn Taktsignalc und mit t'2 das Dia-
Y> granim des dem Schiebcrcgisterbaustein SR 2 zugeführten
Taktsignals bezeichnet. Die Diagramme .sll,
.v 12 ... veranschaulichen die Ausgangssignale an den
mit entsprechenden Großbuchstaben bezeichneten Schicbcrcgistcrstufcn. Dem Datcncingang D der An-
M) Ordnung werde kurzzeitig das Datensignal log. »I« zugeführt. Mit der nächsten positiven F'ianke des Taktsignals
c 1 wird dieses Signal in die erste Stufe s Il des
Schieberegislerbaustcins SR 1 übernommen, und das
Signal s Il wird log. »I«. Mit ilen drei folgenden positi-
tir) vcn Flanken des Taktsignals c I werden die Ausgangssi
gnale s 12, .s 13, ν 14 nacheinander log. »1«. Das dein
Takleingang c2 des Schicbcrcgisicrbausieins SH 2 ziigeführte
Taktsignal c2 isl mittels eines Inverters /Vl
vom Taktsignal c 1 abgeleitet, so daß die nächste positive
Taktimpulsflanke am Schieberegisterbaustein SR 2 schon nach einer halben Taklperiode erscheint und daher
das Signal s 14 schon zum Zeitpunkt 13 in die Stufe
5 21 übernommen wird. Hat das Taktsignal bis zu dieser
Stufe eine längere Laufzeit als das Datensignal, so schadet dies nicht, solange die Laufzeitdifferenz kleiner als
eine halbe Taktperiode ist. Mit den folgenden positiven Flanken des Taktsignals c 2 wird das Datensignal bi:: in
eine Hilfsstu'c S2S geschoben, mit der das Durchschieben
der Datensignale durch die Schieberegisterbausteine um eine Taklperiode verzögert wird. Damit wird die
Beschleunigung des Durchschiebens infolge einer zweimaligen Invertierung des Taktsignals in dem Inverter
/Vl und einem weiteren Inverter/V2, an dem der Takteingang
C 3 des Schieberegisterbausteins SR 3 angeschlossen ist, kompensiert Zum Zeitpunkt 13 wird der
Inhalt der Stufe 525 in die Stufe 531 des Schieberegisterbausteins
SR 3 übertragen und von dort in der beschriebenen Weise mit den positiven Flanken des Taktsignals
c3 zur Stufe S34 weitergeschoben, an welche
der Dateneingang eines weiteren Schieberegisterbausteins angeschlossen sein kann. Der Takteingang dieses
Schieberegisterbausteins ist an den Ausgang eines dritten Inverters IVZ anzuschließen. Dieser weitere Schieberegisterbaustein
müßte entsprechend dem Registerbaustein SR 2 eine Hilfsslufe enthalten. Die in der Schieberegisteranordnung
enthaltene Information kann zur Weiterverarbeitung von den jeweils ersten vier Stufen
511,...514,521...524,531 ... 534der Schieberegisterbausteine
abgenommen werden. Anstelle der Inverter IV1, / V2, IV3 können auch zwei Taktleitungen vorgesehen
sein, welche zueinander invertierte Taktsignale führen. An die eine Leitung sind die Registerbausteine
SR 1, SR 3 ... und an die andere Leitung die Register- r>
bausteine SR 2, ... anzuschließen. Bei großen Entfernungen zwischen den einzelnen Registerbausteinen
wird man zur Verringerung des Leitungsaufwandes die im Ausführungsbeispiel gezeigte Anordnung mit Invertern
wählen. Die Hilfsstufe S 25 braucht nicht Bestandteil des Schieberegisterbausteins SR 2 zu sein, sie kann
auch die Eingangsstufe des folgenden Registerbausteins SR 3 sein, die dann an die Stufe 524 des zweiten Registerbausteins
SR 2 anzuschließen wäre. Sie kann selbstverständlich auch eine von den Registerbausteinen
SR 2, SR 3 gesonderte Stufe sein.
Hierzu 1 Blatt Zeichnungen
■50
Claims (2)
1. Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegislerbaustcinen (SR I1 SR 2,
SR 3), die jeweils in einer bestimmten Phase von ihren Takteingängen (Cl, C'2, C3) zugeführten
Taktimpulsen (el, c2, c-3) ein einem Daicncingang
(D 1, D 2, D 3) zugeführtes Datensignal in eine erste
Stufe (Sl 1.521.531) übernehmen, die in ihnen enthaltenen
Datensignalc um je eine Stufe wciterschicben und das in der letzten Stufe (.V 14. .925. 534)
enthaltene Datensignal an den Daicncingang des nächsten in der Reihe liegenden Schieberegisterbausteins
ausgeben, dadurch gekennzeichnet,
daß aufeinanderfolgende Schicbcrcgistcrbaustcinc (SRI, SR2; 5«2. SR3) bzw. SchieboregiMcrbausL-iingruppen
jeweils mit invei ;ierten Taktimpulsen (el, c 2; c 2. c 3) angesteuert sind.
2. Schaltungsanordnung nach Anspruch 1, da durch gekennzeichnet, daß nach je zwei Schicbcregisterbaustcinen
(SR I, SR2) bzw. Schicberegislcrbausteingruppcn.
die mit invertierten Taklsignalen angesteuert sind, eine zusät/liche Schicbercgistcrstufc
(5 25) eingeschaltet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823227900 DE3227900C2 (de) | 1982-07-26 | 1982-07-26 | Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823227900 DE3227900C2 (de) | 1982-07-26 | 1982-07-26 | Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3227900A1 DE3227900A1 (de) | 1984-02-02 |
DE3227900C2 true DE3227900C2 (de) | 1984-12-13 |
Family
ID=6169376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823227900 Expired DE3227900C2 (de) | 1982-07-26 | 1982-07-26 | Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3227900C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4030605C2 (de) * | 1990-09-27 | 1994-04-28 | Siemens Ag | Gate Array Komponentenanordnung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2851111C2 (de) * | 1978-11-25 | 1980-09-25 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Zweidimensionale Analog-Speicheranordnung |
-
1982
- 1982-07-26 DE DE19823227900 patent/DE3227900C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3227900A1 (de) | 1984-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2360762C3 (de) | Integrierte Großschaltung zur Durchführung von Datenverarbeitungsoperationen und Prüfoperationen | |
DE69314507T2 (de) | Horizontal-Treiberschaltung mit Eliminierungsfunktion fixer Muster | |
DE2608902B2 (de) | Code-Wandler-Vorrichtung | |
DE3404452C2 (de) | ||
DE69032035T2 (de) | FIFO-Speicher | |
DE1281494B (de) | Einrichtung zur Korrektur der Schraeglauf-Abfuehlung eines bandfoermigen Mehrspur-Aufzeichnungstraegers | |
DE69111669T2 (de) | Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen. | |
DE3227900C2 (de) | Schaltungsanordnung mit mehreren in Reihe geschalteten Schieberegisterbausteinen | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE2524129C3 (de) | Zeitsteuereinheit für die Steuerung logischer Schaltungen | |
DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen | |
DE1221671B (de) | Anordnung zum Empfang pulscodemodulierter Zeitteilungsmultiplex-Signale | |
DE2612249C2 (de) | Dupliziertes Zeitvielfachkoppelfeld | |
DE3246211C2 (de) | Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte | |
CH616794A5 (de) | ||
DE2527236B2 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
DE1512260B2 (de) | Verfahren und einrichtung zur datenuebertragung durch puls-phasen-modulation | |
DE1299025B (de) | UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit | |
DE2414012A1 (de) | Register fuer serielles und paralleles ein- und auslesen | |
DE1541923A1 (de) | Anordnung zur Verzoegerung von Analogsignalen | |
DE1762711A1 (de) | Gleichstromimpulsentzerrer fuer Fernmeldeeinrichtungen | |
DE1791174B1 (de) | Entzerrerschaltung zur Beseitigung von linearen Verzerrungen | |
DE2927336C2 (de) | ||
DE2441584A1 (de) | Pufferspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8331 | Complete revocation |