DE3136630A1 - Method and circuit arrangement for defining the transmission times for transmitting information signals in a highway system which is operated in a directionally dependent manner - Google Patents
Method and circuit arrangement for defining the transmission times for transmitting information signals in a highway system which is operated in a directionally dependent mannerInfo
- Publication number
- DE3136630A1 DE3136630A1 DE19813136630 DE3136630A DE3136630A1 DE 3136630 A1 DE3136630 A1 DE 3136630A1 DE 19813136630 DE19813136630 DE 19813136630 DE 3136630 A DE3136630 A DE 3136630A DE 3136630 A1 DE3136630 A1 DE 3136630A1
- Authority
- DE
- Germany
- Prior art keywords
- time
- transmission
- line
- line connection
- information signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
Verfahren und Schaltungsanordnung zum Festlegen der Sen-Method and circuit arrangement for determining the transmission
dezeitpunkte für die Übertragung von Informationssignalen in einem rich r gsabhanis betriebenen Ringleitungssystem Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Festlegen der Sendezeitpunkte für die Übertragung von Informationssignalen von einer ersten Leitungsanschlußeinrichtung zu einer zweiten Leitungsanschlußeinrichtung eines Ferameldevermittlungssysteins, in welchem die mit die Informationssignale zuführenden bzw. abführenden Leitungsschaltungen verbundenen Leitungsanschlußeinrichtungen über ein taktgesteuertes richtungsabhängig betriebenes Ringleitungssystem miteinander verbunden sind, auf dem die Informationssignale nach einem Zeitmultiplexprinzlp übertragen werden, gemäß dem jeder an dem Ringleitungssystem angeschlossenen Leitungsanschlußeinrichtung bzw. den einander entspre chenden Leitungsschaltungen sämtlicher Leitungsanschlußeinrichtungen ein Zeitfach von zyklisch wiederholt in aufeinanderfolgenden ersten Zeitmultiplexrahmen auftre tenden Zeitfächern für den Informationssignalempfang zur Verfügung steht und gemäß dem in einem zweiten, mit der Folgefrequenz der Zeitfächer sich periodisch wiederholena den Zeitmultiplexrahmen jeder an den Leitungsanschlußeinrichtungen angeschlossenen Leitungsschaltung bzw. jeder Leitungsanschlußeinrichtung ein bestimmter Zeitschlitz in dem jeweiligen Zeitfach für die Informationssignalaufnahme zugeordnet ist.de times for the transmission of information signals in one rich r gsabhanis operated ring line system The invention relates to a Method and circuit arrangement for determining the transmission times for the Transmission of information signals from a first line connection device to a second line connection device of a remote signaling system, in which the line circuits feeding and discharging the information signals connected line connection devices via a clock-controlled direction-dependent operated ring line system are connected to each other, on which the information signals are transmitted according to a time division multiplex principle, according to which each on the loop system connected line connection device or the corresponding line circuits of all line connection devices a time slot from cyclically repeated in consecutive first time-division multiplex frames occurring time fans for the Information signal reception is available and according to the in a second, with the repetition frequency of the time slots periodically repeat a the time division multiplex frame each line circuit or line connected to the line connection devices each line connecting device a specific time slot in the respective time slot assigned for information signal recording.
Für die Übertragung von Informationssignalen zwischen zwei beliebigen Leitungsanschlußeinrichtungen eines richtungso abhängig betriebenen, nach einem Zeitmultiplexprlnsip arm beitenden Ringleitungssystems ist es erforderlich, einer Informationssignale abgebenden Leitungsanschlußeinrichtung beim Verbindungsaufbau einen solchen Sende zeitpunkt zuzuweisen, daß der Empfang von Informationssignalen in einer ausgewählten Leitungsanschlußeinrichtung sichergestellt ist.For the transmission of information signals between any two Line connection devices of a direction-dependent operated, after a Time division multiplex plan poor it is necessary to a line connecting device emitting information signals during connection establishment to assign such a transmission time that the reception of information signals is ensured in a selected line connecting device.
Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einem Fernmeldevermittlungssystem der eingangs genannten Art auf relativ einfache Weise in einer Informationssignale abgebenden Leitungsanschlußeinrichtung ein solcher Sendezeitpunkt ermittelt werden kann, daß der Empfang von Informationssignalen in einer ausgewählten Leitungsanschlußeinrichtung gewährleistet ist.The invention is now based on the object of showing a way as in a telecommunications switching system of the type mentioned at the outset on relative simple way in a line connecting device emitting information signals such a transmission time can be determined that the reception of information signals is guaranteed in a selected line connection device.
Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß in der jeweiligen Leitungsanschlußeinrichtung anhand einer dieser zugeordneten Adresseninformation und anhand einer eine für eine Informationssignalaufnahme vorgesehene Leitungsanschlußeinrichtung bestimmenden Adresseninformation die Ubertragungszeit zu der für die Informationssignalaufnahme vorgesehenen Leitungsanschlußeinrichtung bestimmt wird, daß eine diese Ubertragungszeit angebende Ubertragungszeitgröße von der Dauer eines ersten Zeitmultiplexrahmens subtrahiert wird und daß durch die so ermittelte Differenz der innerhalb des jeweiligen ersten Zeitmultiplexrahmens bezogen auf dessen Rahmenanfang in Frage kommende Sendezeitpunkt definiert wird.The object indicated above is achieved in a method of the type mentioned according to the invention in that in the respective line connecting device based on one of these associated address information and based on a one for one Determine information signal recording provided line connection device Address information the transmission time to that for the information signal recording provided line connection device is determined that this transmission time Specifying transmission time value of the duration of a first time division multiplex frame is subtracted and that by the difference thus determined the within the respective first time-division multiplex frame based on the frame start of the relevant transmission time is defined.
Die Erfindung bringt den Vorteil einer einfachen Verfahrensweise mit sich, die Sendezeitpunktefür die jeweilige Signalübertragung festzulegen, bei der im übrigen in vorteilhafter Weise Informationssignale zu ein und demselben Zeitfach innerhalb jedes ersten Zeitmultiplexrahmens bzw.The invention has the advantage of a simple procedure determine the transmission times for the respective signal transmission in which otherwise, information signals for one and the same time slot are advantageous within each first time division multiplex frame or
zu ein und demselben Zeitschlitz innerhalb jedes Zeitfachs von sämtlichen Leitungsanschlußeinrichtungen aufgenommen werden können. Daraus ergibt sich wiederum der Vorteil einer einfachen Taktsteuerung für das Ringleitungssystem0 Zweckmäßigerweise wird die jeweilige Ubertragungszeit da durch bestimmt, daß zunächst die Differenz zwischen den in eine Informati onssignalübertragung einzubeziehenden Leitungsanschlußeinrichtungen zugeordneten Nummern gebildet wird, die die in dem Ringleitungssystem enthaltenen Leitungsanschlußeinrichtungen fortlaufend numerierten und daß sodann diese Differenz mit einer vorgegebenen Zeitgröße multipliziert wird, durch welche die Dauer der Signalübertragung zwischen zwei in dem Ringleitungssystem unmittelbar benachbarten Leitungsanschlußeinri chtungen angegeben wird. Dies bringt den Vorteil einer einfachen Ermittlung der Übertragungszeit mit sich.to one and the same time slot within each time slot of all Line connection devices can be included. This in turn follows the advantage of a simple clock control for the ring line system expediently the respective transmission time is determined by that first the difference between the line connection devices to be included in an information signal transmission assigned numbers is formed, which are contained in the loop system Line connection devices numbered consecutively and that then this difference is multiplied by a predetermined amount of time, by which the duration of the Signal transmission between two immediately adjacent ones in the ring line system Line connection equipment is specified. This brings the advantage of a simple Determining the transmission time with itself.
Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung zu verwenden, die dadurch gekennzeichnet ist, daß jede Leitungsanschlußeinrichtung eine Sende-Steuerschaltung enthält, die anhand einer die jeweilige Leitungsanschlußeinrichtung bestimmenden Adresseninformation und anhand einer eine für eine Informationssignalaufnahme vorgesehene Leitungsanschlußeinrichtung bestimmenden Adresseninformation die Ubertraa gungszeit zu der für die Informationssignalaufnahme vor gesehenen Leitungsanschlußeinrichtung bestimmt, eine diese Übertragungszeit angebende Ubertragungszeitgröße von der Dauer eines ersten Zeitmultiplexrahmens subtrahiert, aus der Differenz den innerhalb des jeweiligen ersten Zeit multiplexrahmens bezogen auf dessen Rahmenanfang in Frage kommenden Sendezeitpunkt ermittelt und Angaben bezüglich dieses Sendezeitpunkts während der Dauer einer Verbindung festhält. Dies hat den Vorteil, daß die Ermittlung des zugeordneten Sendezeitpunktes innerhalb der jeweiligen Leitungsanschlußeinrichtung erfolgen kann und daß damit entsprechende zentrale Einrichtungen innerhalb des Ringleitungssystems entfallen können.To carry out the method according to the invention, it is expedient to use a circuit arrangement which is characterized in that each Line connecting device contains a transmission control circuit based on a the respective line connection device determining address information and based on a line connection device provided for receiving information signals address information determining the transmission time for the information signal recording determined before seen line connecting device, this transmission time Specifying transmission time value of the duration of a first time division multiplex frame subtracted from the difference the multiplex frame within the respective first time frame determined based on the start of the frame in question and Records information regarding this transmission time for the duration of a connection. This has the advantage that the assigned transmission time can be determined within the respective Line connecting device can take place and that This means that there is no need for the corresponding central facilities within the ring line system can.
Vorzugsweise enthält die Sende-Steuerschaltung einen Mikrocomputer. Dies bringt den Vorteil eines geringen schaltungstechnischen Aufwandes für die Sende-Steuerschaltung mit sich.Preferably the transmission control circuit includes a microcomputer. This has the advantage of a low circuit complexity for the transmission control circuit with himself.
Zweckmäßigerweise ist die Schaltungsanordnung so ausgelegt, daß mit der Sende-Steuerschaltung jeder LeitungsanschluB-einrichtung ein erster Speicher verbunden ist, der zur Speicherung von die jeweiligen Sendezeitpunkte angebenden Steuergrößen in den Leitungsschaltungen individuell zugehörigen Speicherzellen dient, daß der betreffenden Sende-Steuerschaltung eine Zähleranordnung zugeordnet ist, die zusammen mit entsprechenden Zähleranordnungen der allen übrigen Leitungsanschlußeinrichtungen zugehörigen Sende-Steuerschaltungen derart synchron betrieben wird, daß sie innerhalb jedes ersten Zeitmultiplexrahmens durch ihre Zählerstellungen die in den betreffenden Zeitmultiplexrahmen enthaltenen Zeitfächer und Zeitschlitze bezeichnet, und daß mit dem Ausgang der der betreffenden Sende-Steuerschaltung zugehörigen Zähleranordnung sowie mit dem Ausgang des zugehörigen ersten Speichers ein Vergleicher verbunden ist, der bei Ermittlung einer Übereinstimmung zwischen der jeweiligen Zählerstellung der Zähleranordnung und einer der in den betreffenden ersten Speicher gespeicherten Steuergröße ein Auslösesignal für die Auslösung der Aussendung von Informationssignalen von der jeweils in Frage kommenden Leitungsschaltung abgibt. Dies bringt den Vorteil mit sich, daß für die Speicherung der Angaben bezüglich der Sendezeitpunkte mit lediglich einem Speicher ausgekommen werden kann, bei welchem die Anzahl der Speicherzellen gleich der Anzahl der an einer Leitungsanschlußeinrichtung angeschlossenen Leitungsschaltungen ist, und daß zur Abwicklung eines Sendevorgangs ein relativ geringer schaltungstechnischer Aufwand erforderlich ist.Appropriately, the circuit arrangement is designed so that with the transmission control circuit of each line connection device a first memory is connected, which indicates the storage of the respective transmission times Control variables in the line circuits individually associated memory cells are used, that the relevant transmission control circuit is assigned a counter arrangement, together with the corresponding counter arrangements of all other line connection devices associated transmission control circuits is operated synchronously so that they within of each first time-division multiplex frame by their counter positions in the relevant Time division frames contained time slots and time slots designated, and that with the output of the counter arrangement associated with the relevant transmission control circuit and a comparator is connected to the output of the associated first memory is that when determining a match between the respective counter position the counter arrangement and one of the stored in the relevant first memory Control variable a trigger signal for triggering the transmission of information signals from the line circuit in question. This has the advantage with it that for the storage of the information regarding the transmission times with only one memory can be managed in which the number of memory cells equal to the number of line circuits connected to a line connection device is and that to handle a transmission process a relatively low circuitry effort is required.
Der jeweiligen Sende-Steuerschaltung ist zweckmäßigerweise ein zweiter Speicher nachgeschaltet, der eine der Anzahl der zugehörigen Leitungsschaltungen entsprechende Anzahl von Speicherzellen für die Zwischenspeicherung von auszusendenden Informationssignalen aufweist und der auf die Abgabe eines Auslösesignals von dem zugehörigen Vergleicher für die Abgabe von zwischengespeicherten Informaw tionssignalen wirksam steuerbar ist, Hierdurch ergibt sich der Vorteil, daß für die zuweilen erUiischte Zwischenspeicherung von auszusendenden Informationssignalen lediglich ein Speicher erforderlich ist, der eine der Anzahl der zugehörigen Leitungsschaltungen entsprechende Anzahl von Speicherzellen aufweist.The respective transmission control circuit is expediently a second one Downstream of the memory, one of the number of associated line circuits corresponding number of memory cells for the intermediate storage of to be sent out Has information signals and the output of a trigger signal from the associated comparator for the delivery of temporarily stored information signals can be effectively controlled, this has the advantage that the Intermediate storage of information signals to be sent out is just a memory is required, the one corresponding to the number of associated line circuits Has number of memory cells.
Vorzugsweise ist der mit der jeweiligen Sende-Steuerschal tung verbundene erste Speicher mit einem Ausgangsregister verbunden, welches zum Zeitpunkt des Aussendens von Informationssignalen Angaben für einen nächsten Sendezeitpunkt aus dem betreffenden ersten Speicher übernimmt die dann mit dem Zählerstand der zugehörigen Zähleranordnung vergleichbar sind. Damit ist sichergestellt, daß das Aussenden von Informationssignalen zu einem sorgege benen Sendezeitpunkt unverzögert ausgeführt werden kann.The device is preferably connected to the respective transmission control circuit first memory connected to an output register, which at the time of sending of information signals information for a next transmission time from the relevant The first memory then takes over with the counter reading of the associated counter arrangement are comparable. This ensures that the transmission of information signals can be executed without delay at a careful transmission time.
Im folgenden wird die Erfindung anhand von Zeichnungen beispielsweise näher beschrieben.In the following the invention with reference to drawings is exemplified described in more detail.
Fig. 1 zeigt in einem Blockschaltbild ein Ringleitungsw system, bei dem die Erfindung angewandt ist.Fig. 1 shows a block diagram of a Ringleitungsw system in to which the invention is applied.
Fig. 2 zeigt in einem Blockschaltbild den Aufbau einer Sende-Steuerschaltung.Fig. 2 shows in a block diagram the structure of a transmission control circuit.
Fig. 3 und 4 stellen Impulsdiagramme zur Erläuterung des für die Übertragung von Informationssignalen angewandten Zeitmultiplexprinzips dar.3 and 4 are timing diagrams for explaining the transmission time division multiplex principle applied to information signals.
Fig. 1 zeigt ein modular ausbaufähiges Vermittlungssystem, zu welchem eine Anzahl von Leitungsanschlußeinrichtungen STl bis STn gehört. Diese Leitungsanschlußeinrichtungen sind über ein richtungsabhängig betriebenes taktgesteuertes Ringleitungssystem LB miteinander verbunden. Die einzelnen Leitungsanschlußeinrichtungen können dabei in gleicher Weise aufgebaut sein.Fig. 1 shows a modular expandable switching system to which a number of line connection devices STl to STn belongs. These line connection devices are via a direction-dependent operated clock-controlled ring line system LB connected with each other. The individual line connection devices can be constructed in the same way.
Gemäß Fig. 1 enthält jede Leitungsanschlußeinrichtung eine Schnittstellenschaltung LS1, LS2, LS3 ... LSn und eine Steuerschaltung LST1, LST2, LST3 ... LSTn. Diese Leitungsanschlußeinrichtungen sind mit Signal sender bzw.According to FIG. 1, each line connecting device contains an interface circuit LS1, LS2, LS3 ... LSn and a control circuit LST1, LST2, LST3 ... LSTn. These Line connection devices are equipped with a signal transmitter or
Signalempfänger darstellenden Leitungsschaltungen T1 bis Tm verbunden. Die Schnittstellenschaltungen LS werden über eine Zentralsteuerschaltung ZST synchronisiert. In Fig. 1 ist symbolisch dargestellt, daß das Ringleitungssystem LB aus einem System von Parallelleitungen für eine parallele Datenübertragung besteht. Es ist aber auch eine serielle Datenübertragung über eine Einzelleitung möglich.Signal receiver representing line circuits T1 to Tm connected. The interface circuits LS are synchronized via a central control circuit ZST. In Fig. 1 it is symbolically shown that the ring line system LB consists of a system of parallel lines for parallel data transmission. It is also serial data transmission via a single line is possible.
In Fig. 1 ist außerdem ein möglicher Schaltungsaufbau einer zur Steuerung eines Sende vorgangs dienenden Steuerschaltung (LST1) detaillierter dargestellt. Diese Schaltungsanordnung enthält eine Sende-Steuerschaltung SST, die mittels eines Steuerausgangs mit der Schnittstellenschaltung LS1 verbunden ist. Außerdem ist diese Sende-Steuerschaltung SST über Leitungen Dl, D2 und D3 mit den Dateneingängen eines ersten Speichers ZSP verbunden. Dieser erste Speicher ZSP ist in drei Bereiche Z1, Z2, K unterteilt. Die Bereiche Z1 und Z2 dienen zur Zwischenspeicherung der Angaben bezüglich eines Sendezeitpunktes. Ein Bereich K - im folgenden als Kettungsbereich bezeichnet -markiert die Reihenfolge der Speicherzellenabarbeitung in den Bereichen Z1 und Z2. Die Datenausgänge des genannten ersten Speichers sind mit Eingängen eines Ausgangsregisters AReg verbunden. Dieses Ausgangsregister enthält Bereiche Z1', Z2' und K. Außerdem bestehen Verbindungen zwischen Datenausgängen des Speichers ZSP und Dateneingängen der Sende-Steuerschaltung SST. Zur Adressierung der Speicherzellen des Speichers ZSP sind Adresseneingänge des genannten Speichers mit Datenausgängen einer Datenweiche ADR1 verbunden. Als Eingangssignale für diese Datenwei che ADR1 dienen in Abhängigkeit von einem Steuersignal auf einer Leitung L2 entweder Adressensignale von den Leitungen Al her oder Adressensignale von den Leitungen L5 her. Das Ausführen von Schreib- und Lesezyklen wird über die Leitungen L1 und L4 gesteuert. Ausgangsseitig sind die Bereiche Z1' und Z2' des Ausgangsregisters AReg mit Dateneingängen eines Vergleichers Vgl verbunden An weitere Dateneingänge des Vergleichers Vgl sind Ausgäng2 einer Zähleranordnung ZSZ, welche in die Bereiche ZS1 und ZS2 unterteilt ist, angeschlossen. Der Ausgang des Vergleichers Vgl ist mit einem Eingang der Sende-Steuerschaltung SST verbunden. Ein weiterer Steuereingang der Sende-Steuerschaltung SST dient der Aufnahme von Steuersignalen der Leitungsschaltungen T1 bis Tm.In Fig. 1 is also a possible circuit structure for a control a transmission process serving control circuit (LST1) shown in more detail. This circuit arrangement contains a transmission control circuit SST, which by means of a Control output is connected to the interface circuit LS1. Besides, this is Send control circuit SST via lines Dl, D2 and D3 with the data inputs of a first memory ZSP connected. This first memory ZSP is divided into three areas Z1, Z2, K divided. The areas Z1 and Z2 are used to temporarily store the information regarding a transmission time. An area K - hereinafter referred to as a chain area denotes - marks the order of the memory cell processing in the areas Z1 and Z2. The data outputs of said first memory are connected to inputs of a Output register AReg connected. This output register contains areas Z1 ', Z2 'and K. There are also connections between the data outputs of the memory ZSP and data inputs of the transmission control circuit SST. For addressing the memory cells of the memory ZSP are address inputs of the named memory with data outputs connected to a data switch ADR1. As input signals for this data switch ADR1 serve as a function of a control signal on a line L2 either address signals from lines A1 or address signals from lines L5. Executing of write and read cycles is controlled via lines L1 and L4. Output side are the areas Z1 'and Z2' of the output register AReg with data inputs of a Comparator Vgl connected to other data inputs of the comparator Vgl are outputs2 a counter arrangement ZSZ, which is divided into the areas ZS1 and ZS2, connected. The output of the comparator Vgl is connected to an input of the transmission control circuit SST connected. Another control input of the transmission control circuit SST is used Receipt of control signals from the line circuits T1 to Tm.
Die Schaltungsanordnung enthält einen zweiten Speicher BSP, dessen Dateneingänge mit den Leitungsschaltungen T1 bis Tm und dessen Datenausgänge mit Eingängen eines Übernahmeregisters UReg verbunden sind. Ausgangsseitig ist dieses Übernahmeregister, das von der Sende-Steuerschaltung SST gesteuert wird, an die Schnittstellenschaltung LS1 angeschlossen. Die Adressierung der Speicherzellen des zweiten Speichers BSP erfolgt über eine Datenweiche ADR2 Gesteuert wird diese Datenweiche ADR2 über eine Leitung L6. An die Dateneingänge dieser Datenweiche ADR2 sind Ausgänge des Ausgangsregisters (Bereich K') und Ausgänge des Zählers ZSZ (Bereich ZS2) angeschlossen. Zur Durchführung von Schreib- und Lesezyklen besteht über eine Leitung L3 eine Verbindung zwischen der Sende-Steuerschaltung SST und dem zweiten Speicher BSP In Fig. 2 ist ein möglicher Aufbau einer Schaltungsanordnung zum Festlegen der Sende zeitpunkte innerhalb der Sende-Steuerschaltung SST als Blockschaltbild gezeigt. Auf der Eingangsseite dieser Schaltungsanordnung sind Register Reg1, Reg2 und Reg3 vorgesehen. In das Register Reg1 werden Adresseninformationen von einer der an der betreffenden Leitungsanschlußeinrichtung angeschlossenen Leitungsschaltungen T1 bis Tm übernommen. In den Registern Reg2 und Reg3 sind Konstanten fest gespeichert. Ausgangsseitig sind diese drei Register mit einer ersten Differenzstufe Diff1 verbunden. Das Register Reg3 ist erst auf eine gesonderte Ansteuerung von der Differenzstufe Diff1 her wirksam steuerbar, worauf weiter unten noch näher eingegangen wird. An diese erste Differenzstufe Diffl schließt sich ein Multiplikator MUL an, der die Ausgangswerte dieser Differenzstufe mit einem in einem Register Reg4 zwischengespeicherten konstanten Faktor multipliziert. Dieser Multiplikator MUL ist mit einer zweiten Differenzstufe Diff2 verbunden, welche die Differenz zwischen einem in einem Register Reg5 zwischengespeicherten konstanten Wert und dem von dem Multiplikator gelieferten Produkt bildet. An diese zweite Differenzstufe Diff2 schließt sich ein weiteres Register Reg6 an. Außerdem ist durch eine gestrichelte Linie angedeutet, daß ein Teil der Adresseninformationen von der jeweiligen Leitungsschaltung T1 bis Tm direkt in das Register Reg6 übernommen wird. Es sei hier angemerkt, daß die Funktion dieser dargestellten Schaltungsanordnung auch leicht durch einen Mikrocomputer realisiert werden kann.The circuit arrangement contains a second memory BSP, its Data inputs with the line circuits T1 to Tm and its data outputs with Inputs of a transfer register UReg are connected. This is the output side Transfer register, which is controlled by the transmission control circuit SST, to the Interface circuit LS1 connected. The addressing of the memory cells of the second memory BSP takes place via a data switch ADR2 This data switch is controlled ADR2 via a line L6. There are outputs to the data inputs of this ADR2 data switch of the output register (area K ') and outputs of the counter ZSZ (area ZS2) connected. To carry out write and read cycles, there is a connection via a line L3 between the transmission control circuit SST and the second memory BSP In Fig. 2 is a possible structure of a circuit arrangement for determining the transmission times shown within the transmission control circuit SST as a block diagram. On the input side of this circuit arrangement are registers Reg1, Reg2 and Reg3 intended. Address information from one of the at the relevant line connection device connected line circuits T1 Taken over to Tm. Constants are permanently stored in registers Reg2 and Reg3. On the output side, these three registers are connected to a first differential stage Diff1. Register Reg3 is only activated separately from the differential stage Diff1 can be effectively controlled, which will be discussed in greater detail below. At this first differential stage Diffl is followed by a multiplier MUL, which the Output values of this differential stage with one buffered in a register Reg4 constant factor multiplied. This MUL multiplier is with a second Differential stage Diff2 connected, showing the difference between one in a register Reg5 cached constant value and that supplied by the multiplier Product forms. This second differential stage Diff2 is followed by another Register Reg6. In addition, it is indicated by a dashed line that a Part of the address information from the respective line circuit T1 to Tm directly is transferred to register Reg6. It should be noted here that the function of this The circuit arrangement shown is also easily implemented by a microcomputer can be.
Nachdem der Aufbau der Schaltungsanordnung gemäß der Fig.After the structure of the circuit arrangement according to FIG.
1 und 2 erläutert worden ist, wird im folgenden die Wirkungsweise dieser Schaltungsanordnungen beschrieben. Zuvor wird jedoch in Verbindung mit den Fig. 3 und 4 das für die Übertragung von Informationssignalen über das Ringleitungssystem LB benutzte Ubertragungsprinzip er- läutert. Dieses Prinzip ist ein zweistufiges Zeitaulti plexprinzip. Das Ringleitungssystem ist dabei so aufgebaut, daß Informationssignale abschnittsweise von einer Leitungsanschlußeinrichtung zu der in dem Ringleitungssystem LB folgenden Leitungsanschlußeinrichtung mit Hilfe von Bustaktimpulsen BT übertragen werden. Gemäß dem zweistufigen Zeitmultiplexprinzip sind auf dem Ringleitungssystem LB maßgebende periodisch wiederholt auftretende erste Zeitmultiplexrahmen ZM, also Zeitmultiplexrahmen mit zyklisch wiederholt auftretenden, den einzelnen Leitungsanschlußeinrichtungen zugeordneten Zeitfächern, durch von der Zentralsteuereinrichtung abgegebene Synchronisiersignale SYN1, SYN2, SYN3 bis SYNn (Fig. 3 und 4) festgelegt. Jeder derartige Zeitmultiplexrahmen ZM weist somit eine der Anzahl der an das Ringleitungsr system LB angeschlossenen Leitungsanschlußeinrichtungen ST entsprechende Anzahl von Zeitfächern auf, zu denen die Zeitfächer Zf1 und Zfn gehören und die jeweils in eine Anzahl m von Zeitschlitzen ZT1 bis ZTm unterteilt sind. Die Anzahl m der betreffenden Zeitschlitze ZT1 bis ZTm ist gleich der maximalen Anzahl der an einer Leitungsanschlußeinrichtung anschließbaren Leitungsschaltungen T1 bis Tm. Die Zeitschlitze bilden einen zweiten Zeitmultiplexrahmen, der sich mit der Folgefrea quenz der Zeitfächer periodisch wiederholt. Im vorliegenden Fall treten die Zeitschlitze mit der Folgefrequenz der Bustaktimpulse BT auf.1 and 2 has been explained, the following is the mode of operation these circuit arrangements are described. Before doing this, however, in conjunction with the 3 and 4 that for the transmission of information signals via the ring line system LB used transmission principle purifies. This principle is a two-stage time period principle. The ring line system is structured in such a way that that information signals in sections from a line connection device to the line connecting device following in the ring line system LB with the aid are transmitted by bus clock pulses BT. According to the two-stage time division multiplex principle are decisive periodically recurring on the ring main system LB. first time division multiplex frame ZM, i.e. time division multiplex frames with cyclically repeated occurrences time slots assigned to the individual line connection devices by from the central control device emitted synchronization signals SYN1, SYN2, SYN3 bis SYNn (Fig. 3 and 4) set. Each such time-division multiplex frame ZM thus has one of the number of line connection devices connected to the ring line system LB. ST on the corresponding number of time subjects, to which the time subjects Zf1 and Zfn belong and each divided into a number m of time slots ZT1 to ZTm are. The number m of the relevant time slots ZT1 to ZTm is equal to the maximum Number of line circuits that can be connected to a line connection device T1 to Tm. The time slots form a second time division multiplex frame that is associated with the follow-up frequency of the time fan is repeated periodically. Step in the present case the time slots with the repetition frequency of the bus clock pulses BT.
Innerhalb jedes auf dem Ringleitungssystem LB maßgebenden ersten Zeitmultiplexrahmens wird ein lediglich durch ein einziges Zeitfach mit seinen Zeitschlitzen, beispielsweise durch das letzte Zeitfach Zn, gegebenes Empfangs-Zeitfach für eine wirksame Aufnahme der von der jeweiligen Leitungsanschlußeinrichtung in diesem Zeitfach empfangenen Informationssignale durch die an dieser angeschlossenen Leitungsschaltungen T1 bis Tm ausgenutzt. Dabei sind die Zeitschlitze innerhalb des betreffenden Zeitfachs den an der jeweiligen Leitungsanschlußeinrichtung angeschlossenen Leitungsschaltungen T1 bis Tm für die Aufnahme von Informationssignälen fest zugeordnet.Within each of the first time-division multiplex frames that are decisive on the ring line system LB. is a only by a single time slot with its time slots, for example reception time slot given by the last time slot Zn for an effective recording received by the respective line connection device in this time slot Information signals through the line circuits T1 to connected to this Tm exploited. Included are the time slots within the relevant Time times the line circuits connected to the respective line connection device T1 to Tm permanently assigned for the reception of information signals.
Die für das Aussenden von Informationssignalen von den einzelnen Leitunganschlußeinrichtungen zu benutzenden Zeitfächer und Zeitschlitze sind den betreffenden Leitungsanschlußeinrichtungen nicht fest zugeordnet, sondern sie werden vielmehr diesen Leitungsanschlußeinrichtungen in Abhängigkeit von verschiedenen Faktoren erst zugeteilt. Einer dieser Faktoren ist durch die Zeitspanne gegeben, die benötigt wird, um über das Ringleitungssystem LB Informationssignale von einer sendenden Leitungsanschlußeinrichtung zu einer gewünschten empfangenden Leitungsanschlußeinrichtung zu übertragen. Ein weiterer Faktor ist dadurch gegeben, daß unter Berücksichtigung der zuvor erwähnten Zeitspanne sichergestellt sein muß, daß die ausgesendeten Informationssignale während des erwähnten gemeinsamen Empfangs-Zeitfachs auch von der gewünschten empfangenden LeitungsanschluB-einrichtung aufgenommen werden. Um die vorstehend erwähnten zeitlichen Zusammenhänge zu berücksichtigen, sind den einzelnen Leitungsanschlußeinrichtungen in der Signalübertragungsrichtung des Ringleitungssystems LB fortlaufend Nummern zugeordnet, die relativ zueinander eine Angabe über die Signalübertragungszeit zwischen den einzelnen Leitungsanschlußeinrichtungen liefern und die der Lage der Leitungsanschlußeinrichtung in dem Ringleitungssystem LB entsprechen. Betrachtet man einmal zwei Leitungsanschlußeinrichtungen, denen beispielsweise die Nummer 16 bzw. 18 zugeordnet sind, und geht man davon aus, daß Informationssignale von der LeitungsanschluB-einrichtung Nr. 16 zu der Leitungsanschlußeinrichtung Nr. 18 zu übertragen sind, so ergibt die Differenz von 2 zwischen den beiden Nummern multipliziert mit einer Zeitspanne, welche die Dauer der Signalübertragung zwischen zwei in dem Ringleitungssystem unmittelbar benachbarten Leitungsanschlußeinrichtungen angibt, die Übertragungszeit zwischen den diese beiden Nummern tragenden Leitungsanschlußeinrichtungen. Im vorliegenden Fall beträgt die Ubertragungszeit zwei Zeitfächer-Zeiteinheiten Bei der Übertragung von Informationssignalen von der Leitungsanschlußeinrichtung Nr. 18 zu der Leitungsanschluß einrichtung Nr. 16 hin wären sämtliche Nummern der in der Signalübertragungsrichtung des Ringleitungssystems LB zwischen den beiden genannten Leitungsanschlußeinrichtungen liegenden Leitungsanschlußeinrichtungen zu berücksichtigen Um nach Ermittlung der vorstehend betrachteten Zeitspanne nen die für die jeweilige Informationssignalaussendung tatsächlich in Frage kommenden Zeitfächer zu bestimmen 9 ist es nunmehr noch erforderlich, die betreffenden Zeit spannen auf das für sämtliche Leitungsanschlußeinrichtungen gemeinsame nächste Empfangs-Zeitfach gewissermaßen zu projizieren. Dies geschieht wie folgt: Da die Dauer des jeweiligen Zeitmultiplexrahmens ZM bekannt ist, wird die zuerst berechnete Zeitspanne von der erwähnten Dauer des betrachteten Zeitmultiplexrahmens subtrahiert. Die dadurch ermittelte Zeitgröße bestimmt dann bezogen auf den Anfangspunkt des jeweiligen Zeitmultiplexrahmens die Zeitspanne bzw. das Zeitfach für das Aussenden von Informationssignalen von der betrachteten LeitungsanschluBeinrichtung, so daß diese Informationssignale während des erwähnten gemeinsamen Empfangs-Zeitfachs von der gewünschten empfangenden Leitungsanschlußeinrichtung auch aufgenommen werden. Der für einen Sendevorgang zu benutzende Zeitschlitz innerhalb eines Zeitfachs ergibt sich unmittelbar aus dem Zeitschlitz, der der als Empfänger ausgewählten Leitungsschaltung T1 bis Tm in der betreffenden empfangenden Leitungsanschlußeinrichtung zugeordnet ist, da diese feste Zuordnung für jedes Zeitfach gilt.For the transmission of information signals from the individual line connection devices Time slots and time slots to be used are the relevant line connection devices not permanently assigned, but rather they are these line connection devices first allocated depending on various factors. One of those factors is given by the amount of time it takes to use the loop system LB Information signals from a transmitting line connecting device to a desired receiving line termination device to transmit. Another Factor is given by taking into account the aforementioned time period it must be ensured that the transmitted information signals during the mentioned common receive time slot also from the desired receiving line connection device be included. In order to take into account the temporal relationships mentioned above, are the individual line connection devices in the direction of signal transmission of the ring line system LB consecutively assigned numbers that are relative to each other an indication of the signal transmission time between the individual line connection devices supply and the position of the line connecting device in the loop system LB correspond. If we consider two line connection devices, which for example, the number 16 or 18 are assigned, and it is assumed that Information signals from the line connection device No. 16 to the line connection device No. 18 are to be transferred, the difference is 2 between the two numbers multiplied by one Time span, which is the duration of the signal transmission between two directly adjacent line connection devices in the ring line system indicates the transmission time between the line termination devices bearing these two numbers. In the present case, the transmission time is two time fan time units When transmitting information signals from the line termination device No. 18 to the line connection device No. 16 would be all numbers of the in the signal transmission direction of the loop system LB between the two named line connection devices lying line connection devices to be taken into account After determining the periods of time considered above which actually come into question for the respective information signal transmission To determine time slots 9 it is now still necessary, the relevant time span on the next receive time slot common to all line connection devices to project, as it were. This is done as follows: Because the duration of each Time division multiplex frame ZM is known, the first calculated time span of the The mentioned duration of the time-division multiplex frame under consideration is subtracted. The determined thereby Time size is then determined based on the starting point of the respective time division multiplex frame the time span or the time slot for the transmission of information signals from the considered line connection device, so that these information signals during of the mentioned common receive time slot from the desired receiving line termination device also be included. The time slot to be used for a transmission process within of a time slot results directly from the time slot used by the recipient selected line circuit T1 to Tm in the relevant receiving line connection device is assigned, since this fixed assignment applies to each time slot.
Im folgenden werden nun zunächst anhand der in Fig. 2 gezeigten Schaltungsanordnung die Ermittlung der Sendezeitpunkte und im Anschluß daran anhand der Fig. 1 das Abspeichern der Angaben bezüglich dieser Sende zeitpunkte und der Ablauf eines Sendevorgangs erläutert.In the following, first of all, the circuit arrangement shown in FIG the determination of the transmission times and then, with reference to FIG. 1, the storage the information regarding these transmission times and the sequence of a transmission process explained.
Beim Verbindungsaufbau ermittelt die Sende-SteuetSchAltung SST zunächst anhand der ihr von einer der an der zugehörige gen Leitungsanschlußeinrichtung angeschlossenen Leitungsschaltungen T1 bis Tm übergebenen Informationssignale die der ausgewählten empfangenden Leitungsanschlußeinrichtung und der daran angeschlossenen ausgewählten Leitungsschaltung innerhalb des Ringleitungssystems zugeordneten Adressen. Als Adresseninformation liegt damit die Nummer der empfangenden Leitungsanschlußeinrichtung und innerhalb dieser Leitungsanschlußeinrichtung die Nummer des der ausgewählten Leitungsschaltung zugeordneten Zeitschlitzes vor.When the connection is being established, the transmission control circuit first determines SST based on her from one of the connected to the associated line connection device Line circuits T1 to Tm transmitted information signals that of the selected ones receiving line connecting device and the selected one connected to it Line circuit within the ring line system assigned addresses. As address information is thus the number of the receiving line connecting device and within this line connection device the number of the selected line circuit assigned time slot.
Die Zeitschlitz-Nummer der ausgewählten Leitungsschaltung wird direkt in das Register Reg6 übernommen. Aus der Nummer der empfangenden Leitungsanschlußeinrichtung ist dem oben dargestellten Verfahren entsprechend der Sendezeitpunkt abzuleiten. Dies geschieht wie folgt: Die Nummer der empfangenden Leitungsanschlußeinrichtung wird in das Register Reg1 übernommen. Als konstante Eingangsgrößen für die nachfolgende Ermittlung stehen der Sende-Steuerschaltung SST im Register Reg2 die Nummer der eigenen Leitungsanschlußeinrichtung (sendende Leitungsanschlußeinrichtung) und im Register Reg3 die Gesamtanzahl der im Ringleitungssystem LB vergebenen Nummern zur Verfügung.The time slot number of the selected line circuit becomes direct transferred to register Reg6. From the number of the receiving line termination device the transmission time is to be derived according to the procedure outlined above. This is done as follows: The number of the receiving line termination device is transferred to register Reg1. As constant input variables for the following The transmission control circuit SST has the number of the determination in register Reg2 own line connection device (transmitting line connection device) and in Register Reg3 the total number of numbers assigned in the ring line system LB. Disposal.
Die nachgeschaltete erste Differenzstufe Diff1 bildet nun die Differenz zwischen der Nummer der sendenden Leitungsanschlußeinrichtung und der Nummer der empfangenden Leitungsanschlußeinrichtung. Tritt dabei ein negatives Ergebnis auf, so bedeutet dies, daß die empfangende Leitungsanschlußeinrichtung in der Signalübertragungsrichtung hinter der sendenden Leitungsanschlußeinrichtung liegt. In diesem Fall wird das Register 3 wirksam gesteuert, so daß nunmehr die soeben ermittelte Differenz von der in dem Register 3 festgehaltenen Gesamtanzahl der in dem Ringleitungssystem vergebenen Nummern subtrahiert wird. Das Ergebnis dieser Differenzbildung wird in dem Multiplikator MUL mit einer vorgegebenen, in dem Register Reg4 gespeicherten Zeitgröße multipliziert, durch welche die Dauer der Signalübertragung zwischen zwei in dem Ringleitungssystem unmittelbar benachbarten Leitungsanschlußeinrichtungen angegeben wird Dabei ist vorausgesetzt, daß die Dauer der Signalübere tragung zwischen den jeweiligen benachbarten Leitungsanschlußeinrichtungen gleich groß ist. Das Produkt, das die Übertragungszeit zwischen den beiden ausgewählten Leitungsanschlußeinrichtungen angibt, wird in der zweiten Differenzstufe Drift2 von einer die Zeitspanne des ersten Zeitmultiplexrahmens ZM darstellenden Zeitgröße (zwischengespeichert im Register Reg5) subtrahiert. Das Ergebnis dieser Differenzbildung gibt das Zeitfach bezogen auf den Anfangspunkt des Zeitmultiplexrahmens an, welches von der betreffenden Leitungsanschlußeinrichtung für einen Sendevorgang zu benutzen ist Diese Angaben bezüglich des zu benutzenden Zeitfachs werden anschliew ßend in das Register Reg6 übernommen. Damit stehen zur weiteren Bearbeitung in dem Register Reg6 in einem ersten Teil das für einen Sendevorgang zu benutzende Zeitfach und in einem zweiten Teil der innerhalb des Zeitfaches zu benutzende Zeitschlitz zur Verfügung.The downstream first differential stage Diff1 now forms the difference between the number of the sending line termination device and the number of the receiving line connecting device. If a negative result occurs, so this means that the receiving line termination device is in the signal transmission direction behind the sending line termination device lies. In this In this case, register 3 is effectively controlled, so that now the one just determined Difference from the total number recorded in register 3 in the loop system assigned numbers is subtracted. The result of this difference is shown in the multiplier MUL with a predetermined one stored in the register Reg4 Time magnitude multiplied by which the duration of the signal transmission between two in the ring line system directly adjacent line connection devices It is assumed that the duration of the signal transmission between the respective adjacent line connection devices is the same size. The product, that is, the transmission time between the two selected line termination devices indicates, in the second differential stage Drift2 of one the time span of the first Time value representing the time division multiplex frame ZM (cached in the register Reg5) subtracted. The result of this difference calculation gives the time factor related to the starting point of the time division multiplex frame, which is from the relevant line termination device to be used for a transmission process This information regarding the to be used Time axes are then transferred to register Reg6. So stand by further processing in the register Reg6 in a first part that for a transmission process time slot to be used and, in a second part, the one within the time slot using time slot available.
Zur Speicherung der Angaben bezüglich der Sendezeitpunkte dienen den Leitungsschaltungen T1 bis Tm individuell zugeordnete Speicherzellen innerhalb des ersten Speichers ZSP0 Jede Speicherzelle ist dabei, wie bereits oben erwähnt, so aufgeteilt, daß in einem ersten Bereich Z1 das für einen Sendevorgang zu benutzende Zeitfach und in einem zweiten Bereich Z2 der innerhalb de-s Zeitfaches zu be- nutzende Zeitschlitz gespeichert ist. Die Inhalte dieser Speicherzellen des ersten Speichers ZSP werden, wie bei der Erläuterung des Ablaufs eines Sendevorgangs noch erläutert wird, innerhalb eines jeden ersten Zeitmultiplexrahmens ZM einmal zyklisch ausgelesen. Um hierfür einen schnellen Speicherzugriff zu erreichen, ist in jeder Speicherzelle ein weiterer Bereich K (Kettungsbereich) vorgesehen, in dem ein die zeitliche Reihenfolge der Speicherzellenabarbeitung kennzeichnender Kettungsparameter gespeichert ist. Als Kettungsparameter wird bei diesem Ausführungsbeispiel die Adresse der als nächste zu bearbeitenden Speicherzelle verwendet. Es sei hier angemerkt, daß jede Speicherzelle, die aktuelle Angaben bezüglich eines Sendezeitpunktes enthält, in eine geschlossene Kettung eingebunden sein muß, d.h. jede dieser Speicherzellen muß einen entsprechenden Kettungsparameter aufweisen. Demzufolge muß die Speicherzelle, in die neu berechnete Angaben bezüglich eines Sendezeitpunktes abgespeichert werden sollen, in eine bereits bestehende Kettung eingefügt werden. Dies erfolgt in der Weise, daß die Sende-Steuerschaltung SST den Speicher ZSP durch ein Steuersignal auf der Leitung L2 in einen Lesebetrieb schaltet. Gleichzeitig wird die Datenweiche ADR1 so gesteuert, daß die Adressenleitungen A1 über diese Datenweiche mit den Adresseneingängen des Speichers ZSP verbunden sind. Danach werden die Speicherzellen der Reihe nach adressiert, und die Inhalte dieser Speicherzellen werden in die Sende-Steuereinrichtung übernommen. Diese ermittelt aus den Inhalten der Bereiche Z1 und Z2 die Speicherzellen, in welchen der in Bezug auf den gerade berechneten Sendezeitpunkt zeitlich vorangehende und nachfolgende Sendezeitpunkt abgespeichert ist. Der Inhalt der erstgenannten Speicherzelle wird bei einem sich anschließenden Schreibzyklus (die Steuerung erfolgt über die Leitung L1) so geändert, daß als neuer Kettungsparameter jetzt die Adresse der Leitungsschaltung, für die gerade der Sendezeitpunkt ermittelt wurde, angegeben ist.To save the information regarding the transmission times are used Line circuits T1 to Tm individually assigned memory cells within the First memory ZSP0 Each memory cell is, as already mentioned above, like this divided that in a first area Z1 to be used for a transmission process Time slot and in a second area Z2 which is to be loaded within the time slot using Time slot is stored. The contents of these memory cells in the first memory ZSP are, as will be explained in the explanation of the sequence of a transmission process is read cyclically once within each first time-division multiplex frame ZM. In order to achieve fast memory access for this purpose, there is in every memory cell another area K (chaining area) is provided in which a chronological sequence chaining parameters characteristic of the memory cell processing is stored. In this exemplary embodiment, the next address is used as the chaining parameter used memory cell to be processed. It should be noted here that every memory cell, which contains current information regarding a transmission time into a closed one Chaining must be integrated, i.e. each of these memory cells must have a corresponding Have chaining parameters. As a result, the memory cell must be in the newly calculated Information regarding a transmission time is to be stored in an already existing chaining can be inserted. This is done in such a way that the transmission control circuit SST the memory ZSP by a control signal on the line L2 in a read mode switches. At the same time the data switch ADR1 is controlled so that the address lines A1 is connected to the address inputs of the ZSP memory via this data switch are. Then the memory cells are addressed in sequence, and the contents these memory cells are transferred to the transmission control device. This determined from the contents of the areas Z1 and Z2, the memory cells in which the related the time preceding and following the transmission time that has just been calculated Transmission time is saved. The content of the first-mentioned memory cell becomes with a subsequent write cycle (control takes place via the line L1) changed so that the new link parameter is now the address of the line circuit, for the the transmission time has just been determined.
In einem weiteren Schreibzyklus werden die im Register Reg6 festgehaltenen Angaben bezüglich des neu berechneten Sendezeitpunktes unter der der betreffenden Leitungsschaltung zugeordneten Adresse abgespeichert, Als Kettungsparameter wird nun die Adresse der Speicherzelle angefügt, die Angaben über den erwähnten nachfolgenden Sendezeitpunkt enthält. Damit ist der Speicher ZSP aktualisiert. Beim Auslösen einer Verbindung ist die der jeweiligen Leitungsschaltung zugeordnete Speicherzelle in entsprechender Weise auszuketten, d.h. aus der Kettung zu löschen.In a further write cycle, those held in register Reg6 are retained Information regarding the recalculated transmission time under that of the relevant The address assigned to the line circuit is saved now the address of the memory cell is added, the information about the mentioned following Time of sending. The memory ZSP is thus updated. When triggering a Connection is the memory cell in assigned to the respective line circuit chain out accordingly, i.e. to delete from the chain.
Nach dem Verbindungsaufbau (nach der Berechnung des Sendezeitpunktes) von einer der Leitungsschaltungen T1 bis Tm auszusendende Informationssignale werden an die zugeordnete Steuerschaltung LST1 taktgesteuert übergeben. Der hierzu erforderliche Steuertakt wird von den Ausgangssignalen der in allen Leitungsanschlußeinrichtungen vorhandenen, synchron betriebenen Zähleranordnung ZSZ abgeleitet, und zwar aus dem Bereich ZS2, aus dessen Zählerständen die den angeschlossenen Leitungsschaltungen T1 bis Tm zugeordneten Zeitschlitze abgeleitet werden. Mit der Übergabe der genannten Informationssignale an die Steuerschaltung LST1 gibt die betreffende Leitungsschaltung T1 bis Tm ein Steuersignal an die zugehörige Sende-Steuerschaltung SST ab. Aufgrund dieses Signals steuert die Sende-Steuerschaltung SST die Datenweiche ADR2 durch ein entsprechendes Signal auf der Leitung L6 in einen solchen Zustand, daß als Adresseninformation an den Adresseneingängen des zweiten Speichers BSP der aktuelle Zählerstand des Bereichs ZA2 der Zähleranordnung ZSZ anliegt. Damit ist jeder angeschlossenen Leitungsschaltung T1 bis Tm eine durch einen Zählerstand des genannten Bereiches ZS2 eindeutig festgelegte Speicherzelle innerhalb des zweiten Speichers BSP für eine Zwischenspeicherung der jeweils abzugebenden Informationssignale zugeordnet. Diese Speicherzellenzuordnung entspricht der Speicherzellenzuordnung innerhalb des ersten Speichers ZSP. Die Übernahme der betreffenden Informationssignale in dem Speicher BSP steuert nun die Sende-Steuerschaltung SST mitteis eines entsprechenden Steuersignals auf der Leitung L3. Die auf diese Weise zwischengespeicherten Informationssignale verbleiben bis zu dem für die jeweilige Leitungsschaltung T1 bis Tm berechneten Sendezeitpunkt in dem Speicher BSP.After the connection has been established (after calculating the transmission time) information signals to be sent out from one of the line circuits T1 to Tm passed clock-controlled to the assigned control circuit LST1. The required for this The control clock is determined by the output signals in all line connection devices existing, synchronously operated counter arrangement ZSZ derived from the Area ZS2, from its counter readings the connected line circuits T1 to Tm assigned time slots are derived. With the delivery of the said The line circuit in question sends information signals to the control circuit LST1 T1 to Tm send a control signal to the associated transmission control circuit SST. Because of this signal controls the transmission control circuit SST through the data switch ADR2 a corresponding signal on line L6 in such a state that as address information the current counter reading of the at the address inputs of the second memory BSP Area ZA2 of the counter arrangement ZSZ is present. So that every line circuit is connected T1 to Tm are clearly defined by a count of the area ZS2 mentioned Memory cell within the second memory BSP for intermediate storage of the assigned information signals to be emitted in each case. This memory cell allocation is equivalent to the memory cell allocation within the first memory ZSP. The takeover of the The relevant information signals in the memory BSP now controls the transmission control circuit SST by means of a corresponding control signal on line L3. The on this Way cached information signals remain up to for the respective Line circuit T1 to Tm calculated transmission time in the memory BSP.
Zur Darstellung eines Sendevorgangs bezüglich einer Leitungsschaltung werden zunächst im Überblick die zeitlichen Abläufe betrachtet. Zur Einleitung eines solchen Senaevorgangs wird zunächst der Inhalt der der betreffenden Leitungsschaltung zugeordneten Speicherzellen der beiden Speicher ZSP und BSP in einem Lesezyklus ausgelesen. Der Inhalt der betreffenden Speicherzelle des ersten Speichers ZSP wird dabei in das Ausgangsregister AReg übernommen und der Inhalt der betreffenden Speicherzelle des zweiten Speichers BSP wird in das Übernahmeregister UReg übernommen. Der dem Ausgangsregister AReg nachgeschaltete Vergleicher Vgl vergleicht nun ständig den Inhalt dieses Ausgangsregisters mit den Zählerständen der in der zugehörigen Leitungsanschlußeinrichtung ST vorhandenen Zähleranordnung ZSZ, die mit den in allen übrigen Leitungsanschlußeinrichtungen vorhandenen entsprechenden Zohleranordnungen synchron ist. Die Zählerstände der erwähnten Zähleranordnung markieren, wie bereits oben erwahnt, die Zeitfächer und die Zeitschlitze innerhalb jedes ersten Zeitmultiplexrahmens. Ein Speicherzelleninhalt bleibt nun solange in dem Ausgangsregister AReg gespeichert, bis eine Übereinstimmung der miteinander verglichenen Werte vorliegt, d.h. bis der für die jeweilige Leitungsschaltung berechnete Sendezeitpunkt mit dem aktuellen durch den Zählerstand der Zähleranordnung bezeichneten Zeitpunkt übereinstimmt. Liegt diese Übereinstimmung vor, so erhält die Sende-Steuerschaltung SST von dem Verglei- cher Vgl ein entsprechendes Steuersignal. Diese sendet daraufhin ein Sendeanforderungssignal an die zugehörige Schnittstellenschaltung LS1. Diese Schnittstellenschaltung übernimmt aufgrund dieses Signals die bereits in dem Übernahmeregister Uneg zwischengespeicherten Informationssignale und sendet diese an die im Ringleitungsw system nachfolgende Leitungsanschlußeinrichtung.To represent a transmission process with regard to a line circuit the temporal processes are first considered in an overview. To initiate a Such a sensation process is initially the content of the line circuit in question assigned memory cells of the two memories ZSP and BSP in a read cycle read out. The content of the relevant memory cell of the first memory ZSP is transferred to the output register AReg and the content of the relevant memory cell of the second memory BSP is transferred to the transfer register UReg. The dem Output register AReg downstream comparator Vgl now constantly compares the Contents of this output register with the counter readings in the associated line connection device ST existing counter arrangement ZSZ, which with the in all other line connection devices existing corresponding counter arrangements is synchronous. The counter readings of the Mark the mentioned counter arrangement, as already mentioned above, the time slots and the time slots within each first time division multiplex frame. A memory cell content remains stored in the output register AReg until a match of the compared values is available, i.e. until the one for the respective line circuit calculated transmission time with the current one by the counter reading of the counter arrangement designated time coincides. If there is this agreement, receive the transmission control circuit SST from the comparison cf. a corresponding one Control signal. This then sends a send request signal to the associated Interface circuit LS1. This interface circuit takes over due to this Signals the information signals already temporarily stored in the transfer register Uneg and sends this to the line connection device following in the ring line system.
Zur detaillierten Darstellung eines Sendevorgangs wird nun von einem Zeitpunkt ausgegangen, zu dem ein Sendeanforderungssignal an die zugehörige Schnittstellenschaltung LS7 abgegeben worden ist. Nach der Abgabe des genannten Sendeanforderungssignals steuert die Sende-Steuerschaltung SST einen Lesezyklus, in welchem die Speicherzelle des ersten Speichers ZSP ausgelesen wird, die Angaben bezüglich des nächsten Sendezeitpunktes enthält. Zur Adressierung dieser Speicherzelle ist die Datenweiche ADR1 durch ein Signal auf der Leitung L2 so gesteuert, daß als Adresseninformation der beim vorangegangenen Sendevorgang in das Ausgangsregister AReg zwischengespeicherte Kettungsparameter (Bereich K') dient. Dieser Kettungsparameter gibt ja, wie bereits oben erwähnt, die nächste zu adressierende Speicherzelle an. Der Inhalt der so adressierten Speicherzelle wird nun durch ein Steuersignal auf der Leitung L4 in das Ausgangsregister AReg übernommen. Parallel dazu wird durch denselben Kettungsparameter die zugehörige, die auszusendenden Informationssignale enthaltende Speicher zelle innerhalb des zweiten Speichers BSP adressiert. Die Sende-Steuerschaltung SST steuert hierfür die Datenweiche ADR2 durch ein Steuer signal auf der Leitung L6 entsprechend übertragungsfähig. Bei einem nachfolgenden Lesezyklus (gesteuert über die Leitung L3) übernimmt das Ubernahmeregister UReg den Inhalt der adressierten Speicherzelle des Speichers BSP. Den Anstoß hierfür erhält das Ubernahmeregister UReg von der Sende-Steuerschaltung SST. Hieran schließt sich der oben dargestellte Vergleichsvorgang an.For a detailed representation of a transmission process, a Assumed time at which a send request signal is sent to the associated interface circuit LS7 has been released. After the delivery of the said send request signal the transmission control circuit SST controls a read cycle in which the memory cell of the first memory ZSP is read out, the information relating to the next transmission time contains. To address this memory cell, the data switch ADR1 is through a Signal on the line L2 controlled so that the address information in the previous Sending process in the output register AReg temporarily stored chaining parameters (Area K ') is used. As already mentioned above, this chaining parameter gives the next memory cell to be addressed. The content of the memory cell addressed in this way is now transferred to the output register AReg by a control signal on line L4 accepted. In parallel to this, the associated, the memory cell containing the information signals to be transmitted within the second memory BSP addressed. The transmission control circuit SST controls this the data switch ADR2 can be transmitted accordingly by a control signal on the line L6. This takes over in a subsequent read cycle (controlled via line L3) Takeover register UReg the content of the addressed memory cell of the memory BSP. The transfer register UReg receives the trigger for this from the transmission control circuit SST. This is followed by the comparison process shown above.
Bei einer Übereinstimmung der verglichenen Werte erhält die Sende-Steuerschaltung SST von dem Vergleicher Vgl ein Steuersignal und leitet daraus das genannte, für die zugehörige Schnittstellenschaltung LSi bestimmte Sendeanforderungssignal ab. Diese übernimmt aufgrund dieses Signals die in dem Übernahmeregister UReg zwischengespeicherten auszusendenden Informationssignale. Damit ist ein Sendevorgang abgeschlossen. Es schließt sich hieran in der bereits dargestellten Weise die Adressierung der nächsten Speicherzellen der Speicher ZSP und BSP an.If the compared values match, the transmission control circuit receives SST from the comparator Vgl a control signal and derives the said for the associated interface circuit LSi from certain transmission request signals. On the basis of this signal, this takes over those buffered in the takeover register UReg information signals to be sent out. A sending process is now complete. It this is followed by the addressing of the next in the manner already shown Storage cells of the memory ZSP and BSP.
Durch ständige Wiederholung dieser dargestellten Abläufe wird jede für einen-Sendevorgang eingekettete Speicherzelle innerhalb eines jeden ersten Zeitmultiplexrahmens einmal adressiert. Damit ist gewährleistet, daß die von den Leitungsschaltungen T1 bis Tm übergebenen auszusendenden Informationssignale innerhalb der Dauer eines ersten Zeitmultiplexrahmens an die zugehörige Schnittstellenschaltung LS1 übergeben und von dieser an die im Ringleitungssystem nachfolgende Leitungsanschlußeinrichtung ausgesendet werden.Through constant repetition of these illustrated processes, each memory cell linked for a transmission process within each first time division multiplex frame addressed once. This ensures that the line circuits T1 to Tm transferred information signals to be transmitted within the duration of a first time division multiplexed to the associated interface circuit LS1 and from this to the line connection device following in the ring line system be sent out.
Es sei hier noch angemerkt, daß die dargestellten Sendevorgänge zur Vermeidung von Übertragungsverzögerungen Vorrang vor der Berechnung der Sende zeitpunkte und vor der Abspeicherung auszusendender Informationssignale besitzen.It should be noted here that the transmission processes shown for Avoidance of transmission delays Priority over the calculation of the transmission times and have information signals to be sent out prior to storage.
Außerdem sei noch angemerkt, daß die dargestellten Vorgänge für äede der an einer Verbindung beteiligten Leitungsschaltungen ablaufen, sofern eine Informationssignalübertragung in beiden Übertragungsrichtungen vorgesehen ist. In diesem Fall bekommt die gerufene Leitungsanschlußeinrichtung die für die Ermittlung des Sendezeitpunktes erforderlichen Adresseninformationen von der jeweils gerufenen Leitungsanschlußeinrichtung beim Verbindungsaufbau über ein gesondertes Leitungssystem mitgeteilt.In addition, it should be noted that the processes shown for äede of the line circuits involved in a connection run, provided that an information signal is transmitted is provided in both transmission directions. In this case, the called Line connection device necessary for determining the transmission time Address information from the respectively called line connection device at Connection establishment communicated via a separate line system.
Abschließend sei bemerkt, daß den vorstehend erläuterten Vorgängen entsprechende Vorgänge ablaufen, wenn die Informationssignale nach einem Zeitmultiplexprinzip zu übertragen sind, gemäß dem den einander entsprechenden Leitungsschaltungen sämtlicher LeitungsanschluBeinrichtungen ein Zeitfach der zyklisch wiederholt in aufeinan derfolgenden ersten Zeitmultiplexrahmen auftretenden Zeitfächer für den Informationssignalempfang zur Verfügung steht und gemäß dem in einem zweiten, mit der Folgefrequenz der Zeitfächer sich periodisch wiederholenden Zeitmultiplexrahmen jeder Leitungsanschlußeinrichtung ein bestimmter Zeitschlitz in dem jeweiligen Zeitfach zugeordnet ist.Finally, it should be noted that the processes explained above corresponding processes take place when the information signals according to a time division multiplex principle are to be transmitted, according to the corresponding line circuits of all Line connection devices have a time slot that is cyclically repeated in successive cycles first time division multiplex frame occurring time slots for information signal reception is available and according to that in a second, with the repetition frequency of the time fan periodically repeating time division multiplex frames of each line termination device a specific time slot is assigned in the respective time slot.
7 Patentansprüche 4 Figuren L e e r s e i t e7 claims 4 figures L e r s e i t e
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813136630 DE3136630A1 (en) | 1981-09-15 | 1981-09-15 | Method and circuit arrangement for defining the transmission times for transmitting information signals in a highway system which is operated in a directionally dependent manner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813136630 DE3136630A1 (en) | 1981-09-15 | 1981-09-15 | Method and circuit arrangement for defining the transmission times for transmitting information signals in a highway system which is operated in a directionally dependent manner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3136630A1 true DE3136630A1 (en) | 1983-03-31 |
| DE3136630C2 DE3136630C2 (en) | 1990-04-19 |
Family
ID=6141736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813136630 Granted DE3136630A1 (en) | 1981-09-15 | 1981-09-15 | Method and circuit arrangement for defining the transmission times for transmitting information signals in a highway system which is operated in a directionally dependent manner |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3136630A1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2659533A1 (en) * | 1976-12-30 | 1978-07-06 | Licentia Gmbh | Signal transmission system with several subscriber stations - has calling station which finds two free time channels, transmits call and later passes message through first channel |
-
1981
- 1981-09-15 DE DE19813136630 patent/DE3136630A1/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2659533A1 (en) * | 1976-12-30 | 1978-07-06 | Licentia Gmbh | Signal transmission system with several subscriber stations - has calling station which finds two free time channels, transmits call and later passes message through first channel |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3136630C2 (en) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2165667C3 (en) | Time division multiplex transmission equipment | |
| DE3300263C2 (en) | ||
| DE2503111B2 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR THE TIME MULTIPLEX TRANSMISSION OF USEFUL INFORMATION FROM INDEPENDENT SOURCES | |
| DE10211281B4 (en) | Method and device for synchronizing the cycle time of several buses and corresponding bus system | |
| EP0021290B1 (en) | Method and circuit arrangement for synchronisation of the transmission of digital information signals | |
| DE2823856A1 (en) | ASYNCHRONOUS, ADDRESSABLE MULTIPLEX SYSTEM | |
| EP1371181A2 (en) | Method and device for synchronizing at least one node of a bus system and a corresponding bus system | |
| DE4215380A1 (en) | Synchronisation system for local clocks with automation modules - performs synchronisation operation when difference between local unit and central unit is less than transmission and processing time of central unit | |
| DE3009308A1 (en) | METHOD AND ARRANGEMENT FOR TRANSMITTING DATA SIGNALS | |
| EP0004307B1 (en) | Process for the establishment of conference connections in a pcm-time multiplex switching system | |
| DE10200201A1 (en) | Cycle-based timed communication system | |
| EP1763768B1 (en) | Method and device for controlling a bus system, and corresponding bus system | |
| DE2217178C3 (en) | Circuit arrangement for interpolating the output codes of PCM transmission systems | |
| WO1998001971A1 (en) | Network element and input-output unit for a synchronous transmission system | |
| DE3136630A1 (en) | Method and circuit arrangement for defining the transmission times for transmitting information signals in a highway system which is operated in a directionally dependent manner | |
| DE2306301B2 (en) | Arrangement for generating switching identification information in PCM exchanges | |
| DE4217777C2 (en) | Digital communication device | |
| DE2526115A1 (en) | Data transmission system between central and peripheral units - uses TDM with 500 microsecond cycle time divided into four time slots | |
| DE2947529C2 (en) | ||
| DE3136566C2 (en) | ||
| DE4123007A1 (en) | Data rate matching method using packing data - storing input words in registers of buffer memory, controlling multiplexer w.r.t. number of bits in output word and varying bits in synchronising word | |
| DE2835605C2 (en) | Method for synchronization in the transmission of digital message signals between signal transmitters and signal receivers | |
| EP0073969A2 (en) | Method and circuit to deliver refresh signals to a semiconductor memory | |
| DE2736503A1 (en) | GRID SYNCHRONIZATION ARRANGEMENT | |
| DE68905630T2 (en) | METHOD AND ARRANGEMENT FOR SYNCHRONIZING TERMINALS THAT COMMUNICATE WITH A CHAIN WITHOUT TIME TRANSPARENCY. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |