DE3125529C2

DE3125529C2 - Method for recoding a sequence of data bits into a sequence of channel bits, arrangement for decoding the channel bits coded according to this method and recording medium with an information structure generated according to this method

Info

Publication number: DE3125529C2
Application number: DE3125529A
Authority: DE
Inventors: Kornelis Antonie Immink; Jakob Gerrit Eindhoven Nijboer; Kentaro Atsugi Kanagawa Odaka; Hiroshi Tokio/Tokyo Ogawa
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-07-14
Filing date: 1981-06-29
Publication date: 1986-10-16
Also published as: GB2083322A; SK280683B6; ES522839A0; DK306881A; HK98784A; YU44981B; IT8122885A0; GB2083322B; BE889608A; RU2089045C1; CZ204293A3; FI74565B; JPH02243024A; JPH05266600A; JPH0519332B2; NO812399L; YU43025B; NZ197683A; CH660272A5; DE3125529A1

Abstract

Die Erfindung bezieht sich auf das aufeinanderfolgende Übertragen binärer Daten über einen Informationskanal und insbesondere auf ein Verfahren zum Codieren und Decodieren bestimmter binärer Blockcodes. Die Erfindung bezieht sich insbesondere auf Fälle, wo der Informationskanal aus einer optischen Platte besteht. Bei Blockcodierung werden Blöcke von beispielsweise m Datenbits in Blöcke von n Kanalbits (n > m) umgewandelt. An die auf diese Weise erhaltenen Blöcke von Informationsbits wird beispielsweise die Anforderung einer (d, k)-Begrenzung gestellt. In (d, k)-begrenzten Folgen ist die Länge von Folgen von "Nullen" von einer minimalen Anzahl d bis zu einer maximalen Anzahl k Nullen zwischen jedem Paar aufeinanderfolgender "Eisen" begrenzt. Ein Nachteil dieser Codierung ist, daß diese ein nicht zu vernachlässigendes NF-Spektrum aufweist. Nach der Erfindung wird zwischen jeden der Blöcke von n Informationsbits ein Block Trennbits aufgenommen. Die Trennbits werden in denjenigen Fällen, wo das Format nicht durch die (d, k)-Anforderung vorgeschrieben wird, derart gewählt, daß das NF-Spektrum und insbesondere der Gleichstromanteil möglichst gering ist.The invention relates to the successive transmission of binary data over an information channel and, more particularly, to a method for encoding and decoding certain binary block codes. The invention particularly relates to cases where the information channel consists of an optical disk. In the case of block coding, blocks of, for example, m data bits are converted into blocks of n channel bits (n> m). The blocks of information bits obtained in this way are, for example, subject to the requirement of a (d, k) limitation. In (d, k) -limited sequences, the length of sequences of "zeros" is limited from a minimum number d to a maximum number k zeros between each pair of consecutive "irons". A disadvantage of this coding is that it has a non-negligible LF spectrum. According to the invention, a block of separating bits is included between each of the blocks of n information bits. In those cases where the format is not prescribed by the (d, k) requirement, the separating bits are selected in such a way that the low-frequency spectrum, and in particular the direct current component, is as low as possible.

Description

A. Hintergrund der Erfindung
A(I) Gebiet der ErfindungA. Background of the Invention
A (I) Field of the Invention

Die Erfindung bezieht sich auf ein Verfahren zum Umkodieren einer Folge Datenbits in eine Folge Kanalbits, wobei die Folge Datenbits in unmittelbar aufeinanderfolgende Blöcke von je m Datenbits aufgeteilt wird und diese Blöcke in aufeinanderfolgende Blöcke von (ti\ + n₂) Kanalbits (m + n₂ > m) umkodiert werden und die Blöcke Kanalbits je einen Block von n\ Informationsbits und einen Block von n₂ Trennbits enthalten derart, daß aufeinanderfolgende Blöcke Informationsbits durch jeweils nur eine Block Trennbits getrennt werden, zwei aufeinanderfolgende Kanalbits eines ersten Typs, dzs Typs »1«, durch mindestens dunmittelbar aufeinanderfolgende Bits eines zweiten Typs, des Typs »0«, getrennt werden und die Anzahl unmittelbar aufeinanderfolgender Kanalbits vom zweiten Typ höchstens k ist, sowie auf einen Demodulator zum Dekodieren der entsprechend dem Verfahren kodierten Datenbits und auf einen Aufzeichnungsträger mit einer mittel dieses Verfahren erzeugten Informationsstruktur mit Folgen von Kanalbitzellen.The invention relates to a method for recoding a sequence of data bits into a sequence of channel bits, the sequence of data bits being divided into consecutive blocks of m data bits each and these blocks being divided into consecutive blocks of (ti \ + n ₂ ) channel bits (m + n ₂ > m) are recoded and the blocks of channel bits each contain a block of n \ information bits and a block of n ₂ separating bits in such a way that successive blocks of information bits are separated by only one block of separating bits, two successive channel bits of a first type, dzs type » 1 ”, separated by at least d consecutive bits of a second type, of type“ 0 ”, and the number of consecutive channel bits of the second type is at most k , as well as to a demodulator for decoding the data bits encoded according to the method and to a recording medium with an information structure generated by this method with fol gen of channel bit cells.

Bei der digitalen Übertragung oder in magnetischen und optischen Aufnahme-AViedergabesystemen liegt die zu übertragende bzw. aufzunehmende Information meistens in Form einer Folge von Zeichen vor. Diese Zeichen bilden zusammen das (oft binäre) Alphabet. Für den Fall, daß es sich um ein binäres Alphabet handelt (weiterhin wird dieses Alphabet durch die Zeichen »1« und »0« dargestellt), kann das eine Zeichen, beispielsweise die »1«, entsprechend dem NRZ-Mark-Kode auf der Magnetplatte, dem Magnetband oder auf der optischen Platte als Übergang zwischen zwei Zuständen von Magnetisierung oder zwei Orten eines optisch aktiven Bereichs festgelegt werden. Das andere Zeichen, die »0«, wird durch das Fehlen eines derartigen Überganges festgelegt.In digital transmission, or in magnetic and optical recording-A-playback systems, this is the case information to be transmitted or recorded mostly in the form of a sequence of characters. These Characters together form the (often binary) alphabet. In the event that it is a binary alphabet (This alphabet is also represented by the characters "1" and "0"), one of the characters can be, for example the »1«, corresponding to the NRZ mark code on the magnetic disk, magnetic tape or optical Plate as a transition between two states of magnetization or two places of an optically active one Area can be specified. The other character, the "0", is due to the lack of such a transition set.

Infolge bestimmter Systemanforderungen bestehen in der Praxis für die Folgen von Zeichen, die auftreten dürfen, Beschränkungen. So wird in machen Systemen die Anforderung gestellt, daß die Folge von Zeichen selbsttaktend ist. Dies bedeutet, daß die Folge zu übertragender bzw. aufzunehmender Zeichen genügend Übergänge aufweisen muß, um ein Taktimpulssignal, das zur Detektion und Synchronisation notwendig ist, aus der Zeichenfolge zu erzeugen. Eine andere Anforderung kann sein, daß bestimmte Zeichenfolgen in dem Informationssignal vermieden werden sollen, weil diese Folgen speziellen Zwecken, beispielsweise Synchronisationsfolgen, vorbehalten werden. Eine Nachahmung der Synchronisierungsfolge durch das Informationssignal beeinträchtigt die Eindeutigkeit des Synchronisationssignals und damit die Eignung zu diesem Zweck. Eine weitere Anforderung kann sein, die Übergänge einander nicht zu schnell folgen zu lassen, um die Intersymbolinlcrferenz zu beschränken.In practice, as a result of certain system requirements exist for the sequences of characters that occur allowed, restrictions. In some systems the requirement is that the sequence of characters is self-clocking. This means that the sequence of characters to be transmitted or recorded is sufficient Must have transitions to a clock pulse signal, which is necessary for detection and synchronization of the string to generate. Another requirement may be that certain strings be in the Information signal should be avoided because these sequences are used for special purposes, for example synchronization sequences, reserved. An imitation of the synchronization sequence by the information signal affects the uniqueness of the synchronization signal and thus its suitability for this purpose. One Another requirement can be that the transitions do not follow one another too quickly in order to avoid the intersymbol interference to restrict.

Im Falle magnetischer oder optischer Aufzeichnung kann diese Anforderung auch mit der Informationsdichte auf dem Aufzeichnungsträger in Zusammenhang gebracht werden, dann wenn bei einem bestimmten Mindestabstand zwischen zwei aufeinanderfolgenden Übergängen auf dem Aufzeichnungsträger das entsprechende minimale Zeitintervall (T_mi„) des aufzuzeichnenden Signals vergrößert werden kann, wird die Informationsdichte in demselben Ausmaß vergrößert. Auch die minimale Bandbreite (B_mi„), die erforderlich ist, hängt mit dem minimalen Abstand T_mj„ zwischen ÜbergängenIn the case of magnetic or optical recording, this requirement can also be related to the information density on the recording medium if the corresponding minimum time interval (T _m i ") of the signal to be recorded can be increased at a certain minimum distance between two successive transitions on the recording medium , the information density is increased to the same extent. The minimum bandwidth (B _m i ") that is required also depends on the minimum distance T _m j" between transitions

zusammen.together.

Wenn Informationskanäle benutzt werden, die keinen Gleichstrom übertragen, wie dies meistens bei magnetischen Aufzeichnungskanälen der Fall ist, führt dies zu der Anforderung, daß die Zeichenfolgen in dem Informationskanal einen möglichst geringen (oder überhaupt keinen) Gleichstromanteil aufweisen.When information channels are used that do not transmit direct current, as is usually the case with magnetic ones Recording channels is the case, this leads to the requirement that the character strings in the information channel have as little (or no) direct current component as possible.

A( 1) Beschreibung des Standes der TechnikA (1) Description of the prior art

Ein Verfahren der eingangs beschriebenen Art ist aus dem Bezugsmaterial D(I) bekannt. Der Artikel bezieht sich auf Blockkodierungen, wobei ausgegangen wird von d-, k- oder (d, ^begrenzten g-wertigen Blöcken von Zeichen und die Blöcke den nachfolgenden Anforderungen entsprechen:A method of the type described at the outset is known from reference material D (I). The article refers to block encodings, assuming d-, k- or (d, ^ delimited g-valued blocks of characters and the blocks meet the following requirements:

(a) «/-begrenzt: zwei Typ-» 1 «-Zeichen werden durch eine Folge von mindestens ei aufeinanderfolgenden Typ- »O«-Zeichen gelrennt;(a) «/ -limited: two type“ 1 ”characters are represented by a sequence of at least one consecutive type "O" character running;

(b) ^-begrenzt: die maximale Länge einer Folge aufeinanderfolgender Zeichen von dem Typ »0« ist k. (b) ^ -limited: the maximum length of a sequence of consecutive characters of the type "0" is k.

Eine Folge von Datenbits wird in unmittelbar aufeinanderfolgende Blöcke von je m Datenbits aufgeteilt. Diese Blöcke von m Datenbits werden zu Blöcken von π Informationsbits umkodiert (n > m). Dadurch, daß η > m ist, ist die Anzahl Kombinationen mit η Informationsbits größer als die Anzahl möglicher Blöcke Datenbits (2^m). Wird die Anforderung von beispielsweise d-begrenzt an die zu übertragenden bzw. aufzuzeichnenden Blöcke Informationsbits gestellt, so wird die Abbildung der 2^m Blöcke Datenbits auf ebenfalls 2™ Blöcke Informationsbits (aus einer möglichen Anzahl von 2" Blöcken) derart gewählt, daß nur auf diejenigen Blöcke Informationsbits abgebildet wird, die die gestellte Anforderung erfüllen.A sequence of data bits is divided into immediately successive blocks of m data bits each. These blocks of m data bits are recoded into blocks of π information bits (n> m). Because η> m , the number of combinations with η information bits is greater than the number of possible blocks of data bits (2 ^m ). If the request of, for example, d-limited blocks of information ^{bits to be transmitted or recorded is made, the mapping of the 2 m} blocks of data bits to 2 ™ blocks of information bits (from a possible number of 2 "blocks) is selected in such a way that only those blocks of information bits are mapped that meet the requirement.

In der Tabelle I auf Seite 439 aus dem Bezugsmaterial D(I) ist dargestellt, wie viele unterschiedliche Blöcke Informationsbits es gibt, abhängig von der Länge des Blocks (n) und der gestellten Anforderung an d. So gibt es 8 Blöcke Informationsbits mit einer Länge η = 4 unter der Bedingung, daß der minimale Abstand d = 1 ist. Daher könnten Blöcke Datenbits mit einer Länge m = 3 (2³ = 8 Datenworte) durch Blöcke Informationsbits mit einer Länge η = 4 wiedergegeben werden, wobei in den Blöcken Informationsbits zwei aufeinanderfolgende Typ- »!«-Zeichen durch mindestens ein Typ-»0«-Zeichen getrennt sind. Die Kodierung lautet dann für dieses Beispiel (das Zeichen ++ steht für Abbilden des Abbilden des einen Blocks zu dem anderen und umgekehrt):Table I on page 439 from reference material D (I) shows how many different blocks of information bits there are, depending on the length of the block (s) and the requirements placed on d. There are 8 blocks of information bits with a length η = 4 on condition that the minimum distance d = 1. Therefore, blocks of data bits with a length of m = 3 (2 ³ = 8 data words) could be represented by blocks of information bits with a length of η = 4, with two consecutive type "!" Characters in the blocks of information bits replaced by at least one type "0 «Characters are separated. The coding is then for this example (the ++ character stands for mapping the mapping of one block to the other and vice versa):

000 - 0000000 - 0000

001 — 0001
010*» 0010
011-0100001 - 0001
010 * »0010
011-0100

100 ~ 0101100 ~ 0101

101 — 1000
110—1001
111-1010101-1000
110-1001
111-1010

Bei unmittelbar aufeinander folgenden Informationsworten kann jedoch in manchen Fällen nicht ohne weileres die gestellte Anforderung (in dem Beispiel die ^-Anforderung) erfüllt werden. In dem genannten Artikel wird vorgeschlagen, zwischen den Blöcken von Informationsbits Trennbits einzufügen. In dem Fall der (/-begrenzten Kodierung ist ein Block Trennbits mit rf-Bits von dem Typ »0« ausreichend. In dem obenstehend angegebenen Beispiel mit d = 1 reicht nur ein Trennbit (nur eine Null). Jeder Block von 3 Datenbits wird dann mit 5 (4 + 1) Kanalbits kodiert.In the case of information words which follow one another in direct succession, however, in some cases the requirement made (in the example the ^ requirement) cannot be met without delay. In the said article it is proposed to insert separator bits between the blocks of information bits. In the case of (/ -limited coding, one block of separating bits with rf bits of the type "0" is sufficient. In the example given above with d = 1, only one separating bit (only one zero) is sufficient. Each block of 3 data bits is then coded with 5 (4 + 1) channel bits.

Ein Nachteil dieser Kodierungsart ist, daß der Anteil der niedrigen Frequenzen (einschließlich Gleichstrom) an dem Frequenzspektrum des Stromes von Kanalbits ziemlich hoch ist. Ein weiterer Nachteil ist, daß die Kodierwandler (Modulator, Demodulator) und insbesondere der Demodulator verwickelt ist.
in bezug auf den ersten Nachteil sei erwähnt, daß in dem Bezugsmaterial D(2) angegeben ist, daß derA disadvantage of this type of coding is that the proportion of low frequencies (including direct current) in the frequency spectrum of the stream of channel bits is quite high. Another disadvantage is that the coding converter (modulator, demodulator), and particularly the demodulator, is involved.
With regard to the first disadvantage, it should be noted that reference D (2) indicates that the

,5 Gleichstromanteil der (d. xy-begrenzten Kodierungen dadurch beschränkt werden kann, daß die Blöcke Kanalbits durch ein sogenanntes invertierendes bzw. ein nicht invertierendes Glied verbunden werden. Das Vorzeichen des Beitrags des augenblicklichen Blocks Kanalbits zu dem Gleichstromanteil wird damit derart gewählt, daß der Gleichstromanteil der vorhergehenden Blöcke Kanalbits verringert wird. Es handelt sich hier jedoch um eine (d, /^begrenzte Kodierung, deren Blöcke Informationsbits ohne Beeinträchtigung der (d, A/Anforderung unmittelbar aufeinainder folgen können, wodurch das Hinzufügen von Trennbits aus diesem Grunde überflüssig ist, 5 DC component of the (i.e. xy-limited coding can be limited by connecting the blocks of channel bits by a so-called inverting or a non-inverting element. The sign of the contribution of the current block channel bits to the DC component is thus chosen such that The direct current component of the preceding blocks of channel bits is reduced. However, this is a (d, / ^ limited coding whose blocks of information bits can immediately follow one another without impairing the (d, A / requirement, so that the addition of separating bits is unnecessary for this reason is

B. Zusammenfassung der ErfindungB. Summary of the Invention

Die Erfindung hat zur Aufgabe, ein Verfahren der eingangs erwähnten Art zum Kodieren einer Folge Datenbits in eine Folge Kanalbits zu schaffen, das die Niederfrequenzspektrumeigenschaften des aus den Kanalbits abzuleitenden Signals verbessert und einen einfachen Demodulator ermöglicht
Diese Aufgabe wird erfindungsgemäß durch die nachfolgenden Schritte gelöst:The invention has for its object to provide a method of the type mentioned at the beginning for coding a sequence of data bits into a sequence of channel bits, which method improves the low-frequency spectrum properties of the signal to be derived from the channel bits and enables a simple demodulator
According to the invention, this object is achieved by the following steps:

1. Das Umwandeln von Blöcken von m Bits erhaltender Datenbits in η Bits enthaltende Blöcke Informationsbits; 1. Converting blocks of data bits containing m bits into blocks of information bits containing η bits;

2. Das Erzeugen mehrerer möglicher Folgen von Kanalbits, die je mindestens einen Block Informationsbils und einen Block Trennbits enthalten und die je die Blöcke von Informationsbits enthalten, ergänzt um nur eine der möglichen Bitkombinationen der Blöcke Trennbits;
3. Das Ermitteln cles Gleichstromanteils jeder der möglichen Folgen Kanalbits, die in dem vorhergehenden Schritt ermitteil wurden;2. The generation of several possible sequences of channel bits which each contain at least one block of information bits and one block of separating bits and which each contain the blocks of information bits, supplemented by only one of the possible bit combinations of the blocks of separating bits;
3. Determining the DC component of each of the possible sequences of channel bits that were determined in the previous step;

4. Für jede der möglichen Folgen von Kanalbits das Ermitteln der Summe der Anzahl Trennbits und der Anzahl unmittelbar aufeinanderfolgender Informationsbits von dem Typ »0«, die unmittelbar einem Bit von4. For each of the possible sequences of channel bits, determining the sum of the number of separating bits and the Number of consecutive information bits of the type "0" that immediately follow a bit of

dem Typ »1« vorangeht und der Summe der Anzahl, die einem Bit von dem Typ »1« folgt, das einen Teil eines der Blöcke Trennbits bildet, und der Summe der Anzahl Trennbits und der Anzahl unmittelbar aufeinanderfolgender Informationsbits vom Typ »0«, die diesem Block von Trennbits unmittelbar vorangeht und folgt;the type "1" precedes and the sum of the number that follows a bit of the type "1" is the one part one of the blocks forms separating bits, and the sum of the number of separating bits and the number immediately successive information bits of type "0" which immediately precedes this block of separator bits and follows;

5. Das Erzeugen eines ersten Anzeigesignals für die Folgen von Kanalbits, für die die Werte der in dem vorhergehenden Schritt ermittelten Summen größer als dund höchstens gleich k sind;5. The generation of a first display signal for the sequences of channel bits for which the values of the sums determined in the previous step are greater than d and at most equal to k ;

6. Das Auswählen der Folge von Kanalbits, die zu dem ersten Anzeigesignal dieser Folge von Kanalbits, die den Gleichstromanteil minimalisiert, geführt haben aus den Folgen von Kanalbits, bei denen das erste Anzeigesignal erzeugt wurde.6. Selecting the sequence of channel bits which will form the first indication signal of this sequence of channel bits which minimized the direct current component, have resulted from the sequences of channel bits, in which the first Display signal was generated.

C. Kurze Beschreibung der ZeichnungenC. Brief Description of the Drawings

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung und ihre Vorteile näher erläutert. Dabei zeigtExemplary embodiments of the invention and their advantages are explained in more detail with the aid of the drawings. It shows

Fig. 1 einige Bitfolgen zur Erläuterung eines Ausführungsbeispiels des erfindungsgemäßen Kodierungsformats; 1 shows some bit sequences to explain an embodiment of the coding format according to the invention;

F i g. 2 einige weitere Ausführungsbeispiele des Formats der Kanalkodierung, wie dies bei der Verrringerung des Gleichstromanteils nach der Erfindung benutzt werden kann;F i g. Fig. 2 shows some further embodiments of the format of the channel coding, as in the case of reduction the direct current component can be used according to the invention;

F i g. 3 ein Flußdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens,F i g. 3 is a flow chart of an embodiment of the method according to the invention;

Fi g. 4 eine Darstellung eines Blocks Synchronisationsbits zum Gebrauch bei dem erfindungsgemäßen Verfahren, Fi g. 4 shows a representation of a block of synchronization bits for use in the method according to the invention;

F i g. 5 ein Ausführungsbeispiel eines erfindungsgemäßen Demodulator zum Dekodieren der erfindungsgemäß kodierten Datenbits,F i g. 5 shows an embodiment of a demodulator according to the invention for decoding the according to the invention coded data bits,

Fig.6 ein Ausführungsbeispiel der Mittel zum Detektieren einer Folge von Sychronisationsbits nach der Erfindung,6 shows an embodiment of the means for detecting a sequence of synchronization bits after the Invention,

F i g. 7 ein Ausführungsbeispiel eines Rahmenformats zum Gebrauch bei dem erfindungsgemäßen Verfahren. Entsprechende Elemente in den Figuren sind mit denselben Bezugszeichen angegeben.F i g. 7 shows an embodiment of a frame format for use in the method according to the invention. Corresponding elements in the figures are given the same reference symbols.

D. BezugsmaterialD. Reference material

(1) Tang, D. T., Bahl, L R., »Block codes for a class of constrained noiseless channels«, Information and Control Vol. 17, Nr. 5, Dez. 1970, Seiten 436-461.(1) Tang, D. T., Bahl, L.R., "Block codes for a class of constrained noiseless channels," Information and Control Vol. 17, No. 5, Dec. 1970, pages 436-461.

(2) Patel, A. M., »Charge-constrained byte-oriented (0,3) code«, IBM Technical Disclosure Bulletin, Vol. 19, Nr. 7, Dez. 1976, Seiten 2715 - 2717.(2) Patel, A. M., "Charge-constrained byte-oriented (0.3) code," IBM Technical Disclosure Bulletin, Vol. 19, No. 7, Dec. 1976, pages 2715-2717.

35 E. Beschreibung der Ausführungsbeispiele 35 E. Description of the exemplary embodiments

F i g. 1 zeigt einige Bitfolgen zur Erläuterung des Verfahrens zum Umkodieren einer Folge Datenbits (F i g. 1 a) in eine Folge Kanalbits (Ib). Die Folge Datenbits ist in geschlossene und aufeinanderfolgende Blöcke BD aufgeteilt. Jeder Block Datenbits weist m Datenbits auf. Als Beispiel wird weiterhin in der Beschreibung und in den Figuren m = 8 gewählt. Für jeden anderen Wert von m gilt jedoch entsprechendes. Ein Block m Datenbits Z?D, enthält im allgemeinen eine von 2^m möglichen Bitfolgen.F i g. 1 shows some bit sequences to explain the method for recoding a sequence of data bits (FIG. 1 a) into a sequence of channel bits (Ib). The sequence of data bits is divided into closed and consecutive blocks BD . Each block of data bits has m data bits. As an example, m = 8 is also chosen in the description and in the figures. However, the same applies to every other value of m. A block of m data bits Z? D generally contains one of 2 ^m possible bit sequences.

Derartige Bitfolgen eignen sich weniger gut dazu, unmittelbar optisch oder magnetisch aufgezeichnet zu werden, und zwar aus unterschiedlichen Gründen. Wenn nämlich zwei Datenzeichen von dem Typ »1«, die auf dem Aufzeichnungsträger beispielsweise als Obergang von der einen Magnetisierungsrichtung in die andere oder als Übergang zu einer Vertiefung aufgezeichnet werden, einander unmittelbar folgen, können diese Übergänge wegen der gegenseitigen Beeinflussung nicht zu dicht beisammen liegen. Die Informationsdichte wird dadurch beschränkt. Zugleich wird die minimale Bandbreite B_mm vergrößert, die erforderlich ist, um den Bitstrom zu übertragen bzw. aufzuzeichnen, wenn der minimale Abstand T_mm zwischen aufeinanderfolgenden Übergängen (B„,i„ = l/(2f_m,„) gering ist. Eine andere Anforderung, die oft an Systeme für Datenübertragung und optische bzw. magnetische Aufzeichnung gestellt wird, ist daß die Bitfolgen genügend Übergänge aufweisen, um aus dem Übertragenen Signal ein Taktimpulssignal zurückgewinnen, mit dem Synchronisation erzeugt werden kann. Ein Wort mit m Nullen, dem im ungünstigen Fall ein Wort vorhergeht, das auf eine Anzahl Nullen endet und wobei ein Wort folgt, daß mit einer Anzahl Nullen anfängt, würde die Taktimpulsextraktion gefährden.Bit sequences of this kind are less suitable for being recorded optically or magnetically directly, for different reasons. If two data characters of the type "1", which are recorded on the recording medium, for example as a transition from one direction of magnetization to the other or as a transition to a depression, follow one another directly, these transitions cannot be too close together because of the mutual influence . This limits the information density. At the same time, the minimum bandwidth B _{mm is} increased, which is required to transmit or record the bit stream if the minimum distance T _mm between successive transitions (B ″, i ″ = 1 / (2f _m , ″) is small another requirement, which is often placed on systems for data transmission and optical or magnetic recording is that the bit strings have sufficient transitions to recover from the transmitted signal a clock pulse signal can be generated with the synchronization. a word with m zero, the in in the worst case, preceded by a word that ends on a number of zeros and followed by a word that begins with a number of zeros, would jeopardize the clock pulse extraction.

An Informationskanäle, die keinen Gleichstrom übertragen, wie magnetische Aufzeichnungskanäle, wird außerdem die Anforderung gestellt, daß der aufzuzeichnende Datenstrom einen möglichst geringen Gleichstromanteil aufweist. Bei optischer Aufzeichnung ist es erwünscht, daß der niederfrequente Teil des Datenspektrums optimal unterdrückt wird, und zwar wegen der Servoregelungen. Außerdem wird die Demodulation vereinfacht, wenn der Gleichstromanteil relativ gering istTo information channels that do not carry direct current, such as magnetic recording channels In addition, the requirement is that the data stream to be recorded has the lowest possible direct current component having. In optical recording it is desirable that the low frequency part of the data spectrum is optimally suppressed, because of the servo controls. It also does demodulation simplified when the direct current component is relatively low

Aus den obengenannten und anderen Gründen wird eine sogenannte Kanalkodierung auf die Datenbits angewendet bevor diese über den Kanal übertragen bzw. aufgezeichnet werden. Bei Blockkodierung (Bezugsmaterial D(I)) werden die Blöcke Datenbits, die je m Bits erhalten, als Blöcke Informationsbits kodiert, die je nj Informationsbits enthalten. In F i g. 1 ist dargestellt, wie der Block Datenbits BDi in einen Block Informationsbits BIi umgewandelt wird. Als Beispiel wird in der weiteren Beschreibung und in den Figuren für /7i = 14 gewählt. Dadurch, daß n\ größer ist als m, werden nicht alle Kombinationen, die mit n\ Bits gebildet werden können, auch benutzt; diejenigen Kombinationen, die nicht zu dem zu benutzenden Kanal passen, werden nicht benutzt. In dem angegebenen Beispiel brauchen also von den gut 16 000 möglichen Kanalworten nur 256 Worte für die erforderliche eins-zu-eins-Abbildung von Datenworten auf Kanalworte selektiert zu werden. Daher können anFor the above and other reasons, so-called channel coding is applied to the data bits before they are transmitted or recorded via the channel. In the case of block coding (reference material D (I)), the blocks of data bits which each contain m bits are coded as blocks of information bits which each contain nj information bits. In Fig. 1 shows how the block of data bits BDi is converted into a block of information bits BIi . As an example, / 7i = 14 is chosen in the further description and in the figures. Because n \ is greater than m, not all combinations that can be formed with n \ bits are also used; those combinations which do not match the channel to be used are not used. In the example given, therefore, of the 16,000 possible channel words, only 256 words need to be selected for the required one-to-one mapping of data words to channel words. Therefore, at

die Kanalworte einige Anforderungen gestellt werden. Eine Anforderung ist, daß zwischen zwei aufeinanderfolgenden Informationsbits von einem ersten Typ, dem Typ »1«, innerhalb desselben Blocks von n\ Informationsbits mindestens d unmittelbar aufeinanderfolgende Informationsbits von einem zweiten Typ, dem Typ »0«, liegen. In der Tabelle I auf Seite 439 des Bezugsmaterials D( 1) ist dargestellt, wie viele binäre Worte es abhängig von dem Wert von dgibt. So ergibt es sich aus der Tabelle, daß es für n\ = 14 277 Worte mit mindestens zwei (d = 2) Bits von dem Typ »0« zwischen aufeinanderfolgenden Bits (von dem Typ »1«) gibt. Bei der Kodierung von Blöcken von 8 Datenbits, von denen 2⁸ = 256 Kombinationen auftreten können, als Blöcke von 14 Kanalbits kann die Anforderung d = 2 durchaus erfüllt werden.the channel words some requirements are made. One requirement is that between two consecutive information bits of a first type, type "1", there are at least d immediately consecutive information bits of a second type, type "0", within the same block of n \ information bits. Table I on page 439 of reference D (1) shows how many binary words there are depending on the value of d. The table shows that for n \ = 14 277 words with at least two (d = 2) bits of type "0" between successive bits (of type "1"). When coding blocks of 8 data bits, of which 2 ⁸ = 256 combinations can occur, as blocks of 14 channel bits, the requirement d = 2 can definitely be met.

Ein Aneinanderschließen der Blöcke Informationsbits Bl₁ ist jedoch nicht ohne weiteres möglich, wenn dieselbe Anforderung einer (/-Begrenzung nicht nur innerhalb eines Blocks von n\ Bits gestellt wird, sondern auch gerechnet über die Grenze zweier aufeinanderfolgender Blöcke hinweg. Dazu wird in dem Bezugsmaterial D(I) vorgeschlagen (Seite 451), zwischen die Blöcke Kanalbits ein oder mehrere Trennbits aufzunehmen. Es ist leicht ersichtlich, daß, wenn mindestens eine Anzahl Trennbits von dem Typ »0« aufgenommen wird, die gleich d ist, dann die Anforderung einer (/-Begrenzung erfüllt ist für die ganze Folge von Kanalbits. In F i.g. 1 ist dargestellt, daß ein Block Kanalbits BQ aus dem Block Informationsbits Bh und einem Block Trennbits SS, besteht. Der Block Trennbits weist /?2 Bits auf, wodurch der Block Kanalbits BQ n\ + n-i Bits aufweist. Als Beispiel wird in der weiteren Beschreibung und in den Figuren, wenn nicht anders angegeben, für ni = 3 gewählt.A together closing of the blocks of information sheet ₁ is not readily possible when the same request for a (/ limitation is placed not only within a block of n \ bits, but calculated over the boundary of two consecutive blocks of time. For this purpose, in the reference material D (I) proposed (page 451) to include one or more separator bits between the blocks of channel bits.It is easy to see that if at least a number of separator bits of type "0" are included, which is equal to d , then the requirement of a (/ -Limitation is fulfilled for the entire sequence of channel bits. FIG. 1 shows that a block of channel bits BQ consists of the block of information bits Bh and a block of separating bits SS. The block of separating bits has /? 2 bits, which means that the Block channel bits BQ has n \ + ni bits As an example, in the further description and in the figures, if not stated otherwise, ni = 3 is chosen.

Um die Taktimpulserzeugung möglichst zuverlässig zu machen, kann ebenfalls die Anforderung gestellt werden, daß die maximale Anzahl Typ-»0«-Bits, die ununterbrochen zwischen zwei aufeinanderfolgenden Typ- »1«-Bits innerhalb nur eines Blocks Informationsbits auftreten darf, auf einen bestimmten Wert k beschränkt ist. In dem angegebenen Beispiel mit m = 8 und /7| = 14 können also aus den 277 Worten, die der Bedingung d = 2 entsprechen, beispielsweise diejenigen Worte eliminiert werden, die für A: einen sehr großen Werten aufweisen. Es stellt sich heraus, daß k auf 10 beschränkt werden kann. Daher wird dann eine Folge von 2⁸ (allgemein 2"') Blöcken Datenbits von je 8 Bits (allgemein m) auf eine Folge von ebenfalls 2⁸ (allgmeine 2^m) Blöcke Informationsbits abgebildet, die auch durch die Anforderung d = 2 und k = 10 (allgemein d, it-begrenzt) aus 2^U (allgemein 2"') möglichen Blöcken Informationsbits selektiert sind. Die Zuordnung jedes der Blöcke Datenbits zu nur einem der Blöcke Informationsbits ist an sich noch eine freie Wahl. In dem genannten Bezugsmaterial D(I) ist in mathematisch geschlossener Form die Umwandlung von Datenbits in Informationsbits eindeutig bestimmt. Obschon diese Umwandlung im gründe brauchbar ist, wird, wie noch näher erläutert wird, eine andere Zuordnung bevorzugt.In order to make the clock pulse generation as reliable as possible, the requirement can also be made that the maximum number of type "0" bits that can occur continuously between two consecutive type "1" bits within only one block of information bits is limited to a certain number Value k is bounded. In the example given with m = 8 and / 7 | = 14, from the 277 words that correspond to condition d = 2 , for example, those words can be eliminated that have a very large value for A:. It turns out that k can be constrained to ten. Therefore, a sequence of 2 ⁸ (generally 2 "') blocks of data bits each of 8 bits (generally m) is mapped onto a sequence of likewise 2 ⁸ (generally 2 ^m ) blocks of information bits, which are also defined by the requirement d = 2 and k = 10 (generally d, it-limited) from 2 ^U (generally 2 "') possible blocks of information bits are selected. The assignment of each of the blocks of data bits to only one of the blocks of information bits is in itself still a free choice. In the cited reference material D (I), the conversion of data bits into information bits is clearly determined in a mathematically closed form. Although this conversion is basically usable, a different assignment is preferred, as will be explained in more detail below.

Aneinanderschließung der außerdem jt-begrenzten Kanalwerte Bl, ist, ebenso wie dies für nur (/-begrenzte Blöcke galt, nur möglich, wenn Trennblöcke zwischen den Blöcken Informationsbits Bl,- vorgesehen sind. Dazu können im gründe dieselben Trennblöcke von je /72 Bits benutzt werden, weil die Anforderungen (/-begrenzt und /r-begrenzt nicht gegensätzlich, sondern vielmehr komplementär sind.Linking the also jt-limited channel values Bl, is, as was the case for only (/ -limited blocks, only possible if separating blocks are provided between the blocks of information bits Bl, - . Basically, the same separating blocks of / 72 bits each can be used for this purpose because the requirements (/ -limited and / r-limited) are not contradicting but rather complementary.

Sollte daher die Summe der Anzahl Bitwerte von dem Typ »0«, die einem bestimmten Trennblock vorangeht, der Anzahl, die dem Trennblock folgt, und der /J₂ Bits des Trennblocks selbst den Wert k überschreiten, so muß mindestens einer der Bitwerte vom Typ »0« des Trennblocks durch einen Bitwert von Typ »1« ersetzt werden, damit die Folge von Nullen in Folgen aufgeteilt wird, die je höchstens k lang sind.If the sum of the number of bit values of type "0" that precedes a certain separator block, the number that follows the separator block, and the / J ₂ bits of the separator block itself should exceed the value k , then at least one of the bit values of type "0" of the separator block must be replaced by a bit value of type "1" so that the sequence of zeros is divided into sequences that are each at most k long.

Außer zur Gewährleistung davon, daß die Anforderungen der (d, λ^-Begrenzung erfüllt werden, können die Trennblöcke derart bemessen werden, daß diese außerdem zum Minimalisieren des Gleichstromanteils benutzt werden können. Dem liegt die Erkenntnis zugrunde, daß zwar für manche Aneinanderschließungen von Blöcken Informationsbits ein bestimmtes Format des Blocks Trennbits vorgeschrieben wird, daß aber in einer Vielzahl von Fällen entweder keine Anforderungen oder nur beschränkte Anforderungen an das Format des Blocks Trennbits gestellt werden. Der auf diese Weise geschaffene Raum wird zum Minimalisieren des Gleichstromanteils benutzt.In addition to ensuring that the requirements of the (d, λ ^ limitation are met, the separating blocks can be dimensioned in such a way that they can also be used to minimize the direct current component Information bits, a certain format of the separator bit block is prescribed, but that in a large number of cases either no requirements or only limited requirements are made of the separator bit block format.The space created in this way is used to minimize the direct current component.

Das Entstehen und das Anwachsen des Gleichstromanteils kann wie folgt erklärt werden. Der Block Informationsbits Bl] nach Fig. Ib wird beispielsweise in Form eines NRZ-Mark-Formats auf dem Aufzeichnungsträger festgelegt. Bei diesem Format wird eine »1« durch einen Übergang am Anfang der betreffenden Bitzelle festgehalten und eine »0« als kein Übergang aufgezeichnet. Die in Bl, dargestellte Bitfolge nimmt dann eine Form an, die durch WFbezeichnet ist und in der diese Bitfolge auf dem Aufzeichnungsträger aufgezeichnet wird. Diese Folge hat einen Gleichstromanteil, weil bei der betreffenden Folgen der positive Pegel den negativen Pegel in der Länge übertrifft. Ein Maß, das oft angewandt wird für den Gleichstromanteil, ist der digitale Summenwert, abgekürzt DSW. Der DSlV ist, unter der Voraussetzung, daß die Pegel der Wellenform WF + 1 bzw. — 1 sind, dann gleich dem laufenden Intergral der Wellenform IVF und ist in dem in F i g. 16 dargestellten Beispiel + 67^ wobei Γ die Länge nur eines Bitintervalls ist Wenn derartige Aufeinanderfolgen wiederholt werden, wird der Gleichstromanteil anwachsen. Dieser Gleichstromanteil führt im allgemeinen zu einer Basiszeilenbewegung und verringert den effektiven Rauschabstand und damit die Zuverlässigkeit der Detektion der aufgezeichneten Signale.
Der Block Trennbits BSi wird wie folgt zum Beschränken des Gleichstromanteils benutzt Zu einem bestimmten Augenblick wird ein Block Datenbits BDi angeboten. Dieser Block Datenbits BD, wird beispielsweise mittels einer in einem Speicher gespeicherten Tabelle in einen Block Informationsbits Bl umgewandelt Daraufhin wird eine Anzahl möglicher (n\ + ni) Bits enthaltender Blöcke Kanalbits erzeugt Diese Blöcke enthalten alle denselben Block Informationsbits (Bitzellen 1 bis einschließlich 14, F i g. Ib), ergänzt um die möglichen Bitkombinationen der /7₂ Trennbits (Bitzellen 15,16 und 17, F i g. Ib). Daher entsteht in dem Beispiel nach F i g. Ib eine Folge Kanalbits, bestehend aus 2"2 = 8 möglichen Blöcken. Von jedem der möglichen Blöcke Kanalbits werden daraufhin die folgenden Parameter in einer im gründe beliebigen Reihenfolge ermittelt:The development and growth of the direct current component can be explained as follows. The block information bits B1] according to FIG. 1b is defined, for example, in the form of an NRZ mark format on the recording medium. In this format, a "1" is held by a transition at the beginning of the relevant bit cell and a "0" is recorded as no transition. The bit sequence, shown in Bl then takes a form that is by and WFbezeichnet in this bit sequence is recorded on the record carrier. This sequence has a direct current component because the length of the positive level exceeds the negative level in the relevant sequence. A measure that is often used for the direct current component is the digital sum value, abbreviated DSW. The DSIV is, provided that the levels of the waveform WF + 1 and - 1, respectively, then equal to the running integral of the waveform IVF and is in the one shown in FIG. 16 shown example + 67 ^ where Γ is the length of only one bit interval. If such successions are repeated, the direct current component will increase. This direct current component generally leads to a base line movement and reduces the effective signal-to-noise ratio and thus the reliability of the detection of the recorded signals.
The block separating bits BSi is used as follows to limit the direct current component. At a certain moment, a block of data bits BDi is offered. This block of data bits BD is converted, for example by means of a table stored in a memory, into a block of information bits Bl . A number of possible blocks containing (n \ + ni) bits of channel bits are then generated.These blocks all contain the same block of information bits (bit cells 1 up to and including 14, Fig. Ib), supplemented by the possible bit combinations of the / 7 ₂ separating bits (bit cells 15, 16 and 17, Fig. Ib). Therefore, in the example of FIG. Ib a sequence of channel bits, consisting of 2 "2 = 8 possible blocks. The following parameters are then determined from each of the possible blocks of channel bits in a basically arbitrary order:

a) ermitteln, ob für den betreffenden möglichen Block Kanalbits in Anbetracht des vorhergehenden Blocks Kanalbits die Anforderung der (/-Begrenzung und die Anforderung der Jt-Begrenzung sich nicht mit dem Format des betreffenden Blocks Trennbits widerspricht;a) determine whether channel bits for the possible block in question, taking into account the previous block Channel bits the (/ limit requirement and the Jt limit requirement do not coincide with the Format of the relevant block contradicts the separator bit;

b) ermitteln, welcher der DSlVfür den betreffenden möglichen Block Kanalbits ist.b) determine which of the DSIVs is channel bits for the relevant possible block.

Für die möglichen Blöcke Kanalbits, die sich in der Anforderung der c/-Begrenzung und /r-Begrenzung nicht widersprechen, wird ein erstes Anzeigesignal erzeugt. Die Wahl der Kodierungsparameter gewährleistet, daß mindestens für einen der möglichen Blöcke Informationsbits ein derartiges Anzeigesignal erzeugt wird. Zum Schluß wird aus den möglichen Blöcken Kanalbits, für die ein erstes Anzeigesignal erzeugt ist, beispielsweise der Block Kanalbits gewählt, der im Absolutwert den kleinsten DSWhat. Eine besser Methode ist jedoch, den DSW der vorhergehenden Blöcke Kanalbits zu speichern und aus den Blöcken Kanaibits, die als nächster zu übertragen werden, in Betracht kommen, denjenigen Block zu wählen, der den gespeicherten DSlV im Absolutwert abnehmen läßt. Das auf diese Weise gewählte Wort wird übertragen bzw. aufgezeichnet.A first display signal is generated for the possible blocks of channel bits that do not contradict each other in the requirement of the c / limitation and / r limitation. The choice of the coding parameters ensures that such a display signal is generated for at least one of the possible blocks of information bits. Finally, from the possible blocks of channel bits for which a first display signal is generated, for example, the block channel bits is selected which has the smallest DSW in absolute value. A better method, however, is to store the DSW of the previous blocks of channel bits and, from the blocks of channel bits that are to be transmitted next, to consider that block which allows the stored DSW to decrease in absolute value. The word selected in this way is transmitted or recorded.

Ein Vorteil dieses Verfahrens ist, daß durch die für andere Zwecke bereits notwendigen Trennbits auf einfache Weise außerdem zum Beschränken des Gleichstromanteils benutzt werden können. Ein weiterer Vorteil ist, daß der Eingriff in dem zu übertragenen Signal auf die Blöcke Trennbits beschränkt ist und sich nicht bis an die Blöcke Informationsbits erstreckt (abgesehen von der Polarität der zu übertragenden bzw. aufzuzeichnenden Wellenform). Die Demodulation des ausgelesenen aufgezeichneten Signals braucht dann nur sich auf die Informationsbits zu beziehen. Die Trennbits können außer Betracht bleiben.One advantage of this method is that the separation bits that are already required for other purposes make it easy to use Way can also be used to limit the DC component. Another advantage is that the intervention in the signal to be transmitted is limited to the blocks separating bits and not to the Blocks of information bits (regardless of the polarity of the transmitted or recorded Waveform). The demodulation of the read out recorded signal then only needs to be based on the information bits to acquire. The separation bits can be disregarded.

Einige weitere Ausführungsbeispiele des Verfahrens sind in F i g. 2 dargestellt. F i g. 2a zeigt auf schematische Weise die Reihe von Blöcken Kanalbits BQ-\, BQ, BQ+\, ..., die eine vorgegebene Anzahl (n\ + /J₂) Bits enthalten. Die Blöcke Kanalbits enthalten Blöcke Informationsbits von je n\ Bits und Blöcke Trennbits... ßS,_2, BSi-u BSi, SS/+1... von je n₂ Bits.Some further exemplary embodiments of the method are shown in FIG. 2 shown. F i g. 2a schematically shows the series of blocks of channel bits BQ- \, BQ, BQ + \, ... which contain a predetermined number (n \ + / J ₂ ) bits. The blocks of channel bits contain blocks of information bits of n \ bits each and blocks of separating bits ... ßS, _2, BSi-u BSi, SS / + 1 ... of n ₂ bits each.

Der Gleichstromanteil wird in diese, Ausführungsbeispiei über mehrere Blöcke gleichzeitig ermittelt, beispielsweise wie auch in Fig.2a dargestellt über zwei Blöcke Kanalbits BQ und BQ₊u Das Ermitteln des Gleichstromanteils erfolgt auf entsprechende Weise wie bei dem Ausführungsbeispiel nach F i g. 1 in dem Sinne, daß je Superblock SBC, die möglichen Formate Superblöcke erzeugt werden, d. h. die Blöcke Informationsbits für Block ßC/und Block BCi₊) werden mit all den möglichen Kombinationen, die mit den /72 Trennbits des Blocks BSi und des Blocks ßS,+ i gebildet werden können, ergänzt. Aus dieser Menge wird daraufhin diejenige Kombination gewählt, die den Gleichstromanteil minimalisiert Ein Vorteil dieses Verfahrens ist, daß der restliche Gleichstromanteil einen gleichmäßigeren Charakter aufweist, weil über mehr als nur einen Block Kanalbits im voraus ersichtlich ist, welcher Eingriff optimal ist. Eine günstige Abwandlung dieses Verfahrens unterscheidet sich dadurch, daß der Superblock SBC₁(F i g. 2a) nach durchgeführter Minimalisierung der Gleichstromunbalance um nur einen Block Kanalbits BQ verschoben wird. Dies bedeutet, daß der Block BQ (in F i g. 2a), der einen Teil des Superblocks SBC, bildet, verarbeitet wird und der folgende Superblock SBQ+\ (nicht dargestellt) die Blöcke BC_l+\ und BQ+2 (nicht dargestellt) enthält, wodurch die obenstehend dargestellte Minimalisierung der Gleichstromunbalance durchgeführt wird. Der Block ßC,+ i bildet also einen Teil des Superblocks SBQ sowie des nachfolgenden Blocks SßC,+ i· Es ist dabei durchaus möglich daß die (einstweilige) Wahl für die Trennbits in Block ßS,₊1 gemarkt im Superblock SBQ von der endgültigen Wahl im Superblock SBQ₊ 1 abweicht. Dadurch daß jeder Block mehrere Male (in diesem Beispiel zweimal) verwendet wird, wird die Gleichstromunbalance und damit der Rauschanteil weiter verringert.In this exemplary embodiment, the direct current component is determined over several blocks at the same time, for example, as also shown in FIG. 2a, via two blocks of channel bits BQ and BQ ₊ u. 1 in the sense that the possible formats of super blocks are generated for each superblock SBC, ie the blocks information bits for block ßC / and block BCi ₊ ) are combined with all the possible combinations with the / 72 separator bits of the block BSi and the block ßS , + i can be formed, supplements. The combination that minimizes the direct current component is then selected from this set. One advantage of this method is that the remaining direct current component has a more uniform character because it is possible to see in advance which intervention is optimal over more than just one block of channel bits. A favorable modification of this method differs in that the superblock SBC ₁ (FIG. 2a) is shifted by only one block of channel bits BQ after the direct current imbalance has been minimized. This means that the block BQ (in Fig. 2a), which forms part of the superblock SBC, is processed and the following superblock SBQ + \ (not shown) the blocks BC _{l +} \ and BQ + 2 (not shown) contains, whereby the above-described minimization of the direct current imbalance is carried out. The block ßC, + i thus forms part of the superblock SBQ and the subsequent block SßC, + i · It is entirely possible that the (temporary) choice for the separating bits in block ßS, ₊ 1 marked in the superblock SBQ of the final choice deviates in the superblock SBQ ₊ 1. Because each block is used several times (twice in this example), the direct current imbalance and thus the noise component is further reduced.

F i g. 2b zeigt ein weiteres Ausführungsbeispiel, wo der Gleichstromanteil über mehrere Blöcke gleichzeitig (SBCj)ermittelt wird, beispielsweise, wie in Fig.2b dargestellt wird über vier Blöcke Kanalbits BCjW₃ BCjW, ßC/⁽³⁾ und BCjW. Diese Blöcke Kanalbits enthalten je eine bestimmte Anzahl n\ Informationsbits. Die Anzahl Trennbits, die die Blöcke Trennbits BSj¹A BSjW, BSjW und BSjW enthalten ist, jedoch nicht für jeden Block Kanalbits dieselbe. Beispielweise kann die Anzahl Informationsbits 14 betragen, und die Anzahl Trennbits kann für die Blöcke BSjW, BSjW und BSjW je 2 und für Block BSjW 6 betragen. Das Ermitteln des Gleichstromteils erfolgt auf entsprechende Weise, wie für das Ausführungsbeispiel nach F i g. 2a beschrieben worden ist.F i g. FIG. 2b shows a further exemplary embodiment where the direct current component is determined over several blocks simultaneously (SBCj) , for example, as shown in FIG. 2b, over four blocks of channel bits BCjW ₃ BCjW, βC / ⁽³⁾ and BCjW. These blocks of channel bits each contain a certain number n \ information bits. The number of separating bits that the blocks of separating bits BSj ¹ A BSjW, BSjW and BSjW contain, but not the same for each block of channel bits. For example, the number of information bits can be 14, and the number of separating bits can be 2 for each of the blocks BSjW, BSjW and BSjW and 6 for block BSjW. The determination of the direct current component takes place in a corresponding manner as for the exemplary embodiment according to FIG. 2a has been described.

Ein Vorteil dieses Verfahrens — außer den bereits genannten Vorteilen, die auch in diesem Fall gelten — ist, daß die Verfügbarkeit eines relativ langen Blocks Trennbits die Möglichkeiten zur Beschränkung des Gleich-Stromanteils vergrößert Insbesondere ist der restliche Gleichstromanteil einer Folge Kanalbits, wobei jeder Block Kanalbits eine gleiche Anzahl von beispielsweise 3 Bits aufweist, größer als der restliche Gleichstromanteil einer Folge von Kanalbits, deren Blöcke Trennbits im Durchschnitt 3 Bits aufweisen, jedoch verteilt in 2-2-2-6 Bits.One advantage of this procedure - besides the advantages already mentioned, which also apply in this case - is, that the availability of a relatively long block of separating bits enables the possibility of limiting the direct current component In particular, the remaining DC component of a sequence is channel bits, with each Block channel bits has an equal number of, for example 3 bits, greater than the remaining direct current component a sequence of channel bits, the blocks of which have separating bits on average 3 bits, but distributed in 2-2-2-6 bits.

Es sei bemerkt, daß die beschriebenen Zeitfolgen von Funktionen und zugehörenden Zuständen des Verfahrens in universellen sequentiellen Logikschaltungen verwirklicht werden können, wie handelsüblichen Mikroprozessoren mit zugeordneten Speichern und mit zugeordneten peripheren Einrichtungen. Ein Flußdiagramm einer derartigen Verwirklichung ist in F i g. 3 dargestellt. Zu den Bezeichnungen der Blöcke, die die Funktionen und die Zustände des Verfahrens zum Kodieren in zeitlicher Folge erläutern, gehören die folgenden erklärenden Texte. In der Spalte A ist das Bezugszeichen, in der Spalte B die Bezeichnung des geometrischen Blocks und in der Spalte C der erläuternde Text zu dem betreffenden geometrischen Block angegeben.It should be noted that the described time sequences of functions and associated states of the method can be implemented in universal sequential logic circuits, such as commercially available microprocessors with assigned memories and with assigned peripheral devices. A flow chart such an implementation is shown in FIG. 3 shown. About the names of the blocks that have the functions and explaining the states of the method of coding in time series include the following explanatory Texts. In column A is the reference number, in column B the designation of the geometric block and in column C contains the explanatory text for the geometric block in question.

2 BD, 2 BD,

ίο 3 BIi(BD₁) ίο 3 BIi (BD ₁ )

4 j: -4 j: -

2020th

4040 4545

7 BG: Bh+BS> 7 BG: Bh + BS>

8 DSK' =8 DSK '=

9 >kLx1 9 > kLx1

ίοίο

11 DSW: = Max11 DSW: = Max

1212th

DSW + DSV_ac,DSW + DSV _ac ,

50 13 min/DSW/ =50 13 min / DSW / =

14 SC,¹ 14 SC, ¹

55 15 DSVV.cc: = DSVA') 55 15 DSVV.cc: = DSVA ')

16 /: = .1+116 /: = .1 + 1

60 Der digitalen Summenwert (DSW) der vorhergehenden Blöcke Kanalbits erhält am Anfang des Verfahrens den Wert Null. Das erste Datenwort BD bekommt die Nummer / = 0. Es wird fortgefahren mit dem geometrischen Block 2; 60 The digital sum value (DSW) of the preceding blocks of channel bits is given the value zero at the beginning of the process. The first data word BD is given the number / = 0. The process continues with geometric block 2;

Aus einem Speicher wird der Block Datenbits von m Bits mit der Nummer /gewählt Es wird fortgefahren mit dem geometrischen Block 3;
Der Block Datenbits mit der Nummer ι (BD₁) wird umgewandelt mittels einer im Speicher gespeicherten Tabelle in einen Block Informationsbits von Πι Bits (BI₁); es wird fortgefahren mit dem geometrischen Block 4.
Ein Parameter j wird initialisiert auf einen Wert 0; der Parameter/' ist die Nummer eines der q Blöcke Kanalbits von n\ + j?2 Bits, der möglicherweise zur Übertragung bzw. Aufzeichnung in Betracht kommt; es wird fortgefahren mit dem geometrischen Block S;
Das Parameter/ wird um 1 erhöht; es folgt der geometrische Block 6.
Wenn von allen Q möglichen Blöcken Kanalbits die relevanten Parameter ermittelt sind, wird mit dem Vorgang fortgefahren, der durch den geometrischen Block 13 bezeichnet ist Dies ist bei dem geometrischen Block 6 mit der Verbindung N angegeben. Wenn j < Q ist, wird mit dem Vorgang fortgefahren, der durch den geometrischen Block 7 angegeben ist;The block of data bits of m bits with the number / is selected from a memory. The process continues with geometric block 3;
The block of data bits with the number ι (BD ₁ ) is converted by means of a table stored in the memory into a block of information bits of Πι bits (BI ₁ ); the process continues with geometric block 4.
A parameter j is initialized to a value 0; the parameter / 'is the number of one of the q blocks of channel bits of n \ + j? 2 bits that may be considered for transmission or recording; the process continues with the geometric block S;
The parameter / is increased by 1; the geometric block 6 follows.
When the relevant parameters of all Q possible blocks of channel bits have been determined, the process is continued, which is denoted by the geometric block 13. This is indicated in the geometric block 6 with the connection N. If j <Q , the process is continued which is indicated by the geometrical block 7;

Der/mögliche Block Kanalbits Z?C/wird dadurch gebildet, daß der Block Informationsbits BI-, mit der j. Kombination des Blocks Trennbits BSi ergänzt wird; es folgt der geometrische Block 8;The / possible block channel bits Z? C / is formed in that the block information bits BI-, with the j. Combination of the block separating bit BSi is added; the geometric block 8 follows;

Der DSVdes/. möglichen Blocks Kanalbits wird ermittelt; es wird fortgefahren mit dem geometrischen Block 9;The DSVdes /. possible blocks channel bits is determined; it will continue with the geometric block 9;

Es wird getestet, ob der /' mögliche Block Kanalbits bei Aneinanderschließung mit dem vorhergehenden Block Kanalbits BQ-\ die Anforderung der jt-Begrenzung erfüllt Wird diese Anforderung erfüllt, dann wird fortgefahren mit dem Vorgang, der durch den geometrischen Block 10 angegeben ist (Verbindung N). Wird diese Anforderung nicht erfüllt, so wird fortgefahren mit dem Vorgang, der durch den geometrischen Block 11 angegeben ist (Verbindung Y). It is tested whether the / 'possible block channel bits when connected to the previous block channel bits BQ- \ fulfills the requirement of the jt limitation.If this requirement is fulfilled, the process specified by the geometric block 10 is continued (connection N). If this requirement is not met, the process is continued, which is indicated by the geometric block 11 (connection Y).

Es wird getestet, ob der /' mögliche Block Kanalbits bei Aneinanderschließung mit dem vorhergehenden Block Kanalbits BQ-\ die Anforderung der {/-Begrenzung erfüllt. Wird diese Anforderung erfüllt, so wird fortgefahren mit dem Vorgang, der durch den geometrischen Block 12 angegeben ist (Verbindung N). Wird diese Anforderung nicht erfüllt, so wird ebenfalls fortgefahren mit dem Vorgang, der durch den geometrischen Block 11 angegeben ist (Verbindung Y); It is tested whether the / 'possible block channel bits when connected to the previous block channel bits BQ- \ fulfills the requirement of the {/ -limitation. If this requirement is met, the process is continued, which is indicated by the geometric block 12 (connection N). If this requirement is not met, the process that is indicated by the geometric block 11 is continued (connection Y);

Dem DSlV des /' Blocks Kanalbits wird ein derart hoher Wert (Max) erteilt, daß dieser Block bestimmt nicht gewählt werden kann; es folgt der geometrische Block 12;Such a high value (Max) is assigned to the DSIV of the / 'block channel bits granted that this block can definitely not be selected; the geometric block 12 follows;

Der DSlV des /. Blocks Kanalbits (DSWu)) wird zu dem gespeicherten DSW(DSWacc) der vorhergenden Blöcke Kanalbits addiert zum Erhalten eines neuen gespeicherten Wertes des DSW (DSWiH); es folgt der geometrische Block 5;The DSlV of /. Blocks channel bits (DSWu)) is added to the stored DSW (DSWacc) of the previous blocks channel bits to obtain a new stored value of the DSW (DSWiH); the geometric block 5 follows;

Der minimale Wert des DSW der q möglichen Blöcke Kanalbits wird ermittelt; es stellt sich heraus, daß dies der DSWdes 1. Blocks Kanalbits ist. Es wird fortgefahren mit dem geometrischen Block 14;
Der 1. Block Kanalbits wird aus den q möglichen Blöcken gewählt; es wird fortgefahren mit dem geometrischen Block 15;
Der gespeicherte Wert des DSW(DSW_act) wird dem gespeicherten Wert des DSlV des gewählten 1. Blocks Informationsbits gleichgemacht; es folgt der geometrische Block 16;The minimum value of the DSW of the q possible blocks of channel bits is determined; it turns out that this is the DSW of the 1st block channel bits. The process continues with the geometric block 14;
The 1st block channel bits is selected from the q possible blocks; the process continues with the geometric block 15;
The stored value of the DSW (DSW _act ) is made equal to the stored value of the DSW of the selected 1st block of information bits; the geometric block 16 follows;

Die Nummer der Blöcke Daten- und Informationsbits wird um 1 erhöht. Es wird fortgefahren mit dem geometrischen Block 2; der Zyklus wird nun abermals durchlaufen für den folgenden, den (i + 1). Block Daten-The number of the blocks of data and information bits is increased by 1. The process continues with geometric block 2; the cycle is now run through again for the following, den (i + 1). Block data

Das obenstehende Flußdiagramm wird auf das Ausführungsbeispiel nach F i g. 1 angewandt. Für die Ausführungsbeispiel nach F i g. 2 gelten, unter Berücksichtigung der dabei bereits beschriebenen Änderungen, entspre-65 chende Flußdtagramme.The above flowchart applies to the embodiment of FIG. 1 applied. For the embodiment according to FIG. 2 apply, taking into account the changes already described corresponding flow charts.

Um beim Demodulieren des übertragenen oder aufgezeichneten Stromes von Kanalbits zwischen den Informationsbits und den Trennbits einen Unterschied machen zu können, werden in den Strom von Kanalbits Blöcke (773 + nt) Synchronisationsbits aufgenommen, und zwar ni Synchronisationsinformationsbits und nn Synchroni-In order to be able to distinguish between the information bits and the separating bits when demodulating the transmitted or recorded stream of channel bits, blocks (773 + nt) synchronization bits are included in the stream of channel bits, namely ni synchronization information bits and nn synchronization bits.

sationstrennbits. Es wird beispielsweise immer nach einer bestimmten Anzahl Blöcke Informations- und Trennbits ein Block Synchronisationsbits eingefügt Nach Detektion dieses Wortes läßt sich dann eindeutig ermitteln, an welchen Bitstellen Informationsbits und an welchen Bitstellen Trennbits vorhanden sind. Es muß daher vermieden werden, daß das Synchronisationswort durch bestimmte Bitfolgen in den Informations- und Trennblöcken nachgeahmt werden kann. Dazu kann beispielsweise ein einzigartiger, d. h. nicht in Informations- und Trennbitfolgen autretender Block von Synchronisationsbits gewählt werden. Folgen, die nicht die Anforderung der d-Begrenzung bzw. it-Begrenzung erfüllen, sind dafür weniger interessant, weil die Informationsdichte oder die selbsttaktenden Eigenschaften dann beeinträchtigt werden. Innerhalb der Gruppe von Folgen, die die Anforderungen der (d, λ/Begrenzung erfüllen, ist die Wahl jedoch sehr beschränkt.station separation bits. For example, a block of synchronization bits is always inserted after a certain number of blocks of information and separating bits. After this word has been detected, it can then be clearly determined at which bit positions information bits and at which bit positions there are separating bits. It must therefore be avoided that the synchronization word can be imitated by certain bit sequences in the information and separating blocks. For this purpose, for example, a unique block of synchronization bits, ie not appearing in information and separating bit sequences, can be selected. Consequences that do not meet the requirement of the d limitation or it limitation are of less interest because the information density or the self-clocking properties are then impaired. However, within the set of sequences that meet the requirements of the (d, λ / limitation, the choice is very limited.

Es wird daher eine andere Art und Weise vorgeschlagen. Der Block von Synchronisationsbits weist beispielsweise mindestens zweimal unmittelbar aufeinanderfolgend eine Folge auf, die zwischen zwei aufeinanderfolgenden Bits vom Typ »1« s Bits vom Typ »0« aufweist Vorzugsweise ist 5 gleich k. In Fig.4 ist ein Block Synchronisationsbits SYN angegeben. Der Block enthält zweimal unmittelbar aufeinanderfolgend eine Folge 10000000000 (eine 1 mit nachfolgenden 10 Nullen), die mit 5VTVPi bzw. 5VTVP₂ bezeichnet ist. Diese Folg'e kann auch in dem Strom von Kanalbits auftreten, und zwar für Folgen mit k = 10. Um zu vermeiden, daß die Folge jedoch zweimal unmittelbar aufeinanderfolgend außerhalb des Blocks Synchronisationsbits auftritt, wird das erste Anzeigesignal unterdrückt, wenn die Summe der Anzahl Trennbits und der Anzahl unmittelbar aufeinanderfolgender Informationsbits vom Typ »0«, die unmittelbar einem Bit von dem Typ »1« vorangehen, welches letztgenanntes Bit einen Teil des Blocks Trennbits bildet, gleich k ist und auch gleich der Summe der Anzahl unmittelbar aufeinanderfolgender Informationsbits von dem Typ »0«, die dem genannten Bit von dem Typ »1« des Blocks von Trennbits folgen, gleich ist Die andere bereits angegebene Art und Weise wäre, zweimal eine Folge 100000000000 (eine 1 mit nachfolgenden 11 Nullen) zu benutzen. Der Block von Synchronisationsbits weist weiterhin ebenfalls einen Block von Synchronisationstrennbits auf. Die Funktion des Blocks Trennbits entspricht der obenstehend beschriebenen Funktion des Blocks von Trennbits zwischen den Blöcken von Informationsbits. (Daher dienen sie zum Erfüllen der Anforderungen der (d, k)-Begrenzung und des beschränkten Gleichstromanteils). Die Maßnahmen, die getroffen wurden, um zu vermeiden, daß das Synchronisationsmustcr in der Folge von Kanalbits nachgeahmt wird, indem es zweimal unmittelbar nacheinander auftritt, vermeiden ebenfalls, daß dieses Muster dreimal vor- oder nach dem Block von Synchronisationsbits auftritt.A different way is therefore suggested. The block of synchronization bits has, for example, at least twice in direct succession a sequence which has s bits of type “0” between two consecutive bits of type “1”. Preferably, 5 is equal to k. A block of synchronization bits SYN is indicated in FIG. The block contains a sequence 10000000000 (a 1 followed by 10 zeros), which is denoted by 5VTVPi or 5VTVP ₂ , twice in immediate succession. This sequence can also occur in the stream of channel bits, specifically for sequences with k = 10 Separation bits and the number of immediately consecutive information bits of type "0" which immediately precede a bit of type "1", which last-mentioned bit forms part of the separator bits block, is equal to k and also equal to the sum of the number of immediately consecutive information bits of the Type "0" that follow the named bit of type "1" of the block of separating bits is the same. The other way already indicated would be to use a sequence 100000000000 (a 1 followed by 11 zeros) twice. The block of synchronization bits also has a block of synchronization separation bits. The function of the block separating bits corresponds to the above-described function of the block of separating bits between the blocks of information bits. (Therefore, they are used to meet the requirements of the (d, k) limitation and the restricted DC component). The measures which have been taken to avoid that the synchronization pattern is mimicked in the sequence of channel bits by occurring twice in immediate succession also prevent this pattern from occurring three times before or after the block of synchronization bits.

Das obenstehend beschriebene Verfahren, das auch als Modulieren oder Kodieren bezeichnet wird, ist in umgekehrter Richtung, d. h. beim Demodulieren oder Dekodieren stark vereinfacht. Die Beschränkung des Gleichstromanteils ist ohne Beeinflussung der Blöcke Informationsbits erreicht worden, so daß zum Demodulieren die Information in den Trennblöcken irrelevant ist Weiterhin ist die Wahl, die modulatorseitig getroffen wird, welcher m Bits lange Block Datenbits welchem n\ Bits langem Block Informationsbits zugeordnet wird, von Bedeutung nicht nur für den Modulator, sondern auch für den Demodulator. Von dieser Wahl hängt nämlich die Verwickeltheit des Demodulators ab. Bei Systemen für magnetische Aufzeichnung sind die Komplexität des Modulators und des Demodulators von gleicher Bedeutung, weil im allgemeinen beide in dem Gerät vorhanden sind. Bei Systemen für optische Aufzeichnung ist der Aufzeichnungsträger von dem »read-only«-Typ (»Festwert«), wodurch das Verbrauchergerät nur einen Demodulator zu erhalten braucht. Im letzteren Fall ist es also besonders wichtig, die Verwickeltheit des Demodulators möglichst klein zu machen, sogar auf Kosten der Verwickelheit des Modulators.The method described above, which is also referred to as modulating or coding, is greatly simplified in the opposite direction, that is to say during demodulation or decoding. The limitation of the DC component has been reached of information without interfering with the blocks, so that the information for demodulating is irrelevant in the separation blocks Furthermore, the choice is made modulator side which m bits long block data bits which n \ bits long block is assigned to information bits, important not only for the modulator but also for the demodulator. The complexity of the demodulator depends on this choice. In magnetic recording systems, the complexity of the modulator and the demodulator are of equal concern because both are generally present in the device. In systems for optical recording, the recording medium is of the "read-only" type ("fixed value"), as a result of which the consumer device only needs to receive a demodulator. In the latter case, it is particularly important to minimize the intricacy of the demodulator, even at the expense of the intricacy of the modulator.

In F i g. 5 ist ein Ausführungsbeispiel eines Demodulators dargestellt, der aus Blöcken von 14 Informationsbits die Blöcke von 8 Datenbits demoduliert. F i g. 5a zeigt das Blockschaltbild des Demodulators und F i g. 5b schematisch einen Teil der Verdrahtung. Der Demodulator enthält UND-Tore 17-0 bis einschließlich 17-51 mit je einem oder mehreren Eingängen. Jedem der Eingänge, die gegebenenfalls invertierend ausgebildet sind, wird eines der 14 Bits der Blöcke Informationsbits zugeführt. In Fig. 5b ist unter der Spalte C, angegeben, wie dies ausgebildet ist. Die Spalte 1 stellt die am wenigsten signifikante Bitstelle Q des 14 Bits-Informationsblocks dar, die Spalte 14 die signifikanteste Bitstelle CW und die zwischenliegenden Spalten 2 bis einschließlich 13 stellen die übrigen ihrer Bilstelle entsprechend signifikanten Bitstellen dar. Die Zeilen 0 bis einschließlich 51 beziehen sich auf die Rangordnung des UN D-Tores, d. h. die Zeile 0 bezieht sich auf das Eingangsformat des UND-Tores 17-0, die Zeile 1 bezieht sich auf das Eingangsformat des UND-Tores 17-1 usw. Ein Zeichen 1 der ^Spalte auf Zeile./ bedeutet, daß das/ UND-Tor 17 an einem nicht invertierenden Eingang den Inhalt der /. Bitstelle ß, angeboten bekommt. Ein Zeichen 0 in der /. Spalte auf Zeile j beduetet, daß das / UND-Tor 17 an einem invertierenden Eingang den Inhalt der L Bitstelle (C₁) angeboten bekommt. Daher ist (Zeile 0) ein invertierender Eingang des UND-Tores 17-0 mit der 1. Bitstelle (C\) und ein nicht invertierender Eingang mit der 4. Bitstelle (Q) verbunden; weiterhin ist (Zeile 1) ein nicht invertierender Eingang des UND-Tores 17-0 mit der 3. Bitstelle (C3) verbunden usw.In Fig. 5 shows an exemplary embodiment of a demodulator which demodulates the blocks of 8 data bits from blocks of 14 information bits. F i g. 5a shows the block diagram of the demodulator and FIG. 5b schematically shows part of the wiring. The demodulator contains AND gates 17-0 up to and including 17-51, each with one or more inputs. One of the 14 bits of the blocks of information bits is fed to each of the inputs, which may be designed to be inverted. In FIG. 5b, column C indicates how this is designed. Column 1 represents the least significant bit position Q of the 14-bit information block, column 14 the most significant bit position CW and the intermediate columns 2 to 13 inclusive represent the other significant bit positions corresponding to their position. Lines 0 to 51 relate to the ranking of the UN D gate, ie line 0 relates to the input format of AND gate 17-0, line 1 relates to the input format of AND gate 17-1, etc. A character 1 in the ^ column Line./ means that the / AND gate 17 at a non-inverting input contains the content of the /. Bit position ß, is offered. A character 0 in the /. Column on line j means that the / AND gate 17 is offered the content of the L bit position (C ₁ ) at an inverting input. Therefore (line 0) an inverting input of the AND gate 17-0 is connected to the 1st bit position (C \) and a non-inverting input is connected to the 4th bit position (Q) ; furthermore (line 1) a non-inverting input of the AND gate 17-0 is connected to the 3rd bit position (C3) etc.

Der Demodulator enthält weiterhin 8 ODER-Tore 18-1 bis einschließlich 18-8, deren Eingänge an die Ausgänge der UND-Tore 17-0bis einschließlich 17-51 angeschlossen sind. In Fig.5b ist unter der Spalte A-angegeben, wie dies verwirklicht ist. Die Spalte A\ bezieht sich auf das UND-Tor 18-1, die Spalte Ai bezieht sich auf das UND-Tor 18-2 ... und die Spalte A₈ bezieht sich auf das UND-Tor 18-8. Ein Buchstabe A in der i. Spalte der/ Zeile bezeichnet, daß der Ausgang des UND-Tores 17-/mit dem Eingang des ODER-Tores 18-/' verbunden ist.The demodulator also contains 8 OR gates 18-1 up to and including 18-8, the inputs of which are connected to the outputs of the AND gates 17-0 up to and including 17-51. In FIG. 5b, under column A, it is indicated how this is achieved. The column A \ relates to the AND gate 18-1, the column Ai relates to the AND gate 18-2 ... and the column A ₈ relates to the AND gate 18-8. A letter A in the i. Column of the / row indicates that the output of the AND gate 17- / is connected to the input of the OR gate 18- / '.

Für die UND-Tore 17-50 und 17-51 ist der Anschluß wie folgt geändert. Ein invertierender Ausgang des UND-Tores 17-50 sowie 17-51 sind mit je einem Eingangeines weiteren UND-Tores 19 verbunden. Ein Ausgang der ODER-Schaltung 18-4 ist mit einem weiteren Eingang des UND-Tores 19 verbunden.The connection for AND gates 17-50 and 17-51 has been changed as follows. An inverting output of the AND gates 17-50 and 17-51 are each connected to an input of a further AND gate 19. An exit the OR circuit 18-4 is connected to a further input of the AND gate 19.

Die Ausgänge der ODER-Tore 18-1,18-2,18-3 und 18-5 bis einschließlich 18-8 und ein Ausgang des UND-Tores 19 sind mit je einem Ausgang 20-/verbunden. An diesem Ausgang ist daher in paralleler Form der dekodierte Block von 8 Datenbits verfügbar.The outputs of the OR gates 18-1, 18-2, 18-3 and 18-5 up to and including 18-8 and an output of the AND gate 19 are each connected to an output 20- /. The decoded output is therefore in parallel at this output Block of 8 data bits available.

Der Demodulator nach Fig. 5a kann auch mittels einem sogenannten FPLA (»field programmable logicThe demodulator according to FIG. 5a can also be implemented by means of a so-called FPLA (»field programmable logic

array«) beispielsweise der Signetics Bipolar-FPLA vom Typ 82S100/82S101 ausgebildet werden. Die Tabelle nach F i g. 5b bildet dafür die Programmierungstabelle.array «), for example, the Signetics bipolar FPLA of type 82S100 / 82S101. The table according to FIG. 5b forms the programming table for this.

Der Demodulator nach Fig.5 ist durch seine Einfachheit für Systeme für optische Aufzeichnung vom »read-only«-Typ durchaus geeignetThe demodulator according to Fig.5 is due to its simplicity for systems for optical recording from "Read-only" type quite suitable

Der Block von Synchronisationsbits kann mit Mitteln detektiert werden, die in F i g. 6 dargestellt sind. Das übertragene oder ausgelesene aufgezeichnete Signal wird einer Eingangsklemme 21 zugeführt Das Signal liegt in dem NRZ-M(ark)-Format vor. Dieses Signal wird unmittelbar einem ersten Eingang eines ODER-Tores 22 und über ein Verzögerungsglied 23 einem zweiten Eingang des ODER-Tores 22 zugeführt An dem Ausgang des ODER-Tores 22, das mit dem Eingang eines Schieberegisters 24 verbunden ist, ist dann ein sogenanntes NRZ-I-Signal verfügbar. Das Schieberegister enthält Teile mit je einem Abgriff, deren Anzahl der Anzahl Bits, die der Block von Synchronisationsbits aufweist, entspricht In dem bereits obenstehend verwendeten Beispiel muß das Schieberegister 23 Teile aufweisen, und zwar um die Folge 10000000000100000000001 enthalten zu können. Jeder Abgriff ist mit einem gegebenenfalls invertierenden Eingang eines UND-Tores 25 verbunden. Wenn die Synchronisationsfolge an den Eingängen des UND-Tores 25 vorhanden ist, wird an einem Ausgang 26 dieses UND-Tores ein Signal erzeugt, das als Anzeigesignal zum Detektieren des Synchronisationsmusters dienen kann. Mit Hilfe dieses Signals wird der Strom von Bits in Blöcke von (m + m) Bits aufgeteilt Diese Blöcke Kanalbits werden nacheinander in ein weiteres Schieberegister geschoben. Die signifikantesten m Bits werden parallel ausgelesen und den Eingängen der UND-Tore 17 zugeführt wie in Fig. 5a angegeben ist Die am wenigstens signifikanten n₂ Bits sind zum Demodulieren irrelevantThe block of synchronization bits can be detected by means which are shown in FIG. 6 are shown. The transmitted or read out recorded signal is fed to an input terminal 21. The signal is in the NRZ-M (ark) format. This signal is fed directly to a first input of an OR gate 22 and via a delay element 23 to a second input of the OR gate 22. At the output of the OR gate 22, which is connected to the input of a shift register 24, there is a so-called NRZ -I signal available. The shift register contains parts with one tap each, the number of which corresponds to the number of bits that the block of synchronization bits has. In the example already used above, the shift register must have 23 parts in order to be able to contain the sequence 10000000000100000000001. Each tap is connected to an optionally inverting input of an AND gate 25. If the synchronization sequence is present at the inputs of the AND gate 25, a signal is generated at an output 26 of this AND gate which can serve as a display signal for detecting the synchronization pattern. With the help of this signal, the stream of bits is divided into blocks of (m + m) bits. These blocks of channel bits are shifted one after the other into another shift register. The most significant m bits are read out in parallel and fed to the inputs of the AND gates 17 as indicated in FIG. 5a. The least significant n ₂ bits are irrelevant for demodulation

Das kodierte Signal wird beispielsweise auf einem optischen Aufzeichnungsträger aufgezeichnet. Das Signal hat eine Form, die durch WFin Fig. Ib gegeben ist Auf dem Aufzeichnungsträger wird das Signal in einer spiralförmigen Informationsstruktur angebracht Die Informationsstruktur weist eine Folge einer Anzahl Supcrblöcke auf, beispielsweise von dem Typ, der in F i g. 7 dargestellt ist Ein Superblock SBi enthält einen Block von Synchronisationsbits SYNj der wie in F i g. 4 dargestellt aufgebaut ist und eine Anzahl (33 in dem Ausführungsbeispiel) Blöcke Kanalbits von je (tt\ + m) Bits BQ, BC₂ ... BCn. Ein Kanalbit von dem Tpy »1« wird durch einen Übergang in dem Aufzeichnungsträger dargestellt, beispielsweise einen Übergang zu einer Vertiefung; ein Kanalbit von dem Typ »0« wird auf dem Aufzeichnungsträger durch das Fehlen eines Überganges dargestellt. Die spiralförmige Informationsspur ist in Elementarzellen, den Bitzellen, aufgeteilt Diese Bitzellen bilden auf dem Aufzeichnungsträger eine räumliche Struktur, die einer Aufteilung in der Zeit (Periodenzeit nur eines Bits) des Stromes von Kanalbits entspricht.The coded signal is recorded, for example, on an optical recording medium. The signal has a form given by WF in Fig. Ib. On the record carrier, the signal is applied in a spiral information structure. 7 is shown. A superblock SBi contains a block of synchronization bits SYNj as in FIG. 4 and a number (33 in the exemplary embodiment) blocks of channel bits each of (tt \ + m) bits BQ, BC ₂ ... BCn. A channel bit of type "1" is represented by a transition in the record carrier, for example a transition to a pit; a channel bit of the type "0" is represented on the record carrier by the absence of a transition. The spiral information track is divided into elementary cells, the bit cells. These bit cells form a spatial structure on the recording medium which corresponds to a division in time (period time of only one bit) of the stream of channel bits.

Unabhängig von dem Inhalt der Informations- und Trennbits können an dem Aufzeichnungsträger eine Anzahl Besonderheiten erkannt werden. Die Anforderung der Ar-Begrenzung bedeutet für den Träger, daß der Maximalabstand zwischen zwei aufeinanderfolgenden Übergängen k + 1 Bitzellen beträgt. Die längste Verliefung (bzw. -Nicht-Vertiefung) hat also eine Länge von (k + 1) Bitzellen. Die Anforderung der «/-BegrenzungRegardless of the content of the information and separating bits, a number of special features can be recognized on the recording medium. The requirement of the Ar limitation means for the carrier that the maximum distance between two successive transitions is k + 1 bit cells. The longest course (or non-deepening) thus has a length of (k + 1) bit cells. The requirement of the «/ limit

bedeutet, daß der minimale Abstand zwischen zwei aufeinanderfolgenden Übergängen d + 1 beträgt Die kürzeste Vertiefung (bzw. Teil zwischen zwei Vertiefungen) hat daher eine Länge von (d + 1) Bitzellcn. Weiterhin tritt in regelmäßigen Abständen eine Vertiefung mit der maximalen Länge auf mit einem nachfolgenden (oder vorhergehenden) nicht vertieften Teil mit der maximalen Länge. Diese Struktur bildet einen Teil des Blocks des Synchronisationsbits.means that the minimum distance between two successive transitions is d + 1. The shortest indentation (or part between two indentations) therefore has a length of (d + 1) bit cells. Furthermore, a depression with the maximum length occurs at regular intervals with a subsequent (or preceding) non-depressed part with the maximum length. This structure forms part of the block of the synchronization bit.

In einer bevorzugten Ausführungsforn? ist Ar = 10, d = 2 und enthält ein Superblock SS; 588 Kanalbitzellcn. Der Superblock SS, enthält einen Block Synchronisationsbits von 27 Bitstellen und 33 Blöcke Kanalbitzcllen von je 17(14 + 3) Kanalbitzellen.In a preferred embodiment? is Ar = 10, d = 2 and contains a superblock SS; 588 channel bit cells. The superblock SS contains a block of synchronization bits of 27 bit positions and 33 blocks of channel bit cells of 17 (14 + 3) channel bit cells each.

Ein Modulator, ein Übertragungskanal, beispielsweise ein optischer Aufzeichnungsträger und ein Demodulator können zusammen einen Teil eines Systems bilden, beispielsweise eines Systems zur Umwandlung von analoger Information (Musik, Sprache) in digitale Information, die auf einem optischen Aufzeichnungsträger aufgezeichnet wird. Die Information, die auf diesem Aufzeichnungsträger (bzw. eine Kopie davon) aufgezeichnet ist, kann durch Verwendung einer Anordnung wiedergegeben werden, die zum Wiedergeben der Art der Information geeignet ist, die auf dem Aufzeichnungsträger festgelegt ist.
Der Wandler enthält insbesondere einen Analog-Digital-Wandler zum Umwandeln des aufzuzeichnenden analogen Signals (Musik, Sprache) in ein digitales Signal eines bestimmten Formates (Quellenkodierung). Weiterhin kann der Wandler einen Teil eines Fehlerkorrektursystems enthalten. In dem Wandler wird das digitale Signal in ein Format umgewandelt, mit dem die Fehler, die insbesondere beim Auslesen des Aufzeichnungsträgers auftreten, in der Anordnung zum Wiedergeben der Signale korrigiert werden können.A modulator, a transmission channel, for example an optical recording medium and a demodulator can together form part of a system, for example a system for converting analog information (music, speech) into digital information that is recorded on an optical recording medium. The information recorded on this recording medium (or a copy thereof) can be reproduced by using an arrangement which is suitable for reproducing the type of information which is fixed on the recording medium.
The converter contains in particular an analog-to-digital converter for converting the analog signal to be recorded (music, speech) into a digital signal of a specific format (source coding). Furthermore, the converter can contain part of an error correction system. In the converter, the digital signal is converted into a format with which the errors which occur in particular when reading out the recording medium can be corrected in the arrangement for reproducing the signals.

Das digitale fehlergesicherte Signal wird daraufhin dem obenstehend beschriebenen Modulator (Kanalkodierung) zum Umwandeln in ein an die Kanaleigenschaften angepaßtes digitales Signal zugeführt. Zugleich wird das Synchronisationsmuster zugeführt, und das Signal wird in ein geeignetes Rahmenformat gebracht. Das auf diese Weise erhaltene Signal wird dazu benutzt, ein Steuersignal, beispielsweise für einen Laser, zu erzeugen (NRZ-Mark-Format), mit dem eine spiralförmige Informationsstruktur in Form einer Folge von Vertiefungen bestimmter Längen auf dem Aufzeichnungsträger angebracht wird.The digital error-protected signal is then sent to the modulator described above (channel coding) for conversion into a digital signal adapted to the channel properties. At the same time it will Synchronization pattern is supplied, and the signal is brought into a suitable frame format. That on this A signal obtained in this way is used to generate a control signal, for example for a laser (NRZ-Mark format), with which a spiral information structure in the form of a series of indentations Lengths is attached to the recording medium.

Der Aufzeichnungsträger bzw. eine Kopie davon kann einer Anordnung zum Wiedergeben der dem Aufzcichni_inCTQtrsicy£_r entnommenen !nforniäiioniibits üus^aclcscn worden. Die Anordnun*⁷ enthalt düKU einen bereits detailliert beschriebenen Demodulator, den Dekoderteil des Fehlerkorrektursystcnis und einen Digital-Analog-Wandler zum Zurückgewinnen einer Wiedergabe des analogen Signals, das dem Wandler angeboten wird.The recording medium or a copy of it may have been an arrangement for reproducing the Aufzcichni_inCTQtrsicy the _r £ taken! Nforniäiioniibits üus ^a clcscn. The Anordnun * ⁷ contains a demodulator düKU already described in detail, the decoder part of the Fehlerkorrektursystcnis and a digital-analog converter for recovering a representation of the analog signal which is presented to the transducer.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

Claims

Patent claims:

1. Method for recoding a sequence of data bits into a sequence of channel bits, the sequence of data bits being divided into consecutive blocks of m data bits each and these blocks into consecutive blocks of (m + n ₂ ) channel bits (n \ + n ₂ > / n ^ are recoded and the blocks of channel bits each contain a block of n \ information bits and a block of n ₂ separating bits in such a way that successive blocks of information bits are separated by only one block of separating bits each, and that a (W, k) condition is met , ie that two consecutive channel bits of a first type, of type "1", are separated by at least c / then at most k consecutive bits of a second type, of type "0", ίο, characterized by the following steps:

-1- converting the blocks of data bits containing m bits into blocks containing n \ bits of information bits such that the (d, Jr ^ condition is met;

-2- the generation of several possible blocks of (n \ + n ₂ ) channel bits by adding one block of n \ information bits each with one block from the set of all possible blocks of n ₂ separating bits;

-3- the determination of those blocks of channel bits from the possible blocks of channel bits which meet the (i.e. J ^ condition with respect to the respective preceding and following block of channel bits;

-4- the determination of the equal fraction of each of the blocks of channel bits determined in this way, which are in the preceding Step were determined;

-5- the selection of the block of channel bits with a minimum DC component from those determined in step 4 Blocks.

2. The method according to claim 1, characterized in that the third step further includes the following Sub-step has:

-3a- the suppression of those blocks of channel bits for which the number of immediately consecutive channel bits of type "0" determined in the third step, which immediately precedes a bit of type "1" of the separator bit block, is also the same as in the in the third step, the number of immediately consecutive channel bits of the type “0”, which immediately follows a bit of the type “1” of the block separating bits, and is equal to a predetermined number s ;

and that the method further comprises the following steps:

-6- arranging a number of blocks of (n _t + n ₂ ) channel bits in immediately successive frames of ρ blocks each;

-7- the insertion of a block of synchronization channel bits between two consecutive frames, the block of synchronization channel bits having a specific block of n ₃ synchronization information bits and this block at least twice in direct succession between two consecutive bits of the type »1« s bits of the type »0 «And furthermore has a block of / J4 synchronization separation bits, which is determined by carrying out steps -2- through -5- in relation to the synchronization channel bits block.

3. The method according to claim 2, characterized in that s = k .

4. The method according to any one of the preceding claims, characterized in that the fifth shrill furthermore has the following substeps:

The determination of the stored direct current component of the preceding blocks of channel bits;

- Determining the absolute value of the sum of the stored direct current component and the direct current component each of the blocks of channel bits determined in the third step.

5. The method according to any one of the preceding claims, characterized in that four blocks of information bits each of /? I bits and four blocks of separating bits alternately follow one another, of which three blocks of separating bits have a first length n ₂ and one block has a length n ₂ " has with n ₂ "> n ₂ .

6. Procedure according to. Claim 5, characterized in that /? Ι = 14, nj = 2, n ₂ "= 6 and m = 8.

7. The method according to any one of claims 1 to 4, characterized in that in each case a block of information bits of n \ bits and a block of separating bits of n ₂ bits follow one another.

8. The method according to claim 7, characterized in that / 7 | = 14, n ₂ = 3, and / n = 8.

9. Demodulator for decoding the according to the method according to any one of claims 2 to 8 recoded Kanalbiis, characterized by

- Means / to Detpktierpn the .Synchmnisatinnsmiisler:

- Means for dividing the sequence of channel bits into blocks of (n \ + n ₂ ) channel bits each;

- means for separating the blocks of n \ information bits from the blocks of n ₂ separating bits;

- Means for converting a block of n \ information bits into a block of m data bits.

10. Demodulator according to claim 9, characterized in that the means for converting AND Torc, the inputs of which the information bits from at least one specific bit position of the block of information bits are fed in parallel, and have OR gates whose inputs are connected to the outputs of the

AND gates are connected and their outputs deliver the decoded m data bits in parallel.

11. Record carrier with an information structure generated according to the method according to one of claims 1 to 8 with sequences of channel bit cells each containing a bit whose value is represented by a level transition or a missing level transition at the beginning of the bit cell, characterized in that the distance between two consecutive level transitions is at most equal to (k + 1) bit cells and minimally equal to (d + 1) bit cells and that at most two consecutive maximum distances of (k + 1) bit cells of the level transitions occur which form part of synchronization information.

12 Record carrier according to Claim 11, characterized in that k = 10 and d = 2 and that the record carrier between two successive synchronization information items has a frame with 56 * channel bit cells which contains 33 blocks of 17 channel bit cells each, and that the synchronization information item includes 27 channel bit cells

13. Modulator for recoding a sequence of data bits into a sequence of channel bits according to the method of FIG one of claims 1 to 8.

14. Converter for converting an analog signal to be recorded into the sequence of channel bits with a modulator according to claim 13.

15. Arrangement for reproducing the one transmission channel, in particular a recording medium, extracted information bits with a demodulator according to claim 9 or 10.