DE3115750A1 - Bus coupler - Google Patents
Bus couplerInfo
- Publication number
- DE3115750A1 DE3115750A1 DE19813115750 DE3115750A DE3115750A1 DE 3115750 A1 DE3115750 A1 DE 3115750A1 DE 19813115750 DE19813115750 DE 19813115750 DE 3115750 A DE3115750 A DE 3115750A DE 3115750 A1 DE3115750 A1 DE 3115750A1
- Authority
- DE
- Germany
- Prior art keywords
- computer system
- data
- data exchange
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
BuskopplerBus coupler
Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff von Patentanspruch 1.The invention relates to a circuit arrangement according to the preamble of claim 1.
Eine derartige - üblicherweise als Buskoppler bezeichnete -Schaltungsanordnung dient dazu, einen schnellen Datenaustausch zwischen zwei Rechenanlagen durchzuführen, die z.B. für die Echtzeitsteuerung eines Prozesses eingesetzt sind. Ein Beispiel einer solchen duplizierten Steuerung sind die Leitungsmodule einer Bildschirmtextzentrale (DE-PS 28 15 252).Such a circuit arrangement - usually referred to as a bus coupler serves to carry out a fast data exchange between two computer systems, which are used, for example, for real-time control of a process. An example such a duplicated control are the line modules of a video text center (DE-PS 28 15 252).
Duplizierte Rechenanlagen werden häufig zum Steuern von Fernmeldevermittlungsstellen und damit verwandten Einrichtungen verwendet, bei denen eine große Betriebssicherheit erforderlich ist.Duplicated computing systems are often used to control telecommunications exchanges and related facilities used where a high level of operational safety is required.
Die zwei Rechenanlagen können im Lastteilungsverfahren arbeiten, es kann aber auch eine der Rechenanlagen aktiv den Prozess steuerr während die andere in sog. kalter oder in heißer Reserve steht.The two computers can work in the load sharing process, it however, one of the computer systems can also actively control the process while the other is in so-called cold or hot reserve.
Im letzteren Fall kann die Reservesteuerung im Falle des Ausfalls der aktiven Rechenanlage alle von dieser gerade durchgeführten Arbeiten übernehmen. Dazu muß sie kontinuierlich über die Arbeitsabläufe in der ersten Rechenanlage auf dem Laufenden gehalten werden, so daß ein reger Datenaustausch erfoderlich ist.In the latter case, the backup control can be used in the event of a failure the active computer system can take over all the work it has just carried out. To do this, it must continuously keep track of the work processes in the first computer system be kept up to date, so that a lively exchange of data is required.
Bei einem bekannten Buskoppler müssen, um einen Datenaustausch zwischen zwei Rechenanlagen durchzuführen, beide Rechenanlagen aktiv werden (Katalog der Digital Equipment Corporation "PDP 11 Peripherals Handbook " 1973, Seite 4-51 bis 4-58).In a known bus coupler, in order to exchange data between carry out two computers, both computers become active (catalog of Digital Equipment Corporation "PDP 11 Peripherals Handbook" 1973, pages 4-51 through 4-58).
Außerdem müssen die Adressen eines sogenannten Speicherfensters der den Datenaustausch veranlassenden RecheI:lnlage in die Adressen eines vorher festgelegten Speicherbereichs der anderen Rechenanlage umgesetzt werden.In addition, the addresses of a so-called memory window the The computer initiating the data exchange: system in the addresses of a previously specified Storage area of the other computer system are implemented.
Der Erfindung liegt die Aufgabe zugrwide, einell Buskopplcr der eingangs genannten Art zu schaffen, bei dem nur die den Datenaustausch veranlassende Rechenanlage aktiv werden muß.The invention is based on the task of providing a bus coupler as mentioned above to create the type mentioned, in which only the computer system initiating the data exchange must become active.
Diese Aufgabe wird erfindungsgemäß durch den in Patentanspruch 1 gekennzeichneten Buskoppler gelöst.According to the invention, this object is characterized by what is defined in claim 1 Bus coupler solved.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous further developments of the invention are set out in the subclaims marked.
Die Vorteile der Erfindung liegen unter anderem darin, daß beide durch den Buskoppler miteinander verbundenen Rechenanlagen vollkommen gleichberechtigt sind. Jede von Ihnen kann einen Datenaustausch durch fuhren und dabei Daten aus dem eigenen Speicher in den fremden Speicher oder aus dem fremden Speicher in den eigenen Speicher übertragen, ohne daß die andere Rechenanlage sich an dem Datenaustausch aktiv beteiligen muß.The advantages of the invention are, among other things, that both by the bus coupler interconnected computer systems completely on an equal footing are. Each of you can carry out a data exchange and thereby execute data the own memory into the external memory or from the external memory into the Transfer their own memory without the other computer system taking part in the data exchange actively participate.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung erläutert. Es zeigen: Fig. 1 zwei gleichberechtigte Rechenanlagen, die eine aus Sicherheitsgründen duplizierte Rechnersteuerung bilden und die durch einen erfindungsgemäßen Buskoppler miteinander verbunden sind, und Fig. 2 eine Hälfte eines in der Rechnersteuerung nach Fig. 1 verwendeten Buskopplers (die andere Hälfte ist genau dazu symmetrisch).An embodiment of the invention is described below with reference to the Drawing explained. They show: FIG. 1 two equal computing systems which form a computer control duplicated for security reasons and the bus couplers according to the invention are connected to one another, and Fig. 2 one half of a bus coupler used in the computer control according to FIG (the other half is symmetrical exactly to this).
Eine erste Rechenanlage 1 (Fig. 1) weist ein Steuer- und Rechenwerk oder eine CPU 2, einen Speicher 3, eine Ein/Ausgabesteuerung 4 und ein diese Bestandteile verbindendes Bus-System 5 auf.A first computer system 1 (FIG. 1) has a control and arithmetic unit or a CPU 2, a memory 3, an input / output controller 4 and one of these components connecting bus system 5.
Die Ein/Ausgabesteuerung 4 stellt über ein Leitungsbündel 6 die Verbindung zu der Peripherie, etwa zu einer in der Zeichnung nur angedeuteten Fernmeldeeinrichtung 8, her. In dieser Fernmeldeeinrichtung 8 ablaufende Kommunikationsprozesse werden durch die Rechenanlage 1 im Echtzeitbetrieb gesteuert.The input / output control 4 establishes the connection via a trunk group 6 to the periphery, for example to a telecommunication device only indicated in the drawing 8, ago. In this telecommunication device 8 running communication processes are controlled by the computer system 1 in real-time operation.
Dem schnellen Datenaustausch dient ein erfindungsgemäßer Buskoppler, der aus einer der Rechenanlage 1 zugeordneten Buskoppler-Schnittstellenschaltung 9, einem Koppelkanal-System 10 und einer einer zweiten Rechenanlage 11 zugeordneten zweiten Buskoppler-Schnittstellenschaltung 19 besteht.A bus coupler according to the invention is used for fast data exchange, the bus coupler interface circuit assigned to the computer system 1 9, a coupling channel system 10 and a second computer system 11 assigned second bus coupler interface circuit 19 consists.
Die zweite Rechenanlage 11 weist im Ausführungsbeispiel den gleichen Aufbau wie die erste Rechenanlage auf. Sie besteht im wesentlichen aus einer CPU 11, einem Speicher 13, einer Ein/Ausgabesteuerung 14 und einem diese Teile miteinander verbindenden Bus-System 15. Die Ein/Ausgabesteuerung 14 ist über ein Leitungsbündel 16 mit der zu steuernden Fernmeldeeinrichtung 8 verbunden.The second computing system 11 has the same in the exemplary embodiment Structure like the first computer system. It essentially consists of a CPU 11, a memory 13, an input / output controller 14 and one of these parts with each other connecting bus system 15. The input / output controller 14 is via a bundle of lines 16 connected to the telecommunication device 8 to be controlled.
Im Falle einer Bildschirmtext-Zentrale kann diese Fernmeldeeinrichtung 8 z.B. aus mehreren sog. Leitungssubmodulen einer Anschlußeinheit für das Fernsprechnetz oder für ein Datennetz bestehen.In the case of a screen text center, this telecommunication device can 8 e.g. from several so-called line sub-modules of a connection unit for the telephone network or exist for a data network.
Zur Fernmeldesteuereinrichtung 8 ist neben der Rechenanlage 1 aus - wie bereits erwähnt - Gründen der Betriebssicherheit auch die gleich leistungsfähige zweite Rechenanlage 11 eingesetzt.The telecommunications control device 8 is next to the computer 1 from - as already mentioned - reasons of operational safety also the equally powerful second computing system 11 used.
Die beiden Rechenanlagen können, wie ebenfalls bereits erwähnt, im Lastteilungsverfahren arbeiten, es kann aber auch z.B. die Rechenanlage 11 als reine Reserveeinheit für den Fall eines Versagens der Rechenanlage 1 vorgesehen sein.As already mentioned, the two computers can be installed in the Load sharing method work, but it can also, for example, the computing system 11 as a pure Reserve unit can be provided in the event of a failure of the computer system 1.
Die aus Fig. 2 ersichtliche Buskoppler-Schnittstellenschatlung 9 entspricht in ihrem Aufbau und in ihrer Funktion genau der Schnittstellenschaltung 19, sie ist zu ihr symmetrisch angeschlossen.The bus coupler interface circuit 9 shown in FIG. 2 corresponds in their structure and in their function exactly the interface circuit 19, they is connected symmetrically to it.
Die Schnittstellenschaltung 19 ist deshalb nicht im einzelnen dargestellt.The interface circuit 19 is therefore not shown in detail.
An eine Anpassungsschaltung 21 ist der aus einundzwanzig Einzelleitungen 22 bis 43 bestehende Adressenbus des Bus-Systems 5 der Rechenanlage 1 angeschlossen (vgl. auch Fig. 1). An eine zweite Anpassungsschaltung 44 ist der aus sechzehn Einzelleitungen 45-61 bestehende Datenbus des Bus-Systems 5 und an eine dritte Anpassungsschaltung 62 sind die, nicht einzeln dargestellten, acht Steuersignalleitungen 63 des Bus-Systems 5 angeschlossen.A matching circuit 21 is made up of twenty-one individual lines 22 to 43 existing address bus of the bus system 5 of the computer system 1 connected (see also Fig. 1). A second matching circuit 44 is made up of sixteen individual lines 45-61 existing data bus of the bus system 5 and to a third matching circuit 62 are the eight control signal lines 63 of the bus system, not shown individually 5 connected.
An eine Durchschalteeinrichtung 64 für Adressen ist einerseits die Anpassungsschaltung 21 über zwei Leitungsbündel 65 und 66 angeschlossen. Die Anzahl der Einzelleitungen, aus denen die die einzelnen Schaltungsbestandteile verbindenden Leitungsbündel bestehen, sind aus Fig. 2 ersichtlich. Die Durchschalteeinrichtung 64 ist über neunzehn Adressen- Einzelleitungen 67 bis 86, die die Adressenkanäle des Koppelkanalsystems 10 darstellen, mit der zweiten Schnittstellenschaltung 19 des erfindungsgemäßen Buskopplers verbunden (vgl. auch Fig. 1).To a switching device 64 for addresses is on the one hand the Matching circuit 21 connected via two trunk groups 65 and 66. The number the individual lines from which the individual circuit components connect Line bundles are shown in FIG. 2. The switching device 64 is via nineteen individual address lines 67 to 86, which are the address channels of the coupling channel system 10, with the second interface circuit 19 of the bus coupler according to the invention connected (see. Also Fig. 1).
Eine Durchschalteeinrichtung 87 für Daten, die ein die Daten aufnehmendes, in der Zeichnung nicht besonders dargestelltes, Register enthält, ist über ein Leitungsbündel 88 mit der zweiten Anpassungsschaltung 44 und über diese mit den Datenbus-Leitungen 45 - 61 verbunden. Mit einer entsprechenden Durchschalteeinrichtun in der Schnittstellenschaltung 19 ist die Durchschalteeinrichtung 87 über sechzehn Daten-Einzelleitungen 89 - 105, die die Datenkanäle des Koppelkanalsystems 10 bilden, verbunden.A switching device 87 for data, which a data receiving, Contains register not specifically shown in the drawing is via a trunk group 88 to the second matching circuit 44 and via this to the data bus lines 45 - 61 connected. With a corresponding switching device in the interface circuit 19 is the switching device 87 via sixteen individual data lines 89-105, which form the data channels of the coupling channel system 10, connected.
Eine erste Zwischenspeichereinrichtung 106, die als Zähler ausgebildet ist, ist für die Aufnahme der Basisadresse bestimmt, mit der die Rechenanlage 1 über den erfindungsgemäßen Buskoppler auf den Speicher 13 der zweiten Rechenanlage 11 Zugriff nimmt, d.h. in diesen Speicher Daten einschreibt oder aus ihm ausliest.A first intermediate storage device 106, which is designed as a counter is intended for the inclusion of the base address with which the computer system 1 via the bus coupler according to the invention to the memory 13 of the second computer system 11 takes access, i.e. writes data into this memory or reads from it.
In dem Ausführungsbeispiel besteht diese Basisadresse aus 20 Bit.In the exemplary embodiment, this base address consists of 20 bits.
Eine zweite Zwischenspeichereinrichtung 107, die als 16-Bit-Zähler ausgebildet ist, ist zur Aufnahme der Anzahl von Worten bestimmt, die bei einem Zugriff zu dem Speicher 13 zu übertragen sind. Ein Adressendecodierer 108 ist eingangsseitig über eine Leitung 109 mit der ~Anpassungsschaltung 21 und ausgangsseitig über Leitungen 110 und 111 mit den beiden Zwischenspeichereinrichtungen 106 und 107 verbunden.A second buffer device 107, which acts as a 16-bit counter is designed, is intended to accommodate the number of words in a Access to the memory 13 are to be transferred. An address decoder 108 is on the input side via a line 109 to the matching circuit 21 and on the output side via lines 110 and 111 are connected to the two intermediate storage devices 106 and 107.
Über eine Zweifachleitung 112 ist der Adressendecodierer 108 mit einem Steuerwerk 113 verbunden, das als festverdrahtete, aus Flip-Flops ausgebaute Schaltung ausgebildet ist und als Ablaufsteuerung für die Schnittstellenschaltung 9 dient. Das Steuerwerk enthält auch ein Ergebnisregister 114 und eine sog. Schreibfenster schaltung 115, die aus zwei Registern und einem Komparator besteht Auf diese Schaltungsteile wird noch im Rahmen der nachfolgenden Funktionsbeschreibung eingegangen.Via a double line 112, the address decoder 108 is connected to a Control unit 113 connected, which is a hard-wired circuit made up of flip-flops is designed and serves as a sequence control for the interface circuit 9. The control unit also contains a result register 114 and a so-called write window circuit 115, which consists of two registers and a comparator on these circuit parts will be discussed in the following functional description.
Das Steuerwerk 113 ist in aus Fig. 2 ersicntlicher Weise über Steuer- und Signalleitungen 121 - 126 mit den weiteren Bestandteilen der Schnittstellenschaltung 9 verbunden. Eine aus sechzehn Einzelleitungen bestehende Datenleitung 127 verbindet die zweite Anpassungsschaltung 44 mit den Zwischenspeichereinrichtungen 106 und 107.The control unit 113 is shown in FIG. 2 via control and signal lines 121-126 with the further components of the interface circuit 9 connected. A data line 127 consisting of sixteen individual lines connects the second matching circuit 44 with the intermediate storage devices 106 and 107.
Eine aus zwölf Einzelleitungen bestehende Steuersignalleitung 128 verbindet das Steuerwerk 113 mit dem entsprechenden Steuerwerk der Schnittstellenschaltung 19 (vgl. auch Fig. 1) und bildet die Signalkanäle des Koppelkanalsystems 10.A control signal line 128 consisting of twelve individual lines connects the control unit 113 with the corresponding control unit of the interface circuit 19 (see also FIG. 1) and forms the signal channels of the coupling channel system 10.
Zum Beschreiben der Funktion des erfindungsgemäßen Buskopplers wird angenommen, daß es die Rechenanlage 1 ist, die einen Datenaustausch mit der Rechenanlage 11 veranlaßt. Die Hauptfunktionen des Buskopplers sind: - Daten aus dem Speicher 3 lesen und in den Speicher 13 einschreiben - Daten aus dem Speicher 13 auslesen und in den Speicher 3 einschreiben.To describe the function of the bus coupler according to the invention assumed that it is the computer system 1 that exchanges data with the computer system 11 causes. The main functions of the bus coupler are: - Data from the memory 3 read and write into memory 13 - read out data from memory 13 and write into the memory 3.
- Vergabe von Aufträgen zum Datenaustausch von beiden Schnittstellenschaltungen aus; beide Rechenanlagen sind voneinander unabhängig.- Allocation of orders for data exchange from both interface circuits the end; both computers are independent of each other.
In den Speichern 3 und 13 sind jeweils 512k Worte abgespeichert, und jedes dieser Worte kann zu der anderen Rechenanlage übertragen werden. Für das Einschreiben von Daten in den Speicher der anderen Rechenanlage kann von dieser ein sogenanntes Fenster, d.h. ein Teilbereich des Speichers, angegeben werden, so daß nur innerhalb dieses Fensters Daten eingeschrieben werden können. Nach dem Beendigen einer Datenübertragung wird in der Rechenanlage 1 eine Unterbrechung (ein "Interrupt") ausgelöst.In the memories 3 and 13 each 512k words are stored, and any of these words can be transmitted to the other computing system. For registered mail of data in the memory of the other computer system can be a so-called Window, i.e. a sub-area of the memory, so that only within data can be written into this window. After completing a data transfer an interruption (an "interrupt") is triggered in the computer system 1.
Eine Datenübertragung wird dadurch begonnen, daß die Rechenanlage 1 an die Schnittstellenschaltung 9 die Basisadresse, die Anzahl der zu übertragenden Worte und die Richtung der Übertragung, d.h. ob in den Speicher 13 eingeschrieben oder aus ihm ausgelesen werden soll, übergibt. Zum Durchführen eines Datenaustausches "unterhält" sich die Rechenanlage 1 ausschließlich mit der Schnittstellenschaltung 9des Buskopplersa die dann sämtliche erforderlichen Arbeitsgänge selbsttätig ausführt. In die erste Zwischenspeichereinrichtung 106 kann eine Basisadresse mit zwanzig Bit eingegeben werden, mit der sich 512k Worte adressieren lassen. In die zweite Zwischenspeichereinrichtung 107 können sechzehn Bit zum Festlegen der Anzahl der zu übertragenden Worte eingegeben werden, so daß mit einem Auftrag ein Block von bis zu 64k Worten übertragen werden kann. Die Übertragung erfolgt wortweise mit der gleichen Adresse auf beiden Seiten.A data transfer is started when the computer system 1 to the interface circuit 9, the base address, the number of to be transmitted Words and the direction of transmission, i.e. whether written into memory 13 or is to be read from it. To carry out a data exchange The computer system 1 "converses" exclusively with the interface circuit 9 of the bus coupler which then automatically carries out all the necessary operations. A base address with twenty Bit can be entered with which 512k words can be addressed. In the second Buffer device 107 can store sixteen bits to define the number of words to be transferred are entered so that a block of up to 64k words can be transmitted. The transfer takes place word by word with the same address on both sides.
Das Steuerwerk 113 wird durch das Einschreiben der Wortzahl gestartet, wonach es den zu der Rechenanlage 11 führenden Übertragungskanal belegt. Zu einem bestimmten Zeitpunkt. kann nur ein von einer der beiden Rechenanlagen gegebener Auftrag ausgeführt werden. Hat die Schnittstellenschaltung der Rechenanlage 11 bereits den Übertragungskanal belegt, wartet das Steuerwerk 113, bis die andere Übertragung abgeschlossen und der Kanal wieder frei ist. Danach führt es die Datenübertragung im sog. Master Slave-Betrieb durch, d.h. daß die Schnittstellenschaltung 9 die erforderlichen Speicherzugriffe steuert und die Schnittstel#enschaltung 19 nur die Hilfsfunktion einer Busvergabelogik durchführt, um einen für einen DMA-Zugriff zu dem Speicher 13 erforder lichen Lese- und Schreibzyklus auf dem Bussystem 15 der Rechenanlage 11 zugeteilt zu bekommen.The control unit 113 is started by writing in the number of words, after which it occupies the transmission channel leading to the computer system 11. To a specific time. can only be given by one of the two computers Order to be executed. Has the interface circuit of the computer system 11 already occupies the transmission channel, the control unit 113 waits until the other transmission completed and the channel is free again. Then it carries out the data transfer in the so-called master-slave mode, i.e. that the interface circuit 9 provides the required Memory access controls and the interface circuit 19 controls only the auxiliary function a bus arbitration logic to order one for DMA access to the memory 13 required read and write cycle on bus system 15 of the computer system 11 to get assigned.
Im Falle eines Auftrags zum Auslesen von Daten aus dem Speicher 5 und Einschreiben in den Speicher 13 wird zuerst ein Dn-Zugriff auf den Speicher 3, d.h. den eigenen Speicher der die Datenübertragung veranlassenden Rechenanlage 1 angefordert. Ist dieser Zugriff freigegeben, so wird mit der vorgegebenen Basisadresse das erste Wort gelesen. Nach Beendigung des Lesevorgangs wird über den Buskoppler 9, 10, 19 in der Rechenanlage 11 ein DMA-Schreibzyklus angefordert und ausgeführt. Dabei wird das Wort in den Speicher 13 mit derselben Basisadresse eingeschrieben, mit der es aus dem Speicher 3 ausgelesen worden ist. Nach dem Ende dieses DMA-Zugriffs wird der Inhalt des die Basisadresse aufnehmenden ersten Zwischenspeichers 106 um eins erhöht und der die Zahl der zu übertragenden Worte aufnehmende zweite Zwischenspeicher 107 auf den Inhalt null überprüft und ggr. um eins erniedrigt. Danach wird das nächste Wort von dem Speicher 3 in den Speicher 13 übertragen. Sobald der Inhalt des Zwischenspeichers 107 null ist, ist der Auftrag zur Datenübertragung beendet.In the case of an order to read data from the memory 5 and writing in the memory 13 first becomes a Dn access to the memory 3, i.e. the own memory of the computer system initiating the data transfer 1 requested. If this access is enabled, the default base address is used read the first word. After completion of the reading process, the bus coupler 9, 10, 19 requested and executed a DMA write cycle in the computer system 11. The word is written into the memory 13 with the same base address, with which it was read from the memory 3. After the end of this DMA access the content of the first buffer 106 accommodating the base address becomes one increases and the second buffer store, which holds the number of words to be transmitted 107 checked for the content zero and if necessary decreased by one. After that, the next one Word transferred from memory 3 to memory 13. Once the contents of the cache 107 is zero, the data transfer job has ended.
Im Falle eines Auftrages zum Auslesen von Daten aus dem Speicher 13 und Einschreiben in den Speicher 3 wird ein DMA-Zugriff zuerst über die Schnittstellenschaltung 19 in dem Speicher 13 angesteuert.In the case of an order to read out data from the memory 13 and writing in the memory 3 becomes a DMA access first through the interface circuit 19 controlled in the memory 13.
Mit der in dem ersten Zwischenspeicher 106 enthaltenen Basisadresse wird in dem Speicher 13 das erste Wort ausgelesen. Dieses wird an die Schnittstellenschaltung 9 übertragen und von dort mit einem D#IA-Zugriff in den Speicher 3 unter der Basisadresse eingeschrieben.With the base address contained in the first buffer memory 106 the first word is read out in the memory 13. This is sent to the interface circuit 9 and from there with a D # IA access to memory 3 under the base address enrolled.
Nach Beenden dieses Zugriffs wird die Basisadresse in dem ersten Zwischenspeicher 106 um eins erhöht und der zweite Zwischenspeicher auf den Inhalt null abgefragt, und gegebenenfalls um eins erniedrigt. Danach wird das nächste Wort in der gleichen Weise übertragen. Ist die in dem zweiten Zwischenspeicher enthaltene ortzahl gleich null, so ist der Auftrag ausgeführt.After this access has ended, the base address is stored in the first buffer 106 increased by one and the second buffer is queried for the content zero, and if necessary decreased by one. After that, the next word will be in the same Way transferred. If the location number contained in the second buffer is the same zero, the job has been carried out.
Für das kontrolierte Ende eines Auftrags durch einen Interrupt bestehen folgende Möglichkeiten: - Speiclie rschreibsperre beim Schreiben in den Speicher 3 - Speicherschreibsperre beim Schreiben in den Speicher 13 - Adressieren eines nichtvorhandenen Speicherplatzes in dem Speicher 3 - Adressieren eines nichtvorhandenen Speicherplatezs in dem Speicher 13 - Schreiben außerhalb des zugelassenen Schreibfensters in dem Speicher 13.Exist for the controlled end of a job by an interrupt the following options: - Memory write lock when writing to the memory 3 - Memory write lock when writing to memory 13 - Addressing a nonexistent space in memory 3 - addressing nonexistent Storage locations in the memory 13 - writing outside the permitted writing window in the memory 13.
- Synchronisationsfehler bei gleichzeitigem Zugriff auf den Übe rtragungskanal - Beendigung ohne Fehler: der Inhalt des zweiten Zwischenspeichers oder Wortzählers 107 ist gleich null.- Synchronization error when accessing the transmission channel at the same time - Termination without error: the content of the second buffer or word counter 107 is equal to zero.
Der vorstehend erwähnte Synchronisationsfehler kann beim Belegen des Übertragungskanals auftreten, da über das Koppelkanalsystem 10 zu einem bestimmten Zeitpunkt Daten nur in einer Richtung übertragen werden können. Der Übertragungskanal wird also entweder von der Rechenanlage 1 oder der Rechenanlage 11 belegt. Versuchen beide Seiten den Kanal zu belegen und kann in den Schnittstellenschaltungen 9, 19 kein Vorrang der einen oder anderen Seite festgestellt werden, so wird nach beiden Seiten ein Synchronisationsfehler gemeldet. Dieser Fehler tritt dann auf, wenn beidt Schnittstellenschaltungen 9, 19 von ihrem jeweiligen Rechner eine Auftrag gleichzeitig, d.h. innerhalb von i 30 ns erhalten. Bei einem solchen Synchronisationsfehler wird der Auftrag mit einem "Ende"-Interrupt abgebrochen und ein Fehlerbit im Ergebnisregistei 114 gesetzt.The aforementioned synchronization error can occur when the Transmission channel occur, since via the coupling channel system 10 to a certain Time data can only be transmitted in one direction. The transmission channel is thus occupied either by the computer system 1 or the computer system 11. Try both sides to occupy the channel and can in the interface circuits 9, 19 no precedence of one or the other side can be established, so will after both Pages reported a synchronization error. This error occurs when both Interface circuits 9, 19 from their respective computer an order at the same time, i.e. obtained within i 30 ns. In the event of such a synchronization error the job aborted with an "end" interrupt and an error bit in the result register 114 set.
Nach Beendigung eines Auftrags wird der Übertragungskanal wieder freigegeben und der Buskoppler in seinen Grundzustand zurückgesetzt. Wird kein Interrupt ausgelöst, so kann dies folgende Gründe haben: - Der Rechner 13 ist defekt und kann keinen DMA-Zugriff freigeben.After completion of a job, the transmission channel is released again and the bus coupler is reset to its basic state. If no interrupt is triggered, so this can have the following reasons: The computer 13 is defective and cannot Enable DMA access.
- Der Rechner 3 ist defekt und kann keinen DMA-Zugriff freigeben.- Computer 3 is defective and cannot enable DMA access.
- Die Schnittstellenschaltungen 9 oder 19 können die erforderlichen Arbeitsgänge nicht durchführen.- The interface circuits 9 or 19 can make the required Do not perform any operations.
In diesen Fällen muß durch eine programmgesteuerte Zeitüberwachung ein Befehl "Rücksetzen Buskoppler" ausgeführt werden.In these cases, a program-controlled time monitoring system must be used a "Reset bus coupler" command can be executed.
Dieser Befehl bringt den Buskoppler ebenfalls in den Grundzustand.This command also brings the bus coupler to its basic state.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813115750 DE3115750A1 (en) | 1981-04-18 | 1981-04-18 | Bus coupler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813115750 DE3115750A1 (en) | 1981-04-18 | 1981-04-18 | Bus coupler |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3115750A1 true DE3115750A1 (en) | 1982-10-28 |
Family
ID=6130462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813115750 Withdrawn DE3115750A1 (en) | 1981-04-18 | 1981-04-18 | Bus coupler |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3115750A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE9312739U1 (en) * | 1993-08-25 | 1993-10-07 | Siemens AG, 80333 München | Redundant automation system |
-
1981
- 1981-04-18 DE DE19813115750 patent/DE3115750A1/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE9312739U1 (en) * | 1993-08-25 | 1993-10-07 | Siemens AG, 80333 München | Redundant automation system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68927755T2 (en) | SYSTEM FOR SECURE Cipher Key Processing | |
| DE2641741C2 (en) | Computing system made up of several individual computers connected and interacting with one another via a manifold system and a control computer | |
| DE2455803C2 (en) | Multiprocessor data processing system | |
| DE3642324C2 (en) | Multiprocessor system with processor access control | |
| EP0006164B1 (en) | Multiprocessor system with jointly usable storages | |
| DE1966633B2 (en) | Data processing system with an overlapped work cycle when using a main memory and a buffer memory | |
| DE1424762B2 (en) | DATA PROCESSING SYSTEM | |
| DE3502147A1 (en) | Data processing system with improved buffer memory control | |
| EP0185260B1 (en) | Interface for direct information transfer | |
| DE3136355C2 (en) | Device for operating a microcomputer system | |
| EP0062141B1 (en) | Circuit arrangement for entering control commands into a microcomputer system | |
| DE2350229A1 (en) | DATA PROCESSING SYSTEM, IN PARTICULAR AS A CONTROL DEVICE FOR TELEPHONE SWITCHING SYSTEMS | |
| DE69429325T2 (en) | Data switching device | |
| DE3142504A1 (en) | MULTIPLE DISK STORAGE TRANSMISSION SYSTEM | |
| DE1922304A1 (en) | Data storage control unit | |
| DE69129841T2 (en) | MESSAGE CONTROL SYSTEM IN A DATA COMMUNICATION SYSTEM | |
| DE2713304A1 (en) | Multiple computer control system - allows separate computers to correspond using tri-state interface circuits between address and data buses | |
| DE3115750A1 (en) | Bus coupler | |
| EP0048869B1 (en) | Multiprocessor system, particularly with a number of microprocessors | |
| DE69808570T2 (en) | Method for emptying high throughput transmission buffers and device for carrying out the method | |
| DE3751693T2 (en) | Memory access control | |
| EP0065272B1 (en) | Multiprocessor system | |
| DE2632561A1 (en) | CONTROL DEVICE FOR REAL-TIME CONTROL, IN PARTICULAR FOR TELEPHONE SWITCHING SYSTEMS | |
| DD142135A3 (en) | MORE COMPUTER COUPLING | |
| DE2629311C2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |