DE3043100A1

DE3043100A1 - Datenprozessor mit datenkorrekturfunktion

Info

Publication number: DE3043100A1
Application number: DE19803043100
Authority: DE
Inventors: Tetsuji Tokyo Oguchi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1979-11-15
Filing date: 1980-11-14
Publication date: 1981-05-27
Also published as: US4570222A; GB2066527A; JPS5671154A; JPH0146891B2; GB2066527B; DE3043100C2

Description

Die Erfindung betrifft einen Datenprozessor und speziell ein Prozessorsystem, das die Funktion hat, die im Speicher gespeicherten Daten zu korrigieren, zu revidieren oder zu berichtigen.

5 Datenprozessoren, die Kommandos oder Instruktionen ausführen, die durch Programmanweisungen oder Tastenbetätigung gegeben werden, werden heutzutage auf weitem Gebiet benutzt. Seit billige Hochleistungsspeicher auf den Markt gekommen sind, werden Datenprozessoren 10 auch in Displaysystemen für Buchstaben oder graphische Muster benutzt. Z. B. wird das Datenmuster, das auf einer Rasterabtastungskathodenstrahlröhre (im folgen-

130022/0123

den als CRT bezeichnet) dargestellt werden soll, durch einen Datenprozessor vorbereitet. In diesem Fall ist das Anzeigedatenmuster im Speicher als eine Gruppe von Datenbits abgespeichert. In diesem Falle entspricht ein Datenbit einem Bildelement des CRT. Die erforderlichen Datenbits werden sequentiell ausgelesen und eins nach dem anderen durch Adressieren des Speichers an das Display überführt. Zu diesem Zweck hat der Datenprozessor eine Adressiereinrichtung, die in der Lage ist, die gefragte Bitinformation zu bezeichnen. Wenn der Schirm des CRT ζ. B. aus 1024 χ 1024 Bildelementen besteht, sollte der Speicher eine Kapazität von 1024 χ 1024 Bits (ungefähr 1 Megabit) haben.

Andererseits wird das Muster sequentiell geändert durch Korrektur der vorangegangenen Bitinformation, die im Speicher gespeichert ist, um daraufhin von neuem auf dem Bildschirm dargestellt zu werden. Deshalb muß der Datenprozessor die Möglichkeit haben, die im Speicher abgespeicherte Bitinformation dem Programm entsprechend Bit um Bit korrigieren zu können. Die herkömmlichen Datenprozessoren hatten aber den Nachteil, daß die Korrekturzeit lang war und die Bitkorrektureinrichtung des Standes der Technik benutzte ein Wortadressiersystem, das für jeden Adressiervorgang gleichzeitig eine Vielzahl von Bitdaten auslas. Durch Auslesen der Wortdaten

130022/0823

(Musterdaten) einer Vielzahl von. Bits (d. h. von 8 Bits, 16 Bits, 32 Bits usw.) aus dem Speicher wurde die gleiche Korrektur auf alle Bits des so ausgelesenen Worts ausgeführt. Daraufhin wurde eine spezielle Speicherzel-Ie, die der zu korrigierenden Bitstelle entsprach, durch eine Bitadressiervorrichtung bezeichnet und die korrigierten Bitdaten wurden eine nach der anderen dort hineingeschrieben. Die Bitadressiervorrichtung wurde benutzt, um die spezielle Speicherzelle auszuwählen. Daraufhin war es möglich, das spezielle eine Bit des Wortes zu korrigieren. Die herkömmliche Vorrichtung erfordert aber eine Speicherzellenselektion zum Speichern der korrigierten Bitdaten, die wiederum einen komplizierten Schaltkreis für die Bitadressiereinrichtung erfordert. Außerdem mußte dieser Bitadressierschaltkreis separat mit jedem Speicherelement verbunden werden, in welchem die Wortdaten geschrieben waren. Dies komplizierte notwendigerweise die Verdrahtung zwischen dem Bitadressierschaltkreis und den Speicherelementen. Ferner war seine Anwendung ungeeignet für Speicher mit größerer Kapazität, wegen der Beschränkung der Anzahl der Speicherelemente, die durch die Bitadressiervorrichtung gewählt werden konnten. Deshalb war es unmöglich, mehr Speicherelemente einzubauen. Der herkömmliche Datenprozessor hatte den zusätzlichen Nachteil, daß die korrigierten Bitdaten eine nach der anderen in der ausgewählten Speicherposition zu verschiedenen Zeiten gespeichert wurden, wodurch die Zeit, die notwendig war

" ³ " 130022/0823

zum Speichern der neuen Displaymuster im Speicher verlängert wurde. Biese Redundanz der Xorcekturzeit erzeugte unerwünschte Effekte auf dem CRT-M splay.

Der Erfindung liegt die Aufgabe zugrunde, einen neuartigen Datenprozessor zu schaffen, der eine Bitkorrektur mit einfacher Schaltkreisanordnung erlaubt. Bine weitere Aufgabe der Erfindung ist die Schaffung einer Datenverarbeitungseinheit, die in der Lage ist, mehr ale eine beliebige Anzahl von Bits in einfachem Betrieb und mit hoher Geschwindigkeit zu korrigieren. Eine weitere Aufgabe der Erfindung ist die Schaffung eines Datenprozessors ,der als Steuereinrichtung für ein Flächenausterdisplay geeignet 1st, dessen Speichergröße einfach vergrößert werden kann. Sine weitere Aufgabe der Erfindung ist die Schaffung eines Datenprozessors, der verschiedene Datenkorrekturfur&tionen hat, nämlich Setzen, Rücksetzen, Invertieren und Brausen, tmä. der in ύ&γ Lage ist, diese Funktionen in Abhängigkeit von KoBatasdos oder Instruktionen geeignet auszuwählen.

Der erfindungsgemäße Datenprozessor weist zur Lösung dieser Aufgabe auf eine Speichereinheit, die Informationen (wie Daten, Befehle und Steuerbefehle usw.) in den Speicherpositionen speichert, eine Adresslereinrichtung, die die Adresse einer Speicherposition im Speicher

130022/0823

3 fei'5ss._ai iiliOE äla öl Oll Uli ί>

ijr ΙζζΓΤ-Lili;^'"3n Znforaaiicn lsi: La ©ijisn benutzungs= ^IL:if3:^ Z;;:s-jS:nd .zsc-z'-aoht_o Dadurch lArira die herkömm» Ü3lis Si^i.i^ssiijr'soäaltitig vcllig ^nnötig_p wodurch .l„i S;/::.l^L::ⁱ'2isan.a^inung "-/is auch di® ¥erdrahtung

2C Tersiiifc 3lr; -^iZ³1₀ Ss ist auch SOgIIoIi₀ mehr als @ia®

islisilj© A212G.I2I Toa, Informationen als zu korrigis-TKLä®;: T©iL sia Issssicbnen und gleichzeitig zu korri-3„3rs::= L"j£ diss© iJsiss wird die atisgelesene Inforiaaticsi alt iioiisr Gaschwindigksit korrigiert« Zusatzlleii ist dl© ilnsaLil der Informationen_p di® korrigiert

3 _β 11)0022/0823

■? η ι, ^ ϊ ί] ίΐ;

FIg₅ 1 ein Blocks^hcli-bild ®ia©s fesrkömalichea IG JDatsnprosessors ait Dat^akorrskturfmikticiis

Fig. 2 ein Blockschaltbild einss Haupttsiles einer Ausfühs'-ongsart des erfizidimgsgemäßen Datenprozessors mit einer verbesserten DatenkosTekturfunktion?

Fig₉ 3 sin Blockschaltbild der Korrektureinrichtung von Fig. 21

Fig, 4 ein Blockschaltbild einer weiteren g ten Ausführungsforsi der erfindungsgemäßen. Korrekturein heit von Fig«, 2;

Fig. 5 ein Diagramm zum Yeranschaulichen der Bit- anordnung im herkömmlichen Prozessor;

_ ₆. 130022/0823

ΊΟ ZsLhLi^r^iL^iS έμσι Veranschaulichen d®P

im

J?xr--: · " uii;": "Ϊ2 Eloekdisigraiaia® ©Iner weiteren Aus=· iiii:r;u:c£::>:-:^:u; css or^lEidungsgeEäBen DateaprozessorSo

I^ri.g., ''■ Z'Sifrt einen herkÖEsalichen Datenprozessor mit BitlzQr2^htVir£unhtLon₀ Es ist ein Beispiel gezeigt„ wo 16 Bitda icsiä "/on und ziua Speicher durch einfache Adres= sier-^ig üfcsrtragan werden<, ITezin ein Speicherelementen (1 Chip) 2lns Kapazität von 16 k Bits hat₅ enthält es 16 Bloc-ks IiL bis W von o^ew®üs 1 kBit Kapazität» Das Speiehsrship 1 iiat ferner Grtappen von jeweils 16 Dateneiagaat?sl:lss3ao2i DI und Aiasgangsklemmen DO₀ Zusätzlich hat es sofca Mr©ssen©ingangskleamien AD zum Steuern der Eingangs- imd/oder Äusgangsinformationo Die Adressdaten, die aus 10 Bits bestehen^ werden in einem Steuerwerk 6 erzeugt und parallel zu den jeweiligen zehn Adresseiialngangsklemmen übertragen über ein Wortadressenregister 23 Die 10 Blt-Adressendaten werden gemeinsam an die jeweiligen Blöcke angelegt und 1 Bit-Datum wird aus jedem der Blöcke ausgelesen. So werden die 16 Bit Ausgangsdaten auf einmal durch eine Adresse auf dem Datenbus (16 Bit-Leitung) DB über die Ausgangsklemmen BO ausgelesen» Dieses 16 Bit~Batum wird Bit für Bit in Abhängigkeit vom Steuersignal C1 vom Steuerwerk 6

130022/0823

Isst. Es? i-Ctl^le::©-? 5 srssi^ri Sinais 'Mi_r = :^r;J,-) 113 den beS'5iaiB2^;3t®3m iss* '''¹S Sp-ii.-j-Lsrbl^cks (IA ■= 1?)

So Sia wsi'Ssyss Sispsl, ums aii dsn p

angelegt ΊΐΊτύ₃ ist das ZatsZiSGlirelösignal C- fü^ den Speicher 1 _o 3arsufhin ulrd slzi Bit sais den Ύοη der Kor= rektureinhslt 4 korrlgisr-ä'SH Datsa a^sgswäaltp 122 In den speziellen Spei<5li<3rsls'Ä ^-ssciirl&ssa 21a ^©

119012/0823

BAD ORSGSNAL

30Α31OO

Dieser Vorgang wird weiter beschrieben unter Bezugnahme auf das Datenübergangsdiagramm von Fig. 5. Es wird ein Korrekturgang beschrieben, in dem das 11. Bit-Datum (das Datum im Block 1K) der 16 Bit-Daten invertiert werden soll. Das Steuerwerk 6 erzeugt die Bit-Adresse "1010", die das 11. Bit bezeichnet, und setzt das Bit-Adressenregister 3. Fig. 5A bezeichnet den Inhalt des 16 Bit-Datums, das aus dem Speicher 1 ausgelesen wird. Alle Bits des 16 Bit-Datums werden gleichzeitig invertiert in der Korrektureinheit in Abhängigkeit vom INVERT Steuersignal C₂.(B)bezeichnet den Inhalt der invertierten Daten, während(E)die Bit-Adressendaten bezeichnet, die im Bit-Adressenregister gesetzt werden. Der Multiplexer 5 wählt nur den Block aus, in dem das 11. Bit-Datum gespeichert ist, wobei er den Signaldraht M^₁₀ benutzt und gibt das SCHREIB-Signal nur an den Block 1K. Entsprechend wird nur das 11. Bit-Datum "1", das in(C)gezeigt ist, in den Speicher 1 geschrieben. Wenn der Schreibvorgang beendet ist, ist im Speicher das Datum gespeichert, das in(D) gezeigt ist. Es ist also nur das 11. Bit alleine korrigiert worden, wie im Vergleich von(A)und(D)zu sehen ist.

Eine derartige Korrekturprozedur hat aber viele Nachteile, die im folgenden diskutiert werden. Der

130022/0823

^ /r\^ 304^100

erste Nachteil ist, dal3 ein Schaltkreis (Multiplexer 5) zus Erzeugen der unabhängigen 16 SCHREIB-Signal (K¹Zq = IW₁P-) entsprechend der Anzahl der DatenMts nötig ist, um das Bit-Adressensignal (Ausgang von 3) mit dem SCHREIB-Sigaal C₇ zu kombinieren» Der zweite Machteil ist, daß eine Verbindungsverdrahtung für die KVT= Signale und die Speichereinheit erforderlich ist. Die Herstellung wird besonders schwierig, da die Verdrahtungsstruktur überaus kompliziert ist, da alle SCHRBIB-Signaldrähte MW_Q - KVL,- unabhängig mit jedem Block des Speichers verbunden werden müssen.

Der dritte Nachteil oder Fehler ist, daß die Adressierung für jedes Bit durch die Verdrahtung festgelegt ist, und die Datenkorrektur nur jeweils für ein Bit möglich ist. Für eine Korrektur, die nicht notwendigerweise die Korrektur eines Bits erfordert, z. B. Rücksetzen aller Bit-Daten des Speichers oder eines Teils der Bit-Daten der ausgelesenen Daten, wird deshalb eine lange Zeil benötigt, um die gesaraten erforderlichen Bit-Daten zu korrigieren, da nur eine Korrektur eines Bits möglich ist pro Speicherzyklus. Mit anderen Worten die Korrekturgeschwindigkeit wird extrem niedrig.

Der vierte Nachteil oder Fehler ist, dau es unmöglich ist, die Speicherkapazität auszudehen. Z. B. war der herkömmliche Datenprozessor nicht anwendbar auf CRTs, die

130022/0823 - 10 -

einen größeren Schirm haben (einen Schirm mit einer größeren Anzahl von Bildpunkten). Als Beispiel eines herkömmlichen Prozessors wurde hier einer mit einem IC-Chip erwähnt; es ist aber klar, daß die oben genannten Fehler auch in Großkapazitäts-Speichersystemen auftreten, die eine Vielzahl von gedruckten Platinen mit jeweils einer Vielzahl von darauf vorgesehenen IC-Chips enthalten. In diesem Fall tritt natürlich der erste erwähnte Fehler auf. Der zweite bis vierte Fehler tritt ebenso auf, wenn die Speicherblocks durch Platinen ersetzt werden. So hat der herkömmliche Datenprozessor extreme Fehler oder Nachteile in der Systemkonstruktion und zwar unabhängig von der Speicherkapazität .

Fig. 2 ist ein Blockschaltbild, das eine Ausführungsform der Erfindung zeigt. Diese Figur zeigt ein Beispiel, in dem ein 1-Chip-Speicher 11 benutzt wird.

Der Speicherchip 11 ist ein dynamischer RAM (Random Access Memory) mit 16 kBit Kapazität und enthält 16 Speicherblöcke von je 1 kBit Kapazität (11A - 11P). Die Daten werden Bit für Bit gleichzeitig von jedem Block in der Gesamtanzahl von 16 Bits übertragen. Die Ausgangsdaten werden über die 16 Da-

130022/0823 - 11 -

ten-Ausgangsklemmen DO auf den Datenbus ausgelesen, während die Eingangsdaten über die 16 Dateneingangsklemmen DI eingelesen werden. Das Adressendatum wird vom Steuerwerk 15 erzeugt und durch die 10 Bit Einheit im Wortadressenregister 12 gesetzt. Die gesetzten Adressendaten werden gemeinsam an jeden der Speicherblocks 11A bis 11P über die zehn Adresseneingangsklenmen AD übertragen. 16 Bit Ausgangsdaten vom Speicher 11 werden Bit für Bit in Reihe über die Ausgangseinheit 16 in Abhängigkeit vom Steuersignal (timing signal) C1O, das vom Steuerwerk 15 erzeugt wird, an die Displayeinheit 18 übertragen. Auf der anderen Seite wird das ausgelesene 16 Bit Datum im Speicher 11 einheitlich durch die Korrektureinheit 14 korrigiert. Die Korrektureinheit 14 empfängt das 16 Bit Ausgangsdatum vom Speicher 11 und überträgt das 16 Bit Datum mit den korrigierten Daten in den Speicher 11. Die Bezeichnungseinrichtung 13 bezeichnet das Bit, das durch die Korrektureinheit 14 korrigiert werden soll und die Bezeichnungsinformation wird vom Steuerwerk 15 an die Bezeichnungseinrichtung 13 über den Bus 17 übertragen. Das Steuerwerk 15 erzeugt ferner das Korrektur-Steuersignal C₁₁ durch Ausführen des Korrekturbefehls. Wenn die Korrektur vollendet ist, wird das 16 Bit Datum von der Korrektureinheit zum Speicher 11 übertragen. Das SCHREIB-Signal C₁₂ steuert die Speicherung des 16 Bit Datums in der Speicherposition des Speichers

130022/0823 - 12 -

Die Adresse zum Bezeichnen der Speicherposition,in die das 16 Bit Datum gespeichert wird, ist die gleiche Adresse, die zum Auslesen des 16 Bit Datums für die Korrektur benutzt wurde. Der Kernpunkt in dieser Ausführungsform ist eine Prozedur, die die zu korrigierende Bitinformation liefert und nur das erforderliche Bit korrigiert. Die Korrektureinheit 14 hat nämlich die erste Funktion, nur das gewünschte Bit zu korrigieren, und die zweite Funktion, die nicht erwünschten Bits für eine Korrektur zu sperren. Folglich wird das 16 Bit Ausgangsdatum von der Korrektureinheit fertiggestellt für die Benutzung als Flächenmusterdatum. Deshalb kann das 16 Bit Ausgangsdatum der Korrektureinheit 14 auf einmal im Speicher 11 gespeichert werden.

Als Folge besteht keine Notwendigkeit für die 16 SCHREIB-Signale (MW₀ - MW₁₅) von Fig. 1, um die Bitposition im Speicher 11 auszuwählen.

Die Bitdaten, für die keine Korrektur notwendig ist, können sdtwie sie sind durch die Korrektureinheit 14 durchlaufen. Die Schaltkreisstruktur des einfachsten Typs der Korrektureinheit 14 zum Durchführen dieser

SOy

Operation ist(aufgebaut, daß nur das Ausgangsbit korrigiert wird, das dem "1" Level in der Information vom Bezeichnungsschaltkreis 13 entspricht. Z. B. sind bei der Durchführung eines Inversionsbefehles zwei Pfade

- 13 -

130022/0823

für jedes der ausgelesenen Bits vom Speicher 11 vorgesehen. Ein Inverter ist in einem dieser zwei Pfade vorgesehen. In diesen beiden Pfaden sind jeweils Übertragungsgates vorgesehen. Die logische Produktmanipulation für jedes der 16 Bit Daten der Bezeichnungseinheit (z. B. ein Adressenregister oder ein Adressendekoder) und das INVEHTIER-Steuersignal "1" wird durchgeführt und es wird so gesteuert, daß das Gate mit den; Invertierglied geöffnet ist, wenn das Ergebnis des logischen Produkts eine"1" ist und das Gate ohne Inverter wird geuffnet, wenn das Ergebnis des logischen Produkts eine "O" ist. Das bewirkt, daß nur das von der Bezeichnungseinheit 13 als "1" bezeichnete Bit invertiert wird. Dann wird das Schreibsignal C^ ~ durch das Steuerwerk 15 er-

zeugt und das 16 Bit Datum, dessen benötigter Teil korrigiert wurde und dessen nicht benötigter Teil nicht korrigiert wurde, wird auf einmal zum Speicher 11 übertrajen.

Fig. 6 zeigt den Übergang der Datenänderung bei einer erfindungsgemäßen Ausführungsform. Es werden die selben Bedingungen wie beim herkömmlichen Datenprozessor von Fig. 5 genommen. Das zu korrigierende Bit soll das 11. Bit von unten sein. Deshalb wird eine Adresse, wie in Fig. 6E gezeigt, erzeugt, bei der alle Bits bis auf das 11., das auf "1" gesetzt ist, auf "0" gesetzt sind.

Diese Adresse wird durch die Bezeichnungseinheit 14 er-

- 14 - 130022/0823

zeugt. Folglich wird von allen ausgelesenen Daten A nur der Inhalt des 11. Bits durch die Korrektureinheit 14 invertiert und als korrigiertes Datum B im Speicher 11 gespeichert. Das Datum, das in den Speieher 11 übertragen v/erden soll,, ist das 16 Bit Datum von Fig. 6C und diese 16 Bits werden parallel und gleichzeitig in jede der Speicherpositionen gespeichert. Das abgespeicherte Datum ist als D bezeichnet.

Fig. 3 ist eine Ausführungsform einer Schaltkreiskonstruktion für ein Bit der Korrektureinheit, die den INVERTIER-Befehl ausführt. Die Korrekturandresse zum Bezeichnen des zu korrigierenden Datenbits und das zu korrigierende Datum werden durch die Inverter 31, 32 invertiert, so daß jedes beide Zustände ("1" und "0") hat. Wenn sie durch das Korrektursteuersignal C₁₁ gesteuert werden, wird eines der beiden ausgewählt, um in den Speicher 11 über die AND-Gates 33_t 34 und OR-Gate 35 übertragen zu werden. In diesem Falle wird das Bit nur dann invertiert, wenn die Korrekturadresse (1 Bit von 6E) "1" ist. Wenn dies Bit "0" ist, werden sie nicht invertiert. Dann werden die 16 Bits mit den korrigierten Daten und den nicht korrigierten Daten parallel zum Speicher 11 übertragen.

- 15 -

130022/0823

30Λ3100

- 49-

Im erfindungsgemäßen Datenprozessor können die Datenkorrekturen der Bits einfach mit einer unkomplizierten Korrekturschaltung durchgeführt werden. Wenn die Bezeichnungseinheit 13 als Schieberegister konstruiert ist, um einen Bitumlauf nach links oder rechts durchzuführen, könnten alle 16 ausgelesenen Daten durch Umlauf der Bezeichnungsinformation korrigiert werden. Auf der anderen Seite, wenn das Steuerwerk 15 ein 16 Bit Bezeichnungsdatum erzeugt, kann ein beliebiges Bit (zwischen 1 und 16) der 16 Bit Auslesedaten korrigiert werden. Ferner kann, wenn die Bezeichnungseinheit 13 ein Dekodierwerk ist, das eine 4 Bit Information vom Steuerwerk 15 empfängt, jedes beliebige Bit vom 1. bis zum 16. korrigiert werden.' Ferner kann der Bezeichnungsschaltkreis 13 als programmierbarer Zähler oder einfaches Register konstruiert sein, dessen vorgesetzte Information beliebig durch das Steuerwerk geändert werden kann. In diesem Fall können, wenn die gesetzte Information im Zähler alle auf "1" oder teilweise auf "1" stehen, alle Bits der Auslesedaten oder eine Vielzahl von Teilbits auf einmal korrigiert werden. Die Inversionskorrektur aller Bits der ausgelesenen Daten ist in Fig. 7 gezeigt. In diesem Fall wird die Bezeichnungsadresse für das Datenbit, das korrigiert werden soll, von der Bezeichnungseinheit 13» wie in Fig. 7D gezeigt, erzeugt. Als

- 16 - 130022/0823

-ίο-

Ergebnis werden die durch den Inverter 32 invertierten Daten der zum Korrekturgate von Fig. 3 ausgelesenen Daten in den Speicher 11 über das AND-Gate übertragen. Die korrigierten Daten werden deshalb zu den Daten, die in Fig. 7B gezeigt sind und alle 16 Bits der ausgelesenen Daten werden gleichzeitig in den jeweils entsprechenden Block 11A bis 11P im Speicher 11 gespeichert.

Wenn die Bezeichnungsadresse, die in der Bezeichnungseinheit 13 erzeugt wird, jeweils die geraden Bits bezeichnet, werden die ausgelesenen Daten korrigiert, wie in Fig. 8 gezeigt. Fig. 8A, 3, C und D bezeichnen jeweils die durch die Adresse aus dem Speicher 11 ausgelesenen Daten, die durch die Korrigiereinrichtung 14 korrigierten Daten, die in die durch die gleiche Adresse bezeichnete Speicherposition gespeicherten Daten bzw. die Bezeichnungsadresse.

Ferner ist es möglich, einen ausgewählten Teil, z. B. die obere Hälfte (9. bis 1b. Bit),die untere Hälfte (1. bis 8. Bit) usw. zu korrigieren, wodurch die Möglichkeit gegeben ist, die ausgelesenen Daten mit hoher Geschwindigkeit selektiv zu korrigieren. Erfindungsgemäß ist der Datenprozessor bestens geeignet für eine Flächenmuster-Displayeinheit oder eine graphische Displayeinheit, in der Hochgeschwindigkeitsdatenkorrektur nötig ist.

130022/0823

- 17-

Beim Entwurf des er£indungsgemäi3en Datenprozessors ist es möglich, nur ein SCHREIB-Signal C₁₂ für alle Speicherzellen des Speichers 11 gerneinsam zu benutzen» Zusätzlich wird der Multiplexer 5 für die Bit für Bit Auswahl unnötig. Auf diese Weise wird der Entwurf des Prozessors recht einfach und eine Vergrößerung der Anzahl der Speicherchips ist ebenso einfach und ohne Begrenzung der Anzahl.

Der Schaltkreis für die Korrektureinheit 14 kann wie in Fig. 4 gezeigt konstruiert sein. Fig. 4 zeigt einen Korrekturschaltkreis für ein Datenbit. Dieser Korrekturschaltkreis hat die Korrekturfunktionen INVERTIEREN, RÜCKSETZEN, SETZEIi und ERSETZEN. In diesem Fall dekodiert das Steuerwerk 15 vier Korrektur-

befehle und erzeugt entweder das INVERTIER-Signal C₁₁ ^

das RÜCKSETZ-Signal C_{11 2}, das SETZ-Signal C₁₁ ₇ oder

das ERSETZ-Signal C₁₁ ^. Diese Signale werden jeweils an die AND-Gates 41 bis 44 angelegt. Das Ausgangsdatum (Datum ein), das an den Korrekturschaltkreis angelegt der,
wird, wird an einefEirigangskleninen des AKD-Gate 46 und an die Eingangskiemme des Inverters 47 überführt. Die Bezeichnungsadresse von der Bezeicheneinheit 13 wird an die andere Eingangskiemme des AND-Gates 46 über den Inverter 48 angelegt. Ferner wird die Bezeichnungs- adresse auch an eine der Eingangsklemmen der AND-Gates 49, 51 und des OR-Gates 50 angelegt. An die andere

130022/0823

- 18 -

Eingangskiemine des AND-Gates 49 wird das Ausgangssignal des Inverters 47 angelegt, während an die andere Eingangsklemme des OR-Gates 50 das Ausgangssignal des AND-Gates 46 angelegt wird. An die andere Eingangsklemme des AIJD-Gates 51 wird das einzusetzende Musterdatum angelegt. Die Ausgänge der AND-Gates 46, 49 werden dann über das AND-Gate 52 in der folgenden Stufe an das AND-Gate 41 geleitet. Das Ausgangssignal des AND-Gates 46 wird dann an das AND-Gate 42 angelegt.

Der Ausgang des OR-Gates 50 wird zum Setzen an das AND-Gate 43 gelegt. Die Ausgänge der AND-Gates 46 und 51 werden an das AND-Gate 44 über das OR-Gate 53 für das RÜCKSETZEN gelegt. Die Ausgangssignale der AND-Gates 41 bis 44 werden über das OR-Gate 45 als die korrigierten Daten (Daten aus) zum Speicher 11 übertragen.

Wenn dieser Korrekturschaltkreis 14 benutzt wird, wird die Datenkorrektur, wie in den Fig. 9 und 10 gezeigt, ausgeführt in Abhängigkeit von den SETZ- und RÜCKSETZ-Befehlen. D. h. die Daten im Speicher 11, gezeigt in Fig. 9A, werden so bezeichnet, daß das 11. Bit korrigiert wird durch die durch D gezeigte Bezeichnungsadresse. Wenn in diesem Zustand der SETZ-Befehl durchgeführt wird, wird das 11. Bit bedingungslos "1". Die Daten B nach der Korrektur werden so wie sie sind in den Speieher 11 gespeichert (wie in C gezeigt).

-19- 130022/0 823

Wenn das 14. Bit der in Fig. 1OA gezeigten Daten durch D bezeichnet ist und der RÜCKSETZ-Befehl ausgeführt wird, wird der Inhalt des 14. Bits bedingungslos zu "0". Folglich werden die Daten B nach der Korrektür als C im Speicher 11 gespeichert. Wenn der REPLACE-Befehl durchgeführt werden soll, werden die einzusetzenden Flächenrausterdaten über das AND-Gate in den Speicher 11 überführt.

Wenn der Korrekturschaltkreis wie oben beschrieben konstruiert ist, können Korrekturen,wie Dateninversion, Rücksetzen, Setzen, Ersetzen usw.,leicht durchgeführt werden bezüglich aller Bits oder einer beliebigen Anzahl von Bits der Auslesedaten. Ferner können, da die Anzahl der gespeicherten Daten im Speicher 11 gleich der Anzahl der Ausgangsdaten des Korrekturschaltkreises ist, 16 Bitdaten alle auf einmal in Abhängigkeit von nur einem SCHREIB-Signal C..- in den Speicher 11 gespeichert werden. Deshalb sind komplizierte Schaltkreise (z. B. Multiplexer für die Bitauswahl usw. ) unnötig und eine Vergrößerung des Speicherchips oder der Kapazität wird ziemlich einfach.

Die vorliegende Erfindung kann nicht nur als 1 Chip Speicher verwirklicht werden, sondern auch als eine Vielzahl von Speicherchips, die eine Vielzahl von ge-

- 20 - 130022/0823

druckten Substraten (Speicherplatten) auf sich angeordnet haben. In diesem Falle ist das System wie in Fig. 11 gezeigt ausgebildet. In Figo 11 sind die 16 Speichermodule 111A bis 111P sechzehn gedruckte Speicherplatten, auf welchen eine Vielzahl von Speicherchips angeordnet sind. Aus jedem der Speichermodule wird ein Bitdatum unter Steuerung durch das LESE-signal RD über einen Pufferspeicher zur Korrektureinrichtung 114 ausgelesen. Das durch die Bezeichnungseinrichtung 113 bezeichnete Bit der 16 Bit Auslesedaten wird in Abhängigkeit vom Korrektursteuersignal C^₁₁ korrigiert. Wenn die Korrektur vollendet ist, werden alle 16 Bit Daten gleichzeitig in die jeweiligen Speichermodule gespeichert. Die Speicherung xvird durch nur ein SCHREIB-Signal C₁₁₂ gesteuert«, Referenzzeichen bezeichnet die Adressiervorrichtung für den Zugriff zu dem Speicherplatz, in dem das zu korrigierende Datum gespeichert ist. Es ist klar, daß die Wirkungen der vorliegenden Erfindung erreichbar sind, wenn das Speichersystem wie oben beschrieben konstruiert ist.

Wenn die Bezeichnungsadresse direkt vom Steuerwerk, wie in Fig. 2 gezeigt, zur Korrektureinheit 113 übertragen wird, kann die Bezeichnungsadressenvorrichtung 113 (z· B· ein Register) weggelassen werden. Die vor- liegende Erfindung kann ferner angewendet werden zum

_ ₂₁ „ 130022/0823

Korrigieren des Buchstabenmusters oder zur Korrektur von graphischer Musterinformation für eine CRT-Displayeinheit. Normalerweise werden die gewöhnlichen Buchstabenmuster (wie z. B. A, B, C usw.) gemeinsam in einem Buchstabengenerator vorher gesetzt. Bei solch einem Buchstabengenerator ist die Adresse, die die gespeicherte Buchstabenmusterinformation anzeigt, bezeichnet und das Buchstabenmuster wird ausgelesen. In diesem Fall sind mindestens zwei Anwendungen für die vorliegende Erfindung denkbar. Eine ist eine Anwendung als Musterkorrekturvorrichtung zum Korrigieren der Buchstabenmusterinformation, die ausgelesen wurde. Die andere ist eine Anwendung als Adressenkorrekturvorrichtung, die die Adresseninformation korrigiert, die das Buchstabenmuster bezeichnet, das ausgelesen werden soll, und das Buchstabenmuster, das dargestellt werden soll, ändert. Außer als Informationskorrekturvorrichtung für ein CRT-Display kann sie auch für allgemeine Computersysteme verwendet werden. Z. B. kann sie in dem Fall angewendet werden, wenn Kommando- oder Befehlscodes, die in einem Festwertspeicher (ROM)(Befehle für Addition, Unterbrechung, Übertragung oder Sprung) ausgelesen werden und der ausgelesene Befehlscode dann zum zu steuerenden Gerät übertragen wird.

Der ausgelesene Befehlscode kann ferner gemäß der vorliegenden Erfindung korrigiert werden, um den nächsten auszuführenden Befehlscode zu erzeugen. In diesem Fall

130022/0823 - 22 -

wird der zu korrigierende Befehlscode in eine Speichervorrichtung wie z. B. ein RAM oder Register gesetzt und der so gesetzte Befehlscode wird ausgelesen, notwendige Korrekturen werden ausgeführt, er wird zu einem anderen Befehlscode geändert und nach der Änderung wird dann der neue Befehlscode in die Speichereinheit gespeichert. Natürlich ist es möglich, den Befehlscode durch direkte Benutzung der erfindungsgemäßen Korrekturvorrichtung zu ändern und ihn in der Speichervorrichtung zu setzen, ohne vorher den Änderungsbefehl in den Speicher zu setzen. Ferner kann der korrigierte" Befehl so wie er ist benutzt werden, ohne Abspeicherung im Speicher. Es ist leicht zu verstehen, wenn man annimmt, daß die Information, die im Speicher 11 oder 111 von Fig. 3 oder Fig. 11 gesetzt ist, schon von veränderter Art ist.

Ferner kann die Erfindung angewendet werden, um Adressendaten zu korrigieren, die Speicherplätze bezeichnen. Die Operation wird ausgeführt, wie oben beschrieben, und die zu korrigierende Information im obigen Fall wird nur durch die Adressendaten ersetzt. Am effektivsten ist die Erfindung, wenn sie auf ein "nächste Adresse System" angewendet wird, das in letzter Zeit auf dem Gebiet der Software gefunden wurde. Ein "nächste Adresse System" ist ein System, welches das Adressendatum, das die Adresse, in welcher die nächste zu lesende Information gespeichert ist, anzeigt, zum Befehlscode oder dem Datencode hinzufügt. In diesens Fall ist die

130022/0823

- 23 -

Verarbeitungszeit radikal gekürzt, weil keine Notwendigkeit besteht, die Adresse aufzubauen. Dieses System war aber in seinen Prozeßfunktionen beschränkt, da die Adresse nicht geändert werden konnte. Dieser Nachteil kann bei Anwendung der Erfindung leicht vermieden werden» Wenn die nächste Adresse In der Korrektureinheit aufgebaut werden soll, könnte die Notwendigkeit für ein vorheriges Setzen der nächsten Adress im Speicher vermieden werden, wodurch der benutzte Speicher wirtschaftlicher gemacht wird. Die Erfindung kann auch leicht als Adressengenerator verwendet werden, Z. B. würde es, wenn die Adressdaten als 8 Bit Adresse, wie in Fig. 12 gezeigt, aufgebaut -//ar, genügen, ein 8 Bit Register 123 bereit zu haben, in welchem die neuen Adressdaten aufeinanderfolgend erzeugt werden können durch Korrektur der darin gespeicherten Adressdatan in einer Korrekturvorrichtung 124. In diesem Fall wird das 3 Bit Adressendatum über einen Adressenbus 126 vom Adressenregister 124 in Abhängigkeit vom LESE-Signal 125 aus der CPU 121 an den Speicher 122 angelegt. Das so gelesene Adressendatum wird dann zur Korrekturvorri chtung 124 über den Bus\i27 überführt, durch das Korrektursteuersignal C.... von der CPU 121 einer Korrektur wie oben beschrieben unter- worfen, und dann wird das Adressendatum des Speichers 122, das als nächstes ausgezeichnet werden soll, in

130022/0823

- 24 -

das Adressenregister 123 über den Bus 128 gesetzt. C₁2 bezeichnet das SCHREIB-Signal zum Setzen des korrigierten Adressendatums in Register 123.

Wie oben beschrieben ist die Erfindung vorteilhaft dadurch, daß verschiedene Informationskorrekturen und-änderungen zusätzlich zu den schon diskutierten mit hoher Geschwindigkeit und leicht durchgeführt werden können, und der Anwendungsbereich ist sehr groß.

- 25 -

130022/0823

-S3-

Leerseite

Claims

Patentansprüche

M j Datenprozessor, gekennzeichnet durch eine Speichereinheit (11, 111, 122), eine Einrichtung (12) zum Erzeugen von Adressendaten zum Bestimmen einer Speicherposition, eine Adressiereinrichtung zum Auslesen von Daten aus der durch die Adressendaten bestimmten Speicherposition, eine Einrichtung (13» 113) zum Bezeichnen eines Teils der ausgelesenen Daten, eine Korrektureinrichtung (14, 114, 124) zum Korrigieren des bezeichneten Teils der ausgelesenen Daten, eine Sperreinrichtung zum Sperren der Korrektur für den anderen Teil der ausgelesenen Daten, eine Übertragungseinrichtung zum gleichzeitigen Übertragen des korrigierten und des unkorrigierten Teils der Daten in die Speichereinheit (11, 111, 122).

13ÖÖ22/Ö18.23

ORiGiNAL INSPECTED
2. Datenprozessor nach Anspruch 1, dadurch gekennzeichnet , daß die ausgelesene Information aus einer Vielzahl von Bits besteht und daß die Bezeichnungseinrichtung (13, 113) die Funktion hat, mindestens ein beliebiges Bit aus dieser Vielzahl zu bezeichnen.
3. Datenprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die Korrektureinheit (14, 114, 124) die Funktion hat, den von der Bezeichnungsvorrichtung (13, 113) bezeichneten Teil der ausgelesenen Information zu invertieren.
4. Datenprozessor nach Anspruch 1 bis 3, dadurch gekennzeichnet , daß die Information eine Gruppe von logischen Signalen aufweist, die entweder den logischen Wert "O" oder "1" haben, und daß die Korrektureinrichtung (14, 114, 124) die Funktion hat, die logischen Signale des bezeichneten Teils der Information vom logischen "0" auf "1^M bzw. umgekehrt zu setzen.
5. Datenprozessor nach Anspruch 1, dadurch gekennzeichnet , daß er ferner aufweist eine Zuführeinrichtung zum Zuführen neuer Daten, wobei die Korrektureinrichtung die Funktion hat, den Inhalt der von der Bezeichnungseinrichtung bezeichneten Daten in die von der Zuführeinrichtung zugeführten Daten zu ändern. 130022/0823

30A3100
6. Datenprozessor nach Anspruch 1, dadurch gekennzeichnet , daß die zur Speichereinheit rückübertragenen Daten den ersten durch die Korrektureinheit korrigierten Teil und den zweiten für Korrektur gesperrten Teil enthält und daß der erste und der zweite Teil gleichzeitig in die Speichereinheit gespeichert werden.
7· Datenprozessor nach Anspruch 1, dadurch gekennzeichnet , daß die Daten einen Steuercode und/oder einen Datencode enthalten, der aus einer Vielzahl von Bits besteht.
8. Datenprozessor nach Anspruch 7, dadurch gekennzeichnet , daß der Steuercode ein Code zum Bestimmen des Inhalts der Programmsteuerung und der Datencode ein Code zum Bezeichnen des Ergebnisses der durch den Steuercode bestimmten Programmoperation ist.
9. Datenprozessor nach Anspruch 7, dadurch g e -kennzeichnet , daß der Datencode ein Code ist, der die Adressdaten bestimmt, die die Speicherposition in der Speichereinheit bezeichnen.

1300 2 2/0823