DE2939270A1

DE2939270A1 - D=A converter circuit with seven resistors - divides resistor ladder network into two, with each part feeding two bit D=A converter

Info

Publication number: DE2939270A1
Application number: DE19792939270
Authority: DE
Inventors: Jun Joseph J Connolly; Thomas M Frederiksen; Thomas P Redfern
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1978-12-11
Filing date: 1979-09-28
Publication date: 1980-06-26
Also published as: DE2939270C2

Abstract

The DA converter has seven resistors (70, 76) connected between the input (VREF) terminal (77) and earth. The upper part of the convertor uses resistors (70-72) which form a resistance ladder for a two bit convertor including switches (78-83) connected as a branch network to terminal (84). The lower part uses resistors (73 to 76) forming a second ladder network for a second two bit converter using switches (85 to 90) connected as a branch network to terminal (91). The upper switch network receives the two highest weight bits (AB) of a four bit word. The lower weight bits (CD) are applied to the lower circuit. The lower resistance ladder is graduated to ensure balancing of a single bit with respect to the upper resistance ladder. When the two convertors each have two bits the four lower resistors each have a value R/4. The lower weight bit (D) of the word is applied to switches (87-88) and its complement (D) to switches (85-86). The bit (C) of the word of immediately higher weight to that of its bit of least weight is applied to switch (90) and its complement (C) to switch (89).

Description

BEZEICHNUNG: Analog/Digital-Wandlerschaltungs-DESIGNATION: Analog / digital converter circuit

anordnung Die vorliegende Erfindung betrifft eine Analog/Digital-Wandlerschaltungsanordnung aus zwei Zweifach-Digital/Analogwandleranordnungen, gebildet aus jeweils zwei Digital/Analog-Wandlergrundschaltungen, mit einer Binärworte zur Steuerung der Analog/Digitalumwandlung nach dem Verfahren der sukzessiven Annäherung erzeugenden Steuerlogikeinheit, der ein Startsignal für den Umwandlungsvorgang, sowie das Ausgangssignal aus einer taktgesteuerten Vergleicherschaltung, mit dem Vergleichsergebnis zwischen einer Analog-Eingangsspannung und einer gemäß den vorgegebenen Folgen der genannten Binärworte zur sukzessiven Annäherung gebildeten Vergleichsspannung aus den genannten zwei Zweifach-Digital/Analogwandleranordnungen, zuführbar ist, wobei diese Spannungen an aus invertierenden und nicht invertierenden Eingangsanschlüssen gebildeten Eingangsanschlußpaaren der taktgesteuerten Vergleicherschaltung anlegbar sind, die mit FET-Umschaltern zur Aufschaltung eingangsseitiger Kondensatoren an die invertierenden bzw. nicht invertierenden Eingangsanschlüsse versehen ist, und diese eingangsseitigen Kondensatoren an den Eingang eines Verstärkers hohen Verstärkungsgrades angeschlossen sind, dessen kondensatorgekoppelte Stufen an ihren Ein- und Ausgängen durch taktgesteuerte FET-8chalter miteinander verbindbar sind zur Festlegung des Umschaltpunktes des Ausgangs dieses Verstärkers zwischen einem höheren und einem niedrgeren Ausgangsspannungswert, der das Jeweilige Vergleichsergebnis darstellt. arrangement The present invention relates to a Analog / digital converter circuit arrangement comprising two dual digital / analog converter arrangements, formed from two basic digital / analog converter circuits, with one binary word to control the analog / digital conversion according to the method of successive approximation generating control logic unit, which sends a start signal for the conversion process, and the output signal from a clock-controlled comparator circuit with which Comparison result between an analog input voltage and one according to the specified Sequences of the mentioned binary words for the successive approximation formed comparison voltage from the mentioned two dual digital / analog converter arrangements, can be supplied, where these voltages at made up of inverting and non-inverting input terminals formed input connection pairs of the clock-controlled comparator circuit can be applied are those with FET switches for connecting input-side capacitors the inverting and non-inverting input terminals are provided, and these input-side capacitors to the input of an amplifier with a high gain are connected, the capacitor-coupled stages at their inputs and outputs can be connected to one another by clock-controlled FET switches to define the Switching point of the output of this amplifier between a higher and a lower output voltage value, which is the respective Comparison result represents.

Der grundsätzliche Schaltungsaufbau einer Digital/Analog-Wandlerschaltung, auch als Digital/Analog-Wandlergrundschaltung im Sinne der Erfindung, ist in der US-Anmeldung Serial- No 777 235, eingereicht am 11.3. 1977 (Erfinder Adib R. Hamade und Sam S. Ochi) offenbart. Diese geht auf die U8-Anmeldung Serial-No. 608 873, eingereicht am 29. 8.The basic circuit structure of a digital / analog converter circuit, also as a digital / analog converter basic circuit within the meaning of the invention is in the U.S. Application Serial No. 777 235, filed 3/11 1977 (inventor Adib R. Hamade and Sam S. Ochi). This goes to the U8 registration Serial-No. 608 873, submitted on Aug. 29

1975, zurück. Dort wird eine Widerstandskette und ein zugeordnetes Schalterverzweigungsnetzwerk für die Anwendung in der Digital/Analog- und in der Analog/Digital-Umwandlung gezeigt. Ein Ausführungsbeispiel in Metall/Oxid/ Halbleiter- oder MOS-Schaltungstechnik wird dort ebenfalls offenbart.1975, back. There is a chain of resistance and an associated one Switch branch network for use in the digital / analog and in the Analog to digital conversion shown. An embodiment in metal / oxide / semiconductor or MOS circuit technology is also disclosed there.

Die Widerstandskette und das zugehörige Schalterverzweigungs netzwerk haben sich als sehr zweckmäßig und geeignet zur Herstellung integrierter 8chaltungen unter Einsatz moderner, hochintegrierter (LSI-) Schaltungstechniken erwiesen. Die Widerstandsketten sind in der Form von diffundierten Widerständen, ionenimplantierten Widerständen und niedergeschlagenen Metallschichtwiderständen hergestellt worden. Die Schalter im Schalterverzweigungsnetzwerk einer Digital/Analog-Wandlergrundschaltung können in PMOB- oder NMO5-Schaltungstecbnik ausgeführte Schalter sein, oder in der Form von CM08-Signalüberragungsgattern. Auf einem einzelnen Auf einem einzelnen 8chaltungsplättchen ausgeführte 8-Bit-Digital/Analogwandler, die das Prinzip des Registers für die sukzessive Annäherung in Einsatz bringen, sind im Handel preisgünstig verfügbar.The resistor chain and the associated switch branch network have proven to be very useful and suitable for the production of integrated circuits using modern, highly integrated (LSI) circuit technologies. the Resistor chains are in the form of diffused, ion-implanted resistors Resistors and deposited metal film resistors have been made. The switches in the switch branch network of a digital / analog converter basic circuit can be switches implemented in PMOB or NMO5 circuit technology, or in the Form of CM08 signal transmission gates. On a single On a single 8 circuit plates executed 8-bit digital / analog converter that the principle of the register for the successive approximation are in use available in stores at a reasonable price.

Ein Hauptproblem bei 8-Bit-Wandlerschaltungen und 8chaltungen höherer Bitzahl liegt in der hohen Anzahl von Widerständen und Schaltern, die verwendet werden müssen, und folglich in dem großen, dafür erforderlichen Platzbedarf auf den LSI-Schaltungsplättchen. Die hohe Anzahl von Bauelementen erhöht nicht nur die Größe des Halbleiterplättchens, sondern mindert auch den Ausstoß in der Herstellung und die Zuverlässigkeit.A major problem with 8-bit converter circuits and 8-higher circuits Bit count lies in the high number of resistors and switches that are used must be, and consequently in the large space required for it the LSI circuit chips. The high number of components not only increases that Size of the semiconductor die, but also reduces the production output and reliability.

Vergleicherschaltungen für Analog/Digital-Wandler der eingangs definierten Art sind bereits in vielen hochentwickelten Ausführungen bekannt. Derartige Vergleicherschaltungen dienen typischerweise dazu, eine Analogspannung mit einer anderen Analog oder Vergleichsspannung zu vergleichen und ein digitales Ausgangssignal zu liefern, das meist in binärer Form anzeigtwelche der beiden Eingangsspannungen höher ist, was auch als Vergleichsergebnis bezeichnet wird, Normalerweise besteht eine Vergleicherschaltung ganz einfach aus einem direkt gekoppelten Verstärker hohen Verstärkungsgrades mit einer Differentialeingangsstufe. Qualitativ hochwertige Präzisionsvergleicher werden typischerweise nach den fertigungstechnisch aufwendigen Verfahren für lineare integrierte Schaltungen hergestellt. Diese Vergleicberschaltungen müssen im allgemeinen bei oder nach der Herstellung getrimmt werden, damit sie eine in geeigneter Weise niedrig gehaltene Spannungsverschiebung oder Offset-Spannung aufweisen.Comparator circuits for analog / digital converters of the type defined at the beginning Art are already known in many highly developed versions. Such comparator circuits are typically used to compare an analog voltage with another analog or comparison voltage to compare and to deliver a digital output signal, mostly in binary Form shows which of the two input voltages is higher, which also serves as a comparison result Usually, a comparator circuit consists of quite simply a direct coupled, high gain amplifier with a differential input stage. High quality precision comparators are typically used according to the manufacturing process elaborate procedure for linear integrated circuits manufactured. These comparator circuits must generally be used during or after manufacture trimmed to have a suitably low tension shift or offset voltage.

Bei der Anwendung der technischen Herstellungsverfahren für die MOS-Halbleiterschaltungstechnik ist es, wie bereits angedeutet, sehr schwierig, für Vergleicher geeignete lieare Verstärker hohen Verstärkungsrades herzustellen.In the application of technical manufacturing processes for MOS semiconductor circuit technology it is, as already indicated, very difficult to find suitable linear values for comparators Manufacture amplifier of high gain wheel.

Daher wird zur Herstellung hochgenauer Bauelemente und Schaltungen für Digital/Analog- und Analog/Digitalwandleranwendungen die sogenannte Hybridtechnik mit ihrem erhöbten Aufwand und Platzbedarf eingesetzt. In letzter Zeit wurde auch gefunden, daß eine ausreichend hohe Genauigkeit bei MOS-Vergleicherschaltungen unter Einsatz zerhackerstabilisierter, kondensatorgekoppelter Verstärkerstufen erzielbar ist. Dabei wird die Vergleicherfunktion als LSI-Schaltung aus MOS-Bauelementen in ein einzelnes Plättchen integriert. Sobald das Problem des Schaltens bei Unterdrückung von Einschaltstößen und der der Ausgleich von Metallisie rungsfehlern gelöst war, konnten MOS-Vergleicherschaltungen praktisch hergestellt werden. In diesem Zusammenhang sei verwiesen auf die Patentanmeldung P 28 55 584.2 derselben Anmelderin, mit der Bezeichnung taktgesteuerter Präzisionsvergleicher bohen Verstärkungsgradesn .Therefore, it is used to manufacture high-precision components and circuits for digital / analog and analog / digital converter applications the so-called hybrid technology used with their increased effort and space requirements. Lately has been too found that a sufficiently high accuracy in MOS comparator circuits under Use of chopper-stabilized, capacitor-coupled amplifier stages achievable is. The comparator function is used as an LSI circuit made up of MOS components in a single plate integrated. Once the problem of switching at suppression of switch-on surges and the compensation of metallization errors was solved, MOS comparator circuits could be practically manufactured. In this context reference is made to the patent application P 28 55 584.2 of the same applicant with the Designation of clock-controlled precision comparators bohen degrees of amplification.

Aufgabe der erfindung ist es daher, eine Analog/Digital Wandlerschaltungsanordnung der eingangs definierten Art zu schaffen, die als LSI-Aufbau, unter Vermeidung der fertigungstechnisch ungünstigen Hybrid-Schaltungstechnik, vorteilhaft und unter erheblicher Einsparung an Bauelementen in einem integrierten Schaltungsplättchen herstellbar ist, dabei eine präzise arbeitende, genau gewichtete und einfach abgleichbare Umwandlung eines Analog-Eingangssignales in ein entsprechendes digitales oder insbesondere binäres Ausgangssignal erlaubt.The object of the invention is therefore to provide an analog / digital converter circuit arrangement of the type defined at the outset, the LSI structure, while avoiding the technically unfavorable hybrid circuit technology, advantageous and under considerable savings in components in an integrated circuit board can be produced, while a precisely working, precisely weighted and easily calibrated one Conversion of an analog input signal into a corresponding digital or in particular binary output signal allowed.

Die zur Lösung der gestellten Aufgabe vorgeschlagene, erfindungsgemäße Analog/Digital-Wandl erschaltungsanordnung ist dadurch gekennzeichnet, - daß der Ausgang der ersten, auf die Bits vom höchsten Stellenwert der genannten Binärworte ansprechenden Digital/Analog-Wandlergrundschaltung in der ersten Zweifach-Digital/Analogwandleranordnung mit dem nicht invertierenden Eingangsanschluß, und der Ausgang der zweiten, auf die Bits vom nächstniedrigeren Stellenwert der genannten Binärworte ansprechenden Digital/Analog-Wandlergrundschaltung in der ersten Zweifach-Digital/Analogwandleranordnung mit dem invertierenden Eingangsanschluß eines ersten Eingangsanschlußpaares der Vergleicherschaltung verbunden ist; - daß der Ausgang der dritten, auf die Bits vom nächstniedrigeren Stellenwert der genannten Binärworte ansprechenden Digital/Analog-Wandlergrundschaltung mit dem nicht invertierenden Eingangsanschluß, und der Ausgang der vierten, auf die Bits vom niedrigsten Stellenwert der genannten Binärworte ansprechenden Digital/Analog-Wandlergrundschaltung in der zweiten Zweifach-Digital/ Analog-Wandleranordnung mit dem invertierenden Eingang eines zweiten Eingangsanschlußpaares der Vergleich er schaltung verbunden ist; daß der Eingangsanschluß negativer Polarität der Analog-Eingangsspannung mit dem nicht invertierenden, und der Eingangsanschluß positiver POlarität der Analog-Eingangsspannung mit dem invertierenden Eingang eines dritten Eingangsanschlußpaares der Vergleicherschaltung verbunden ist; und daß der dem zweiten Eingangsanschlußpaar mit den Ausgangsspannungen aus der zweiten Zweifach-Digital/Analogwandleranordnung zugeordnete, eingangsseitige Kondensator durch seine, dem Stellenwert des zugeordneten Binärwortsegmentes entsprechend verringerte Kapazität gegenüber dem dem dritten Eingaugsanschlupaar mit der Analog-Eingangsspannung und dem dem ersten Eingangsanschlußpaar mit den Ausgangsspannungen aus der ersten Zweifach-Digital/Analogwandleranordnung zugeordneten, eingangsseitigen Kondensator in seiner Gewichtung gemindert ist.The proposed to solve the problem according to the invention Analog / digital converter circuit arrangement is characterized - that the Output of the first to the bits of the highest priority of the mentioned binary words appealing digital / analog converter basic circuit in the first two-fold digital / analog converter arrangement with the non-inverting input terminal, and the output of the second, on the bits of the next lower value of the mentioned binary words responding Basic digital / analog converter circuit in the first dual digital / analog converter arrangement to the inverting input terminal of a first input terminal pair of the Comparator circuit is connected; - that the output of the third, on the bits from the next lower Importance of the mentioned binary words appealing Digital / analog converter basic circuit with the non-inverting input connection, and the output of the fourth, on the least significant bits of the aforesaid Binary words responding digital / analog converter basic circuit in the second double digital / Analog converter arrangement with the inverting input of a second input connection pair the comparison he circuit is connected; that the input terminal of negative polarity the analog input voltage to the non-inverting, and the input terminal positive polarity of the analog input voltage with the inverting input of a third input terminal pair of the comparator circuit is connected; and that the the second input connection pair with the output voltages from the second dual digital / analog converter arrangement assigned, input-side capacitor by its, the importance of the assigned Binary word segment correspondingly reduced capacity compared to the third Input connection pair with the analog input voltage and the first input connection pair with the output voltages from the first dual digital / analog converter arrangement associated, input-side capacitor is reduced in its weighting.

Nach einem Merkmal der Erfindung ist der Anzapfpunkt eines ersten, zwischen Massepotential und eine fest vorgegebene Bezugsspannung geschalteten, einstellbaren Widerstandes zum Abgleich mit dem nicht invertierenden Eingang, und der Anzapfpunkt eines zweiten, zwischen Massepotential und die fest vorgegebene Bezugsspannung geschalteten, einstellbaren Widerstandes zum Abgleich mit dem invertierenden Eingangsanschluß eines vierten Eingangsanschlußpaares der Vergleicherschaltung verbunden, und der dem vierten Eingangsanschlußpaar für den Abgleich der Gleichspannungsverschiebung, bzw. des unteren Wertes der Analog-Eingangsspannung zugeordnete, eingangsseitige Kondensator ist in seinem Wert entsprechend dem gewünschten Abgleichbereich, zur Erzielung der gewünschten Minderung v.erringert. Hierdurch ergibt sich ein fertigungstechnisch besonders gunsti ger Abgleich der Spannungsverschiebung oder Offset-Abgleich, und zwar insbesondere dann, wenn der genannte erste und zweite einstellbare Widerstand aus jeweils vier Widerständen mit festen Werten gebildet ist, von denen einer oder mehrere nach Fertigstellung durch einen Laserstrahl trimmbar sind.According to a feature of the invention, the tapping point of a first, adjustable between ground potential and a fixed predetermined reference voltage Resistance for balancing with the non-inverting input, and the tapping point a second, connected between ground potential and the fixed reference voltage, adjustable resistor for balancing with the inverting input terminal a fourth input terminal pair of the comparator circuit, and the the fourth input connection pair for the adjustment of the DC voltage shift, or the lower value of the analog input voltage on the input side The value of the capacitor corresponds to the desired adjustment range Achieving the desired reduction v. Reduced. This results in a manufacturing technology particularly favorable adjustment of the voltage shift or offset adjustment, and in particular when said first and second adjustable resistance is formed from four resistors with fixed values, one of which is or several can be trimmed by a laser beam after completion.

Bei einer bevorzugten Ausführungsform der Analog/Digital-Wandlerschaltungsanordnung nach der Erfindung umfaßt das genannte Binärwort aus der genannten Steuerlogikeinheit 12 Bits, und der ersten bis vierten Digital/Analog-Uandlergrundschaltung ist jeweils, entsprechend dem Stellenwert in dem genannten Binärwort, ein Segment aus drei Bits dieses letzteren zugeordnet, und die Kapazität des dem zweiten Eingangsanschlußpaar zugeordneten, eingangsseitigen Kondensators ist af 1/8 des Wertes der Kapazität des dem ersten Eingangsanschlußpaar und dem dritten Eingangsanschlußpaar zugeordneten, eingangsseitigen Kondenstors zur Erzielung der gewünschten Gewichtung vermindert.In a preferred embodiment of the analog-to-digital converter circuit arrangement according to the invention comprises said binary word from said control logic unit 12 bits, and the first to fourth digital / analog converter basic circuit is each corresponding to the place value in the mentioned binary word, a segment of three bits this assigned to the latter, and the capacity of the assigned to the second input connection pair, the input-side capacitor is af 1/8 of the value of the capacitance of the first Input connection pair and the third input connection pair assigned, input-side Kondenstors reduced to achieve the desired weighting.

Ferner ist gemäß der Erfindung die Kapazität des dem vierten Eingangsanschlußpaar zugeordneten, eingangsseitigen Kondensators auf 1/20 des Wertes der Kapazität des dem ersten Eingangsanschlußpaar und dem dritten Eingangsanschlußpaar zugeordneten, eingangsseitigen Kondensators zur Erzielung der gewünschten Gewichtung bzw. des gewünschten Abgleich bereichs herabgesetzt. Die bei dieser Ausführungsform erreichte Einsparung an Bauelementen bringt, für Jeweils eine der beiden verwendeten 6-Bit-Zweifach-Digital/Analog-Wandleranordnungen, bei der, wie gezeigt, jeweils zwei 3~Bit-Digital/Analog-Wandlergrundschaltungen eingesetzt werden, 15 Widerstände und 28 Schalter zur Anwendung.Furthermore, according to the invention, the capacitance is that of the fourth input terminal pair assigned, input-side capacitor to 1/20 of the value of the capacitance of the assigned to the first input connection pair and the third input connection pair, input-side capacitor to achieve the desired weighting or the desired adjustment range is reduced. The one achieved in this embodiment Saves on components, for one of the two 6-bit dual digital / analog converter arrangements used, in which, as shown, two 3-bit digital / analog converter basic circuits 15 resistors and 28 switches are used.

Hätte man stattdessen einen 12-Bit-Digital/Analogwandler nach dem herkömmlichen Aufbau verwendet, so wären 4096 Widerstände und 8192 Schalter erforderlich gewesen.If you had a 12-bit digital / analog converter after the Using conventional construction, 4096 resistors and 8192 switches would be required been.

Im weiteren wird die Erfindung beispielsweise und anhand der beigefügten Zeichnungen ausführlich erläutert. Es zeigen: Fig. 1: ein Blockschaltbild einer 12-Bit-Analog/Digital-Wandlerschaltungsanordnung gemäß der Erfindung, unter Einsatz von zwei Zweifach-Digital/Analog-Wandleranordnungen, von denen jede zwei 3-Bit-Digital/Analog-Wandlergrundschaltungen in Einsatz bringt, und Fig. 2: ein Schaltbild der in der Anordnung nach Fig. 1 verwendeten Vergleicherschaltung mit vier Eingangsanschlußpaaren.The invention is further described by way of example and with the aid of the attached Drawings explained in detail. Show it: Fig. 1: a block diagram 12-bit analog-to-digital converter circuitry according to the invention Use of two dual digital / analog converter assemblies, each of which has two Bringing 3-bit digital / analog converter basic circuits into use, and Fig. 2: a Circuit diagram of the comparator circuit used in the arrangement according to FIG four input connector pairs.

Fig. 1 zeigt, wie das Konzept der Zweifach-Digital/Analog-Wandleranordnung nach der Patentanmeldung P 29 05 116.9 derselben Anmelderin, mit der Bezeichnung «Zweifach-Digital/Analog-Wandleranordnung", daruf verwendet werden kann, eine 12-Bit-Digital/Analog-iandlerschaltungsanordnung nach der Erfindung, unter Einsatz des Verfahrens der sukzessiven Annäherung, herzustellen. Es werden zwei Zweifach-Digital/Analog-Wandleranordnungen, 105 und 106, von denen eine jede eine Kapazität von 6 Bits besitzt, zum Einsatz gebracht und ohne Schwierigkeiten praktisch ausgeführt. Die erste Zweifach-Digital/Analog-Wandleranordnung 105 ist aus zwei 3-Bit-Digital/Analog-Wandlergrundschaltungen gemäß der genannten Patentanmeldung zusammengesetzt. Jede dieser Grundschaltungen besitzt eine Widerstandskette und ein Schalterverzweigungsnetzwerk (nicht dargestellt). Der obere Schaltungsteil, d.h. die erste 3-Bit-Digital/Analog-Wandlergrundschaltung 101a, enthält sieben Widerstände, und das obere Schalterverzweigungsnetzwerk schließt 14 Schalter ein, die von 3 Bits her betrieben oder gesteuert werden. Der untere Schaltungsteil, d.h. die zweite 3-Bit-Digital/Analog-Wandlergrundschaltung 101 b, schließt acht Widerstände mit 1/8 des Wertes der Widerstände in der ersten Digital/Analog-Wandlergrundschaltung 101a und 14 Schalter in dem zugeordneten Schalterverzweigungsnetzwerk ein. Dieses Widerstandsverhältnis schafft die der den Schalt erverzweigungsnetzwerken zugeführten Bitkonfiguration zugeordnete Gewichtung. Wie gezeigt, wird das Ausgangepaar Jeder Zweifach-Digital/Analog-Wandleranordnung 105 bzw. 106 einem Eingangsanschlußpaar einer Vergleicherschaltung 107, mit einer Vielzahl von Eingangsanschlußpaaren bei 110, 111, 112, 113, zugeführt.Fig. 1 shows how the concept of the dual digital / analog converter arrangement according to patent application P 29 05 116.9 by the same applicant, with the designation "Dual digital-to-analog converter arrangement" on which may be used a 12-bit digital-to-analog converter circuit arrangement according to the invention, using the method of successive approximation. There are two dual digital-to-analog converter assemblies, 105 and 106, of which each having a capacity of 6 bits, put to use and without difficulty practically executed. The first dual digital-to-analog converter array 105 is from two 3-bit digital / analog converter basic circuits according to the patent application mentioned composed. Each of these basic circuits has a resistor chain and a switch branch network (not shown). Of the upper Circuit part, i.e. the first 3-bit digital / analog converter basic circuit 101a, contains seven resistors, and the top switch branch network closes 14 switches on, which are operated or controlled from 3 bits. The lower Circuit part, i.e. the second 3-bit digital / analog converter basic circuit 101 b, closes eight resistors with 1/8 of the value of the resistors in the first digital / analog converter basic circuit 101a and 14 switches on in the associated switch branch network. This Resistance ratio creates that of the branching networks supplied to the switch Weighting assigned to bit configuration. As shown, the output pair becomes Everyone Double digital / analog converter arrangement 105 and 106, respectively, to an input connection pair a comparator circuit 107, having a plurality of input terminal pairs 110, 111, 112, 113, supplied.

Fig. 2 zeigt nun die Bauelemente innerhalb der Vergleicherschaltung 107, mit ihrer Vielzahl von Eingangsanschlußpaaren, wie sie in der Patentanmeldung P 28 55 584.2 derselben Anmelderin, mit der Bezeichnung "taktgesteuerter Präzisionsvergleicher hohen Verstärkungsredes" offenbart ist. Vier Umkehrstufen, 130, 131, 132, 133, werden in Verbindung mit sechs Kondensatoren 145 bis 150 zur Kopplung eingesetzt.Fig. 2 now shows the components within the comparator circuit 107, with its multiplicity of input connection pairs, as described in the patent application P 28 55 584.2 by the same applicant, with the designation "clock-controlled precision comparator high reinforcement speech "is disclosed. Four inversion stages, 130, 131, 132, 133, are used in conjunction with six capacitors 145 to 150 for coupling.

Wenn das Takteingangssignal auf der Steuerleitung 109 gemäß Fig. 2 seinen niedrigen Wert annimmt, eo ist das invertierte Ausgangssignal mit der Bezeichnung CLOCK aus dem Inverter 133 auf seinem hohen Wert und schaltet damit die FET-Schalter 134 bis 140 durch. In diesem Betriebszustand sind die FET-Schalter 141 bis 144 gesperrt.When the clock input signal on the control line 109 according to FIG assumes its low value, eo is the inverted output signal labeled CLOCK from inverter 133 to its high value and thereby switches the FET switch 134 to 140 through. In this operating state, the FET switches 141 to 144 are blocked.

Die FET-Schalter 134 bis 136 bringen damit Jeweils die entsprechende Umkehrstufe 130, 131 und 132 bis zu ihrem Umschaltpunkt (engl. "trip point"). Dieser Umschaltpunkt liegt effektiv in der Mitte des linearen Verstärkungsbereichs der Jeweiligen Umkehrstufe. Die FET-Umschalter 137 bis 140 schalten Jeweils einen der Kondensatoren 147 bis 150 auf die Bezugspannungs- oder BingangsanschlUsse.The FET switches 134 to 136 each bring the corresponding one Inversion stage 130, 131 and 132 up to their switchover point ("trip point"). This The switching point is effectively in the middle of the linear gain range of the Respective reversal stage. The FET switches 137 to 140 each switch one of the Capacitors 147 through 150 to the reference voltage or input terminals.

während dieses Taktzeitintervalles lädt sich Jeder dieser eingangsseitigen Kondensatoren 147 bis 150 auf den Bezugszustand oder die Bezugsspannung auf. Somit bringt der Bezngspegel die Ausgangsleitung 114 für das Vergleichsergebnis auf den Umsehaltpunkt der Umkehrstufe 132.During this cycle time interval, each of these loads on the input side Capacitors 147 to 150 to the reference state or the reference voltage. Consequently the reference level brings the output line 114 for the comparison result to the Changeover point of the reversing stage 132.

Wenn das Takteingangssignal zu seinem hohen Wert übergeht, eo werden die FB?-Schalter 134 bis 140 gesperrt, und die FET-Unschalter 141 bis 144 durchgeschaltet. Damit werden alle Umkehrsturen 130, 131, 132 nun aktiviert, und Jeder der eingangsseitigen Kondensatoren 147 bis 150 wird auf seinen entsprechenden, invertierenden Eingangsanschluß, mit der Kennzeichnung (-) geschaltet. Wenn Jeder invertierende Eingangsanschluß dasselbe Potential wie sein nicht invertierendes Gegenstück, mit der Bezeichnung (+), unter den Eingangsanschlußpaaren bei 110, 111, 112 und 113 aufweist, so bleibt die Ausgangsspannung der Vergleicherschaltung 107 bei 114 auf dem Umschaltpunkt (halber Betriebsspannungswert der Schaltung). Ist irgendeiner unter den invertierenden Eingängen bei 110, 111, 112, 113 stärker positiv als sein nicht invertierendes Gegenstück, eo bringt er damit die AusgangsspAnnung bei 114 auf den niedrigeren Wert. Ist irgendeiner unter den invertierenden Eingangsanschlossen bei 110, 111, 112 oder 113 weniger positiv als als sein nicht invertierendes Gegenstück, so bringt dieser damit die Ausgangespannung bei 114 auf den höheren Wert.When the clock input goes high, eo will be the FB? switches 134 to 140 blocked, and the FET unswitches 141 to 144 switched through. So that all reversing doors 130, 131, 132 are now activated, and each of the entry-side Capacitors 147 to 150 are connected to its corresponding inverting input terminal, with the marking (-). When everyone is inverting Input connector same potential as its non-inverting counterpart, labeled (+), among the input terminal pairs at 110, 111, 112, and 113 remains the output voltage of the comparator circuit 107 at 114 at the switching point (half the operating voltage value of the circuit). Is any of the inverting ones Inputs at 110, 111, 112, 113 more positive than its non-inverting counterpart, eo it brings the output voltage at 114 to the lower value. Is anybody below the inverting input terminals at 110, 111, 112 or 113 less positive than its non-inverting counterpart, this brings the Output voltage at 114 to the higher value.

Der Zustand am Ausgang bei 114 oder das Vergleichsergebnis wird durch die kombinierten Eingangsspannungen an den nicht invertierenden Eingängen bei 110, 111, 112, 113 in bezug auf die zugeordneten invertierenden Eingangsanschlüsse bestimmt.The status at the output at 114 or the comparison result is through the combined input voltages at the non-inverting inputs at 110, 111, 112, 113 with respect to the associated inverting input terminals.

Wenn die eingangsseitigen Kondensatiren sämtlich den gleichen Wert hätten, eo würden die vier Eingangsanschlußpaare 110, 111, 112, 113 die gleiche Wirkung bei der Festlegung des Zustandes am Ausgang bei 114 haben. Bei der in Fig. 2 gezeigten Ausführungsform der Vergleicher schaltung 107 wird Jedoch veranschaulicht, das die eingangseeitigen Kondensatoren 147 und 149 gleich. Werte haben, während der eingangsseitige Kondensator 148 nur 1/8 und der eingangsseitige Kondensator 150 nur 1/20 des Wertes der anderen eingangsseitigen Kondensatoren aufweist. Infolgedessen ist das Eingangsanschlupaar bei 111 derart gewichtet, daß es nur 1/8 der Wirkung der Eingangsanschlußpaare bei 110 und 112 hat, während das Eingangsanschlußpaar bei 113 1/20 der Wirkung der Eingangsanschlußpaare bei 110 und 112 hat. Dies bedeutet, daß die ingangsspannungen derart gewichtet sind, wie es bei den eingeklammerten Zahlenwerten innerhalb des Blockes für die Vergleicherschaltung 107 nach Fig. 1 gezeigt wird.If the condensate on the input side all have the same value eo the four input terminal pairs 110, 111, 112, 113 would be the same Have an effect on defining the state at the output at 114. In the case of the in Fig. 2 embodiment of the comparator circuit 107 is illustrated, however, the capacitors 147 and 149 on the input side are the same. values to have, while the input-side capacitor 148 is only 1/8 and the input-side capacitor 150 has only 1/20 of the value of the other input-side capacitors. Consequently the input connection pair is weighted at 111 such that it is only 1/8 the effect of input terminal pairs at 110 and 112, while the input terminal pair at 113 has 1/20 the effect of the input terminal pairs at 110 and 112. This means, that the input voltages are weighted like the ones in brackets Numerical values within the block for the comparator circuit 107 according to FIG. 1 will be shown.

Die Kondensatoren 145 bis 150 innerhalb der erfindungegemäßen Vergleicherschaltung 107 sind klein genug, um in integrierter Form in einem Halbleiterschaltungsplätt chen hergestellt werden zu können, und sie sind groß genug, um ihre Ladung während einer Taktperiode zu halten.The capacitors 145 to 150 within the comparator circuit according to the invention 107 are small enough to be integrated into a semiconductor circuit board chen to be made, and they are big enough to hold their charge during one clock period to hold.

Jede der Zwelfach-Digltal/Analog-Wandleranordnungen 105 und 106 nach Fig. 1 wird mit Paaren aus 3-Bit-Segmenten eines 12-Bit-Wortes gespeist, das in einer Steuerlogikeinheit 108 erzeugt wird. Die Funktionen innerhalb der Steuerlogikeinheit 108 können mit einem handelsüblichen Baustein, wie beispielsweise dem Baustein mit der Bezeichnung MM54C905 der Anmelderin ausgeführt werden, der als 12-Bit-Register für die sukzessive Annäherung bezeichnet wird. Die Startsteuerleitung 123, mit der mit START bezeichneten Startsignal, liegt am Stift 14 dieses Bausteins.Each of the dual digital to analog converter assemblies 105 and 106 according to FIG Fig. 1 is fed with pairs of 3-bit segments of a 12-bit word contained in a control logic unit 108 is generated. The functions within the control logic unit 108 can be combined with a commercially available module, such as the module with the designation MM54C905 of the applicant, the referred to as a 12-bit register for successive approximation. The start control line 123, with the start signal labeled START, is on pin 14 of this module.

Es wird eine Analog/Digital-Umwandlung ausgelöst, wenn das Startsteuersignal seinen niedrigen Wert aufweist.An analog / digital conversion is triggered when the start control signal shows its low value.

Taktimpulse, zur Steuerleitung 109, sind am Stift 13 des Bausteins für die Steuerlogikeinheit 108 verfügbar. Das Signal vom Ausgang 114 der Vergleicherschaltung 107 wird zum Stift 11 des Bausteins geleitet, und das jeweils erzeugte Binärwort erscheint an den Stiften 4 bis 9 und 16 bis 21, sowie auf der Vielfachleitung 103 gemäß Fig. 1.Clock pulses to control line 109 are on pin 13 of the module for the control logic unit 108 available. The signal from output 114 of the comparator circuit 107 is routed to pin 11 of the block, and the binary word generated in each case appears on pins 4 through 9 and 16 through 21, as well as on multiple line 103 according to FIG. 1.

Die Stifte 19 bis 21 liefern die drei Bits vom höchsten Stellenwert an die erste Digital/Anaiog-Wandlergrundschaltung 101a der ersten Zweifach-Digital/Analog-Wandleranordnung 105, und die folgenden Stifte 16 bis 18 geben die drei Bits mit mit den nächstfolgenden Stellenwerten an die zweite Digital/Analog-Wandlergrundschaltung 101b ab.Pins 19-21 provide the three most significant bits to the first digital / analog converter basic circuit 101a of the first dual digital / analog converter arrangement 105, and the following pins 16 to 18 give the three bits with the next one Place values to the second digital / analog converter basic circuit 101b.

Die Stifte 4 bis 6 liefern die drei Bits vom niedrigsten Stellenwert an die vierte Digital/Analog-Wandlergrundsobaltung 102b der zweiten Digital/Analog-Wandleranordnung 106, und die Stifte 7 bis 9 geben die drei Bits vom nächsthöheren Stellenwert an die dritte Digital/Analog-Wandlergrundschaltung 102a ab. Somit sind die zwölf Bits gleichmäßig auf beide Digital/Analog-Wandlergrundschaltungen in jeder der beiden Zweifach-Digital/Analog-Wandleranordnungen 105 und 106 verteilt. Das bei 124 angedeutete digitale Ausgangssignal ist das aus dem genannten Schaltungsbaustein vom Typ MM54C905 verfügbare 12-Bit-Binärwort, das dem Analog-Eingangssignal entspricht.Pins 4 through 6 provide the three least significant bits to the fourth digital / analog converter basic circuit 102b of the second digital / analog converter arrangement 106, and pins 7 through 9 indicate the three most significant bits the third digital / analog converter basic circuit 102a. So the twelve are bits equally to both digital / analog converter basic circuits in each of the two Dual digital / analog converter arrangements 105 and 106 distributed. The digital output signal indicated at 124 is that from the circuit module mentioned Type MM54C905 available 12-bit binary word that corresponds to the analog input signal.

Die Analog-Eingangsspannung wird mit der gezeigten Polarität den Anschlüssen 115 und 116, und dann dem Eingangsanscbluß paar 110 der Vergleicherschaltung 107 zugeführt. Wenn gewünscht, kann die AnalogEingangsspannung durch Anlegung der Spannung mit der richtigen Polarität an den richtigen Eingangsanschluß (+) oder (-) und durch Verbindung des anderen Anschlusses mit Massepotential auf dieses letztere bezogen werden. Außerdem kann eine selbsttätige Steuerung der Polarität (Polaritätswechsel) bei der Vergleicherschaltung eingesetzt werden, wie sie in der oben genannten Patentanmeldung P 28 55 584.2 derselben Anmelderin gelehrt wird. Die Eingangsanschlußpaare 110 und 112 der Vergleicherschaltung 107 werden auf denselben Wert gewichtet, während das Eingangsanschlußpaar 111 derart gewichtet wird, daß es einen Wert von 1/8 des Wertes für das Bit vom niedrigsten Stellenwert, d.h. wie in der Klammer in Fig. 1 dargestellt, aufweisen. Dies steht in Ubereinstimmung mit der Gewichtung, die darauf verwendet wird, die 3-Bit-Elemente der Zweifach-Digital/Analog-Wándleranordnungen 105 und 106 gemäß der Erfindung zu berücksichtigen. Die Eingabe der Bezugsspannung VREF auf der Leitung 117 wird direkt der Zweifach-Digital/Analog-Wandleranordnung 105 zugeführt, und der Wert von 1/8 der Bezugsspannung VREF wird der Zweifach-Digital/Analog-Wandleranordnung 106 zugeleitet, beispielsweise unter Verwendung eines einfachen Widerstandsspannungsteilers, mit den Widerständen 118 und 119.The analog input voltage is connected to the terminals with the polarity shown 115 and 116, and then the input terminal pair 110 of the comparator circuit 107 fed. If desired, the analog input voltage can be increased by applying the voltage with the correct polarity to the correct input connection (+) or (-) and through Connection of the other connection with ground potential related to this latter will. In addition, an automatic control of the polarity (polarity change) can be used in the comparator circuit, as described in the above-mentioned patent application P 28 55 584.2 of the same applicant is taught. The input terminal pairs 110 and 112 of the comparator circuit 107 are weighted to the same value, while the Input terminal pair 111 is weighted so that it has a value of 1/8 of the value for the least significant bit, i.e. as shown in the bracket in Fig. 1, exhibit. This is in accordance with the weighting that is placed on it , the 3-bit elements of the dual digital / analog converter assemblies 105 and 106 according to the invention to be considered. The entry of the reference voltage VREF on line 117 is directly the Dual digital / analog converter arrangement 105 is supplied and the value of 1/8 of the reference voltage VREF becomes the dual digital-to-analog converter arrangement 106 supplied, for example using a simple resistor voltage divider, with resistors 118 and 119.

Da5 Eingangsanschlußpaar 113 der Vergleicherschaltung 107 wird zur Trimmung oder zum Abgleich der Gleichspannungsver schiebung der gesamten Wandlerschaltung benutzt. Dieses Eingangsanschlußpaar 113 wird einer Gewichtung mit 1/20 unterzogen, wie es in den Klammern dargestellt ist. Diese Gewichtung schafft eine geeignete Kompensation für den Wert des Bits vom niedrigsten Stellenwert in der unteren Zweifach-Digital/Analog-Vandleranordnung 106. Die Trimmvorrichtung ist in der Form von zwei veränderlichen Widerständen 120 und 121 dargestellt, die über die Bezugsspannung VREF parallelgeschaltet sind. In der Praxis können die veränderlichen Widerstände jeweils durch vier Widerstände mit festen Werten ersetzt werden, von denen einer oder mehrere durch einen Laserstrahl nach der Fertigstellung getrimmt werden können. Diese Trimmung gleicht die Spannungsabweichung der erfindungsgemäßen 12-Bit-Analog/Digital-Wandlerschaltungsanordnung vollständig aus.Da5 input terminal pair 113 of the comparator circuit 107 becomes Trimming or to adjust the DC voltage shift of the entire converter circuit used. This input connection pair 113 is weighted with 1/20, as shown in the brackets. This weighting creates a suitable one Compensation for the value of the least significant bit in the lower dual digital / analog converter arrangement 106. The trimming device is in the form of two variable resistors 120 and 121, which are connected in parallel across the reference voltage VREF. In In practice, the variable resistances can each be represented by four resistances can be replaced with fixed values, one or more of which by a laser beam can be trimmed after completion. This trim equals the voltage deviation of the 12-bit analog / digital converter circuit arrangement according to the invention completely the end.

Außerdem kann einer der Eingangsanschlüsse bei 113 an einen getrennten Anschluß 122 für die Spannungsabweichung gelegt werden, wenn dies gewünscht wird, wie es durch die gestrichelte Leitungsführung in Fig. 1 dargestellt ist.In addition, one of the input ports at 113 can be connected to a separate Terminal 122 laid for the voltage deviation will if this is desired, as shown by the dashed line routing in FIG is.

Dies gestattet dem Benutzer des erfindungsgemäßen Analog/Digitalwandlers, die Spannungsabweichung am Eingang zu korrigieren, wenn der geplante Betrieb der Schaltung eine Änderung in der Bezugsspannung erfordert. Eine solche Anwendung liegt beispielsweise bei dem Betrieb in einem Analogspannungs bereich vor, der nicht eindeutig bis auf Massepotential herunter und bis zum zulässigen Höchstwert hinauf ausgelenkt oder ausgesteuert wird. Für diesen Anwendungszweck kann der Mindestwert des Analogspannungsbereichs an den Analogspannungseingang 116 negativer Polarität gelegt werden, und die Bezugsspannung VREFbei 117 kann gleich der Aussteuerungsdifferenz (zwischen maximaler und minimaler Analog-Eingangsspannung) gemacht werden. Für eine starke Verminderung im Betrag der Bezugsspannung VREF muß möglicherweise die Spannungsabweichung auf einen näher bei null liegenden Wert abgeglichen werden.This allows the user of the analog / digital converter according to the invention, correct the voltage deviation at the input if the planned operation of the Circuit requires a change in the reference voltage. One such application lies for example, when operating in an analog voltage range that is not clear deflected down to ground potential and up to the maximum permissible value or is controlled. The minimum value of the analog voltage range can be used for this purpose to the analog voltage input 116 of negative polarity, and the reference voltage VREF at 117 can be equal to the modulation difference (between maximum and minimum Analog input voltage). For a large reduction in the amount the reference voltage VREF must possibly have the voltage deviation to a closer adjusted when the value is zero.

Beim Empfang eines Steuersignals vom Startanschluß 123 gemäß Fig. 1 erzeugt die Steuerlogikeinheit 108 eine Folge von 12-Blt-Binärworten, die der oberen und der unteren Zweifach-Digital/Analog-Wandleranordnung 105 bzw. 106 zugeführt werden. Jedes Wort wird in der Vergleicherschaltung 107 mit der Analog-Eingangsspannung an den Anschlüssen 115, 116 verglichen. Die aufeinanderfolgenden Binärworte und die zur Festlegung des nächsten Wortes in einer Folge verwendete Logikschaltung ist von herkömmlicher, vorbekannter Ausführung. Ist einmal die logische Folge durchlaufen worden, so wird das der Analog-Eingangsspannung am nächsten kommende Binärwort am Ausgang bei 124 verfügbar.Upon receipt of a control signal from the start terminal 123 as shown in FIG. 1, the control logic unit 108 generates a sequence of 12-Blt binary words which the upper and lower dual digital-to-analog converter assemblies 105 and 106, respectively will. Each word is in the comparator circuit 107 with the analog input voltage at the terminals 115, 116 compared. The successive binary words and the logic used to determine the next word in a sequence is of conventional, previously known design. Once the logical sequence has been followed the binary word that comes closest to the analog input voltage is am Output available at 124.

Im Hinblick auf die durch die erfindungsgemäße Schaltung nach Fig. 1 erreichte Einsparung an Bauelementen bringt eine 6-Bit-Zweifach-Digital/Analog-Wandleranordnung, bei der, wie gezeigt zwei 3-Bit-Digital/Analog-Wandlergrundschaltungen eingesetzt werden, 15 Widerstände und 28 Schalter zur Anwendung. Ein der erfindungsgemäßen Wandleranordnung entsprechender 1 2-Bit-Digital/Analogwandler, der den vorbekannten Stand der Technik in Einsatz bringt, erfordert 4096 Widerstände und 8192 Schalter.With regard to the circuit according to the invention according to FIG. 1 achieved savings in components brings a 6-bit dual digital / analog converter arrangement, in which, as shown, two 3-bit digital / analog converter basic circuits are used , 15 resistors and 28 switches are used. One of the invention Converter arrangement corresponding 1 2-bit digital / analog converter, the previously known Putting the state of the art into use requires 4096 resistors and 8192 switches.

Damit ist die Erfindung beschrieben, und ihr Einsatz bei der Analog/Digital-Umwandlung ausführlich dargestellt worden.This describes the invention and its use in analog / digital conversion been presented in detail.

Es ist selbstverständlich, daß der Fachmann beim Lesen der obigen Beschreibung Abwandlungen und gleichwertige Anordnungen erkennen wird. Während beispielsweise die bevorzugte Vergleicherschaltung 107 von taktgesteuertem Aufbau ist, so könnte sie auch aus einer Zusammenschaltung herkömmlicher Vergleicherstufen gebildet sein, deren Ausgänge zusammengeschaltet und, wie gewünscht, einer Gewichtung unterzogen worden sind.It will be understood that those skilled in the art, upon reading the above Description will recognize modifications and equivalent arrangements. While for example the preferred comparator circuit 107 is clocked, so could they can also be formed from an interconnection of conventional comparator stages, their outputs are interconnected and, as desired, subjected to a weighting have been.

Claims

Claims 1. Two analog-to-digital converter circuitry Double digital / analog converter arrangements, each formed from two digital / analog converter basic circuits, with a binary word to control the analog / digital conversion according to the procedure the successive approximation generating control logic unit, which a start signal for the conversion process, as well as the output signal from a clock-controlled comparator circuit, with the comparison result between an analog input voltage and an according to the given sequences of said binary words for successive approximation Comparison voltage from the two mentioned two-fold digital / analog converter arrangements, can be supplied, these voltages on from inverting and non-inverting Input connection pairs formed input connection pairs of the clock-controlled comparator circuit which can be applied are those with FET switches for connecting capacitors on the input side is provided on the inverting or non-inverting input terminals, and these input-side capacitors to the input of an amplifier high Gain are connected, the capacitor-coupled stages at their Inputs and outputs can be connected to one another by clock-controlled PET switches to determine the switching point of the Output of this amplifier between a higher and a lower output voltage value that corresponds to the respective Represents comparison result, characterized in that - that the output of the first, on the bits from the highest StilenweX to the binary words mentioned mspci1da1 digital / analog converter basic circuit (101a) in the first dual digital / analog converter arrangement (105) with the not inverting input terminal (+), and the output of the second, to the bits from next lower value of the mentioned binary words responding digital / analog converter basic circuit (101b) in the first two-fold digital / analog converter arrangement (105) with the inverting one Input terminal (-) of a first input terminal pair (112) of the comparator circuit (107) is connected; - that the output of the third, on the bits of the next lower Significance of the mentioned binary words appealing digital / analog converter basic circuit (102a) in the second dual digital / analog converter arrangement (106) with the not inverting input terminal (+), and the output of the fourth, to the bits from lowest priority of the mentioned binary words responding digital / analog converter basic circuit (102b) in the second dual digital / analog converter arrangement (106) with the inverting one Input (-) of a second input terminal pair (111) of the Comparator circuit (107) is connected; - That the input terminal of negative polarity (115) of the analog input voltage with the non-inverting input (+), and the input terminal of positive polarity (116) the analog input voltage to the inverting input (-) of a third Input terminal pair (110) of the comparator circuit (107) is connected; and - that the second input terminal pair (111) with the output voltages from the second dual digital / nslog converter arrangement (106) assigned to the input side Capacitor (148) by its, the place value of the assigned binary word segment correspondingly reduced capacity compared to the third input connection pair (110) with the analog input voltage and the first input connection pair (112) with the output voltages from the first dual digital / kn ^ log converter arrangement (105) associated input-side condensate (147 or 149) in its weighting is reduced.

2. Analog / digital converter circuit arrangement according to claim 1, characterized - that the tapping point of a first, between Xasxepotential and a fixed reference voltage (VREF) switched, adjustable resistance g (121) for comparison with the non-inverting input (+), - and the tapping point of a second one, between ground potential and the fixed one Reference voltageVReF) switched, adjustable resistor (120) for adjustment to the inverting input terminal (-) of a fourth input terminal pair (113) is connected to the comparator circuit (107); - and that of the fourth input connection pair (113) for the adjustment of the DC voltage shift, resp.

on the input side assigned to the lower value of the analog input voltage Capacitor (150) in its value according to the desired adjustment range, to achieve the desired reduction in weighting is reduced.

3. Analog / digital converter circuit arrangement according to claim 1, characterized - that said binary word from said control logic unit (108) comprises 12 bits; that the first to fourth digital / analog converter basic circuit (101a, 101b, 102a, 102b) In each case, according to the value in the above Binary word, a segment of three bits associated with the latter; and that the capacitance of the input-side associated with the second input connection pair (111) Capacitor (148) to 1/8 of the value of the capacitance of the first input terminal pair (112) and the third input connection pair (110) assigned, input side Capacitor (149 or 147) is reduced to achieve the desired weighting.

4. analog / digital converter circuit arrangement according to claim 1 and 2, characterized in that the capacitance of the fourth input terminal pair (113) assigned, input-side capacitor (150) to 1/20 of the value of the capacitance of the first input connection pair (112) and the third input connection pair (110) assigned, input-side capacitor (147 or 149) to achieve the desired Weighting or the desired adjustment range is reduced.

5. Analog / digital converter circuit arrangement according to claim 1 and 2, characterized in that said first and second adjustable resistors (120 or 121) is made up of four resistors each with fixed values, of one or more of which can be trimmed by a laser beam after completion.

6. analog / digital converter circuit arrangement according to claim 1 and 2, characterized in that one of the input terminals of said fourth input terminal pair (113) to a separate connection (122) for the external correction of the voltage deviation, respectively.

for the zero point adjustment when changing the reference voltage (VREF) is.

7. analog / digital converter circuit arrangement according to claim 1 to 6, For use in analog input voltage ranges that are not zero or ground potential reach, and their modulation difference does not reach the maximum permissible value of the Achieved analog / digital converter circuit arrangement, characterized in that - that a fixed voltage corresponding to the minimum value of the analog input voltage range applied to the input terminal of negative polarity tal16) of the analog input voltage is, and - that the two dual digital / analog converter arrangements (105, 106) set reference voltage (VREF) to a value equal to the mentioned modulation difference between maximum and minimum analog input voltage is set.