DE2916833A1

DE2916833A1 - Push=pull chopped voltage regulator - maintains steady output voltage by comparing voltage-time ratios of two conductive periods of switching transistors

Info

Publication number: DE2916833A1
Application number: DE19792916833
Authority: DE
Inventors: Reinhard Kalfhaus
Original assignee: Individual
Current assignee: Individual
Priority date: 1979-04-26
Filing date: 1979-04-26
Publication date: 1980-11-06
Also published as: DE2916833C2

Abstract

The maintenance of a steady output voltage in the course of wide variation of input voltage of push-pull type regulator is achieved by sensing the output voltage, or current, in order to derive an error signal. The latter is then used for setting switching periods of transistors (34, 36) controlling the primary flux in the regulator transformer. The difference signal is obtained by comparing the ratio of the voltage-time curve during the conductive period of one transistor with the similar ratio of the preceding conductive period of the other transistor. The ON period of the transistor is then reduced, if its ratio is greater than that of the other transistor, or increased when it is smaller. Preferably amplitude variations are used for the transistor control.

Description

Verfahren und Vorrichtung zur Aufrechterhaltung einer genau-Method and device for maintaining an accurate

en Regelung der Ausgangsspannung beziehungsweise des Ausgangsstroms eines Gegentakt-Wandlers bei großen Änderungen der Eingangsspannung Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Aufrechterhaltung einer genauen Regelung der Ausgangsspannung beztehungsweise des Ausgangsstroms eines Gegentaktwandlers bei großen Schwankungen der Eingangsspannung, wobei aus der Ausgangsspannung oder dem Ausgangsstrom als dem Istwert der Regelgröße und einem Sollwert die Regelabweichung gebildet wird, die durch Änderung der Schaltzeiten von periodischen ein- und ausgeschalteten Transistoren vermindert wird, von denen abwechselnd der Fluß von Primärströmen in einem Transformator des Gegentakt-Wandlers gesteuert wird.Regulation of the output voltage or the output current of a push-pull converter with large changes in the input voltage The invention relates to a method and apparatus for maintaining a precise regulation of the output voltage or the output current of a push-pull converter with large fluctuations in the input voltage, whereby from the output voltage or the output current as the actual value of the controlled variable and a setpoint, the control deviation is formed by changing the switching times of periodic switched on and off Transistors is reduced, of which alternately the flow of primary currents in a transformer of the push-pull converter is controlled.

Für die Umwandlung von Gleichspannungen einer vorgegebenen Größe in Gleichspannungen einer andere Höhle werden Eintaktzerhacker oder Gegentaktzerhacker verwendet, die auch als Eintakt oder Gegentaktwandler bezeichnet werden. Diese Zerhacker enthalten Transformatoren, zu deren Primärwicklungen Schalter in Reihe gelegt sind, für die vorwiegend Transistoren verwendet werden. Die Transistoren dienen zur- Trnterbrechung des in der Primärwicklung jeweils fließenden Stroms. Gegentaktzerhacker haben gegenüber Eintaktzerhackern verschiedene Vorteile, zum Reispiel die Erzeugung einer symmetrischen Sekundarspannung am Transformator, eine geringere Sperrspannung an den ausgeschalteten Transistoren, einen gIeichmäßigeren und geringeren Stromfluß in den Transistoren und einen höheren Wxrküngsgrad.For converting DC voltages of a given size into DC voltages from another cave become single-stroke choppers or Push-pull chopper used, also referred to as single-ended or push-pull converter will. These choppers contain transformers with switches to their primary windings are placed in series, for which transistors are predominantly used. The transistors serve to break the current flowing in the primary winding. Push-pull choppers have various advantages over single-stroke choppers, for example For example, the generation of a symmetrical secondary voltage on the transformer, a lower reverse voltage at the switched off transistors, a more equal one and lower current flow in the transistors and a higher degree of efficiency.

Die Höhe der Ausgangsspannung oder des Ausgangsstroms der Zerhacker kann durch die Änderung der Dauer des Stromflusses auf der Primärseite des Transformators beeinflußt werden. Diese Eigenschaft läßt sich für die Regelung der Ausgangsspannung oder des Ausgangsstroms ausnutzen. Ausgangsspannung oder -strorn werden als Istwert der Regelgröße mit einem einstellbaren Sollwert verglichen. Die durch den Vergleich gewonpene Regelabweichung beeinflußt einen Impulsbreitenmodulator, der die Ansteuersignale für die Transistoren erzeugt. (Wenn eine derartige Regelung in Verbindung mit einem Gegentaktzerhacker verwendet wird, hängt die einwandfreie Arbeitsweise von einer Symmetrie der Ströme und Spannungen in den beiden Stromkreisen ab, in denen die Transistoren und die Primärwicklungen beziehungsweise Primärwicklungshälften in Reihe geschaltet sind. Die Symmetrie wird durch Änderungen der Eingangsspannung derAusgangslast am Gegentaktzerhacker gestort. Eine über einen gewissen Zeitraum einseitig an einem der Stromkreise auftretende Spannungs oder Stromunsymmetrie ruft einen über die Primärwicklung beziehungsweise Primärwicklungshälfte fließenden mittleren Gleichstrom hervor, der eine allmähliche Sättigung des Transformators bewirkt. Bei gesättigtem Transformator ist nur noch eine sehr geringe Impedanz mit den Transistor in Reihe geschaltet. Der Transistor wird daher durch zu hohe Ströme überlastet.The amount of output voltage or current from the chopper can be achieved by changing the duration of the current flow on the primary side of the transformer to be influenced. This property can be used for regulating the output voltage or use the output current. Output voltage or current are used as the actual value the controlled variable is compared with an adjustable setpoint. The by comparison Resulting control deviation influences a pulse width modulator that controls the control signals generated for the transistors. (If such a scheme is used in conjunction with a Push-pull chopper is used, its proper functioning depends on one Symmetry of the currents and voltages in the two circuits in which the Transistors and the primary windings or primary winding halves in Are connected in series. The symmetry is due to changes in the input voltage the output load on the push-pull chopper is disturbed. One over a period of time voltage or current imbalance occurring on one of the circuits one across the primary winding or primary winding half flowing mean direct current resulting in a gradual saturation of the transformer causes. When the transformer is saturated, there is only a very low impedance the transistor connected in series. The transistor is therefore subjected to excessive currents overloaded.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zur Aufrechterhaltung einer genauen Regelung der Ausgangsspannung beziehungsweise des Ausgang stroms eines Gegentaktwandlers zu entwickeln, bei denen Störgrößenschwankungen nicht zur Bildung von auf der Primärseite des Transformators des Gegentaktwandlers fließenden unsymmetrischen Gleichströmen führen.The invention is based on the object of a method and a device to maintain precise regulation of the output voltage, respectively to develop the output current of a push-pull converter in which disturbance variable fluctuations not to form on the primary side of the transformer of the push-pull converter lead flowing unbalanced direct currents.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Spannungszeitflächen der in jeder stromführenden Periode an den Transistor anstehenden Spannungen oder die Amplituden der über die Transistoren fließenden Ströme festgestellt werden, daß aus den Spannungszeitflächen oder Stromamplituden von zwei in der Stromübernahme aufeinanderfolgenden Perioden der Transistoren Differenzen gebildet werden, und daß die Differenzen jeweils der Regelabweichung als Störgröße aufgeschaltet werden. Mit diesem Verfahren ist es möglich, bei Änderungen der Eingangsspannung im Verhältnis von mehr als eins zu fiinf noch eine genaue Regelung des Ausgangsstroms beziehungsweise der Ausgangsspannung zu erhalten. Außerdem wird die Entstehung unzulässig hoher unsymmetrischer Ströme in den Transistoren vermieden. Das vorstehend erläuterte Verfahren erlaubt daher die Verwendung von Gegentaktwandlern bei Regelung des Ausgangsstroms oder der Ausgangsspannung und die Ausnutzung der eingangs erwähnten Vorteile der Gegentaktwandler.The object is achieved according to the invention in that the voltage-time areas the voltages applied to the transistor in each current-carrying period or the amplitudes of the currents flowing through the transistors are determined, that from the voltage-time areas or current amplitudes of two in the current transfer successive periods of the transistors differences are formed, and that the differences are added to the control deviation as a disturbance variable. With this procedure it is possible to change the input voltage in the ratio of more than one to five still have a precise regulation of the output current respectively of the output voltage. In addition, the generation becomes unacceptably higher asymmetrical currents in the transistors avoided. The above explained Method therefore allows the use of push-pull converters when regulating the output current or the output voltage and the utilization of the aforementioned advantages the push-pull converter.

Bei einer bevorzugten Ausführungsform ist vorgesehen, daß zwei Differenzen erzeugt werden, die aus den in benachbarten stromführenden Perioden der Transistoren festgestellten Spannungszeitflächen oder Stromamplituden durch die jeweilige Vertauschung von Minuend und Subtrahend abgeleitet werden, daß als Störgröße jeweils diejenige Differenz verwendet wird, deren in der gerade ablaufenden Periode festgestellte Spannungszeitfläche oder Stromamplitude den Minuend bildet, daß bei der Beaufschlagung der ersten Differenz als Störgröße die Ansteuerzeit des zweiten Transistors vergrößert wird, wenn die Spannungszeitfläche oder Stromamplitude des ersten Transistors diejenige des zweiten Transistors übersteigt oder die Ansteuerzeit des zweiten Transistors verkürzt wird, wenn die Spannungszeitfläche oder Stromamplitude des ersten Transistors diejenige des zweiten Transistors unterschreitet und daß bei der zweiten Differenz als aufgeschaltete Störgröße die Ansteuerzeit des ersten Transistors verlängert wird, wenn die Spannungszeitfläche oder Stromamplitude des zweiten Transistors diejenige des ersten Transistors übersteigt oder die Ansteuerzeit des ersten Transistors verkürzt wird1 wenn die Spannungszeitfläche oder Stromamplitude zu i wurde des zweitenTransistors diejenige des ersten Transistors unterschreitet. Bei diesem Verfahren wird die Zeitkonstante des Strom oder Spannungsregelkreises nur unwesentlich verändert. Durch die nahezu gleichbleibende Regelzeitkonstante werden von Lastschwankungen hervorgerufene howeichun;en der Regelgröße vom Sollwert in kurzer Zeit wieder beseitigt Dieser Vorteil wird durch die taktweise Anpassung des aus der Unsymmetrle der beiden Primärstromkreise abgeleiteten Signals erhalten. Insbesondere werden dadurch die Vorteile erzielt, daß zur Regelung ung Erkennung eine halbe Periode ausreicht; die Erkennung von Fehlern erfolgt nach der Ansteuerphase der Transistoren.In a preferred embodiment it is provided that two differences generated from the adjacent current-carrying periods of the transistors determined voltage-time areas or current amplitudes through the respective exchange can be derived from minuend and subtrahend that the disturbance variable is in each case the Difference is used, the one determined in the current period Voltage-time area or current amplitude forms the minuend that when applied the first difference increases the control time of the second transistor as a disturbance variable becomes when the voltage time area or current amplitude of the first transistor is the one of the second transistor exceeds or exceeds the activation time of the second transistor is shortened if the voltage-time area or current amplitude of the first transistor falls below that of the second transistor and that in the case of the second difference as an added disturbance variable, the activation time of the first transistor is extended becomes when the voltage-time area or current amplitude of the second transistor is the one of the first transistor exceeds or shortens the control time of the first transistor becomes 1 when the voltage-time area or current amplitude became i of the second transistor falls below that of the first transistor. In this procedure, the time constant of the current or voltage control loop changed only insignificantly. By almost constant control time constants are howeichun; s caused by load fluctuations the controlled variable is eliminated from the setpoint in a short time. This advantage is eliminated due to the clockwise adaptation of the asymmetry of the two primary circuits derived signal. In particular thereby the Advantages achieved that half a period is sufficient for regulation and detection; the Detection of errors takes place after the activation phase of the transistors.

Eine Anordnung mit einem Gegentaktwandler, der einen Transformator mit zwei gleichen Primärwicklungen oder eine mit einer Mittelanzapfung versehene Primärwicklung enthält, wobei die Primärwicklungen oder die Primärwicklungshälften beiderseits der Mittelanzapfung jeweils in Reihe mit Transistoren angeordnet ist zur Durchführung des oben beschriebenen Verfahrens derart ausgebildet, daß mit den die Primärwicklungen oder Primärwicklungshälften und die Transistoren enthaltenden Stromkreisen jeweils Spannungszeitflächenmeßeinrichtungen oder ein Stromwandler nebst Bürden verbunden sind, denen Speicher nachgeschaltet sind, die entsprechend zu Beginn eines Ansteuersignals für den entsprechenden Transistor auf Null zurückstellbar sind, daß die Speicher in Form von Spitzenwertspeichern mit Eingangen einer Subtraktionsschaltung verbunden sind. dle zwei Differenzen erzeugt, bei denen jeweils Minuend und Subtrahend vertauscht sind, dan die beiden Differenzen verschiedenen Speichern zuführbar sind, die abwechselnd durch die Ansteuersignale auf Null zurückstellbar sind, und daß die Speicher an Eingänge eines Verstärkers angeschlossen sind, dem ein Summierglied für die Störgrößenaufschaltung mit der Regelabweichung nachgeschaltet ist, wobei das Summierglied einen lmpulsbreitenmodulator spei.st, der zwei, mit je einem der Transistoren verbundene Ausgänge aufweist.An arrangement with a push-pull converter, which is a transformer with two identical primary windings or one with a center tap Contains primary winding, the primary windings or the primary winding halves is arranged in series with transistors on both sides of the center tap designed to carry out the method described above in such a way that with the containing the primary windings or primary winding halves and the transistors Circuits each voltage time area measuring devices or a current transformer together with burdens are connected to which memory are connected downstream, the corresponding can be reset to zero at the beginning of a control signal for the corresponding transistor are that the memories are in the form of peak value memories with inputs of a subtraction circuit are connected. dle creates two differences, where the minuend and subtrahend are interchanged, because the two differences can be fed to different memories, which can be alternately reset to zero by the control signals, and that the memories are connected to inputs of an amplifier to which a summing element is connected downstream for the feedforward with the control deviation, where the summing element stores a pulse width modulator, the two, each with one of the Has transistors connected outputs.

Es genügt bei dieser Anordnung der Einsatz einer einfach aufgebauten Regelschaltung, um die einwandfreie Arbeitsweise des Gegentaktwandlers im Falle großer Eingangsspannungsschwankungen und Lastschw ankungen zu erzielen.With this arrangement it is sufficient to use a simply constructed one Control circuit to ensure that it works properly of the push-pull converter in the case of large input voltage fluctuations and load fluctuations.

Bei einer weiteren bevorzugten Ausführungsform ist vorgesehen, daß zu den Speichern Schalter parallel gelegt sind, die von Ausgangssignalen monostabiler Kippstufen einschaltbar sind, die jeweils von einer Anstiegsflanke des Ansteue signals für die Ansteuerung der Transistoren anstoßbar sind.In a further preferred embodiment it is provided that to the memory switches are placed in parallel, the output signals monostable Flip-flops can be switched on, each from a rising edge of the control signal can be triggered to control the transistors.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher erläutert, aus dem sich weitere Merkmale sowie Vorteile ergeben.An embodiment of the invention is described below with reference to a Explained in more detail in a drawing illustrated embodiment, from which further features and advantages result.

Es zeigen: Fig. 1 eine Schaltungsanordnung zur Aufrechterhaltung einer genauen Regelung der Ausgangsspannung beziehungsweise des- Ausgangsstroms eines Gegentaktw andlers bei großen Schwankungen der Eingangsspannung und Ausgangslast in einem Blockschaltbild, Fig. 2 ein Diagramm des zeitlichen Verlaufs von Spannungen an verschiedenen Stellen der Anordnung gemäß Fig. 1.1 shows a circuit arrangement for maintaining a precise regulation of the output voltage or output current of a Push-pull converter for large fluctuations in input voltage and output load in a block diagram, FIG. 2 a diagram of the time profile of voltages at different points of the arrangement according to FIG. 1.

Der in Fig. 1 dargestellte Gegentakt-Spannungswandler enthält einen Transformator mit zwei über eine Mittelanzapfung 10 miteinander verbundenen Primärwicklungshälften 12, 14 und mit einer Sekundärwicklung 16, die eine an M assepotential gelegte, nicht näher bezeichnete Mitielanzapfung aufweist. Die Enden der Sekundärwicklung 16 sind an einen Doppelweggleichrichtet Ig angeschLossQz dem ein Filter zur Bildung des Sp annungzeitfläc he ninte grais 20 nachgeschaltet ist, das aus einem Kondensator und einer Induktivität besteht, die nicht näher bezeichnet sind. An den Ausgang des Filters 20 können nicht dargestellte Stromverbraucher angeschlossen sein.The push-pull voltage converter shown in Fig. 1 includes a Transformer with two primary winding halves connected to one another via a center tap 10 12, 14 and with a secondary winding 16, which is a ground potential, not has designated Mitielanzapfung. The ends of the secondary winding 16 are to a full-wave rectifier Ig connected to which a filter is used education of the Sp annungzeitfläc he ninte grais 20 is connected downstream, which consists of a capacitor and an inductance, which are not specified. To the exit of the filter 20, power consumers (not shown) can be connected.

Der Ausgang des Filters 20, das die vom Gleichrichter 18 abgegebene pulsierende Gleichspannung glättet, ist weiterhin mit einem Eingang einer Subtraktionsschaltung 22 verbunden, die zugleich als Verstärker arbeitet. Der zweite Eingang der Subtraktionsschaltung 22, bei der es sich um einen Differenz verstärker handeln kann, ist an eine einstellbare Gleichspannungsquelle 24 angeschlossen. Die Ausgangsspannung des Filters 20 stellt den Istwert der Regelgröße dar, während die von der Gleichspannungsquelle 24, zum Beispiel einem Potentiometer, abgegriffene Spannung den Sollwert bildet.The output of the filter 20, which is the output from the rectifier 18 pulsating DC voltage smooths, is still with an input of a subtraction circuit 22 connected, which also works as an amplifier. The second input of the subtraction circuit 22, which can be a differential amplifier, is an adjustable one DC voltage source 24 connected. The output voltage of the filter 20 represents represents the actual value of the controlled variable, while that of the DC voltage source 24, for Example of a potentiometer, tapped voltage forms the setpoint.

Die Subtraktionsschaltung 22 erzeugt aus dem Sollwert und dem Istwert die Regelabweichung, die einem Eingang einer Summierschaltung 26 zugeführt wird.The subtraction circuit 22 generates from the nominal value and the actual value the control deviation which is fed to an input of a summing circuit 26.

An den Ausgang der Summierschaltung 26 ist ein Impuls breitenmodulator 28 angeschlossen, der zwei Ausgänge 30 und 32 hat. An den Ausgängen 30 und 32 stehen zwei in ihrer Periode um 1800 gegeneinander phasenverschobene impulsbreitenmodulierte Signale zur Verfügung, die jeweils an die Basen von Transistoren 36 und 34 gelegt sind. Der Transistor 34 ist mit der Primärwicklungshälf te 12 des Transformators in Reihe geschaltet. Ebenso ist der Transistor 36 in Reihe mit der Primärwicklungshäl Re 14 angeordnet. Die Emitter der Transistoren 34, 36 sind gemeinsam an den negativen Pol 38 einer Gleichspannungsquelle gelegt, deren positiver Pol 40 die Anzapfung 10 speist.At the output of the summing circuit 26 is a pulse width modulator 28 connected, which has two outputs 30 and 32. At the outputs 30 and 32 stand two in their period around 1800 phase-shifted pulse-width modulated Signals are available that are applied to the bases of transistors 36 and 34, respectively are. The transistor 34 is connected to the primary winding half 12 of the transformer connected in series. Likewise, transistor 36 is in series with the primary winding half Re 14 arranged. The emitters of the transistors 34, 36 are common to the negative Pole 38 placed a DC voltage source, the positive pole 40 of which is the tap 10 feeds.

An die Verbindungsstelle zwischen der Prim ärwicklungshälfE 12 und dem Kollektor des Transistors 34 beziehungsweise zwischen der Primärwicklungshälfte 14 und dem Kollektor des Transistors 36 kann je eine Anordnung zur Messung des Zeitintegrals der anstehenden Spannung während einer Periode des impulsbreitenmodulierten Signals angeschlossen sein. An Stelle einer solchen Spannungszeitflächenmeßanordnung können auch Stromw andler für die über die jeweiligen Transistoren 34, 36 fließenden Ströme verwendet werden. Bei der in Fig. 1 gezeigten Schaltungsanordnung sind schematisch dargestellte Stromwandler 42, 44 in die Primärstromkreise des Transformators eingefugt. Die nicht näher dargestellten Primärwicklungen der Stromwandler liegen zum Beispiel in Reihe mit den Primärwicklungshälften 12 und 14.At the junction between the primary half winding 12 and the collector of transistor 34 or between the primary winding half 14 and the collector of the transistor 36 can each have an arrangement for measuring the time integral the applied voltage during a period of the pulse width modulated signal be connected. Instead of such a voltage-time area measuring arrangement also current converters for the currents flowing through the respective transistors 34, 36 be used. The circuit arrangement shown in FIG. 1 is schematic Current transformers 42, 44 shown are inserted into the primary circuits of the transformer. The primary windings of the current transformers, not shown in detail, are for example in series with the primary winding halves 12 and 14.

Den nicht dargestellten Sekundärwicklungen der Stromw andler 42, 44 sind Bürden parallel geschaltet, an denen Spannungen abgegriffen werden, die den über die Transistoren 34, 36 fließenden Strömen proportional sind.The secondary windings, not shown, of the current converters 42, 44 loads are connected in parallel, at which voltages are tapped, which the currents flowing through the transistors 34, 36 are proportional.

Die Bürden sind jeweils über einen Verstärker 46 beziehungsweise 48 und einen Gleichrichter 50 beziehungsweise 52 an einen Analogspeicher 54 beziehungsweise 56 angeschlossen.The burdens are each via an amplifier 46 and 48, respectively and rectifiers 50 and 52, respectively, to analog memory 54 and, respectively 56 connected.

Die Kombination von Verstärker 46 beziehungsweise 48, diode 50, 52 und Speicher 54, 56 bildet einen Spitzenwertspeicher.The combination of amplifier 46 and 48, respectively, diode 50, 52 and memory 54, 56 forms a peak value memory.

Bei den Analogspeichern 54, 56 kann es sich um Kondensatoren handeln, deren zweite Anschlüsse an Massepotential gelegt sind. Parallel zu den Analogspeichern 54, 56 sind jeweils Schalter 58, 60 angeordnet, die Schalttransistoren sein können.The analog memories 54, 56 can be capacitors, whose second connections are connected to ground potential. Parallel to the analog memories 54, 56 switches 58, 60, which can be switching transistors, are arranged in each case.

Die Analogspeicher 54, 56 sind mit je einem Eingang einer Subtraktionsschaltung 62 verbunden, die zwei Differenzsignale erzeugt. Das erste Dif!Erenzsignal das an einem Ausgangsteil 64 verfügbar ist, ist aus dem Speicherwert des Analogspeichers 54 als Minuenden und dem Wert des Analogspeichers 56 als Subtrahenden gebildet. Beim zweiten, an einem Ausgangssignal 66 anstehenden Differenzsignal verhält es sich umgekehrt das heißt Minuend ist der Inhalt des Analogspeichers 56 während der Inhalt des Analogspeichers 54 als Subtrahend verwendet ist. Mit dem Ausgangsteil 64 ist ein Schalter 68 verbunden, an den ein weiterer Analogspeicher 70 angeschlossen ist. Parallel zum Analogspeicher 70 ist wiederum ein Schalter 72 gelegt.The analog memories 54, 56 each have one input Subtraction circuit 62 connected, which generates two difference signals. The first differential signal indicates that an output part 64 is available, is from the memory value of the analog memory 54 formed as minuends and the value of analog memory 56 as subtrahends. It behaves in the case of the second difference signal present at an output signal 66 vice versa, that is to say, the content of the analog memory 56 is during the minuend Contents of the analog memory 54 is used as a subtrahend. With the starting part 64 is connected to a switch 68 to which a further analog memory 70 is connected is. In turn, a switch 72 is placed parallel to the analog memory 70.

Das Ausgangssteil 66 speist einen Stromkreis, der gleiche Elemente enthält wie der dem Ausgangssteil 64 nachgeschaltete Stromkreis. Dem Ausgangssignal 64 ist ein Schalter 74 nachgeordnet, an den sich ein Analogspeicher 76 angeschließt, zu dem ein Schalter 78 parallel angeordnet ist. Die Schalter 68, 72, 74 und 78 können Schalttransistoren Sein.The output part 66 feeds a circuit, the same elements contains like the circuit downstream of the output part 64. The output signal 64 is followed by a switch 74 to which an analog memory 76 is connected, to which a switch 78 is arranged in parallel. The switches 68, 72, 74 and 78 can Switching transistors being.

Bei den Analogspeichern 70 und 76 kann es sich um Kondensatoren handeln.The analog memories 70 and 76 can be capacitors.

Die Analogspeicher 70, 76 speisen je einen Eingang eines Verstärkers 80, dessen Ausgang an den zweiten Eingang der Summierschaltung 26 angeschlossen ist. Mit dem Ausgang 32 des Impulsbreitenmodulators 28 sind zwei monostabile Kippstufen 82 und 84 verbunden. Die Kippstufe 82 wird durch den Beginn der vorzugsweise ansteigenden Flanke des am Ausgang 32 erzeugten impulsbreitenmodulierten Signals angeregt Im Gegensatz dazu wird die Kippstde 84 durch die Beendigung der dann abfallenden Flanke des impulsbreibenmodulierten gleichen Signale angestoßen. Der Ausgang 30 speist ebenfalls zwei monostabile Kippstufen 86 und 88. Während die Kippstufe 86 von der ansteigenden Flanke des am Ausgang 30 auftretenden impulsbreitenmodulierten Signale angestoßen wird, bringt die abfallende Flanke dieses Signale die Kippstufe 88 zum Ansprechen.The analog memories 70, 76 each feed an input of an amplifier 80, the output of which is connected to the second input of the summing circuit 26 is. With the output 32 of the pulse width modulator 28 are two monostable multivibrators 82 and 84 connected. The flip-flop 82 is by the beginning of the preferably increasing Edge of the pulse-width-modulated signal generated at output 32 excited Im In contrast to this, the tilting stage 84 is caused by the termination of the then falling edge of the same pulse-modulated signals. The output 30 feeds Likewise two monostable flip-flops 86 and 88. While the flip-flop 86 from the rising edge of the pulse width modulated at output 30 Signals is triggered, the falling edge of this signal brings the trigger stage 88 to respond.

Der Schalter 58 wird vom Ausgangssignal der Kippstufe 82 gesteuert. Beim Auftreten des von der Kippstufe erzeugten kurzzeitigen Ausgangssignals wird der Schalter 58 geschlossen. Die Dauer des Signale ist so bemessen, daß der Analogspeicher 54 entladen wird. Das kurzzeitige Ausgangssignal der Kippstufe 84 schließt die Schalter 72 und 74. Die Dauer des Ausgangssignals der Kippstufe 84 ist an die Entladezeit beziehungsweise Aufladezeit für die Analogspeicher 70 beziehungsweise 78 angepaßt. Das Ausgangssignal der Kippstufe 86 steuert den Schalter 60, über den sich der Analogspeicher 56 während der Dauer des Ausgangssignals entlådt.The switch 58 is controlled by the output signal of the flip-flop 82. When the brief output signal generated by the flip-flop occurs the switch 58 is closed. The duration of the signal is such that the analog memory 54 is discharged. The momentary output signal of the flip-flop 84 closes the switch 72 and 74. The duration of the output signal of the flip-flop 84 is related to the discharge time and charging time for the analog memories 70 and 78, respectively, are adapted. The output signal of the flip-flop 86 controls the switch 60, via which the analog memory 56 discharged for the duration of the output signal.

Vom Ausgangssignal der Kippstufe 88 werden die Schalter 68 und 78 geschlossen, wobei die Dauer des Ausgangssignals der Entladezeit beziehungsweise Aufladezeit des Analogspeichers 76 beziehungsweise 70 angepaßt ist.From the output signal of the flip-flop 88, the switches 68 and 78 closed, the duration of the output signal being the discharge time respectively Charging time of the analog memory 76 and 70 is adapted.

Im Diagramm der Fig. 2 sind die beiden, an den Ausgängen 30 beziehungsweise 32 auftretenden Spannungen mit 90 beziehungsweise 92 bezeichnet. (Selbstverständlich können die an den Ausgängen 30 und 32 auftretenden Signale auch von einem fremden Taktgeber T stammen.) Beide Spannungen bestehen aus Rechtecksignalen mit einer vorgegebenen Periode.In the diagram of FIG. 2, the two are at the outputs 30 and, respectively 32 occurring voltages are designated by 90 and 92, respectively. (Of course The signals appearing at the outputs 30 and 32 can also be sent by a third party Clock T originate.) Both voltages consist of square wave signals with a predetermined Period.

Die beiden Spannungen 90, 92 sind um 1800 gegeneinander phasenverschoben.The two voltages 90, 92 are phase-shifted by 1800 with respect to one another.

Während der Impulsdauer der beiden Rechteckspannungen 90, 92 werden die Transistoren 34, 36 mit Basisströmen versorgt und dadurch in die Sättigung gesteuert. Es fließen dann Ströme über die Primärwicklungshälften 12 beziehungsweise 14 und die Transistoren 34 beziehungsweise 36. An den Bürden der Stromwandler 42 und 44 stehen den Strömen über die Transistoren 34 und 36 proportionale Spannungen 94 und 96 an. Über die Verstärker 46 beziehungsweise 48 und die Gleichrichter 50 beziehungsweise 52 gelangen diese Spannungen zu den Analogspeichern 54 und 56, in denen die Spitzenwerte der Spannungen 98 und 100 gespeichert werden.During the pulse duration of the two square wave voltages 90, 92 the transistors 34, 36 are supplied with base currents and thereby into saturation controlled. Currents then flow through the primary winding halves 12 and 12, respectively 14 and the transistors 34 and 36, respectively. At the burdens of the current transformer 42 and 44 are voltages proportional to the currents through transistors 34 and 36 94 and 96. Via the amplifiers 46 or 48 and the rectifiers 50 and 52, respectively, these voltages pass to the analog memories 54 and 56, in which the peak values of voltages 98 and 100 are stored.

Die Kippstufe 82 erzeugt die Impulse 102, von denen der Schalter 58 geschlossen wird. Die Kippstufe 86 gibt die Impulse 106 ab. Von der Kippstufe 84 werden die Impulse 104 erzeugt, die die Schalter 72 und 74 betätigen. Schließ lich gibt die Kippstufe 88 die Impulse 108 flir die Steuerung der Schalter 68 und 78 ab.The flip-flop 82 generates the pulses 102, of which the switch 58 is closed. The trigger stage 86 emits the pulses 106. From the tilting stage 84 the pulses 104 are generated which actuate the switches 72 and 74. In the end the flip-flop 88 outputs the pulses 108 for the control of the switches 68 and 78 away.

Ein Impuls 102 tritt beispielsweise zum Zeitpunkt t auf.A pulse 102 occurs, for example, at time t.

0 Dadurch wird der Analogspeicher 54 entladen und die Spannung 98 auf den Wert Null zurückgesetzt. Nach Beendigung des Impulses 102 springt die Spannung 98 auf den Wert der Spannung 94. Es sei angenommen, daß bereits vor einem Zeitpunkt tl der Transform ator infolge einer Zunahme der Eingangsspannung die Sättigung erreicht hat. Die Sättigung ruft eine niedrige Impedanz im Stromkreis mit der Primärhalbwicklung 12 hervor. Deshalb steigt der Strom in der Wicklung und im Transistor 34 an. Die Anstiegsflanke der dem Strom proportionalen Spannung an der Bürde des Stromwandlers 42 ist in Fig. 2 mit 110 bezeichnet. Da der Strom in der Primärhalbwicklung 14 zum Zeitpunkt tl Null ist, steht auch am Ausgang der Bürde des Stromw andlers 44 die Spannung Null an. Die Spannung des Analogspeichers 54 folgt dem Anstieg der Spannung 94 bis der Spitzenwert erreicht ist. Im Analogspeicher 56 ist noch ein Wert enthalten, der zu einem Zeitpunkt eingegeben wurde, der vor dem in Fig. 2 eingetragenen Zeitpunkt tO liegt. Dieser Wert entspricht dem über den Transistor 36 ohne Sättigung des Transformators fließenden Strom. Die Differenz der beiden Spannungen 98 und 100 ergibt ein Signal, das in Fig. 2 mit 112 bezeichnet ist und den Wert Null hat, solange die in den Analogspeichern 54 und 56 enthaltenen Werte den ohne Sättigung des Transformators fließenden symmetrischen Strömen entsprechen. Es ist dann sowohl die Differenz zwischen der Spannung 98 als Minuend und der Spannung 100 als Subtrahend als auch die Differenz mit der Spannung 100 als Minuend und der Spannung 98 als Subtrahend Null. Die letzere Difterenzspannung ist in Fig. 2 mit 114 bezeichnet. 0 This discharges the analog memory 54 and the voltage 98 reset to the value zero. After the end of the pulse 102, the voltage jumps 98 to the value of the voltage 94. It is assumed that already before a point in time tl the transformer reaches saturation as a result of an increase in the input voltage Has. The saturation causes a low impedance in the circuit with the primary half-winding 12 emerges. Therefore, the current in the winding and in transistor 34 increases. the Rising edge of the voltage proportional to the current at the load of the current transformer 42 is designated by 110 in FIG. 2. Since the current in the primary half-winding 14 to the Time tl is zero, the load of the current converter 44 is also at the output Voltage zero on. The voltage of the analog memory 54 follow that Increase in voltage 94 until the peak value is reached. In analog memory 56 is still contain a value that was entered at a time prior to the in Fig. 2 entered time t0 is. This value corresponds to that via the transistor 36 current flowing without saturation of the transformer. The difference between the two Voltages 98 and 100 result in a signal which is designated 112 in FIG. 2 and has the value zero as long as the values contained in the analog memories 54 and 56 correspond to the symmetrical currents flowing without saturation of the transformer. It is then both the difference between the voltage 98 as the minuend and the voltage 100 as the subtrahend and the difference with the voltage 100 as the minuend and the Voltage 98 as subtrahend zero. The latter differential voltage is shown in FIG 114 designated.

Zum Zeitpunkt tl ist die Spannung 94 bereits geringfügig größer als die den Nennwerten der Ströme bei ungesättigtem Transformator entsprechende Spannung. Diese geringfügige Erc höhung ist auch im Verlauf der Spannung 98 vorhanden. Da zum Zeitpunkt tl ein Impuls 104 auftritt, wird der Analogspeicher 70 auf Null zurückgestellt und die Differenzspannung am Ausgangsteil 66 in den Analogspeicher 76 eingegeben. Durch die Zurückstellung des Speichers 70 bleibt die Spannung 112 zum Zeitpunkt tl auf dem Wert Null stehen. Die Spannung 114 wird dagegen um die Erhöhung der Spannung 98 gegenüber dem normalen Wert negativer.At time t1, the voltage 94 is already slightly greater than the voltage corresponding to the nominal values of the currents with an unsaturated transformer. This slight increase is also present in the course of the voltage 98. There A pulse 104 occurs at time t1, the analog memory 70 is reset to zero and input the differential voltage at the output part 66 into the analog memory 76. By resetting the memory 70, the voltage 112 remains at the point in time tl are at the value zero. The voltage 114, on the other hand, increases by the increase in the voltage 98 more negative than normal.

Den gleichen Sprung auf einen negativen Wert führt die Spannung am Ausgang des Verstärkers 80 aus. Diese Spannung ist in Fig. 2 mit 116 bezeichnet.The voltage on the leads the same jump to a negative value Output of amplifier 80 off. This voltage is designated 116 in FIG. 2.

Zum Zeitpunkt t2 hört der Stromfluß über den Transistor 34 auf.At time t2, the current flow through transistor 34 stops.

Der Maximalwert der Spannung 98 zum Zeitpunkt t2 wird zunächst noch gespeichert. Die übrigen Spannungen behalten ihre zum Zeitpunkt tl angenommenen Werte bei.The maximum value of voltage 98 at time t2 is initially still saved. The other tensions retain the ones assumed at time tl Values at.

Zum Zeitpunkt t3 wird die Basis des Transistors 36 mit Strom versorgt und der Transistor 36 wird leitend. Durch den unsymmetrischen Stromfluß im Transistor 34 ist eine Vorsättigung des Transformators eingetreten, so daß der Strom im Transistor 36 und damit die Spannung 96 nur langsam auf ihren, dem normalen Betrieb entsprechenden Wert ansteigt. Zum Zeitpunkt t3 gibt die Kippstufe 86 einen Impuls 106 ab, durch den der Analogspeicher 56 auf Null zurückgestellt wird. Der Speicher 56 wird nach Beendigung des Impulses 106 mit einer Spannung aufgeladen, die dem Anstieg der Spannung 96 proportional ist.At time t3, the base of transistor 36 is supplied with current and transistor 36 becomes conductive. Due to the asymmetrical current flow in the transistor 34 a presaturation of the transformer has occurred, so that the current in the transistor 36 and thus the voltage 96 only slowly to their normal operation Value increases. At the point in time t3, the flip-flop 86 emits a pulse 106 through the analog memory 56 is reset to zero. The memory 56 is after Termination of the pulse 106 is charged with a voltage that corresponds to the rise in voltage 96 is proportional.

An den Spannungen 112 und 114 ändert sich dabei nichts. Da die Spannung 116 einen geringfügigen negativen Wert hat, wird die Rechteckspannung 92 geringfügig verlängert. D adurch entsteht auch ein längerer über den Transistor 36 fließender Strom, der der Symmetrierung des Übertragers entgegenkommt. Da jedoch die Verlängerung der Impulse einer Erhöhung der Ausgangsspannung entspricht, werden über die Abnahme der Regelgröße beide Signale gleichmäßig zurückgenommen.Nothing changes at the voltages 112 and 114. Because the tension 116 has a slightly negative value, the square wave voltage 92 becomes slightly extended. This also results in a longer flowing through transistor 36 Current that helps balance the transformer. However, since the extension the impulses corresponding to an increase in the output voltage are over the decrease of the controlled variable, both signals are evenly withdrawn.

Zum Zeitpunkt t4 ist die Ansteuerung des Transistors 36 beendet.At time t4, the control of transistor 36 is ended.

Der von der Kippstufe 88 erzeugte Impuls 108 setzt den Analogspeicher 76 auf den Wert Null zurück, das heißt die Spannung 114 wird Null. Gleichzeitig wird der Analogspeicher 70 auf die Differenz der Spannungen 98 und 100 aufgeladen. Diese Differenz spannung entspricht der bei üblichem Betrieb ohne gesättigten Transformator an den Bürden der Stromw andler 42 und 44 fzerrschenden Spannung. Die Spannung 116 springt deshalb ebenfalls auf diesen Wert und wirkt auf den Impulsbreitenmodulator 28 durch ihre Erhöhung des Werts der Regelabweichung im Sinne einer Verkürzung der Dauer der Ansteuerung des Transistors 34 ein.The pulse 108 generated by the flip-flop 88 sets the analog memory 76 back to the value zero, that is, the voltage 114 becomes zero. Simultaneously the analog memory 70 is charged to the difference between the voltages 98 and 100. This differential voltage corresponds to that in normal operation without saturated transformer at the burdens of the current converters 42 and 44 f distorting voltage. The tension 116 therefore also jumps to this value and acts on the pulse width modulator 28 by increasing the value of the system deviation in the sense of shortening the Duration of the activation of the transistor 34.

Die Ansteuerung des Transistors 34 beginnt zum Zeitpunkt t5. Da der Transformator zu diesem Zeitpunkt nicht in der Sättigung ist, steigt der Strom im Transistor 34 und damit die Spannung 94 rasch auf ihren im Norm albetrieb herrschenden Wert. Die Kippstufe 82 erzeugt wiederum einen Impuls 102, durch den der Analogspeicher 54 entladen wird. Der Analogspeicher 54 wird aber nach dem Ende des Im pulses 102 sofort wieder auf den Wert der Spannung 94 aufgeladen. Die übrigen Spannungen 100, 112, 114, 116 behalten ihre Werte über den Zeitpunkt t5 hinaus bei.The activation of the transistor 34 begins at time t5. Since the Transformer is not in saturation at this point, the current in the increases Transistor 34 and thus the voltage 94 quickly to their normal operation prevailing Value. The flip-flop 82 in turn generates a pulse 102 through which the analog memory 54 is discharged. The analog memory 54 is, however, after the end of the pulse 102 immediately charged again to the value of voltage 94. The remaining voltages 100, 112, 114, 116 retain their values beyond time t5.

Zum Zeitpunkt t6 fällt die Rechteckspannung 92 auf den Wert Null zurück. Hierdurch entsteht wiederum ein Impuls 104 der Kippstufe 84. Durch diesen Impuls 104 wird der Analogspeicher 70 auf den Wert Null zurückgesetzt, das heißt, die Spannung 112 wird Null. Der Analogspeicher 75 wird auf die Differenz der Spannungen 93 und 100 aufgeladen. Diese Differenz hat ebenfalls den Wert Null, so daß der von der Subtraktionsschaltung 22 erzeugten Re gelabweichung kein Störgrö ßensign al aufgeschaltet wird.At the time t6, the square-wave voltage 92 drops back to the value zero. This in turn creates a pulse 104 of flip-flop 84. This pulse 104, the analog memory 70 is reset to the value zero, that is to say the voltage 112 becomes zero. The analog memory 75 is based on the difference between the voltages 93 and 100 charged. This difference also has the value zero, so that that of the Subtraction circuit 22 generated rule deviation no Störgrö ßensign al switched on will.

Nach dem Zeitpunkt t6 arbeitet die in Fig. 1 gezeigte Schaltungsanordnung unbeeinflußt von Störgrößen, das heißt die Impulsdauern der Rechtecksignale 90 und 92 stimmen miteinander über ein.After time t6, the circuit arrangement shown in FIG. 1 operates unaffected by interfering variables, that is, the pulse durations of the square-wave signals 90 and 92 agree with each other about.

Es sei angenommen, daß zum Zeitpunkt t7 durch die Einwirkung einer Störgröße, zum Beispiel einer Änderung der Eingangsspannung, der Strom im Kreis rnit der Primärhalbwicklung 14 und dem Transistor 36 anzusteigen beginnt. Dadurch entsteht eine Unsymmetrie hinsichtlich des Stromverlaufs in den beiden Zweigen der Primärseite des Gegentakt-Wandlers.It is assumed that at time t7 by the action of a Disturbance, for example a change in the input voltage, the current in the circuit with the primary half-winding 14 and the transistor 36 begins to rise. Through this there is an asymmetry in terms of the current flow in the two branches of the Primary side of the push-pull converter.

Nach dem Zeitpunkt t7 laufen daher in Bezug auf den Stromkreis mit der Halbwicklung 14 und dem Transistor 3tj ebensolche Ausgleichsvorgänge ab, wie sie bereits oben für eine Unsymmetrie des Kreises mit der Halbwicklung 12 und dem Transistor 34 beschrieben wurden.After the point in time t7, therefore, they also run with respect to the circuit the half-winding 14 and the transistor 3tj from the same compensation processes as they already above for an asymmetry of the circle with the half-winding 12 and the Transistor 34 have been described.

Durch die oben erläuterte Steuerung der Schalter 72 und 74 beziehungsweise 68 und 78 mittels der monostabilen Kippstufen 84 und 88 wird erreicht, daß am Verstärker 80 immer nur eine der Differenzspannungen der Ausgangsteile 64, 66 ansteht. Die Spannung am Verstärker 80 entspricht also entweder der Unsymmetrie des Kreises mit der Halbwicklung 12 und dem Transistor 34 oder derjenigen des Kreises mit der Halbwicklung 14 und dem Transistor 36.By controlling switches 72 and 74, respectively, discussed above 68 and 78 by means of the monostable multivibrators 84 and 88 is achieved that the amplifier 80 always only one of the differential voltages of the output parts 64, 66 is present. the The voltage at the amplifier 80 thus either corresponds to the asymmetry of the circuit with the half-winding 12 and the transistor 34 or that of the circuit with the half-winding 14 and transistor 36.

Entspricht die festgestellte Störgrößenspannung 116 der Differenz zwischen einer unsymmetrischen Spannung 94 und der zeitlich davor gemessenen Spannung 96, dann wird aufgrund des Vorzeichens der Spannung 116 die Rechtecksignaldauer des Signals 90 vergrößert, wenn die Spannung 94 die Spannung 96 übersteigt. Andererseits wird die Rechtecksignaldauer des Signals 90 verkürzt, wenn die Spannung 94 kleiner als die Spannung 96 ist.If the determined interference variable voltage 116 corresponds to the difference between an asymmetrical voltage 94 and the voltage measured before that 96, then based on the sign of the voltage 116 becomes the square-wave signal duration of signal 90 increases when voltage 94 exceeds voltage 96. on the other hand the square wave duration of the signal 90 is shortened when the voltage 94 is smaller than the voltage is 96.

Hierdurch läßt sich erreichen, daß zwischen der Erfassung einer Unsymmetrie und dem Einsetzen der Gegenmaßnahmen nur eine halbe Periode der Rechteckspannungen 90, 92 liegt.In this way it can be achieved that there is an asymmetry between the detection and the implementation of the countermeasures only half a period of the square-wave voltages 90, 92 lies.

Ein einfacherer Schaltungsaufbau entsteht dann, wenn einer der Zweige mit den Elementen 68, 70, 72 oder 74, 76, 78 weggelassen wird. Die Anordnung hält auch in diesem Fall bei großen Störgrößennnderungen eine genaue Regelung der Ausgangsspannung aufrecht. Es wird dann jedoch nur die Rechtecksignaldauer der Spannung 92 beziehungsweise 90 durch den Impulsbreitenmodulator 28 beeinflußt wenn Störgrößenänderungen auftreten. Wenn die Störgrößenspannung 116 aus der Differenz des unsymmetrischen Signals 96 und dem zeitlich davor gemessenen Signal 94 erhalten wurde, wird sofort auf die Rechtecksignaldauer der Spannung 92 so eingewirkt, daß bei größerer Spannung 96 und kleinerer Spannung 94 die Rechtecksignaldauer verlängert wird und bei kleinerer Spannung 96 und größerer Spannung 94 die Rechtecksignaldauer verkürzt wird.A simpler circuit structure arises when one of the branches with elements 68, 70, 72 or 74, 76, 78 is omitted. The arrangement holds Even in this case, in the case of large changes in the disturbance variable, precise control of the output voltage upright. However, only the square-wave signal duration of the voltage 92 is then used, respectively 90 influenced by the pulse width modulator 28 when disturbance variable changes occur. If the interference variable voltage 116 from the difference in the asymmetrical signal 96 and the signal 94 measured in time prior to this was obtained, is immediately applied to the Square-wave signal duration of the voltage 92 acted in such a way that with a higher voltage 96 and a smaller voltage 94, the square-wave signal duration is lengthened and with a smaller voltage Voltage 96 and higher voltage 94 the square-wave signal duration is shortened.

Der einfachere Schaltungsaufbau bewirkt jedoch, daß zwischen der Erfassung einer Unsymmetrie und dem Einsetzen der Gegenmaßnahmen eine gesamte Periode der Rechteckspannungen 90 beziehungsweise 92 vergeht.The simpler circuit construction, however, causes that between the detection an asymmetry and the initiation of countermeasures for an entire period of Square-wave voltages 90 and 92 pass.

Claims

P a t e n t a n s p r ü c h, e 1. Procedure for maintaining a precise regulation of the output voltage or the output current of a Push-pull converter in the event of large fluctuations in the input voltage and the output load, where from the output voltage or the output current as the actual value of the controlled variable and a setpoint the control deviation is formed and the actual value by change the switching times of periodic switched on and off transistors 1 <constant is held, of which alternate the flow of primary currents in a transformer of the push-pull converter is controlled, that the voltage-time areas of the transistors in each current-carrying period (34, 36) or the amplitudes of the transistors (34, 36) flowing currents can be determined that from the voltage-time areas of the Current amplitudes of two consecutive periods of the current transfer Transistors (34, 36) differences are formed and that the differences respectively the control deviation can be added as a disturbance variable.

2. The method according to claim 1, d a d u r c h g e k e n nz e i c h n e t that after the determination of the voltage-time area or current amplitude has ended in a current-carrying period of the one transistor (34) using the difference the voltage-time area or current amplitude of the immediately preceding current supply Period of the other transistor is formed and that the amplitude of the first transistor (34) is extended when the voltage-time area or current amplitude is on the second Transistor (36) exceeds that of the first transistor (34) and vice versa Case is shortened.

3. The method according to claim 1, d a d u r c h g e k e n nz e i c h n e t that two differences are generated from the current-carrying in neighboring Periods of the transistors (34, 36) determined voltage-time areas or current amplitudes by interchanging 4lnuend and subtrahend, that That difference is used as the disturbance variable in each case, which is in the currently running Period determined voltage-time area or current aplitude forms the subtrahend, that when the first difference is applied as a disturbance variable, the control time of the second transistor (36) is enlarged when the voltage time area or current amplitude of the first transistor (34) exceeds that of the second transistor or the Control time of the second transistor (36) is shortened when the voltage time area or the current amplitude of the first transistor (34) is that of the second transistor (36) falls below and that with the second difference as an added disturbance variable the control time of the first translator is extended when the voltage side surface or the current amplitude of the second transistor (36) is that of the first Transistor (34) exceeds or shortens the control time of the first transistor becomes when the voltage-time area or current amplitude of the second transistor is the one of the first transistor (34) falls below.

4. Arrangement with a push-pull converter that uses a transformer two identical primary windings or one primary winding provided with a center tap contains, the primary windings or the primary winding halves on both sides the center tap are arranged in series with transistors for implementation of the method according to claim 1 or one of the following claims, d a d u r c h it is not indicated that with the primary windings or primary winding halves (12, 14) and the transistors (34, 36) containing circuits in each case voltage-time area measuring devices or a current transformer (42, 44) and loads are connected to which storage (54, 56) are connected downstream, each at the beginning of a control signal (90, 92) for the transistors (34, 36) can be reset to zero, that the memories (54, 56) are connected to inputs of a subtraction circuit (62, 62), the two differences generated, in which the minuend and subtrahend are swapped, that the two Differences can be fed to different memories (70, 76), which alternately through the control signals (90, 92) can be reset to zero, and that the memory (70, 76) are connected to inputs of an amplifier (80) to which a summing element (26-) for the interference control with the. Control deviation is connected downstream, said summer (26) feeding a pulse width modulator (28); the two with one of the transistors each (34, 36) connected outputs (30, 32).

5. Apparatus according to claim 4, d a d u r c h g e k e n n z e i c n e t that switches (58, 60) are placed in parallel with the memories (54, 56), the output signals of monostable multivibrators (82, 86) can be switched on, the each from a rising edge of the control signal (90, 92) or the basic clock T for the transistors (34, 36) can be triggered

6. Apparatus according to claim 4 or 5, that the memory (70, 76) on the input side each connected to a switch (68, 74), each of which has an output (64, 66) of the subtraction circuit (62) is fed that in parallel with the memories (70, 76) each has a switch (77, 78) and that the switch (68 or 74) at the input of a memory (70 or 76) and the switch (78 or 72) in parallel with the other memory (76 or 70) the output signal of a common monostable multivibrator (88 or 84) can be switched on, the flip-flops (88 and 84) each from one the falling edges of the control signals (92, 90) of the transistors (34, 36) can be triggered are.

7. The device according to claim 4 for performing the method according to Claim 2, that the subtraction circuit (62) only one exit (64) has a circle with a Switch (6 @) a memory (70) and a parallel to the memory (70) Switch (72) feeds that the memory (70) is connected to an amplifier (80) is which the disturbance variable via a summing element (26) to a pulse width modulator (28) to control the transistors (34, 35) and that the switches (68, 72) each of a monostable flip-flop (84, 88) can be switched on, which of a falling edge of a control signal can be triggered.