DE2801853A1

DE2801853A1 - Integrierte digitale datenverarbeitungseinrichtung

Info

Publication number: DE2801853A1
Application number: DE19782801853
Authority: DE
Inventors: Vernon Campbell Gregory
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1977-01-24
Filing date: 1978-01-17
Publication date: 1978-07-27
Also published as: NL7800853A; JPS5393746A; FR2378311A1; GB1574540A; JPS5937639U; HK68683A; FR2378311B1; US4153942A

Description

§801853 Dipl.-Phys. O.E. Weber ο-β München 71

Patentanwalt __ <| , Hofbrunnstraße 47

Telefon: (089) 7915050

Telegramm: monopolweber manchen

H 64-5

H0T020LÄ., INO.

East Algonquin Ho ad

Scliauuburs, 111. 6OI96

USA

Integrierte digitale Datenverarbeitungs-

einrichtung

809830/0758

Die Erfindung "betrifft allgemein digitale Datenverarbeitungseinrichtungen und bezieht sich, insbesondere auf digitale Ein-Bit-Verarbeitungseinrichtungen.

Es sind allgemein integrierte Mikroprozessoren bekannt, welche derart ausgebildet sind, daß ein großer Teil der Verarbeitungsleistung oder Rechenleistung auf einem einzelnen Halbleiterplättchen angeordnet ist, und zwar entweder für sich oder in Verbindung mit einer verhältnismäßig kleinen Zahl von Adapt er- und Speicher-Plättchene Derartige Einrichtungen sind bisher typischerweise "byte-orientiert, so daß Daten und Adresseninformation in der Weise verarbeitet werden, daß alle Bits eines Bytes (beispielsweise kann ein Byte aus acht Bits bestehen^ parallel verarbeitet werden. Solche Mikroprozessoren sind mit Hilfe von Maschinenbefehlen programmierbar, oder es kann in einer alternativen Ausführungsform ein Erogramm vorgesehen werden, einschließlich einem Compiler, um die Programmierung mit Hilfe von benutzer-orientierten Erograinmiersprachen vornehmen zu können. In jedem Falle sind verhältnismäßig gut ausgebildete Programmierer erforderlich, um solche Mikroprozessoren für vielfältige Datenverarbeitungsanwendungen optimal ausnutzen zu können» Es gibt jedoch viele industrielle Steueranwendungen, bei welchen programmierbare Steuereinrichtungen erforderlich sind, die leicht durch mechanisch orientierte Wartungsleute programmiert werden können, die keine spezielle elektronische Ausbildung haben und insbesondere keine Ausbildung in einer speziellen Maschinensprache, Assemblersprache oder einer benutzer-orientierten Programmiersprache ο Obwohl die hochentwickelten byte-orientierten Mikroprozessoren gut dafür geeignet sind, Probleme zu lösen, bei welchen komplizierte Manipulationen oder das Sortieren von großen Mengen von Daten mit hoher Geschwindigkeit ebenso wie komplizierte mathematische und logische !Punktionen und Berechnungen erforderlich sind, wenn sie durch entsprechend ausgebildete Programmierer programmiert werden, sind solche Ein-

809830/0758

rich.tun.gen verhältnismäßig ungeeignet für viele industrielle Steuerprobleme, deren logische Operationen gegenwärtig durch Heiaissysteme ausgeführt werden· Relaissysteme lassen sich leicht durch ein mechanisch orientiertes Personal programmieren, welches keine spezielle Ausbildung in der Programmierung eines Computers hat_o Beispielsweise sind byte-orientierte Mikroprozessoren für solche einfachen industriellen Steueraufgaben VTi e die Steuerung des Eins ehalt ens einer großen Anzahl von Lichtern oder das Aktivieren einfacher elektroniechanischer Schalter mit Hilfe von Spulen in Energiesteuersystemen unter einer Programmsteuerung ungeeignet. Es sind viele Befehle erforderlich, um eine solche Aufgabe mit gegenwärtig verfügbaren byte-orientierten Mikroprozessoren zu lösen, und das Personal, welches mit der Programmierung von Relaisschaltungen vertraut ist, ist im allgemeinen nicht dazu in der Lage, derartige Programmieraufgaben ohne spezielle Zusatzausbildung zu bewältigen₀

Der Erfindung liegt die Aufgabe zugrunde, eine digitale Steuereinrichtung zu schaffen, welche sich auch von. Personen leicht programmieren läßt, die lediglich mit der Programmierung von Relaisnetzwerken vertraut sind„

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale„

Gemäß der Erfindung wird eine digitale Ein-Bit-Steuereinheit geschaffen, bei welcher die Programmieroperationen auf einer Eiiis-zu-Eins-Basis denjenigen Programmieroperationen entsprechen, wie sie bei einem Relaisnetzwerk auftreten, einschließlich der Relais mit Arbeits- bzw« Ruhekontakt.

Gemäß einer bevorzugten Ausführungsform des Erfindungsgegenstandes ist vorgesehen, daß eine Mehr-Bit-Prozessoreinrichtung vorgesehen ist, um eine Parallel-Byte-Ausführung einer ersten Gruppe von Befehlen zu gewährleisten, daß weiterhin

809830/0758

eine erste Einrichtung vorhanden ist, um den Mehr-Bit-Prozessor mit einer ersten Speichereinrichtung zu verbinden, in welcher die erste Gruppe von Befehlen gespeichert ist, daß weiterhin eine Ein-Bit-Prozessoreinrichtung ra.it der Mehr-Bit-Erozessoreinrichtung verbunden ist, um eine Seriell-Bit-Ausführung einer zweiten Gruppe von Befehlen zu gewährleisten, und daß eine zweite Einrichtung vorhanden ist, um den Ein-Bit-Erozessor mit einer zweiten Speichereinrichtung zu verbinden, in welcher die zweite Gruppe der Befehle gespeichert ist₀

809830/0750

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

1 ein Blockdiagramm einer erfindungsgemäßen Ein-Bit-Steuereinheit,

Pig«, 2A-2F in Kombination ein vollständiges Logikdiagramm der in der !"ig. 1 dargestellten Ausführungsform des Erfindungsgegenstandes,

J¹Ig. 3 ein Blockdiagramm eines Systems, welches die in der Figo 1 dargestellte Ausführungsform der erfindungsgemäßen Ein-Bit-Steuereinheit verwendet,

4 ein Blockdiagramm eines weiteren Systems, welches die Steuereinheit gemäß Fig. 1 veranschaulicht,

5 ein Blockdiagramm, welches zur Erläuterung der Arbeitsweise der erfindungsgemäßen Steuereinheit dient,

Figo 6 ein Blockdiagramm eines integrierten Systems, welches einen Byte-orientierten Prozessor und eine gemäß der Erfindung ausgebildete Ein-Bit-Steuereinheit aufweist, und

Figo 7 ein Blockdiagramm eines v/eiteren Systems, welches eine Ein-Bit-Steuereinheit und einen Byte-orientierten Mikroprozessor gemäß der Erfindung aufweist«

Gemäß I"ig. 1 überträgt und empfängt die Steuereinheit 10 Daten über die mit DIO bezeichnete und in zwei Eichtungen arbeitende Datenleitung 14. Eine Eingabe-Aktivierungsverriegelung 22A, welche ein getaktetes D-Flip-Flop sein kann, hat ihren D-Eingang mit der Datenleitung 14 und ihren Ausgang 38 mit einem Eingang eines UND-Gatters 39 verbundene Die Datenleitung 14 ist mit dem anderen Eingang des UND-Gatters 39 verbunden, und der Ausgang 40 des UND-Gatters 39 ist mit einem Eingang einer nicht arithmetischen Logikeinheit 49 verbunden«) In einer bestimmten gerätetechnischen Ausführungsform könnte natürlich

809830/0758

das UND-Gatter 39 durch, ein NAND-Gatter ersetzt werden. In den Ansprüchen wird der Ausdruck "Gatter vom UND-Typ" verwendet, um entweder ein UND-Gatter oder ein NAND-Gatter anzusprechen, und es wird eine ähnliche Ausdrucksweise für ein "Gatter vom ODER-Typ" verwendet, um entweder ein ODER-Gatter oder ein NOR-Gatter anzusprechen. Der Takteingang 0 der Eingabe-Aktivierungsverriegelung 22A ist mit der Steuerleitung 28 verbunden, welcher ein Eincabe-Aktivierungssignal ΣΕ1Τ zugeführt wirde Die Steuerleitung 28 gehört zu einer Gruppe von Ausgangsleitungen 26 der Steuerlogikeinheit 2h und spricht auf das Signal an, wenn das Eingangs-Aktivierungssignal IEIT ermittelt bzw, dekodiert wird. Das Befehlsregister 22 hat seine vier Eingänge allgemein mit 12 und mit den Buchstaben I. , Ig, Iq und I-Q bezeichnet, wodurch in der Kombination ein Vier-Bit-Befehlskode oder ein Operationskode gebildet wird_o

Eine bevorzugte Ausführungsform der Steuereinheit gemäß ist in den Pig. 2A-2F dargestellt. Mir diese bevorzugte Ausführungsform des Erfindungsgegenstandes ist vorgesehen, daß das Befehlsregister 22 den Vier-Bit-Befehlskode bei einer abfallenden Planke des Taktsignals X1 auf der Leitung 16 auf sich selbst verriegelt. Das Taktsignal auf X1 wird durch den internen Oszillator 36 erzeugt, welcher interne Taktsignale an die Schaltung der industriellen Steuereinheit 10 liefert und auch ein externes Signal auf der Leitung 16 erzeugt, um eine Synchronisation mit einer zur Steuereinheit 10 externen Schaltung zu ermöglichen, wie es unten näher erläutert wird.

Die Ausgangssignale des Befehlsregisters 22 werden den Eingängen der Steuerlogikeinheit 24 zugeführt, welche aus einer Logikschaltung besteht, die verschiedene Zeitsteuersignale und weitere Steuersignale auf den Leitungen erzeugt, die allgemein mit 26 bezeichnet sind und die dazu erforderlich sind, den gesamten Betrieb von der Schaltung in der Pig. 1 in Reaktion auf Jeden der 16 Befehle zu bewirken, welche die Steuer-

809830/0758

— Jib —

einheit 10 ausführen kann« Die Eingabe-Aktivierungssignale ZEIT auf der Leitung 28, die Ausgabe-Aktivierungssignale OEN auf der Leitung 34, die Sprungsignale JMP auf der Leitung 51» die Rückkehrsignale ETH auf der Leitung 52, die Speicliersignale STO auf der Leitung 33, die Signale zur Speicherung des Komplements STOO auf der Leitung 32 und die Rucksteilsignale auf der Leitung 29 sind alle Signale, welche durch die Steuereinheit 24 in Reaktion darauf erzeugt werden, daß die entsprechenden Befehle durch das Befehlsregister 22 ermittelt werden_e Weitere Steuersignale, welche durch die Steuerlogik 24 erzeugt werden, erscheinen in den lig. 2Α-2Ϊ¹.

Die Hysteresisschaltung 37 nat eine Eingabeleitung 20, welcher ein Rückstart-Eingangssignal zugeführt werden kann, um den Oszillator 36 und verschiedene andere Teile in der Steuereinheit 10 zu aktivieren. Die nichtarithmetische Logikeinheit 49 hat einen zweiten Eingang 47 und einen Ausgang 5Oo Die Logikeinheit 49 führt logische Operationen "bei den Logiksignalen aus j welche an dem ersten Eingang 40 und dem zweiten Eingang 47 auftreten, und sie erzeugt das logische Ergebnis auf der Leitung 50 j welche mit dem D-Eingang des Ergebnisregisters 48 verbunden ist, dessen Takteingang mit der Leitung 29 verbunden ist, die wiederum mit der Steuerlogik 24 verbunden ist„ Der Q-Ausgang 47 des Ergebnisregisters 48, welches ein D-Flip-Flop sein kann, ist mit dem Eingang 47 der Logikeinheit 49 und mit einem Eingang des UND-Gatters 47A verbunden. Ein weiterer Eingang des UND-Gatters 47A ist mit der mit STO bezeichneten Leitung 33 verbunden,, Der Ausgang 470 des UND-Gatters 47A ist mit einem Eingang des Schreibgatters 41 verbunden,, Der mit "§ bezeichnete komplementäre Ausgang 47D des Ergebnisregisters 48 ist mit Hilfe eines Inverters mit der Leitung 48A verbunden, welche das Ergebnis als externes Ausgangssignal zur Verfugung stellte Der mit HJ bezeichnete Ausgang 47D ist auch mit einem Eingang des UND-Gatters 47B verbunden, dessen anderer Eingang mit der mit STOO bezeichneten Leitung 32 verbunden ist. Der Ausgang des

809830/0758

UND-Gatters 47B ist mit der Leitung 470 verbunden. Die UND-Gatter 47A und 47B arbeiten mit Signalen auf den Leitungen 33 und 32 zusammen, um entweder den Inhalt des Ergebnisregisters 48 oder das Komplement davon in den Eingang 470 des Schreibgatters 41 einzuspeisen«. Die Leitungen 30 und 31) welche ebenfalls mit den Ausgängen der Steuerlogik 24 verbunden sind, erzeugen Signale, welche als Markierung 0 und als Markierung i¹ bezeichnet sind, und zwar in Reaktion auf die Befehle "keine Operation", wie es unten näher erläutert wird.

Das Schreibgatter 41 führt entweder den Q- oder den Q-Ausgang des Ergebnisregisters 48 auf die Datenleitung 14 zurück, was von dem Schreibsignal abhängt (auf der Leitung 42A), welches von den Schreibgattern 45 bzw« 46 kommt. Es ist ersichtlich, daß das Ergebnis der Logikoperation der Logikeinheit 49 extern erzeugt werden kann, und zwar entweder auf der Leitung 48A oder auf der Datenleitung 14, wenn ein Befehl "Speichern" (SOJO) oder ein Befehl "Speichern Komplement" (STOO) ausgeführt wird. Das Ausgangs-Verri egelungsgat t er 43 hat seinen D-Eingang mit der Datenleitung 14 und seinen Takteingang mit der mit OEN bezeichneten Leitung 34 verbunden. Sein Ausgang ist mit einem Eingang eines Gatters 45 vom UND-Typ verbunden, dessen anderer Eingang mit dem Ausgang des Gatters 45 vom ODER-Typ verbunden ist. Die mit STO bezeichnete Leitung 33 und die mit STOO bezeichnete Leitung 32 sind mit den zwei Eingängen des ODER-Gatters 46 verbunden. Der Ausgang des UND-Gatters 45 ist mit der Schreibleitung 42 verbunden, welche ein externes Schreibsignal in Reaktion auf die Ausführung eines Befehls zum Speichern oder zum Speichern des Komplements erzeugt.

Das Befehlsregister 22 gemäß !"ig. 1 ist in der Pig. 2A in weiteren Einzelheiten dargestellt. Die Steuerlogik 24 ist zum Teil in der Pig. 20, zum Teil in der ELg. 2E und zum Teil in der ELg. 2Έ dargestellt. Die Logikeinheit 49 und

809830/0758

-JSr-

das Ergebnisregister 48 sind in den Hg« 2B und 20 veranschaulichte Die Eingabe-Aktivierungsverriegelung 22A und die zugehörige Schaltung sind in der Hg. 2F dargestellt» Eine genauere Darstellung der Schreibschaltung ist ebenfalls in der Figo 2F wiedergegeben« Der Oszillator 36 ist in der Hg. 2A dargestellt. Derjenige Teil der Steuerlogik 24, welcher das mit JMP bezeichnete Signal und das mit RTN bezeichnete Signal erzeugt, ist in der Hg. 2D dargestellt« Derjenige Teil der Steuerschaltung 24, welcher die Signale der Markierung 0 und der Markierung P erzeugt, ist in der Hg« 2E veranschaulicht« Aus den Informationen in den Hg. 2A-2F ist es für den Fachmann ohne weiteres möglich, die Steuereinheit 10 nachzubauen, da die Darstellung der Steuereinheit 10 in der Zeichnung in allen Einzelheiten exakt wiedergegeben ist.

Die folgende Tabelle ist eine Liste der 16 Befehle, welche die Steuerlogik und die BefehlsLekodierlogik 24 ausführen können«,

Befehlsliste

0	NOP
1	LDA
2	LDAC
3	TJlTD
4	UNDO
5	ODER
6	ODERO
7	XNOR
8	STO
9	STOO
A	IEN
B	OEN
G	JMP
'D	RTN
E	SKZ
F	NOP

R<rR und .Markierung 0 = 1

R«-R+D

R<rR+D"

R<r1, wenn R = D

D <rR und W = 1

D« R" und W = 1

IEN^D

OEN* D

JMP 1

RTN 1

nächsten Befehl überspringen, wenn R

R R und Markierung F = 1

809830/0758

Die Verarbeitungsleistung oder Rechenleistung der industriellen Steuereinheit hängt weitgehend von den Befehlen 1-7 ab. Die Befehle 1-7 können dazu verwendet werden, die industrielle Steuereinheit ICU zu programmieren, wie sie in der Pig. 3 dargestellt ist, und zwar in derselben Weise und unter Verwendung derselben Schritte wie bei einem herkömmlichen Relaissystem, welches dieselbe Sanktion erfüllt. Der Ausdruck "industrielle" wurde deshalb gewählt, weil die Steuereinheit gemäß ELg. 1 weitgehend für die industrielle Steuertechnik bestimmt isto Die Befehle 8 und 9 können dazu verwendet werden, die Steuereinheit derart zu programmieren, daß Information in eine externe Eingabe/Ausgabe-Schaltung oder Speicherschaltung eingeschrieben wird_o Die Befehle 0 und P zur Ausführung "keine Operation" können dazu verwendet werden, die Markierung 0 und die Markierung P bzw, die entsprechenden Signale zu erzeugen, die dazu dienen können, vom Programmierer dazu verwendet zu werden, verschiedene Aufgaben in dem System zu erfüllen. Beispielsweise könnte ein Zeitsteuersignal für ein Oszilloskop oder für eine Zeicheneinrichtung erzeugt werden«, Ein anderer Zweck der Befehle "keine Operation" besteht darin, das Befehlsprogramm abzuspeichern, wenn elektrisch programmierbare Pestspeicher verwendet v/erden. Ein Befehl kann leicht ausgelassen werden, indem an seine Stelle ein Befehl "keine Operation" gesetzt wird. Die Befehlsdekodiereinrichtung interpretiert eine Kodierung, die nur aus "1" oder "O" besteht, als nicht programmierte Stelle, Da sowohl LDA- als auch LDAO-Signale verarbeitet werden können, besteht die Möglichkeit, auf einfache Weise sowohl positive als auch negative Logik zu verwenden. Die Befehle O, D und E dienen dazu, Unterroutinen auszulösen und die Arbeitsweise einer industriellen Steuereinheit in einem System mit anderen Prozessoren auszulösen_e

Die Pig. 3 beschreibt ein minimales Arbeitssystem, welches die industrielle Steuereinheit gemäß Fig. 1 verwendet« Dieses System könnte leicht erweitert werden, um dieselbe Punktion wie teure industrielle Steuereinrichtungen auszuführen, die gegenwärtig

809830/07S8

unter Verwendung von Relais-Leiter-lfetzwerken ausgebildet sind«, Die erfindungsgemäße Anordnung arbeitet jedoch, wesentlich, preiswerter und wesentlich schneller als derartige Relais-Systerne. Die Ein-Bit-Steuereinheit 1OA könnte dieselbe sein wie die Steuereinheit 10 gemäß !ig· 1_O Der Programmzähler (PO) 101 ist ein herkömmlicher rück st ellbar er Zähler,, Derartige Zähler sind weit verbreitet und brauchen nicht näher beschrieben zu werden. Der Ausgang X1 der Steuereinheit 10A dient als Taktgeber für den Programmzähler 101. Die Ausgänge 104 des Programmzählers 101 sind direkt mit den Adresseneingängen eines Fe st speie hers verbunden, der elektrisch programmiert werden könnte und der als Speicher mit 256 Worten zu vier Bit ausgebildet sein kann« Das Bit mit dem geringsten Stellenwert ist mit der mit X1 bezeichneten Leitung 16A verbunden, welche auch den Programmzähler 101 triggerto Die Bit-Leitungen 12A, 12B, 120 und 12D sind mit den Befehlskodeeingängen Ij, Xg, Iq und Ij, der Steuereinheit 1OA verbundene Die Arbeitsweise ist derart, daß auf den ansteigenden Planken das Taktsignal X1 der Vier-Bit-Leitungen einen Befehlskode erzeugt, der in das Befehlsregister verriegelt wird und anschließend dekodiert wird, um den entsprechenden Befehl auszuführen,, Drei der Bitleitungen von dem Festspeieher 105 sind auch mit den Adresseneingängen der adressierbaren Ausgangsverriegelungen 107 und mit den adressierbaren Eingabeverriegelungen 108 verbundene Adressierbare 4 χ 256-Bit-B¹estspeiclier sind in der Industrie allgemein erhältliche Adressierbare Verriegelungen wie 107 und 108 sind vom lachmann ebenfalls leicht zu verwirklichen und sind als Standard-Bauteile M0i4512von Motorola erhältlich, ebenso wie die in kürze erhältlichen Bauteile M014099 und M014599« Die Dateneingänge der adressierbaren Verriegelungsschaltungen 107 und 108 sind beide mit der in zwei Eichtungen arbeitenden Datenleitung 14A verbunden, welche mit der Daten-Eingabe-Ausgabe-Elemme der Steuereinheit 1OA verbunden ist«, Der Schreib ausgang 42A der Steuereinheit 1OA ist mit dem Aktivierungseingang der adressierbaren Verriegelung 108 verbunden und ist weiterhin mit

809830/0758

Hilfe des ODER-Gatters 106 mit einen Aktivierungseingang der adressierbaren Ausgabe-Verriegelungsschaltung 107 verbunden. Die adressierbare Verriegelungsschaltung 107 weist acht Ausgabeverriegelungen auf, von denen jede mit 110 jeweils bezeichnete Ausgänge aufweist„ Die adressierbaren Verriegelungen 108 haben 8 Eingabeverriegelungen, die allgemein mit 109 bezeichnete Eingabeleitungen aufweisen,, Die Eingabe/Ausgabe-Schaltung könnte leicht auf einem integrierten HLättche.n ausgebildet sein, wobei die Verriegelungen 107 und 108 in ein einzelnes Bauteil von in zwei Eichtungen arbeitenden Dateneingabe/ausgabe-Leitungen zusammengefaßt sein könnten,, Die Anzahl der Bits könnte von 8 auf 16 ausgedehnt werden, so daß dadurch von allen Vier-Bit-Leitungsausgängen des Festspeichers 105 Gebrauch gemacht würde„

Natürlich könnte der Festspeicher 105 auf jede gewünschte Größe erweitert werden, und er könnte auch auf jede gewünschte Anzahl von Bits gebracht werden» Es wären natürlich nur vier der Bits dazu zu verwenden, den Adressenkode während des ersten Teils jedes Maschinenzyklus zu bilden, während hingegen bei einem zweiten Abschnitt jedes Maschinenzyklus eine Adresse beliebiger Länge für die Eingabe/Ausgabe-Schaltung bei einer beliebigen Anzahl von Bits verwendet werden könnte„

Die Arbeitsweise der Eingabe/Ausgabe-Schaltung ist derart gewählt, daß die Eingabe/Ausgabe-Leitung der adressierten Eingabe/ Ausgabe-Verriegelung mit der Datenleitung 14-A verbunden ist und alle nicht adressiert en Eingabe- oder Ausgabeverriegelungen gegenüber der Datenleitung 14A isoliert bleiben. Somit kann die Steuereinheit 1OA in Kombination mit dem Erogrammzähler 101 und einem vorgegebenen Befehlsprogramm im Pestspeicher 105 dazu verwendet werden, eine beliebige gewünschte Folge von Steuerausgangssignalen (für eine Schreiboperation) oder von Eingangssignalen (für eine Leseoperation) zu liefern, um beispielsweise eine

809830/0758

Maschine, einen Fertigungsvorgang, usw. zu steuern,,

Die Figo 4 veranschaulicht eine weitere Anwendung einer industriellen Steuereinheit, wie sie in der Figo 1 dargestellt ist. Die Steuereinheit 202 könnte dieselbe sein wie die Steuereinheit 10 in der Pig. 1, und der Erogrammzähler 203 könnte im wesentlichen derselbe sein, wie er in der Figo 3 dargestellt ist. Außerdem könnte die Eingabe/Ausgabe-Schaltung 205 dieselbe sein wie in der Fig. 3» wo die entsprechenden Schaltungen mit 107 und 108 bezeichnet sind» Ein Fertigungssystem, welches eine aufwendige gerätetechnische Einrichtung wie elektromechanische Einrichtungen, Präzisionsöfen, Mischvorgänge, usw., enthält, ist allgemein bei 208 dargestellt. Eine Hehrzahl von Eingängen und Ausgängen, Vielehe das Herst el lungs sy st em mit der Eingabe/Ausgabe-Schaltung 205 verbinden, ist allgemein bei 213 dargestellte Weiterhin veranschaulicht die Figo 4 einen RAM-Speicher 201, d.h. einen Speicher mit Direktzugriff, welcher zwei Eingänge aufweist» Weiterhin sind ein Speicher 204, ein Mikroprozessor 206 und eine Adapterschaltung 207 vorhandene Der Speicher 204 kann einen Festspeicher und einen Direktspeicher umfassen, wie sie an sich bekannt sind, so daß sich eine weitere Erläuterung erübrigte Mikroprozessor sind ebenfalls an sich grundsätzlich bekannt. Als Beispiele dienen der Mikroprozessor Motorola M06800, Fairchild F8 oder Intel 8080. Eine vollständige Beschreibung des Mikroprozessors Motorola MG6800 ist in der US-PS 3 962 682 niedergelegt. Die Anpass-Schaltung 207 kann einen Adapter vom Typ Motorola M06820 aufweisen, der im einzelnen in der US-Patentschrift 3 979 730 beschrieben ist. Ein geeigneter MM-Speicher könnte der Speicher vom Typ Motorola M0M6810 sein, und ein geeigneter Festspeicher könnte ein Speicher vom Typ Motorola M0M6830 sein, welcher den Speicherblock 204 beinhaltete Über die Peripherie-Datenschiene 214 wird eine Verbindung mit den Adaptern im Block 207 hergestellt» Ein Doppeleingang-BAM

809830/0758

ist so weit im einzelnen besenrieben, daß der Fachmann den Block 201 gerätetechnisch gestalten kann, und zwar in der US-Patentanmeldung "Dual Port Random Access Memory Storage Gell" von John R. Heinert, SJT₀ 74-5 023, eingereicht von der Anmelderin der vorliegenden Anmeldung am 26. November 1976«

Ein Doppeleingangs-RAM liefert eine unabhängige Zugangseinrichtung, um jede Speicherzelle in der Weise anzusprechen, daß beispielsweise ein bestimmter Speicherplatz in unabhängiger Weise gleichzeitig oder zu verschiedenen Zeiten ausgelesen werden kann, und zwar von zwei verschiedenen Prozessoren« Jeder Prozessor kann Information unabhängig von dem anderen in eine bestimmte Speicherzelle einschreiben. Folglich hat ein Doppeleingangs-RAM zwei Adressenschienen und zwei Datenschienen. In der Pig. 4- ist die erste Adressenschiene, welche dem RAM 201 zugeordnet ist, mit 209 und weiterhin mit AB1 bezeichnet. Diese Adressenschiene ist mit dem ProgrammzähTer 203 verbunden. Ein Programm, welches die Steuereinheit 202 steuert, ist in dem RAM 201 gespeichert, und die Adressen des Programmbefehls, welcher auszuführen ist und welcher durch die Steuereinheit 202 gesteuert wird, werden durch den Programmzähler 203 erzeugt, welcher mit Hilfe des Taktsignals X1 weitergeschaltet wird, welches wiederum durch die Steuereinheit 202 erzeugt wird. Die erste Datenschiene DB1, welche dem RAM 201 zugeordnet ist, ist mit 211 bezeichnet und führt den Vier-Bit-Befehlskode auf den Leitungen 25 während des ersten Abschnittes jedes Maschinenzyklus und führt dann die Adressen, um eine der Eingabe/ Ausgabe-Leitungen 213 auszuwählen, welche die adressierbaren Eingabe/Ausgabe-Verriegelungen 205 mit dem Fertigungssystem 208 verbindet, und zwar während des letzten Abschnittes jedes Maschinenzyklus.

Gemäß der Erfindung kann das Mikroprozessor-System mit den Blöcken 206, 204· und 207 dieselben Sp eicherstell en im RAM

809830/0758

ansprechen wie die Steuereinheit 202„ Demgemäß ist die zweite Ädressenschiene, welche dem RAM 201 zugeordnet ist, nämlich die Adressenschiene AB2, mit 210 bezeichnet, und die zweite Datenschiene, welche dem RAM 201 zugeordnet ist, nämlich DB2, ist mit 212 "bezeichnet. DB2 ist mit der Adapterschaltung 207, äem Speicher 204 und dem Mikroprozessor 206 in der Weise verbunden, wie es in der US-PS 4 004 283 der Anmelderin ■beschrieben ist. Somit könnte das in der Figo 4 dargestellte System so arbeiten, daß verschiedene Aspekte des Betriebes eines Fertigungssystems 208 durch die Steuereinheit 202 in Abhängigkeit von den Befehlen im Doppeleingangs-RAM 201 gesteuert werden. Andere Aspekte des Betriebes des Fertigungssystems 208, welche komplizierte Berechnungen und Präzisionsberechnungen erfordern, können durch das System mit dem Mikroprozessor 206, dem Speicher 204 und der Adapt er schaltung 207 bewältigt werden, wobei Modifikationen für das Programm, welches durch die Steuereinheit 202 ausgeführt wird, durch den zweiten Mikroprozessor durchgeführt werden könnten, und zwar als Ergebnis von Berechnungen, welche durch das zweite System ausgeführt werden,, Weiterhin kann das zweite Mikroprozessorsystem derart programmiert werden, daß zusätzliche Befehle erzeugt werden, welche durch die Steuereinheit 202 auszuführen sind, oder daß Befehle ersetzt werden, welche ursprünglich im Programm oder im Unterprogramm enthalten waren, welches durch die Steuereinheit 202 ausgeführt wird»

Weiterhin ist es für die Steuereinheit 202 möglich, mit Hilfe des Sprungbefehls (JMP) oder der Markierungsbefehle β oder I" sowie "keine Operation" Unterbrechungssignale zu erzeugen, welche auch dazu verwendet werden können, das zweite Mikroprozessorsystem zu unterbrechen und es aufzufordern, eine Unterroutine auszuführen oder eine Operation auf der Basis der Ergebnisse der Ausführung dieser Unterroutine auszuführen und dann die Steuerung an die Steuereinheit 202 zurückzugeben.

809830/0758

28018B3 Xt

Die Fig. 5 veranschaulicht das Grundkonzept, nach welchem das System 301 ein Unterbrechungssignal auf einer seiner Ausgangsleitungen erzeugt, welches als Eingangssignal für eine Prioritätsunterbrechungssteuerung 302 dient, welche ein Unterbrechungsanforderungssignal IRQ erzeugt, welches das Mikroprozessorsystem 303 unterbricht« Eine Pcioritätsunterbrechungsst euerung kann vom lachmann ohne weiteres hergestellt werden. Beispielsweise kann hierzu die Prioritätsunterbrechungssteuereinheit vom Typ Motorola MO85O7 verwendet werden«

Eine ähnliche Wechselbeziehung zwischen einer Ein-Bit-Steuereinheit und einem byte-orientierten Mikroprozessorsystem kann erreicht werden, ohne daß ein Doppeleingangsspeicher verwendet wird, wie es in der K.g« 7 dargestellt ist« Der Hauptunterschied in dem System gemäß I¹Xg, 7 gegenüber dem System gemäß KLg, 4 besteht darin, daß sowohl die nichtarithmetische Ein-Bit-Steuereinheit als auch der byte-orientierte Mikroprozessor die Datenschiene 511 gemeinsam haben (oder zumindest einige Leitungen davon) und die Adressenschiene 514· (zumindest wiederum einige Leitungen davon, wenn auch nicht notwendigerweise alle)« Beim Betrieb des Systems gemäß i"ig« 4 muß eine Möglichkeit bestehen, daß das Problem überwunden wird, daß beide Prozessoren versuchen, gleichzeitig dieselbe Schiene oder denselben Datenübertragungsweg zu verwenden. Dies kann dadurch geschehen, daß beispielsweise eine Schaltung verwendet wird, welche es der Steuereinheit 503 ermöglicht, einzelne Zyklen von dem Mikroprozessor 5O6 abzuzweigen. Im allgemeinen würde ein Mikroprozessor 5O6 wesentlich mehr Befehle ausführen als die Steuereinheit 503· Die Steuereinheit 503 könnte den Mikroprozessor nur unterbrechen, wenn sie die Steuerung der Adressenschiene oder der Datenschiene benötigt. Es ist zu bemerken, daß die Steuereinheit 503 die Datenschiene 511 als Datenschiene überhaupt nicht benötigt, sondern diese nur dazu verwendet, den Befehlscode zu übertragen und die Adressen der gewünschten Eingabe/Ausgabe-Verriegelungen in 502 zu übermitteln. Die gesamte Datenübertragung im Zusammenhang mit der Steuereinheit 503 erfolgt über die einzelne, in zwei Sichtungen arbeitende

809830/0758

Datenleitung 509 ο

Schließlich, veranschaulicht die Pigo 6 ein integriertes System, "bei welchem ein byte-orientierter Prozessor 401, der eine interne Mehr-Bit-Schienenstruktur aufweist, welche die Daten byte-weise überträgt, weiterhin ein Ein-Bit-Steuer-Untersystem mit Bauteilen, wie sie in den Pig. 1 und 3 veranschaulicht sind, weiterhin eine Eingabe/Ausgabe-Schaltung 402, welche eine Schaltung aufweist, wie sie den Adaptern nach dem US-Patent 3 979 entspricht, und weitere herkömmliche Eingabe/Ausgabe-Pufferschaltungen alle auf einem einzigen integrierten Schaltungsplättchen 400 angeordnet sind_o Der Prozessor 401 weist einen Speicherblock 404 auf, der Register, Akkumulatoren und/oder DirektSpeicherzellen aufweist, die alle durch die Ein-Bit-Steuereinheit 403 mit Hilfe der Adressenschiene 406 adressierbar sind, und in welche bzw- aus welchen mit Hilfe der Datenschiene 407 eingeschrieben bzw„ ausgelesen werden kann_o Die Arbeitsweise erfolgt dann derart, daß die Ein-Bit-St euer einheit 403 dazu in der Lage ist, eine "Bit-Manipulation" bei den Registern und dem Speicher des Prozessors 401 vorzunehmen,, Beispielsweise kann ein einzelnes Bit in dem Akkumulator des Prozessors 401 angesprochen werden und in einem Maschinenzykius durch die Steuereinheit 403 verändert werden, und zwar in Reaktion auf Information, welche durch die Steuereinheit 403 von der Eingabe/Ausgabe-Schaltung 402 empfangen wird« In ähnlicher Weise könnte die Information in einem Bit eines bestimmten Registers des Prozessors 401 angesprochen und durch die Steuereinheit 403 ausgelesen und in die Eingabe/Ausgabe-Schaltung 402 eingegeben werden und dann als ein Eingabe/Ausgabe-Signal auf einer einzelnen Leitung, welche von der Eingabe/Ausgabe-Schaltung 402 ausgeht, an eine externe Einrichtung übermittelt werden, beispielsweise an einen Lichtschalter_β

Die Eingabe/Ausgabe-Schaltung 402 ist entweder durch den Prozessor 401 oder durch die Ein-Bit-Steuereinheit 403 adressierbar,

809830/0758

, -36'.

Leerse ite

Claims

Patentan.spru.che ^

. 1 ο/IntGirierte, digitale Recheneinrichtung, dadurch gekennzeichnet , daß eine Iiehr-Bit-Proaessoreinrichtung (206) vorgesehen ist, um eine Parallel-Byte-Ausführung einer ersten Gruppe von Befehlen zu gewährleisten, daß weiterhin eine erste Einrichtung (210) vorhanden ist, um den Mehr-Bit-Prozessor mit einer ersten Speichereinrichtung (204) zu verbinden, in welcher die erste Gruppe von Befehlen gespeichert ist, daß weiterhin eine Ein-Bit-Prozessoreinrichtung (202) mit der Mehr-Bit-Prozessoreinrichtting verbunden ist, um eine Seriell-Bit-Ausführung einer zweiten Gruppe von Befehlen zu gewährleisten, und daß eine zweite Einrichtung (212) vorhanden ist, un den Ein-Bit-Prozessor mit einer zweiten Speichereinrichtung (201) zu verbinden, in welcher die zweite Gruppe der Befehle gespeichert ist.

2ο Steuersystem zur Stetierung der Arbeitsweise eines elektromechanischen Systems, daciurch gekennzeichnet, daß eine Datenschi eneneiixeichtung (511) vorgesehen ist, um eine digitale Information zu übermitteln, daß weiterhin eine Speichereinrichtung (505) vorhanden ist, welche mit der Datenschieneneinrichtung verbunden ' ist, um eine Mehrzahl von Befehlen zu speichern, daß weiterhin eine Prozessoreinrichtung (506) vorgesehen ist, Vielehe mit der Datenschieneneinrichtung verbunden ist, um die Befehle auszuführen und um Information, welche eine Mehrzahl von nichtarithmetischen Befehlen enthält, in die Speichereinrichtung einzugeben, und zwar in Reaktion auf die Befehle, und weiterhin Information, welche durch die Prozessoreinrichtung von dem elektromechanischen System empfangen wurde, daß weiterhin eine Adaptereinrichtung (501) vorhanden ist, welche auf die Prozessoreinrichtung und das elektromechanische System anspricht, wobei die Adaptereinrichtung zwischen der Datenschieneneinrichtung und dem elektromechanischen System angeordnet ist, um den Infor-

809830/0758

2R01853

mationsaustausch zwischen clem Steuer syst en und dein, elektromechanischen System zu ermöglichen, und daß weiterhin eine digitale Ein-Bit-Steuereinheit (503) mit der Speichereinrichtung und mit einer Vielzahl von Elementen des elektromechanischen Systems verbunden ist, uii die anderon Befehle auszuführen, damit die Arbeitsweise des elektromechanischen Systems gesteuert bzw« überwacht wird.

Steuersystem, dadurch gekennzeichnet , daß eine digitale Ein-Bit-Steuereinheit ('10A) vorgesehen ist, welche dazu dient, einen beliebigen aus einer Ilehrzahl von nichtarithmetischen Befehlen auszuführen, wobei die Steuereinheit folgende Teile aufweist: eine Datenleitung (14·)» welche dazu dient, Daten der digitalen Steuereinheit zuzuführen und von dieser abzuführen, weiterhin eine Befehlsdekodiereinrichtung (22), um den Befehl aufzunehmen und zu dekodieren und Steuersignale zu erzeugen, um die Ausführung dieses Befehls herbeizuführen, weiterhin eine Speichereinrichtung (48), um Zwischenergebnisinformation zu speichern, weiterhin eine Logikeinriclitung (49), welche auf die Befehlsdekodiereinrichtung anspricht und welche mit der Datenübertragungseinrichtung verbunden ist sowie mit der Speichereinrichtung, um eine nichtarithmetische Logikoperation bei der Information ausführen zu können, welche von der Datenübertragungseinrichtung und der Speichereinrichtung empfangen wird, und um einen logischen Pegel zu erzeugen, welcher das Ergebnis dieser Operationen ist, der in der Speichereinrichtung abzuspeichern ist, daß weiterhin eine Ecogrammzählereinrichtung (101) vorgesehen ist, welche auf die digitale Steuereinheit anspricht, um Adressen derjenigen Befehle zu erzeugen, welche durch die digitale Steuereinheit auszuführen sind, daß weiterhin eine adressierbare Eingabe/ Ausgäbe-Einrichtung (108) mit der Datenübertragungseinrichtung verbunden ist, um in selektiver Weise Daten zwischen dem Steuersystem und einer externen Einrichtung zu

809830/0768

übertragen, welche an das Steuersystem angeschlossen und von diesem gesteuert werden kann, daß weiterhin eine Speichereinrichtung (105) vorhanden ist, welche auf die Programmzählereinrichtung anspricht und mit der Befehlsdekodiereinrichtung und der Eingabe/Ausgabe-Einrichtung verbunden ist, um Befehle zu speichern, welche ein Programm darstellen, welches durch
die digitale Steuereinheit auszuführen ist und wobei Operationskodes der adressierten Befehle für die Befehlsdekodiereinrichtung und Adressenkodes für die Eingabe/Ausgäbe-Einrichtung berücksichtigt werden,,

4„ Digitale Sin-Bit-St euer einheit zur Ausführung eines beliebigen Befehls aus einer Mehrzahl von nichtarithmetischen Befehlen, dadurch gekennzeichnet , daß eine
Datenübertragungseinrichtung (14-) vorgesehen ist, um Daten
einer digitalen Steuereinheit zuzuführen und von dieser abzuführen, daß weiterhin eine Befehlsdekodiereinrichtung (22, 24) vorhanden ist, um den Befehl aufzunehmen und zu dekodieren und Steuersignale zu erzeugen, welche dazu dienen, die
Ausführung der Befehle zu bewirken, daß weiterhin eine Speichereinrichtung (48) vorgesehen ist, um eine Zwischenergebnisinformation zu speichern, daß weiterhin eine Logikeinrichtung (49) vorhanden ist, welche auf die Befehlsdekodiereinrichtung anspricht, welche mit der Datenübertragungseinrichtung (14) und mit der Speichereinrichtung (48) verbunden ist, um nichtarithmetische Logikoperationen bei der Informatioti auszuführen, welche von der Datenübertragungseinrichtung und von der Speichereinrichtung empfangen wurde, und um einen logischen Pegel zu erzeugen, welcher als Ergebnis dieser Operationen in der Speichereinrichtung abzuspeichern ist.

ο Steuereinheit nach Anspruch 4, dadurch gekennzeichnet , daß eine Oszillatoreinrichtung (36)
vorgesehen ist, welche mit der Befehlsdekodiereinrichtung (22, 24) und mit der Logikeinrichtung (49) verbun-

809830/07B8

den ist, um ein Taktsignal hervorzurufen, welches dazu dient, um die Operation der Befehlsdekodiereinrichtung und der Logikeinrichtung zur Ausführung zu bringen, wobei die Oszillatoreinrichtung (36) auch ein Ausgangssignal (X^) am einen Ausgang der digitalen Ein-Bit-Steuereinheit erzeugt.

6β Steuereinheit nach Anspruch 4-, dadurch gekennzeich net, daß ein Aktivierungseingang (28) vorgesehen ist, um ein Aktivierungs-Eingabesignal aufzunehmen, daß weiterhin eine zweite Speichereinrichtung (22A) vorhanden ist, welche auf das Aktivierungs-Eingabesignal anspricht und welche mit der ersten Datenübertragungseinrichtung verbunden ist, um unter bestimmten Bedingungen Daten zu speichern, welche über die Datenübertragungseinrichtung übertragen werden, daß weiterhin eine Gattereinrichtung (39) mit der zweiten Speichereinrichtung verbunden ist, die auch mit der Datenübertragungseinrichtung und der Logikeinrichtung (4-9) verbunden ist, um unter bestimmten Bedingungen die Informationsübertragung von der Datenübertragungseinrichtung (14·) zu der Logikeinrichtung zu ermöglichen.»

7. Steuereinheit nach Anspruch 4·, dadurch gekennzeich net, daß weiterhin eine Einrichtung mit der Befehlsdekodiereinrichtung verbunden ist, welche dazu dient, ein Ausgangssteuersignal in Reaktion auf einen bestimmten Befehlskode zu erzeugen, welcher durch die Befehlsdekodiereinrichtung empfangen wird«

8. Steuereinheit nach Anspruch 7» dadurch gekennzeich net, daß das Ausgangs st euer signal einen Sprungbefehl (51) darstellt.

9· Steuereinheit nach Anspruch 4-, dadurch gekennzeichnet , daß einer der nichtarithmetischen Befehle ein Befehl für "keine Operation" ist, so daß dabei keine logische Operation durch die Logikeinrichtung (4-9)

809830/0758

2B01853

in Reaktion auf die Dekodierung dieses Befehls durch die Dekodiereinrichtung ausgeführt wird«,

ο Steuereinheit nach Anspruch 4, dadurch gekennzeichnet , daß die nichtarithmetische Logikoperation eine logische UITD-Operation und eine logische Invertieroperation umfaßt,

β Steuereinheit nach Anspruch 4, dadurch gekennzeichnet , daß die nichtarithmetisehen Logikoperationen eine logische Operation vom ODER-Typ und eine logische Operation vom eidclusiven ODER-Typ aufweisen·

12o Steuereinheit nach Anspruch 4, dadurch gekennzeichnet , daß die nichtarithmetischen Operationen folgende Operationen aufweisen: Laden, Laden Komplement, UKD, UND Komplement, ODER, ODER Komplement, exklusives ITOR, Speichern und Speichern Komplement.

15o Steuereinheit nach Anspruch 4·, dadurch g e k e η η - zeichnet , daß eine Aktivierungsleitung (34) vorgesehen ist, um ein Ausgangsaktivierungssignal zu übertragen, daß weiterhin eine Ausgangsaktivierungs-Speichereinrichtung (43) vorhanden ist, welche auf das Ausgangsalctivierungssignal anspricht und welche mit der Datenübertragungseinrichtung verbtuiden ist, um unter bestimmten Bedingungen Daten zu speichern, welche über die Datenübertragungseinrichtung übertragen werden, und daß weiterhin eine Gattereinrichtung (45) vorhanden ist, welche auf die Ausgangsaktivierungs-Speichereinrichtung anspricht und welche mit der Befehlsdekodiereinrichtung verbunden ist, um ein Schreibsignal in Reaktion auf die Dekodierung eines Speicherbefehls durch die Befehlsdekodiereinrichtung zu erzeugen,,

809830/0758

14. Digitale Ein-Bit-Steuereinheit zur Ausführung einer Hehrzalil von Befehlen, dadurch gekennzeichnet , daß eine Datenübertragungseinrichtung (14) vorgesehen ist, um Information der digitalen Steuereinheit zuzuführen und von dieser abzuführen, daß weiterhin eine Hehrzalil von Befehlsei ngabeleitungen (12) vorhanden sind, um einen aus einer Hehrzahl von digitalen Kodes zu übermitteln, die jeweils für Befehle für die digitale Steuereinheit repräsentativ sind, daß weiterhin eine Befehlsdekodiereiurichtung (22) vorhanden ist, welche auf die digitalen !Codesignale anspricht und welche mit den Befehlseingabeleitungen verbunden ist, um einen aus den digitalen Kodes zu dekodieren und ein Dekodierausgangssignal zu erzeugen, welches dem dekodierten Befehl entspricht, daß weiterhin eine Steuereinrichtung (24) vorgesehen ist, welche auf das Dekodierer-Ausgangssignal anspricht, um eine Hehrzahl von Steuersignalen zu erzeugen, welche dazu dienen, die Ausführung des dekodierten Befehls zu gewährleisten, daß weiterhin eine Logikeinrichtung (49) vorhanden ist, welche einen ersten und einen zweiten Eingang sowie einen Ausgang aufweist, welche auf die Steuersignale ansprechen, die der Datenübertragungseinrichtung zugeführt werden, um die Ausführung einer aus der Vielzahl der logischen i?unktionen ausgewählten IJHinktion bei den Datensignalen auf dem ersten und dem zweiten Eingang herbeizuführen und um ein entsprechendes Ausgangssignal am Ausgang zu erzeugen, wobei die Mehrzahl der logischen !!funktionen auch eine -E¹UnIction vom UND-Typ und vom Invertiertyp beinhaltet, jedoch keine arithmetische Funktion, daß weiterhin eine Speicher-Ausgangs einrichtung (48) vorgesehen ist, welche auf die Steuereinrichtung anspricht und mit dem Ausgang sowie mit dem zweiten Eingang zur Speicherung von Information verbunden ist, welche für das Ausgangssignal repräsentativ ist,

809830/0758

und daß eine Einrichtung (4-7A, 47B) vorhanden ist, welche auf die Ausgangseinrichtung anspricht, um einen Ausgang der Ausgangseinrichtung mit dem zweiten Eingang elektrisch zu verbinden,,

Digitale Sin-Bit-St euer einheit zur Ausführung einer Mehrzahl von Befehlen, dadurch gekennzeichnet , daß eine Datenübertragungseinrichtung (14) vorgesehen ist, um Information der digitalen Steuereinheit zuzuführen und von dieser abzuführen, daß weiterhin eine Mehrzahl von Befehlseingabeleitungen (12) vorhanden sind, daß weiterhin eine Befehlsdekodiereinrichtung (22) vorhanden ist, welche auf die digitalen Kodesignale anspricht und welche mit den Befehlseingabeleitungen verbunden ist, um einen aus den digitalen Kodes zu dekodieren und ein Dekodierausgangssignal zu erzeugen, welches dem dekodierten Befehl entspricht, daß weiterhin eine Steuereinrichtung (24) vorgesehen ist, welche auf das Dekodierer-Ausgangssignal anspricht, um eine Mehrzahl von Steuersignalen zu erzeugen, welche dazu dienen, die Ausführung des dekodierten Befehls zu gewährleisten, daß weiterhin eine Logikeinrichtung (49) vorhanden ist, welche einen ersten und einen zweiten Eingang sowie einen Ausgang aufweist, welche auf die Steuersignale ansprechen, die der Datenübertragungseinrichtung zugeführt werden, um die Ausführung einer aus der Vielzahl der logischen !Punktionen ausgewählten !Punktion bei den Datensignalen auf dem ersten und dem zweiten Eingang herbeizuführen und um ein entsprechendes Ausgangssignal am Ausgang zu erzeugen, wobei die Mehrzahl der logischen Funktionen auch eine !Punktion vom TJND-Typ und vom Invertiertyp beinhaltet, jedoch keine arithmetische !Punktion, daß weiterhin eine Speicher-Ausgangseinrichtung (48) vorgesehen ist, welc_he auf die Steuereinrichtung anspricht und mit dem Ausgang sowie mit dem zweiten Eingang zur Speicherung von Information verbunden ist, welche für das Ausgangssignal repräsentativ ist, und daß eine Ein-

809830/0758

richtung (4-7A, 47B) vorhanden ist, welche auf die Ausgangseinrichtung anspricht, um einen Ausgang der Ausgangseinrichtung mit dem zweiten Eingang elektrisch zu verbinden«

809830/0758