DE2845828A1 - Verfahren zur datenuebertragung und kodier- bzw. dekodiervorrichtung hierfuer - Google Patents

Description

2 a OHt, 1978

VERFAHREN ZUR DATENÜBERTRAGUNG UND KODIER- BZW. DEKODIERVORRICHTUNG HIERFÜR

Die Erfindung bezieht sich auf ein Verfahren zur Übertragung von Binärfolgen der Bitfrequenz F sowie auf Kodier- und Dekodiervorrichtungen zur Durchführung dieses Verfahrens.

Der für die Übertragung von Binärfolgen auszuwählende Kode hängt im wesentlichen von den Erfordernissen der Übertragungsstrecke und der Endgeräte ab. Aufgabe der Erfindung ist es, ein zweiwertiges Signal für die Übertragung so zu verschlüsseln, daβ es besonders gut für eine Übertragungsstrecke mit Lichtleitfasern geeignet ist. Diese Aufgabe wird durch das erfindungsgemäSe Verfahren gemäe Anspruch 1 gelöst. Bezüglich bevorzugter Ausführungsformen der Vorrichtungen zum Verschlüsseln und zum Entschlüsseln des Signals gemäe diesem Verfahren wird auf die Unteransprüche verwiesen.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen mithilfe der Figuren näher erläutert.

Fig. 1 zeigt Signalformen zur Erläuterung des erfindungsgemäfien Verfahrens.

Fig. 2 zeigt eine Verschlüsselungsvorrichtung gemäe der Erfindung.

Fig. 3 zeigt ein Detail aus Fig. 2, und

Fig. 4 Impulsformen zum Betrieb der Vorrichtung gemäe Fig. 3.

909818/0800

Fig. 5 zeigt eine Variante zu Fig. 3, und Fig. 6 die zugehörigen Impulsdiagramme.

Fig. 7 zeigt Impulsdiagramme zur Erläuterung des EntschlüsselungsVerfahrens.

Fig. 8 zeigt die zugehörigen Entschlüsselungsvorrichtung und ·

Fig. 9 hierzu Impulsdiagramme.

Fig. IO zeigt eine Schaltungsanordnung zur Taktwiedergewinnung, und die

Figuren 11 bis 13 zeigen hierzu Impulsdiagramme.

Anhand von Fig. 1 soll nun das erfindungsgemäee Verfahren erläutert werden. In der Zeile a wird eine Binärfolge als Beispiel angegeben, die mit der Bitfrequenz F, d.h. der Bittaktdauer l/F vorliegt. Die Zeile b zeigt eine umsetzung dieser Bitfolge in den NRZ-Kode (no return to zero). in diesem Kode besitzt das Signal einea von zwei Pegeln, wobei ein Bit "1" durch ein Signal eines bestimmten Pegels dargestellt wird, der von Null verschieden ist und während der ganzen Bittaktdauer konstant ist· Demgemäl wird ein Bit ^N0" durch einen während der ganzen Bittaktdauer anhaltenden, von dem ersten Pegel deutlich unterschiedlichen Pegel dargestellt.

In Zeile c sind Taktimpulse der Bitfrequenz F dargestellt, die die einzelnen Bittaktdauern H abgrenzen. Zeile d zeigt schließlich einen Signalzug, der bei Verschlüsselung nach dem erfindungsgemäien Verfahren aus der Bitfolge von Zeile a entsteht. In der Praxis ergeben sich zeitliche Verschiebungen zwischen Zeile a und Zeile d aufgrund unvermeidlicher Signal-

909818/0800

verzögerung, die hier aus Gründen klarerer Darstellung übersehen werden. Der Signalzug in Zeile d wird als zweiphasiges Signal k/m bezeichnet, wobei k und m im ausgewählten Beispiel 1 bzw. 4 sind.

Für ein solches zweiphasiges Signal 1/4 gelten folgende Regeln t

a) Ein Bit "1" wird durch ein positives Signalelement in der zweiten Hälfte der zugehörigen Bittaktdauer verschlüsselt, während in der ersten Hälfte kein Impuls vorliegt.

b) Ein Bit "0", soweit es nicht zu einer Sequenz von vier gleichartigen Bits gehört, wird dadurch dargestellt, dal während der ganzen Bittaktdauer kein positiver Pegel erscheint.

c) Folgen vier Bits ^H0" aufeinander, so wird zu einem bestimmten Zeitpunkt innerhalb der Sequenzdauer, vorliegend während der letzten Bittaktdauer, ein positives Signalelement während der ersten Hälfte der Bittaktdauer erzeugt, während die zweite Hälfte dieser Bittaktdauer sowie die drei Bittaktdauern der übrigen Bits der Sequenz ohne positiven Pegel auftreten.

Man kann auch andere als die oben geschilderten Vereinbarungen für die Lage der Impulse treffen, indem die für ein Bit "1" charakteristischen Impulse während der ersten Hälfte, und die für eine Sequenz von Bits "0" charakteristischen Impulse während der zweiten Hälfte der entsprechenden Binärtaktdauern auftreten. Natürlich könnten die impulse auch negativ sein, und man könnte auch did Bedeutungen "0" und "1" austauschen. Im Beispiel der Fig. 1 erkennt man, da· in Zeile d

909818/0800

nie mehr als drei Binärtaktdauern ohne Signalübergang bleiben und da« der mittlere Leistungswert dieses Signals etwa ein Viertel des Wertes ist, der vorläge, wenn dauernd der positive Pegel erschiene.

Man erkennt, daβ bei einem solchen Kode die Wiederherstellung des Ursprungstaktes auf der Empfangsseite keine Schwierigkeiten bereitet, da positive Impulse mit relativ groler Häufigkeit auftreten.

Die Entschlüsselung eines solchen zweiphasigen Signals ist einfach, da es genügt, das Vorhandensein eines Impulses in der einen oder anderen Halfte der Binärtaktdauern zu ermitteln. Auch gewisse Fehler können leicht entdeckt werden. Ein Fehler läge beispielsweise vor, wenn ein Impuls während einer der drei Impulsdauern aufträte, die einem Impuls in der ersten Hälfte einer Binärtaktdauer vorangehen.

Fig. 2 zeigt in Form eines Blockschaltbilds wdie Verschlüsselungsvorrichtung zur Anwendung des erfindungsgeaälen Kodierverfahrens.

Die zu übertragenden Bitfolge wird an einen Eingang 1 angelegt und der Bittakt H der Frequenz F wird an einen Eingang 2 angelegt. Der Bittakt H liegt in einem gegebenen Phasenverhältnis zur Folge der am Eingang 1 vorliegenden signale. Er definiert für jedes zu übertragende Bit nach dar Verschlüsselung eine Binärtaktdauer M dar Länge 1/F.

Die Kodiervorrichtung weist einen Detektorschaltkreis 3 auf, der vom Bittakt H synchronisiert wird und zur Erkennung das Binärzustands des Eingangssignals dient. Ein zweiter Detektor-

909818/0800

schaltkreis 4, der ebenfalls mit dem Bittakt synchronisiert ist, dient dazu, eine Sequenz von vier Bits ^H0" zu erkennen. Der Ausgang dieses Schaltkreises führt zu einem Konversionsschaltkreis, der jeweils nach der Erkennung einer Sequenz einen Impuls während der letzten Bittaktdauer der Sequenz liefert. Auch dieser Schaltkreis wird mit dem Bittakt H synchronisiert. Das Ausgangssignal des Schaltkreises 3 wird an einen Entscheidungs- und Formgebungsschaltkreis 6 angelegt, der ebenfalls mit dem Bittakt H synchronisiert ist· Dieser Schaltkreis liefert also bei Vorliegen eines Bits "1" einen zeitlich genau festgelegten Rechteckimpuls, wobei die ansteigenden und abfallenden Flanken des Impulses mit zwei aufeinanderfolgenden Flanken des Bittakts, beispielsweise der abfallenden und ansteigenden Flanke des Bittakts zusammenfallen. Das Ausgangssignal des Konverters 5 wird an einen zweiten Entscheidungs- und Formgebungsschaltkreis 7 angelegt, der ebenfalls mit dem Bittakt H synchronisiert ist. Dieser Schaltkreis liefert auf jeden vom Konverter 5 kommenden Impuls hin einen zeitlich genau festgelegten Rechteckimpuls, wobei jedoch die Synchronisierung mit den entgegengesetzten Flanken des Bittaktes erfolgt.

Die beiden Schaltkreise 6 und 7 sind ausgangsseitig an einen Schaltkreis 8 angeschlossen, der die beiden Eingangssignale summiert und an seinem Ausgang 9 das zweiphasige Signal k/m liefert. Gegebenenfalls wird die Kodiervorrichtung ergänzt durch einen Verzögerungskreis 10 zwischen dem Ausgang des Detektors 3 und dem Eingang des Entscheidungs- und Formgebungs-

909818/0800

Schaltkreises 6, wodurch die unterschiedliche Verzögerung in den beiden Verarbeitungsketten kompensiert wird.

Fig. 3 zeigt ein praktisches Ausführungsbeispiel der Verschlüsselungevorrichtung, für ein NRZ-Signal und für k =» 1 sowie m = 4. Wie in Fig. 2 sind die Bit- bzw. Takteingänge mit 1 und 2 bezeichnet.

Das NRZ-Signal wird an den ersten Eingang eines UND-Gliedes 11 angelegt und an die Rücksetzeingänge 0 von zwei D-Kippstufen 12 und 13. Der zweite Eingang des UND-Gliedes 11 wird mit dem in einem Inverter 14 invertierten Taktsignal H, d.h. also mit dem Signal B gespeist.

Der Dateneingamg d jeder der Kippstufen 12 und 13 ist mit dem eigenen Komplementärausgang Q verbunden, während der Takteingang h der ersten Kippstufe 12 das invertierte Taktsignal H und der Takteingang der zweiten Kippstufe 13 das komplementäre Ausgangssignal der ersten Kippstufe 12 zugeführt erhält. Die beiden Kippstufen dienen als Zähler modulo 4 und erkennen eine Sequenz von vier Bits "0" im Eingangssignal. Nach dem vierten Bit ^N0^N sind beide Kippstufen eingeschaltet und ein an die Ausgänge Q der Kippstufen angeschlossenes UND-Glied 15 zeigt diesen Zustand an.

Das Ausgangssignal dieses UND-Glieds 15 gelangt an einen ersten Eingang eines weiteren UND-Glieds 16, das an seinem zweiten Eingang mit dem Taktsignal H beaufschlagt wird. Schliellich werden die Ausgänge der UND-Glieder 11 und 16 in einem ODERftalied 17 kombiniert und die entsprechenden Signale werden an einen Ausgang 18 in summierter Form als zweiphasigfs Signal 1/4 weitergegeben.

909818/0800

Da das Eingangssignal als NRZ-Signal vorliegt und die Kippstufen 12 und 13 sowie das UND-Glied 15 keine wesentliche Signalverzögerung einführen, kann das NRZ-Signal direkt an einen der Eingänge des UND-Gliedes 11, dessen anderer Eingang mit dem komplementären Taktsignal H gespeist wird, angelegt werden. Daher kann hier auf einen Detektorschaltkreis für Bits "1" im Eingangssignal (Detektor 3 in Fig.2) sowie auf einen Verzögerungsschaltkreis (10 in Fig.2) verzichtet werden.

Die Vorrichtung nach Fig. 3 wird nun anhand von Fig.4

im Betrieb erläutert. Diese Figur enthält Diagramme a bis i.

an '

und am rechten Rand ist jeweils angegeben,/welchem Ausgang die entsprechende Signalform verfügbar ist. Die Zeilen a und b entsprechen den gleich bezeichneten Zeilen aus Fig. 1. In Zeile c ist der Bittakt H aufgetragen, bei dem die ansteigenden Flanten jeweils mit dem Beginn einer Bittaktdauer zusammenfallen, während die abfallenden Flanken in der Mitte einer solchen Dauer liegen.

Die Zeilen d und e zeigen die an den Ausgängen Q der Kippstufen 12 und 13 verfügbaren Signale. Man erkennt, daf die Kippstufen einen modulo-4 Zähler bilden, der bei jedem Bit "1" vorzeitig rückgestellt wird. Die Zählübergänge finden inner in der Mitte der Binärtaktdauer statt.

In der Zeile f ist das Ausgangssignal des UND-Gliedes 15 aufgetragen. Dieses Glied liefert ein Signal zwischen der zweiten Hälfte der Bitdauer des dritten Bits "0" und der ersten Hälfte der Bitdauer des vierten Bits ^N0^H einer Sequenz.

909818/0800 ./.

In Zeile g ist das Ausgangssignal des UND-Gliedes 11 aufgetragen? Das Glied ist während der zweiten Hälfte einer Bittaktdauer aktiviert, in der ein Bit "1" vorliegt. Die Zeile h zeigt den Ausgang des UND-Glieds 16, welches in der ersten Hälfte einer Bitdauer aktiviert ist, in der der Zähler 12, 13 voll ist. Die beiden UND-Glieder 11 un^d 16 bilden also Entscheidungsund Formgebungsschaltkreise und liefern Rechteckimpulse für die Dauer der ersten bzw. zweiten Hälfte der entsprechenden Binärtakte. SchlieClich zeigt die Zeile i die am Ausgang 18 verfügbaren Impulse, die aus einer Mischung der Ausginge impulse der Glieder 11 und 16 entstehen.

Fig. 5 zeigt eine andere Ausführungsform der erfindungsgemäien Kodiervorrichtung und zwar für den Fall, dal die Eingangsinformationen in HDB3-Form vorliegen. Auch hier sind k » 1 und m =» 4 gewählt. Vie vorher liegt das Taktsignal H an einem Eingang 2 vor, während das zu verschlüsselnde Signal über Eingänge 1 und 1' an einen Trenntransformator 20 angelegt wird.

Bekanntlich ist der Kode HDBl, der zur Familie der Kodes HDBn gehört, durch folgende Kriterien bestimmt ι

a) Ein Bit "I" wird durch einen Impuls einer Polarität dargestellt, die der Polarität des vorhergehenden Impulses entgegengesetzt ist. Dieser Impuls liegt beispielsweise in der ersten Hälfte der Binärtaktdauer.

b) Ein Bit "0" wird durch das NichtVorhandensein eines Impulses während der entsprechenden Binärtaktdauer dargestellt, es sei denn, eine Sequenz von η + 1 = 4 Bits "0" läge vor.

909818/0800

c) Eine Sequenz von vier Bits ⁿO^M wird durch eine Sequenz BOOV oder OOOV (BO...OV bzw. 00UOV) dargestellt, derart, daf zwei aufeinanderfolgende Bipolaritätsfehler V stehts entgegengesetztes Zeichen aufweisen. In diesen beiden Sequenzen entspricht B dem ersten der vier Bits ^MO",der Sequenz und wird als Bit "1", d.h. als positiver oder negativer Impuls dargestellt, während V dem vierten Bit der Sequenz entspricht und als Impuls, jedoch mit Bipolaritätsfehler dargestellt, d.h. durch einen Impuls derselben Polarität wie die unmittelbar vorhergehende Information "1".

Die Sekundärseite des Transformators 20 besitzt eine Hittelerdung_yund ihre beiden äuleren Wicklungsanschlüsse 21 bzw. 21* führen an die Dateneingänge d von je einer D-Kippstufe 22 bzw. 23, deren Ausgänge Q einerseits an je einen Eingang eines ODERrGliedes 24 führen und andererseits an die beiden Eingänge eines Bipolaritätsfehler-Detektors 25, in dem die Sequenz von vier Bits "0" erkannt wird. Der Ausgang des ODER-Gliedes 24 führt zum Eingang eines Schieberegisters 26 mit vier Stufen 27, 28, 29 und 30. Der Schiebetakt dieses Registers wird vom Binärtakt H gebildet. An die Nullsetzungseingänge 0 der ersten und dritten Stufe 27 und 29 des Schieberegisters 26 sind die Ausgangssignale des Detektors 25 angeschlossen.

Das Schieberegister 26 wird mit jeder ansteigenden Flanke des Taktes H weitergeschaltet·

Das Ausgangssignal des Detektors 25 wird aulerde« an den Eingang d eines weiteren Schieberegisters 32 mit vier stufen angelegt, 8as ebenfalls mit den Taktsignalen H weitergeschaltet

909818/0800

Der Ausgang des ersten Schieberegisters 26 führt an einen Eingang eines UND-Gliedes 33, das mit den in einem Inverter 31 komplementierten Taktsignalen H, also den Signalen H. geschaltet wird. Ähnlich findet sich ein UND-Glied 34 am Ausgang des Schieberegisters 32, das jedoch mit den nicht komplementierten Taktsignalen H geschältet wird. Die Ausgänge der beiden UND-Glieder 33 und 34 sind über ein ODER-Glied 35 zu einem Ausgang 36 zusammengefaft, an dem das zweiphasige Signal 1/4 entsprechend dem Eingangssignal der HDB3-Forra verfügbar ist.

Bezüglich der Betriebsweise der Vorrichtung nach Fig.5 wird auf Fig. 6 verwiesen. Auch hier entspricht die Zeile a der entsprechenden Zeile früherer Diagramme. Zeile b zeigt das entsprechende Signal in HDB3-Form. Zeile c zeigt wie bisher das Taktsignal H, das am Eingang 2 anliegt.

Die Zeile d zeigt das Signal am Ausgang Q der Kippstufe 22 und Zeile e zeigt das Signal am Ausgang der Kippstufe 23,

Die Zeile f zeigt das Signal am Ausgang des ODER-Glieds 24 und stellt die Vereinigung der beiden vorhergehenden Zeilen dar. Die Zeile g zeigt das Signal am Ausgang des Bipolaritätsfehlerdetektors 25· Dort liegt ein Impuls einer Bittaktdauer für jede Sequenz von vier Bits "0" vor, und zwar beginnend mit der zweiten Hälfte der Bitdauer des vierten Bits der Sequenz. Zeile h zeigt das Signal am Ausgang des Schieberegisters 26, woraus die Wirkung der Nullsetzung der ersten und dritten Stufe 27 und 29 des Schieberegisters aufgrund der entdeckten Bipolaritatefehler hervorgeht. Aufgrund der obigen Definition für die Phase des Taktsignals verschiebt die erste

909818/0800

Stufe 27 das am Eingang vorliegende Signal, um eine halbe Taktdauer, während die übrigen Stufen das signal um eine ganze Takt dauer verschieben. Durch die gestrichelt gezeichneten Pfeile f, und f· und die Angabe der Sequenz OOOV und BOOV wird die Wirkung der erzwungenen Mullsetzung der ersten Stufe 27 in Zeile g klargestellt» durch die gestrichelten Pfeile f_ und f* _ wird auf die Wirkung der Nullsetzung der dritten Stufe 29 hingewiesen. Tatsächlich bewirkt der Nullsetzungsimpuls aufgrund seiner Lage die Nullsetzung der ersten Stufe (geraä* den Pfeilen f₁ und f* ) während der Binärtakte O und dann V, die in der Sequenz OOOV oder BOOV unterstrichen sind, und wirkt gleichzeitig in Bezug auf die dritte Stufe (Pfeile f. und f*₃) während der Binärtakte entsprechend O oder B und dann O, die in der Sequenz OOOV oder BOOV unterstrichen sind. Aufgrund dieser Nullsetzung werden die schräggestrichelten Impulse in der Zeile h (Ausgang des Schieberegisters 26) unterdrückt, bis die tatsächliche Impulsform der Zeile k entspricht, also der von Zeile b in Fig. 1.

In Zeile i wird das Signal am Ausgang des UND-Gliedes 33 dargestellt, das dem Signal am Ausgang des Gliedes 11 aus Fig. 3 (Zeile g in Fig. 4) bis auf eine Verzögerung durch die Schieberegister entspricht. Gleiches gilt für Zeile j, die das Ausgangssignal des Schieberegisters 32"zeigt, welches bis auf eine Verzögerung dem Ausgangssignal des UND-Gliedes 15 in Fig. 3 (Zeile f in Fig. 4) entspricht. Die Zeile k in Fig. 6 zeigt das Ausgangesignal des UND-Gliedes 34 (siehe hierzu Zeile h in Fig.4), und die Zeile 1 zeigt das Ausgangssignal

909818/0800

des ODER-Gliedes 35 (siehe hierzu Zeile i aus Fig. 4).

Die Figuren 5 und 6 entsprechen einer besonderen Ausführungsform der Erfindung gemä* dem eingangsseitig gewählten Kode. Das Schieberegister 32 hat die Aufgabe, seinem Eingangssignal dieselbe Verzögerung wie im Schieberegister aufzuprägen.

Fig. 7 zeigt lediglich, wie aus dem empfangsseitig verfügbaren Signal (Zeile a) und dem wiedergewonnenen Takt (Zeile b) !entweder ein Signal im RZ-Kode (Zeile c) oder im NRZ-Kode erstellt werden kann. Zur Entschlüsselung bedarf es lediglich eines UND-Gliedes, dem das ankommende Signal (Zeile a) und das invertierte Taktsignal zugeführt wird. Aus dem RZ-Signal von Zeile c ergibt sich durch Nachschalten einer Kippstufe das NRZ-Signal gemä· Zeile d.

Es ist zu bemerken, daf bei Betriebsbeginn stets eine Unsicherheitsperiode auftritt, die bei Auftreten besonderer Bitfolgen beendet wird, beispielsweise wenn hintereinander zwei Bite "I" auftreten.

Fig. 8 zeigt eine Ausführungsform einer Entschlüsselungsvorrichtung eines zweiphasigen Signals 1/4, das an den Eingang 38 gelangt und aus dem ein Signal der HDB3-Form abgeleitet werden soll. Durch nicht dargestellte, jedoch bekannte Mittel wird bei Empfang eines Signals 1/4 der Dekodiertakt Hr der Frequenz F wieder hergestellt, der hier an den Eingang angelegt wird. Wegen der Art seiner Ableitung, auf die weiter unten unter Bezug auf die Figuren 10 und 11 näher eingegangen wird, sind die übergänge des Dekodiertakts Hr leicht gegenüber

909818/0800

den ankommenden zweiphasigen Signalen verschoben.

Die Dekodxervorrichtung geraäfi Fig. 8 weist ein Detektor mittel 40 in Form eines ersten Schieberegisters nit vier Stufen 41, 42, 43 und 44 sowie weitere Mittel 45 in Form eines Schieberegisters mit fünf Stufen 46, 47, 48, 49 und 50 auf. Beide Schieberegister werden aus dem Eingang 38 mit den von der Übertragungsstrecke kommenden Signalen gespeist. Das Schieberegister 40 sowie die vier ausgangsseitigen Stufen des Registers 45 werden mit den durch einen Inverter 51 komplr isrtHm 1 an Taktimpulsen weitergeschaltet, während die Eingangsstufe 46 des Schieberegisters 45 von den Detektortaktimpulsen unmittelbar geladen wird.

Ein UND-Glied 52 ist eingangsseitig an den Ausgang der letzten Stufe 44 des Schieberegisters 40 und an den Dekodiertakt Hr angeschlossen, während sein Ausgang an den Takteingang einer D-Kippstufe 53 angeschlossen ist, deren Komplementärausgang Q an den Dateneingang führt, und die als Paritätsdstektor wirkt. Diese Kippstufe wird auf Null gesetzt, wenn ein UND-Glied 54 aktiviert ist, dessen Eingänge einerseits mit dem Ausgang des Schieberegisters 45 und andererseits mit dea Dekodiertakt Hr verbunden sind.

Ein UND-Glied 55 wird einerseits von den am Komplementärausgang (2 des Paritätsdetektors 53 vorhandenen Signalen und andererseits von den am Ausgang Q der zweiten Stufe 47 des Schieberegisters 45 vorhandenen Signalen gesteuert. In einem ODER-Glied 56 werden die Ausgangssignale des OND-eiiedes 55 und des Schieberegisters 40 vereinigt. Der Ausgang dieses ODER-

909818/0800

- 2O -

Gliedes 56 führt an einen Eingang eines UND-Gliedes 57, dessen anderer Eingang mit dem Dekodiertakt Hr beaufschlagt wird. Der Ausgang dieses UND-Gliedes ist an den Takteingang einer weiteren D-Kippstufe 58 angeschlossen, deren Komplementärausgang (2 an den Dateneingang d zurückgeschleift ist.

Ein ODER-Glied 59 wirkt als Summiermittel für zwei Signale, die einerseits vom Ausgang des ODER-Glieds 56 und andererseits vom Ausgang des Schieberegisters 45 kommen. Der Ausgang dieses ODER-Glieds 59, der Komplementärausgang Q der Kippstufe 58 und der Dekodiertakt Hr sind in einem UND-Glied 60 vereinigt, und der Ausgang des ODER-Glieds 59 ist mit dem Normalausgang der Kippstufe 58 und dem Dekodiertakt Hr in einem UND-Glied 61 vereinigt. Die Ausgänge der UND-Glieder und 61 führen an die beiden Enden der Primärwicklung eines in der Mitte geerdeten Transformators 62, dessen SekundMraaacthlüsse 63 und 64 die Ausgänge der Anordnung bilden und die Bitfolge in HDB3-Form liefern.

Bezüglich der Betriebsweise der Vorrichtung nach Fig.8 wird auf die Betriebsdiagranme von Fig. 9 verwiesen. Jeweils ist rechts am Rande einer Zeile angegeben, an welcher Stelle der Vorrichtung nach Fig. 8 die Signalfonaea dear entsprechenden Zeile verfügbar sind« Die Zeilesa a unü la> ssigaa wieder die Signalformen der Zeilen a und b aes Fig_o 7_O

In Zeilen σ und d sind das Siepal as ^tasg ersten Stufe bzw. am Ausgaag <ier iefcgfeQia i§-tisifo ü@s registers 40 angegeben« Die !©ilen <s_g S unü fj epfeiä öl© signal© an, die am Ausgang der erst©^ sweitGs vmü lQtst@a Sfeafo d©s

3 0 9 8 1 S / 0 !

Schieberegisters 45 vorliegen. Durch gestrichelt gezeichnete Pfeile wird die Verschiebung in den einzelnen Stufen angezeigt. Das Signal in Zeile d entspricht der Entdeckung von Bits "1", während das Signal in Zeile e der Entdeckung des vierten Bits ¹¹0^M in Aufeinanderfolge entspricht. Die Entdeckung der Bits ¹¹O", die im zweiphasigen Signal 1/4 als Impulse auftreten, erfolgt also im Schieberegister 45. In Zeilen h und i werden die an den Ausgängen der UND-Glieder 52 und 54 verfügbaren Signale gezeigt und in der Zeile j das Signal am Komplementärausgang ~Q der Kippstufe 53. Diese Kippstufe wirkt also als Baritätsdetektor und übersetzt die Informationen "I", die im Register 40 gespeichert wurden, in das zweiphasige Signal, in dem als Bezug die erzwungene Parität genommen wird, die von ein viertes Bit "0" betreffenden Impulsen gegeben wird. Beim Auftreten eines solchen Impulses, der als Bipolaritätsfehler im Kode HDB3 entschlüsselt werden muS, wird der Komplementärausgang (2 der Kippstufe 53 in den Zustand "1" gebracht.

Die total· Verschiebedauer der das Signal ΰ 53 unterliegt aufgrund der vier Kippstufen des Registers 40 und der Kippstufe 43 ist gleich der Verschiebedauer im fünfstufigen Register 45.

In Zeile k wird das am Ausgang des UND-Gliedes 55 verfügbare Signal gezeigt, bei dem es sich um einen sogenannten Füllimpuls B handelt, da er dem Signalelement B der Sequenz BOOV im Kode HDB3 entspricht. Dieser impuls B wird immer dann erzeugt, wenn die Anzahl der in der Kippstuf· 53 nach zwei NuIl-

909818/0800

Setzungen der Kippstufe festgestellten Informationen "1" Null ist oder gerade, und wenn eine vierte Information "0" einer Sequenz von vier Bits "0" in der Kippstufe 47 registriert wird. Dem Wert "1" der Kippstufe 47, durch den das Signalelement V einer der Sequenzen 000V und BOOV im Kode HDB3 dargestellt wird, entspricht notwendigerweise der Wert "0" in den Kippstufen 48, 49 und 50 bezüglich des zweiphasigen Kodes 1/4; die vier Bits "0" müssen in eine Sequenz 000V und BOOV des Signals HDB3 übersetzt werden.

Zeile 1 zeigt das Signal am Ausgang des ODER-Gliedes 56, in dem die Informationen "1" des zweiphasigen Signals 1/4 und die Füllimpulse B vereinigt sind. In Zeile m ist das Signal am Komplementärausgang <3 der Kippstufe 58 zu sehen, das aufgrund des Umkippens bei jeder ansteigenden Flanke seines Taktsignals einen Impuls von zweien aus dem vom ODER-Glied 57 gelieferten Signal entdeckt. Die Kippstufe 58 ist also ein Mittel zur Polaritätsbestimmung der Impulse im wiederherzustellenden Signal HDB3.

In Zeile η ist das Signal am Ausgang des ODER-Glieds 59 zu sehen, das die -..· Informationen "1" des zweiphasigen Signals 1/4, die Füllimpulse B und die Impulse vereinigt, die die Informationen "0" des zweiphasigen Signals 1/4 übersetzt.

In den Zeilen ο und ρ sind die Signale zu sehen, die von den ÜMD-Gliedern 60 und 61 geliefert werden, welche eine Verteilung der Impulse nach ihrer Polarität bewirken. Schließlich zeigt Zeile q das wiedergewonnene Signal im HDB3-Kode, wie

909818/0800

es an den Anschlüssen 63 und 64 des Tram formators 62 vorliegt und aus der Kombination der Ausgangseignale der UND-Glieder 60 und 61 unter Berücksichtigung der entgegengesetzten Polarität entsteht.

Fig. 10 zeigt eine Ausführungsform eines Schaltkreises zur Wiedergewinnung des Taktsignals auf der Empfangsseite. Dieser Schaltkreis gehört, wie erwähnt, zur Dekodiervorrichtung, wie sie bereits beschrieben worden ist. Hier ist ein Detektorschaltkreis 65 vorgesehen, der die ansteigenden Flanken des am Eingang 38 der Dekodiervorrichtung ankommenden zweiphasigen Signals 1/4 entdeckt. In diesem Schaltkreis befindet sich ein Verzögerungskreis 66 und diesem nachgeschaltet ein Inverter 67 sowie ein UND-Glied 68, das einerseits das auch an den Verzögerungskreis 66 angelegte zweiphasige Signal und andererseits das invertierte Ausgangssignal dieses Kreises zugeführt erhält.

Dem Detektorschaltkreis 65 ist eine Schaltungsanordnung 70 zur Ableitung eines Signals der Frequenz 2F nachgeschaltet, welches ein Schwingkreisfilter 71, einen Eingangstransistor 72, der an den Ausgang des UND-Gliedes 68 angeschlossen ist und ein Formgebungs- und Anpassungsglied 73 aufweist, welches an seinem Ausgangsanschlut 74 ein Rechtecksignal der Frequenz 2V in Phase mit den ansteigenden Flanken des zweiphasigen Signals 1/4 liefert. Dieses Signal könnte auch in einem mit den ansteigenden oder abfallenden Flanken des zweiphasigen Signals 1/4 getriggerten Oszillator erzeugt werden.

Das Rechtecksignal der Frequenz 2F wird als Taktsignal an den Eingang h je einer D-Kippstufe 75 und 76 angelegt. Der

90 9 818/0800

Eingang 38 ist an den Dateneingang d der Kippstufe 75 angelegt und der Datenausgang dieser Kippstufe führt an den Dateneingang der Kippstufe 76. Ein UNB-NICHT-Glied 77 mit drei Eingängen ist an den Eingang 38, an den komplementären Ausgang (2 der Kippstufe 75 und an den Normalausgang der Kippstufe 76 angeschlossen. Der Ausgang des Gliedes 77 führt über einen Inverter 78 zu einem Koinzidenzschaltkreis 86. Die Elemente 75 bis 78 bilden einen Detektorschaltkreis 79 für zwei aufeinanderfolgende Impulse, die durch eine halbe Bittaktdauer voneinander getrennt sind und zwei aufeinanderfolgende Bits "1" des zweiphasigen Signal 1/4 am Eingang 38 bezeichnen.

Das am Ausgang 74 verfügbare Rechtecksignal der Frequenz 2F wird auterdem an den Takteingang h einer dritten Kippstufe 80 angelegt, deren Dateneingang d mit dem eigenen Komplementärausgang Q> verbunden ist. Diese Kippstufe 80 teilt die Frequenz des Taktsignals durch 2 und liefert am Ausgang Q ein Taktsignal H'r der Frequenz F, das in Phase oder in Gegen- phase mit dem Taktsignal H des zwaiphasigen Signal© 1/4 liegt.

Die Auargänge Q und (J öiaser Kippstufe 80 misiü je an ein UND-Glied 81 bzw. 82 anga3chl©3s©a₀ <S®so@sa assglsg© über ein UND-Glied 83 miteijaaßdQE ^QsliisMpSt t;©s&a_o BIq ßliader 81, 82 und 83 bilden einesa üfessfealtes¹ isi ih^ffejhanas! ©tos; Takfesig- nals H'r für das Ausgangsaigaal &q^ llippa'cnSQ BS₀ nnä am 3mq° gang 39 des ODER-Gliedes 83 liog-ä üza ^afetsigaiil He vgse„ eife dem das zweiphasiga Signal 1/4 ©at

909813/080©

BAD ORIGINAL

Der Dateneingang d der Kippstufe 85 ist mit dem Komplementärausgang Gt dieser selben Kippstufe verbunden/und ihr Takteingang h ist mit dem Ausgang des als Koinzidenzschaltkreis wirkenden UND-Gliedes 86 verbunden. Einer der Eingänge dieses Gliedes liegt am Ausgang 39 und der andere am Ausgang des DetektorSchaltkreises 79.

Der Schaltkreis zur Taktsignalwiedergewinnung geraä* Fig. 10 wird nun anhand von den Betriebsdiagrammen von Fig.11 bis Fig. 13 näher erläutert. Anhand von Fig. Il wird erläutert, wie das Rechtecksignal der Frequenz 2F am Ausgang 74 entsteht. Zeile a dieser Figur zeigt wieder einen Ausschnitt aus einem zweiphasigen Signal 1/4, wie es am Eingang 38 vorliegt. Zeile b zeigt das gleiche Signal,nachdem es um eine Zeit *ti verzögert worden ist. Zeile c zeigt das Signal am Ausgang des UND-Gliedes 68 und Zeile d das Signal am Ausgang 74.

In Zeilen e und f sind die Taktsignale H'r und H'r an den Ausgängen der Kippstufe 80 dargestellt und in den Zeilen g und h erkennt man die Signale, die am Ausgang Q der Kippstufe 75 bzw. 76 vorliegen. Diese Kippstufen verschieben das ihnen zugeführte Eingangssignal mit dem Takt der Frequenz 2F jeweils um einen halben Bittakt. Zeile i schlieflieh zeigt das am Ausging des DetektorSchaltkreises 79 vorliegende Signal, das einen Impuls nur dann zeigt, wenn zwei Bits "1" einander gefolgt sind.

Die Figuren 12 und 13 betreffen die beiden alternati-τεη Betriebszustände, je nachdem, ob das Taktsignal H'r in Phase oder in Gegenphase bezüglich des Bittakts H liegt, welches die Bittakte des zweiphasigen Signals 1/4 definiert. Die Zeile a

909818/0800

von Fig. 12 zeigt das Taktsignal H'r in Phase mit dem Taktsignal H, während in Fig. 13 der andere Fall behandelt ist. In den Zeilen b der beiden Figuren 12 und 13 wird das Signal am Ausgang 78 (Zeile i, Fig.H) nochmals dargestellt.

Die Zeilen c der Figuren 12 und 13 zeigen das am Ausgang der Kippstufe 85 in den beiden Fällen auftretende Signal« wobei bei der ausgezogenen Signalform vom ursprünglich eingeschalteten Zustand der Kippstufe ausgegangen wird, während in gestrichelter Form das Signal angedeutet wird für den Fall, dan die Kippstufe 85 ursprünglich ausgeschaltet war. Die Zeilen d und e zeigen die Signalformen am Ausgang des UND-Gliedes 81 bzw. des UND-Gliedes 82 jeweils wieder in gestrichelter und ausgezogener Form gemäß den beiden Möglichkeiten der Kippstufe 85.

Die Zeilen f, die das Taktsignal Hr am Ausgang 39 wiedergeben, zeigen, daβ nach der Entdeckung zweier aufeinanderfolgender Bits "1" je nach dem ursprünglichen Zustand der Kippstufe 85 und der ursprünglichen Phasenbeziehung des Signals H'r bezüglich des Signals Hr eine Phasenkorrektur stattfindet oder nicht. Jedesmal,wenn das UND-Glied 86 aktiviert ist (Zeile g in Fig. 12 und Fig. 13), findet eine solche Korrektur statt.

Wenn später nochmals zwei aufeinanderfolgende Bits "1" erkannt werden, dann findet natürlich keine Umschaltung der Kippstufe 85 mehr statt, da die Phasenbeziehung bereits stimmt.

Die Anordnung gemäe Fig. 10 liefert also einen Dekodiertakt Hr, der mit dem Taktsignal H auf der Sendeseite phasenrichtig synchronisiert ist (in der Praxis als der Dekodiertakt

909818/0800

aufgrund der Verzögerungen in den logischen Schaltkreisen geringfügig dem Taktsignal H nach).

909818/0800

Claims (1)

1. Po 10 983 D

   2 0. OKt. 1978

   COHPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS

   CIT-ALCATEL S.A. 12, rue de la Baume, 75OO8 PARIS» Frankreich

   VERFAHREN ZUR DATENÜBERTRAGUNG UND KODIERBZW» DEKDDIERVORRICBTUNG HIERFÜR

   PATENTANSPRÜCHE

   Verfahren zur Übertragung von Binärfolgen der Bitfrequenz F, dadurch gekennzeichnet, daβ jedes Bit eines ersten Werts durch ein Signalelement eines ersten Pegels während der ersten Hälfte einer Bittaktdauer und daran anschließend durch ein Signalelement eines zweiten, vom ersten deutlich unterschiedlichen Pegels während der zweiten Hälfte dieser Bittaktdauer dargestellt wird, daft jedes Bit eines zweiten Werts, soweit es nicht zu einer Sequenz von m gleichartigen Bits gehört, durch ein Signalelement des zweiten Pegels während der ganzen Bittaktdauer dargestellt wird und dafi jede Sequenz von m Bits des zweiten Werts durch k Signalelemente der halben Bittaktdauer des zweiten Pegels an vorgegebenen Stellen innerhalb der Sequenzdauer jeweils in der ersten Hälfte einer Bittaktdauer dargestellt wird, während das Signal während des Restes der Sequenzdauer den ersten Pegel zeigt, wobei m und k positive ganze Zahlen sind und η > k ist.

   909818/OSGQ

   2 - Kodier vor richtung zur Durchführung des Verfahrens \- nach Anspruch 1, g e k e η η ζ eich net d ti r e h — :

   - erste Mittel (3,6; 11; 20, 22-26, 33), die jedes Bit des ^S ersten Werts eines Eingangssignals erkennen und iä" einen ΐ Impuls während der ersten Hälfte der zugeordneten Bittaktdauer umwandeln,

   - zweite Mittel (4,5; 12,13,15; 22,23,25), die Sequenzen von m Bits des zweiten Werts im Eingangssignal erkennen und ein Sig-

   ral mit k an bestimmten Stellen innerhalb der Sequenzdauer liegenden Informationen erarbeiten,

   - dritte Mittel (7;16;34), die jede der k Informationen jeder Sequenz von m Bits des zweiten Werts durch einen Impuls in der zweiten Hälfte der zugeordneten Bittaktdauer darstellen,

   - und durch vierte Mittel (8;17;35), die die Ausgangssignale der ersten und dritten Mittel zugeführt erhalten und ein binäres Summensignal liefern, welches als kodiertes Zweiphasensignal k/m bezeichnet wird.

   3 - Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Eingangssignal in NRZ-Form vorliegt, daß für k,und m die Werte 1 bzw. 4 gewählt sind, daS weiter die zweiten Mittel einen Zähler modulo 4 (12,13) aufweisen, der vom Taktsignal der Bitfrequenz (F) gesteuert wird und vom NRZ-Eingangssignal auf O gestellt wird, wenn dieses den ersten Wert anzeigt, wobei eine Information bestimmten Stellenwerts in jeder Sequenz von vier Bits des zweiten Werts in einem dem Zähler nachgeschalteten Dekodierer (15) ermittelt wird und die ersten und dritten Mittel je durch ein UND-Glied

   909818/0800

   ORIGINAL INSPECTED

   (11,16) gebildet sind, von denen das eine das Eingangssignal und das andere das Ausgangssignal des Dekodierers (15) zugeführt erhält, wobei die beiden Glieder in Gegenphase vom Taktsignal der Bitfrequenz (F) gesteuert werden·

   4 - Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daft das Eingangssignal in der HDB3-Form vorliegt und für k bzw. m die Werte 1 bzw. 4 gewählt sind, wobei der zweite Binärwert als Binär-Null definiert ist, daß weiter die zweiten Mittel zwei D-Kippstufen (22,23) aufweisen, die mit der Bitfreguenz (F) getaktet sind und über einen Transformator (2O) das Eingangssignal zugeführt erhalten, wobei an den Ausgängen der beiden Kippstufen ein Detektor für Bipolaritätsfehler (25) angeschlossen ist, dafl weiter die ersten Mittel ein ODER-Glied (24) aufweisen, das mit den Ausgangssignalen der beiden Kippstufen (22,23) gespeist wird und ausgangsseitig ein Schieberegister (26) speist, dessen Schiebe-

   das»
   takt dem Bittakt (F) gleicht und^durch das Ausgangssignal des Detektors für Bipolaritätsfehler (25) gesteuert wird, wobei am Ausgang des Schieberegisters (26) ein für die Bits des Wertes Eins des Eingangssignals repräsentatives Signal verfügbar ist, das einem UND-Glied (33) zusammen mit dem Bittakt (F) zugeführt wird, und daβ schlieftlich die dritten Mittel ein zweites mit dem Bittakt (F) arbeitendes Schieberegister (32) aufweisen, das eingangsseitig mit den AusgangsSignalen des Detektors für Bipolaritätsfehler (25) gespeist wird, wobei ein weiteres im Takt der Bitfrequenz (F) gesteuertes UND-Glied (34) «t den Ausgangssignalen des zweiten Schieberegisters (32) gespeist wird«

   909818/0800

   5 - Vorrichtung zur Dekodierung einer nach dem Verfahren geraäS Anspruch 1 verschlüsselten Nachricht, gekennzeichnet dnu r c h

   - einen Detektorschaltkreis (65), der zumindest die Flanken

   in einer Richtung des zu entschlüsselnden zweiphasigen Signals k/m erkennt,

   - einen Synchronisationsschaltkreis (70), der mit dem Detektorschaltkreis verbunden ist und ein Signal der doppelten Bitfrequenz (2F) in Phase mit den im Detektorschaltkreis entdeckten Flanken an einen Freguenzhalbierer (80) liefert, an dessen Ausgang also ein Signal (H*r) der Bitfrequenz (F) verfügbar ist,

   - einen Phasenbestimmungsschaltkreis zur Bestimmung der Phase dieses Signals bezüglich des Bittakts der Frequenz (F), mit einem Detektorschaltkreis (79) für die Erkennung zweier aufeinanderfolgender Bits des ersten Werts im zweiphasigen Signal k/m, wobei eine Ausgangsweichenschaltung (81,82,83) mit dem Ausgangssignal des Frequenzhalbierers bzw. des logischen Komplements gespeist wird und eines dieser beiden Signale als Dekodiertakt (Hr) in Phase mit dem Binärtakt der Bitfrequenz (F) liefert, wobei ein Koinzidenzschaltkreis (86) die Ausgangsweichenschaltung steuert gemäfi der Koinzidenz zwischen dem Dekodiertakt (Hr) und dem vom Detektorschaltkreis (79) gelieferten Signal,

   - und durch ein Mifctal zur Ausgabe der Bits, je nachdem, ob die Impulse in der ersten oder der zweiten Hälfte einer durch den Dekodiertakt (Hr) definierten Bittaktdauer liegen.

   909818/0800

   6 - Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, da· für die GröSen k und m die Werte 1 bzw· 4 eingesetzt sind und ein Impuls in der zweiten Hälfte einer Bittaktdauer dem vierten Bit einer Sequenz von Bits des zweiten Werts entspricht, wobei die Dekodierung in ein Signal der HDB3-Form münden soll und wobei die Vorrichtung enthält

   - Detektormittel (40) für die Erkennung von Bits des ersten Werts im zweiphasigen Signal 1/4, sowie Mittel (45) zum Erkennen des vierten Bits des zweiten Werts in jeder Sequenz des zu dekodierenden Signals, wobei diese Mittel vom Dekodiertakt (Hr) gesteuert werden,

   - einen Paritätsdetektor (53), der die Parität der Bits des ersten Werts nach jeweils vier entdeckten Bits des zweiten Werts ermittelt,

   - logische Mittel t55), die, immer wenn Null oder eine geradzahlige Anzahl von Bits des ersten Werts zwischen zwei aufeinanderfolgenden Vierer-Sequenzen von Bits des zweiten Werts erkannt worden ist, einen Füllirapuls liefern, der drei Binärtaktdauern vor der zweiten Vierer-Sequenz liegt,

   - Mittel (58) zur Bestimmung der dem Signal im HDB3-Kode zu gebenden Polarität der Impulse gemät den Bits des ersten Werts und den Füllimpulsen,

   - Summiermittel (59), die die Bits des ersten Werts, die Füllimpulse und die ein viertes Bit des zweiten Werts definierenden Impulse gemäe ihrem jeweiligen Bittakt vereinige»,

   909818/0800

   - und einen Ausgangskreis (60, 61, 62), der an die Mittel zur Bestimmung der Polaritätj an den Dekodiertakt (Hr) und an den Ausgang der Summiermittel (59) angeschlossen ist und das gewünschte Signal im Kode HDB3 liefert.

   909818/0800