DE2621791A1 - INTEGRATED TRANSISTOR WITH ANTI-SATURATION SCHOTTKY DIODE - Google Patents
INTEGRATED TRANSISTOR WITH ANTI-SATURATION SCHOTTKY DIODEInfo
- Publication number
- DE2621791A1 DE2621791A1 DE19762621791 DE2621791A DE2621791A1 DE 2621791 A1 DE2621791 A1 DE 2621791A1 DE 19762621791 DE19762621791 DE 19762621791 DE 2621791 A DE2621791 A DE 2621791A DE 2621791 A1 DE2621791 A1 DE 2621791A1
- Authority
- DE
- Germany
- Prior art keywords
- base
- conductivity type
- collector
- integrated transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000000344 soap Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101100004280 Caenorhabditis elegans best-2 gene Proteins 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
- H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Böblingen, den 14. Mai 1976 gg-feBöblingen, May 14th 1976 gg-fe
Anmelderin: International Business MachinesApplicant: International Business Machines
Corporation, Armonk, N.Y. 10504Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: NeuanmeldungOfficial file number: New registration
Aktenzeichen der Anmelderin: FI 974 092 2621791Applicant's file number: FI 974 092 2621791
Integrierter Transistor mit sättigungsverhindernder Schottky-DiodeIntegrated transistor with anti-saturation Schottky diode
Die Erfindung betrifft einen integrierten Transistor mit sättigungsverhindernder Schottky-Diode, die in gleicher Polung und parallel zur Basis-Kollektorstrecke angeordnet ist, enthaltend eine erste Schicht eines ersten Leitfähigkeitstyps als Kollektor, eine darauf aufgebrachte, schwach dotierte Schicht des zweiten Leitfähigkeitstyps als Basis, eine in die zweite Schicht eingebrachte Zone des ersten Leitfähigkeitstyps als Emitter und eine die Basis durchquerende, hochdotierte zweite Zone des ersten Leitfähigkeits-The invention relates to an integrated transistor with anti-saturation Schottky diode, which is arranged in the same polarity and parallel to the base-collector path, containing a first layer of a first conductivity type as a collector, a lightly doped layer of the second conductivity type applied thereon as the base, a zone of the first conductivity type introduced into the second layer as the emitter and one as the base traversing, highly doped second zone of the first conductivity
typs als Kollektorkontaktierungszone.type as a collector contact zone.
/J/ J
Transistorstrukturen, bei denen zum Zwecke der Sättigungsverhinderung eine externe Diode zur Basis-Kollektorstrecke parallel geschaltet ist, sind bekannt und finden verbreitete Anwendung. Die externe Diode ist dabei in gleicher Richtung gepolt wie die Basis-Kollektordiode des Transistors. Die externe Diode ist gekennzeichnet durch einen Spannungsabfall in Vorwärtsrichtung, der niedriger ist als die Vorwärtsspannung, bei der die Basis-Kollektordiode des Transistors leitend wird. Auf diese Weise erreicht man, daß im Sättigungsbereich des Transistors, wenn also der Kollektorübergang leitend wird, der darüberhinausgehende Basisstrom abgeleitet wird. Da Minoritätsladungsträger in der externen Diode nicht gespeichert werden, reduziert die Ableitung des überschüssigen Basisstromes die gespeicherten Ladungen im Transistor, so daß die Sättigung-Zeitkonstante des Transistors reduziert wird.Transistor structures in which for the purpose of preventing saturation an external diode is connected in parallel to the base-collector path, are known and are widely used. the The external diode is polarized in the same direction as the base collector diode of the transistor. The external diode is characterized by a voltage drop in the forward direction, which is lower is than the forward voltage at which the base-collector diode of the Transistor becomes conductive. In this way one achieves that in the saturation range of the transistor, so when the collector junction becomes conductive, the excess base current is diverted. Because minority charge carriers are not stored in the external diode the dissipation of the excess base current reduces the stored charges in the transistor, so that the saturation time constant of the transistor is reduced.
609853/0655609853/0655
Bei NPN-Transistoren, deren Kollektor aus dem schwach dotierten Substrat gebildet wird, erhält man die sättigungsverhindernde Schottky-Diode auf einfache Weise dadurch, daß sich der Basiskontakt über den übergang zwischen Basis und Kollektor erstreckt. Dieser Basiskontakt bildet dann einen ohmschen Kontakt mit der P-dotierten Basis und einen Schottky-Kontakt mit dem N~-dotierten Kollektor. Bei Transistorstrukturen, deren Basis auf einer auf dem Kollektor aufgebrachten Epitaxieschicht gebildet ist, läßt sich dieses bekannte Verfahren nicht anwenden. Dieser Transistor weist in planarer Anordnung eine hoch N-dotierte Kollektorkontaktierungszone innerhalb der epitaktisch aufgebrachten Basis auf. Ein den übergang zwischen Basis und Kollektorkontaktierungszone überbrückender Kontakt würde lediglich ohmsche Kontakte bilden und somit den Kollektor-Basisübergang kurzschließen.In the case of NPN transistors, whose collector consists of the lightly doped Substrate is formed, the saturation preventing Schottky diode is obtained in a simple manner in that the base contact extends over the transition between base and collector. This base contact then forms an ohmic contact with the P-doped base and a Schottky contact with the N ~ -doped collector. For transistor structures whose base is based on an on the Collector applied epitaxial layer is formed, this known method cannot be used. This transistor has in a planar arrangement, a highly N-doped collector contact zone within the epitaxially applied base. A bridging the transition between base and collector contact zone Contact would only form ohmic contacts and thus short-circuit the collector-base junction.
Es ist die der Erfindung zugrundeliegende Aufgabe, eine einfache, mit den in der Transistorherstellung üblichen Prozeßschritten her stellbare Struktur anzugeben, bei der sich auch die letztgenannte Transistorstruktur mit einer sättigungsverhindernden Schottky- ; Diode integrieren läßt.The object on which the invention is based is to produce a simple process steps using the process steps that are customary in transistor manufacture to specify adjustable structure, in which the last-mentioned transistor structure with a saturation-preventing Schottky ; Can integrate diode.
'■ Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt. '■ The solution of this object is set out in the claims.
Die Erfindung ist im folgenden anhand in der Zeichnung dargestell ten Ausführungsbeispiels näher beschrieben. Es zeigen:The invention is described in more detail below with reference to the drawing dargestell th embodiment. Show it:
' Fig. 1 eine vereinfachte Schnittansicht der fertiggestellten Transistorstruktur'Fig. 1 is a simplified sectional view of the completed Transistor structure
Fig. 2 eine Teil-Schnittansicht der Struktur gem. Fig.FIG. 2 is a partial sectional view of the structure according to FIG.
in einem mittleren Prozeßschritt undin a middle process step and
Fig. 3 eine Teil-Schnittansicht der Struktur gem. Fig.3 is a partial sectional view of the structure according to FIG.
in einem späteren Prozeßschnitt.in a later process cut.
609853/0655609853/0655
FI 974 092FI 974 092
Der in Fig. 1 dargestellte Transistor weist eine durch Epitaxie hergestellte P~-dotierte Basis auf, die sich auf einem P -dotierten Substrat 1 befindet. Das Substrat weist eine Störstellenkonzentration 10 bis 10 Atomen/cm und einen spezifischen Widerstand von etwa 10 bis 25 Ohm . cm auf. Ein N -dotierter Subkollektor 2 ist in das Substrat 1 eindiffundiert. Die Oberflächenstör-The transistor shown in FIG. 1 has a P -doped base produced by epitaxy, which base is on a P -doped Substrate 1 is located. The substrate has an impurity concentration of 10 to 10 atoms / cm and a specific resistance from about 10 to 25 ohms. cm up. An N -doped sub-collector 2 is diffused into the substrate 1. The surface disturbance
20 3 Stellenkonzentration beträgt etwa 4 χ 10 Atome/cm und liefert einen Schichtwiderstand von etwa 5 Ohm/Flächeneinheit. Der Subkollektor wird in der Verwendung einer geeigneten Silliciumdioxidmaske in konventioneller Weise in das Substrat eindiffundiert. Nach der Diffusion wird die Maske entfernt und eine P~-dotierte Epitaxieschicht 3 in einer Dicke von etwa 2 jam über dem Substrat 1J und dem Subkollektor 2 aufgewachsen. Die Epitaxieschicht 3 weist vorzugsweise eine Störstellenkonzentration von etwa 10 Atomen/cm auf.20 3 site concentration is about 4 χ 10 atoms / cm and delivers a sheet resistance of about 5 ohms / unit area. The sub-collector is made in the use of a suitable silicon dioxide mask diffused into the substrate in a conventional manner. After the diffusion, the mask is removed and a P ~ -doped Epitaxial layer 3 about 2 µm thick over substrate 1J and the sub-collector 2 grew up. The epitaxial layer 3 preferably has an impurity concentration of approximately 10 atoms / cm on.
Beim betrachteten Ausführungsbeispiel wird der Transistor durch dielektrische Isolation in Verbindung mit dem vergrabenen Subkollektor 2 isoliert. Man erhält also einen isolierten Bereich der P~"-dotierten Epitaxieschicht, innerhalb dem die Transistorstruktuj: mit der sättigungsverhindernden Schottky-Diode gebildet wird. Es werden also nacheinander Schichten aus thermischem Siliciumdioxid, Siliciumnitrid und pyrolitischem Siliciumdioxid (nicht dargestellt) auf die Oberfläche der Epitaxieschicht 3 aufgebracht. Diese Schich ten erhalten in den Bereichen 4 und 5 Maskenöffnungen, innerhalb der die dielektrischen Isolationszonen 6 und 7 gebildet werden sollen. Die zu bildenden dielektrischen Isolationszonen umgeben selbstverständlich die gesamte erzeugende Transistorstruktur. Nach dem Aufbringen der Maske (nicht dargestellt) wird im Bereich der Masken 4 und 5 eine P -dotierte Diffusionszone hoher Konzentration eingebracht. Anschließend wird der Oxidationsprozeß durchgeführt, bei dem über den P -Zonen 8 und 9 die dielektrischen Isolationszonen 6 und 7 entstehen. Die Aufgabe der P -dotierten Zonen 8 und 9 besteht darin, sicherzustellen, daß unterhalb der dielek-In the exemplary embodiment under consideration, the transistor is provided by dielectric isolation in connection with the buried subcollector 2 isolated. An isolated area of the P ~ "-doped epitaxial layer is thus obtained, within which the transistor structure: is formed with the anti-saturation Schottky diode. It layers of thermal silicon dioxide, silicon nitride and pyrolytic silicon dioxide (not shown) applied to the surface of the epitaxial layer 3. This layer th obtained in the areas 4 and 5 mask openings within which the dielectric isolation zones 6 and 7 are formed should. The dielectric isolation zones to be formed naturally surround the entire generating transistor structure. After the mask (not shown) has been applied, a P -doped diffusion zone of high concentration is created in the area of the masks 4 and 5 brought in. The oxidation process is then carried out, in which the dielectric isolation zones 6 and 7 arise over the P zones 8 and 9. The task of the P -doped zones 8 and 9 is to ensure that underneath the dielectric
609853/0655609853/0655
FI 974 092FI 974 092
trischen Isolationszonen 6 und 7 die Möglichkeit einer Inversion des P~-Substratmaterials verhindert wird. Eine solche Inversion kann auftreten, wem das die dielektrischen Isolationszonen bildende Siliciumdioxid direkt mit dem Substratmaterial in Kontakt [kommt.tric isolation zones 6 and 7 the possibility of inversion of the P ~ substrate material is prevented. Such an inversion can occur if that constitutes the dielectric isolation zones Silicon dioxide comes into direct contact with the substrate material.
Die bis hierher beschriebenen Verfahrensschritte und die daraus resultierende Struktur gehören zum Stande der Technik. Im nächsten Verfahrensschritt wird vom bekannten Stand der Technik abgewichen und es wird in die Oberfläche des isolierten Bereiches der P~-dotierten Epitaxieschicht 2 ein N~dotiertes Gebiet 10 eingebracht. Dies kann vorzugsweise durch Ionenimplantation geschehen. Das Gebiet 10 wird zur Herstellung einer Schottky-Diode und zur leitenden Verbindung der Kathode dieser Diode mit dem Subkollektor 2 verwendet. Dieser Verfahrensschritt läßt sich am besten anhand der Fig. 2 erläutern, die den entsprechenden Ausschnitt der Struktur gem. Fig. 1 nach Einbringen der N~-dotierten Zone durch Ionenimplantation zeigt. Zunächst werden die pyrolithische Oxidschicht und die Siliciumnitridschicht der bei der Bildung der Isolation verwendeten Maske entfernt, so daß nur noch die thermische Oxidschicht 12 auf der Oberfläche der Anordnung vorhanden ist. Auf diese Oxidschicht 12 wird eine Photolackschicht 11 aufgebracht und in bekannter Weise mit einem Fenster im Bereich des zu implantierenden N~-dotierten Gebietes 10 versehen. Bei der Ionenimplantation dient die Photolackschicht 11 als Maske und die Oxidschicht 12 als Schutzschicht. Bei der Ionenimplantation wird eine Störstellenkonzentration von etwa 5 χ 10 Atomen/cm verwirklicht. Zur Ionenimplantation können bekannte Techniken angewandt werden, eine davon ist beispielsweise im US-Patent 3 388 009 beschrieben.The procedural steps described up to this point and the resulting ones resulting structure are well known in the art. In the next process step, there is a departure from the known state of the art and an N- doped region 10 is introduced into the surface of the isolated region of the P ~ -doped epitaxial layer 2. This can preferably be done by ion implantation. The area 10 is used for the manufacture of a Schottky diode and for conductive connection of the cathode of this diode to the subcollector 2 is used. This process step is best 2, which explain the corresponding section of the structure according to FIG. 1 after the N ~ -doped zone has been introduced by ion implantation shows. First, the pyrolytic oxide layer and the silicon nitride layer are used in the formation of the Isolation used mask removed, so that only the thermal oxide layer 12 is present on the surface of the arrangement is. A photoresist layer 11 is applied to this oxide layer 12 and provided in a known manner with a window in the area of the N ~ -doped region 10 to be implanted. In the For ion implantation, the photoresist layer 11 serves as a mask and the oxide layer 12 as a protective layer. In the case of ion implantation, realizes an impurity concentration of about 5 10 atoms / cm. Known techniques can be used for ion implantation, one of which is for example in the US patent 3 388 009.
Nach der Ionenimplantation wird die Photolackschicht 11 entfernt und in der Oxidschicht 12 im Bereich 13 ein Maskenfenster freigelegt. Durch dieses Maskenfenster erfolgt die Diffusion einer N+- dotierten KoIlektorkontaktierungszone 14. Nach der Diffusion wirdAfter the ion implantation, the photoresist layer 11 is removed and a mask window is exposed in the oxide layer 12 in the region 13. The diffusion of an N + -doped KoIlektorkontaktierungszone 14 takes place through this mask window. After the diffusion
609853/0655609853/0655
FI 974 092FI 974 092
die Anordnung einem Reoxidationsprozeß unterworfen und gesintert, so daß man die Struktur gemäß Fig. 3 erhält. Die Struktur wird dann in weiteren Verfahrensschritten zu der erfindungsgemäßen · Transistorstruktur gem. Fig. 1 vervollständigt. Zunächst wird in einem Maskierungs- und Diffusionsprozeß der N -dotierte Emitter 15 in die P~-Basis 3 eingebracht. Vorzugsweise wird für den Emitter ein Schichtwiderstand von etwa 15 Ohm/Flächenquadrat vorgesehen. Bei einer Diffusionstiefe des Emitters 15 von etwa 0,5 pm ergibt sich zusammen mit der Ausdiffusion des Subkollektors 2 in die Epitaxieschicht 3 eine Basisweite von etwa 0,5 um zwischen Emitter 15 und Subkollektor 2. Schließlich werden der Emitterkontakt 16, der Basis- und Schottky-Kontakt 17 und der Kollektorkontakt 18 durch Aufdampfen eines geeigneten Metalls, beispielsweise Aluminium, hergestellt.the arrangement is subjected to a reoxidation process and sintered, so that the structure according to FIG. 3 is obtained. The structure is then in further process steps to the invention · Transistor structure according to Fig. 1 completed. First, the N -doped emitter is in a masking and diffusion process 15 introduced into the P ~ base 3. A sheet resistance of approximately 15 ohms / square is preferably provided for the emitter. With a diffusion depth of the emitter 15 of approximately 0.5 μm, this results together with the out-diffusion of the subcollector 2 in the epitaxial layer 3 has a base width of about 0.5 µm between Emitter 15 and sub-collector 2. Finally, the emitter contact 16, the base and Schottky contact 17 and the collector contact 18 by vapor deposition of a suitable metal, for example aluminum.
Der Kontakt 17 bildet mit der P~"-dotierten Epitaxieschicht 3, die die Basis 19 des NPN-Transistors darstellt, einen ohmschen Kontakt. Mit dem N~-dotierten ionenimplantierten Gebiet 10 bildet dieser Kontakt einen Schottky-Kontakt. Da das N--dotierte Gebiet 10 direkt an die N+-dotierte Kollektorkontaktierungszone 14 anschließt, ist die Kathode der erzeugten Schottky-Diode direkt ohmisch mit dem Kollektor bzw. dem Subkollektor 2 des Transistors verbunden. Es ist darauf hinzuweisen, daß die Schottky-Diode und die erforderlichen Verbindungen zur Basis und zum Kollektor in einfacher Weise dadurch herstellbar sind, daß zu den Prozeßschritten für die Herstellung der dielektrischen Isolation die damit verträglichen Prozeßschritte für die Ionenimplantation zugefügt werden.The contact 17 forms an ohmic contact with the P ~ "-doped epitaxial layer 3, which represents the base 19 of the NPN transistor. This contact forms a Schottky contact with the N ~ -doped ion-implanted region 10. doped region 10 directly connects to the N + -doped collector contact zone 14, the cathode of the Schottky diode produced is directly ohmically connected to the collector or the subcollector 2. It should be noted that the Schottky diode and the necessary connections to the base and to the collector can be produced in a simple manner in that the process steps for the ion implantation which are compatible therewith are added to the process steps for the production of the dielectric insulation.
Bjs ist darauf hinzuweisen, daß anstelle der dielektrischen Isolation andere Isolationstechniken verwendbar sind, beispielsweise die bekannte Sperrschichtisolation.Bjs should be noted that instead of dielectric insulation other isolation techniques can be used, such as the well known barrier isolation.
609853/0655609853/0655
FI 974 092FI 974 092
Claims (7)
FI 974 092609853/0655
FI 974 092
dadurch gekennzeichnet,4. Integrated transistor according to claims 1 to 3,
characterized,
dadurch gekennzeichnet, ι daß die Störstellenkonzentration des Gebietes (10) etwa j 5 χ 1016 Atome/cm3 beträgt. ;7. Integrated transistor according to claims 1 to 6,
characterized in that the impurity concentration of the region (10) is approximately j 5 χ 10 16 atoms / cm 3 . ;
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/588,918 US4005469A (en) | 1975-06-20 | 1975-06-20 | P-type-epitaxial-base transistor with base-collector Schottky diode clamp |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2621791A1 true DE2621791A1 (en) | 1976-12-30 |
Family
ID=24355851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762621791 Withdrawn DE2621791A1 (en) | 1975-06-20 | 1976-05-15 | INTEGRATED TRANSISTOR WITH ANTI-SATURATION SCHOTTKY DIODE |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4005469A (en) |
| JP (1) | JPS522288A (en) |
| CA (1) | CA1041226A (en) |
| DE (1) | DE2621791A1 (en) |
| FR (1) | FR2315171A1 (en) |
| GB (1) | GB1516034A (en) |
| IT (1) | IT1064219B (en) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2733615A1 (en) * | 1977-07-26 | 1979-02-01 | Ibm Deutschland | Integrated semiconductor with diode-resistor configuration - has pinch resistor with pinch doped region greater than cross=section of residual resistor doped region |
| US4159915A (en) * | 1977-10-25 | 1979-07-03 | International Business Machines Corporation | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation |
| US4282538A (en) * | 1977-11-11 | 1981-08-04 | Rca Corporation | Method of integrating semiconductor components |
| US4329703A (en) * | 1978-07-21 | 1982-05-11 | Monolithic Memories, Inc. | Lateral PNP transistor |
| JPS58223345A (en) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | Semiconductor device |
| US4503521A (en) * | 1982-06-25 | 1985-03-05 | International Business Machines Corporation | Non-volatile memory and switching device |
| US4538490A (en) * | 1983-05-02 | 1985-09-03 | Celanese Corporation | Staple fiber cutter |
| US4586071A (en) * | 1984-05-11 | 1986-04-29 | International Business Machines Corporation | Heterostructure bipolar transistor |
| US7329940B2 (en) * | 2005-11-02 | 2008-02-12 | International Business Machines Corporation | Semiconductor structure and method of manufacture |
| US7718481B2 (en) * | 2006-04-17 | 2010-05-18 | International Business Machines Corporation | Semiconductor structure and method of manufacture |
| US7538409B2 (en) * | 2006-06-07 | 2009-05-26 | International Business Machines Corporation | Semiconductor devices |
| US7242071B1 (en) | 2006-07-06 | 2007-07-10 | International Business Machine Corporation | Semiconductor structure |
| US7936041B2 (en) | 2006-09-15 | 2011-05-03 | International Business Machines Corporation | Schottky barrier diodes for millimeter wave SiGe BICMOS applications |
| US9853643B2 (en) | 2008-12-23 | 2017-12-26 | Schottky Lsi, Inc. | Schottky-CMOS asynchronous logic cells |
| US11342916B2 (en) | 2008-12-23 | 2022-05-24 | Schottky Lsi, Inc. | Schottky-CMOS asynchronous logic cells |
| US11955476B2 (en) | 2008-12-23 | 2024-04-09 | Schottky Lsi, Inc. | Super CMOS devices on a microelectronics system |
| US8476689B2 (en) | 2008-12-23 | 2013-07-02 | Augustine Wei-Chun Chang | Super CMOS devices on a microelectronics system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3463975A (en) * | 1964-12-31 | 1969-08-26 | Texas Instruments Inc | Unitary semiconductor high speed switching device utilizing a barrier diode |
| US3506893A (en) * | 1968-06-27 | 1970-04-14 | Ibm | Integrated circuits with surface barrier diodes |
| US3571674A (en) * | 1969-01-10 | 1971-03-23 | Fairchild Camera Instr Co | Fast switching pnp transistor |
| US3699362A (en) * | 1971-05-27 | 1972-10-17 | Ibm | Transistor logic circuit |
| US3861968A (en) * | 1972-06-19 | 1975-01-21 | Ibm | Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition |
| US3878552A (en) * | 1972-11-13 | 1975-04-15 | Thurman J Rodgers | Bipolar integrated circuit and method |
-
1975
- 1975-06-20 US US05/588,918 patent/US4005469A/en not_active Expired - Lifetime
-
1976
- 1976-04-12 IT IT22177/76A patent/IT1064219B/en active
- 1976-05-06 FR FR7614187A patent/FR2315171A1/en active Granted
- 1976-05-06 GB GB18558/76A patent/GB1516034A/en not_active Expired
- 1976-05-15 DE DE19762621791 patent/DE2621791A1/en not_active Withdrawn
- 1976-05-19 JP JP51056774A patent/JPS522288A/en active Granted
- 1976-06-16 CA CA255,056A patent/CA1041226A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB1516034A (en) | 1978-06-28 |
| FR2315171B1 (en) | 1978-11-17 |
| JPS522288A (en) | 1977-01-08 |
| US4005469A (en) | 1977-01-25 |
| FR2315171A1 (en) | 1977-01-14 |
| IT1064219B (en) | 1985-02-18 |
| CA1041226A (en) | 1978-10-24 |
| JPS5724935B2 (en) | 1982-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2905022C2 (en) | ||
| DE1764464C3 (en) | Method of manufacturing a lateral transistor | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE2621791A1 (en) | INTEGRATED TRANSISTOR WITH ANTI-SATURATION SCHOTTKY DIODE | |
| DE3048816A1 (en) | BREAKTHROUGH REFERENCE DIODE | |
| DE2718449C2 (en) | ||
| DE2422912A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE1514855C3 (en) | Semiconductor device | |
| DE1764570B2 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE2364752A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2558925C2 (en) | Method for producing an integrated injection circuit arrangement | |
| DE69229937T2 (en) | Avalanche diode in a bipolar integrated circuit | |
| DE1194500B (en) | A semiconductor device having a plurality of inserted strip-shaped zones of a conductivity type and a method of manufacturing | |
| DE2256447A1 (en) | INTEGRATED SEMI-CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING | |
| DE3103785C2 (en) | ||
| DE69225355T2 (en) | Transistor with a predetermined current gain in an integrated bipolar circuit | |
| DE2247911C2 (en) | Monolithic integrated circuit arrangement | |
| DE2101279C2 (en) | Integrated, lateral transistor | |
| DE2454561A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2507038B2 (en) | Inverse planar transistor and process for its manufacture | |
| DE2627922A1 (en) | SEMI-CONDUCTOR COMPONENT | |
| DE2547303A1 (en) | SEMICONDUCTOR COMPONENT | |
| DE3129487C2 (en) | ||
| DE3026779C2 (en) | ||
| DE2101278A1 (en) | Integrated semiconductor device and method for making same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |