[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2645783C2 - Verfahren zur Herstellung von Chipwiderständen - Google Patents

Verfahren zur Herstellung von Chipwiderständen

Info

Publication number
DE2645783C2
DE2645783C2 DE19762645783 DE2645783A DE2645783C2 DE 2645783 C2 DE2645783 C2 DE 2645783C2 DE 19762645783 DE19762645783 DE 19762645783 DE 2645783 A DE2645783 A DE 2645783A DE 2645783 C2 DE2645783 C2 DE 2645783C2
Authority
DE
Germany
Prior art keywords
strip
resistance layer
production
chip resistors
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762645783
Other languages
English (en)
Other versions
DE2645783A1 (de
Inventor
Edmund Dipl.-Phys. 8671 Schönwald Breitfelder
Dietrich Dipl.-Phys. Dr. 8672 Selb Hoeffgen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Draloric Electronic 8500 Nuernberg De GmbH
Original Assignee
Draloric Electronic 8500 Nuernberg De GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Draloric Electronic 8500 Nuernberg De GmbH filed Critical Draloric Electronic 8500 Nuernberg De GmbH
Priority to DE19762645783 priority Critical patent/DE2645783C2/de
Publication of DE2645783A1 publication Critical patent/DE2645783A1/de
Application granted granted Critical
Publication of DE2645783C2 publication Critical patent/DE2645783C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

a) ein Streifen (11) aus dem Isoliermaterial wird mit den zwei längsseitigen Schmalflächen durch zwei sich gegenüberliegende Rollen (6) transportiert und gleichzeitig mit den beiden Kontaktierungsfeldern (2) beschichtet;
b) die aufgebrachten Kontaktierungsfelder (2) werden getrocknet;
c) dann wird mit einer weiteren, auf der einen Hauptfläehe abrollenden Rolle (7) die Widerstandischicht(3) aufgetragen und getrocknet;
d) die Kontakücrungsfdder (2) und die Wäderstandsschicht (3) werden eingebrannt;
e) der Streifen (11) wird senkrecht zu seiner Längsrichtung in Einzelwiderstände (1) auseinandergeschnitten.
2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die mit der Widerstandsschicht (3) bedeckte Hauptfläehe des Streifens (11) mittels einer weiteren Rolle mit einer Schicht aus elektrisch isolierendem Material bedeckt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dab der Streifen (11) mit einer Mehrfachsäge mit gleicher Teilung in Einzelwiderstände (1) auseinandergeschninen wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Streifen (11) nach dem Messen des Gesamtwiderstandes der Widerstandsschicht (3) an genau definierten Stellen auseinandergeschnitten wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Feinabgleich in an sich bekannter Weise durch Abtrag von Teilen der Widerstandsschicht durchgeführt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Abtrag mittels Sandstrahles, mittels Schleifscheibe oder mittels Laserstrahles geschieht.
Die Erfindung betrifft ein Verfahren zur Herstellung von Chipwiderständen gemäß dem Oberbegriff des Anspruches 1.
Derartige Chipwiderstände sind bekannt und werden in Hybridschaltungen überall dort eingesetzt, wo nur ein beschränktes Raumangebot gegeben ist. Beispielsweise sind in »Electronics Engineers Master, eem, 1973, Band 3, Seite 1147 solche Chipwiclerstände beschrieben, bei denen die Kontaktierungsfelder und die Widerstandsschicht im Siebdruckverfahren auf den Trägerkörper aufgebracht werden. Die Kontaktierungsfelder sind bei diesen bekannten Chipwiderständen durch Tauchen jedes Trägerkörpers in eine Metallpaste verstärkt. Diese Tauchvorgänge sind jedoch sehr aufwendig und arbeitsintensiv.
Aus der DE-OS 2107 424 sind Verfahren zum Auftragen von mikrodünnen Kunststoffüberzügen auf eine dielektrische Grundschicht und ein nach diesen Verfahren hergestelltes Widerstandselement bekannt Beim Aufsprühverfahren kommen Schablonen zur Anwendung, während beim Auffließverfahren das Widerstandsschichtmaterial durch einen Schlitz stranggepreßt wird. Bei dem aus der DE-OS 2107 424 bekannten Aufstreichverfahren werden nebeneinander befindliche Streifenüberzüge, die ineinanoerfließen, mittels eines Auftragkopfes mit nebeneinanderliegenden Austragkammern flächig auf einen ebenen Trägerkörper aufgestrichen. Das aus dieser Druckschrift bekannte Verfahren eignet sich nicht zur Beschichtung
> 5 eines Trägerkörpers um die Längsschmalflächen herum. Außer dem Auftragkopf zur Mehrfachbeschichtung eines streifenförmigen Trägerkörpers sind dort auch Rollen bekannt die zum Trägerkörper so angeordnet sind, wie die erfindungsgemäßen. Jene Rollen dienen jedoch dort ausschließlich zum Transport der zu beschichtenden Trägerkörper.
Aus der DE-PS 4 99 606 ist eine Vorrichtung zum Aufbringen eines schraubenlinienförmigen Widerstandspfades auf die Mantelfläche eines zylinderförmigen Trägerkörpers bekannt Die Vorrichtung enthält eine Scheibe, die zur Mantelfläche des zylindrischen Trägerkörpers senkrecht steht und mit welcher der schraubenlinienförmige Widerstandspfad aufgebracht wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so weiterzubilden, daß unter Vermeidung von Siebdruckvorgängen die beiden Kontaktierungsfelder gleichzeitig aufgebracht werden und damit rationeller gefertigt werden kann.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kennzeichnenden Teiles des Anspruches I gelöst
Zum Schutz der Widerstandsschicht gegen äußere
«ο Einflüsse kann die mit der Widers."-indsschicht bedeckte Hauptfläehe des Streifens mittels einer weiteren Rolle mit einer Schicht aus elektrisch isolierendem Material bedeckt werden. Der Streifen kann mit einer Mehrfachsäge bei gleicher Teilung in Einzelwiderstände auseinandergeschnitten werden; es ist jedoch auch möglich, den Streifen nach dem Messen des Gesamtwiderstandes an genau definierten Stellen auseinanderzuschneiden. Diese definierten Einzellängen sind der Gesamtlänge des Trägerkörpers und dem Gesamtwiderstand direkt
so und dem gewünschten Widerstandswert umgekehrt proportional. Um die dabei auftretenden Toleranzen auszugleichen, ist es auch möglich, in an sich bekannter Weise durch Abtrag von Teilen der Widerstandsschicht einen Feinabgleich durchzuführen.
Die mit der Erfindung erzielten Vorteile bestehen darin, daß Siebdruckvorgänge vermieden werden, und im einfachen Verfahrensablauf, bei dem die beiden Kontaktierungsfelder gleichzeitig und auch die Widerstandsschicht kontinuierlich hergestellt werden können.
Ein Ausfuhrungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt
Fig. 1 einen Streifen II, der durch zwei rotierende Rollen 6 hindurchbewegt wird. Dabei werden die beiden Längsseiten 4 und ihnen nahe Bereiche der beiden Hauptflächen des Streifens 11 mit elektrisch leitenden Kontaktierungsfeldern 2 versehen. Im anschließenden Verfahrensschritt wird nach dem Trocknen der Kontaktierungsfelder 2 mittels einer Rolle 7 zwischen
Contaktierungsfeidern 2 die WMerstandsschieht 3 ien Trägerkörper 11 aufgebracht. Nach dem cnen und Einbrand der Widerstandsschicht 3 und Lontaktierungsfelder 2 wird der längliche Träger- :r 11 in Einzelwiderstände auseinandergeschnitten. g.2 zeigt einen derartigen Einzelwiderstand 1, hend aus einer zwischen zwei um die Längsseiten 4 herumreichenden Kontaktierongsfeldern 2 befindlichen Widerstandsschicht 3 auf einer Hauptfläche eines ebenen Trägerkörpers aus Glas oder Keramik,
Es ist auch möglich, den Verfahrensschritt c des kennzeichnenden Teiles des Anspruches 1 vor den Verfahrensschritten a und b durchzuführen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche;
1. Verfahren zur Herstellung von Chipwiderstlnden, die auf einer Hauptfläehe eines ebenen rechteckigen Trägerkörpers aus Isoliermaterial zwischen zwei Kontaktierungsfeldern eine Widerstandsschicht besitzen und bet denen die Kontaktierungsfelder über die Stirnflächen bis zur gegenüberliegenden Hauptfläehe reichen, gekennzeichnet durch die folgenden Merkmale:
DE19762645783 1976-10-09 1976-10-09 Verfahren zur Herstellung von Chipwiderständen Expired DE2645783C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762645783 DE2645783C2 (de) 1976-10-09 1976-10-09 Verfahren zur Herstellung von Chipwiderständen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762645783 DE2645783C2 (de) 1976-10-09 1976-10-09 Verfahren zur Herstellung von Chipwiderständen

Publications (2)

Publication Number Publication Date
DE2645783A1 DE2645783A1 (de) 1978-04-13
DE2645783C2 true DE2645783C2 (de) 1983-06-23

Family

ID=5990164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762645783 Expired DE2645783C2 (de) 1976-10-09 1976-10-09 Verfahren zur Herstellung von Chipwiderständen

Country Status (1)

Country Link
DE (1) DE2645783C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3104419C2 (de) * 1981-02-09 1983-06-09 Draloric Electronic GmbH, 8672 Selb Verfahren zur Herstellung von Chipwiderständen
SE444875B (sv) * 1981-04-15 1986-05-12 Crafon Ab Sett att tillverka termistorer
DE3117973C2 (de) * 1981-05-07 1985-10-24 Draloric Electronic GmbH, 8672 Selb Elektrischer Widerstand in Chip-Bauform und Verfahren zu dessen Herstellung
DE3539318A1 (de) * 1985-11-06 1987-05-07 Almik Handelsgesellschaft Fuer Verfahren zur herstellung von elektrischen festwiderstaenden sowie nach dem verfahren hergestellter festwiderstand
SE460810B (sv) * 1988-06-08 1989-11-20 Astra Meditec Ab Termistor avsedd foer temperaturmaetning samt foerfarande foer tillverkning av densamma

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE499606C (de) * 1927-07-03 1930-06-11 Isidor Silberstein Vorrichtung zur Herstellung eines schraubenfoermigen UEberzuges aus schlechtleitendem Stoff, z.B. eines Kohlenstoffueberzuges, auf einem nichtleitenden Traeger hochohmiger Widerstaende
DE950665C (de) * 1950-09-23 1956-10-11 Siemens Ag Trockengleichrichtereinheit
DE1069235B (de) * 1955-09-28 1959-11-19
US3676212A (en) * 1970-03-10 1972-07-11 Globe Union Inc Production of resistive coatings
DE2623640A1 (de) * 1976-05-26 1977-12-01 Draloric Electronic Elektrischer schichtwiderstand und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
DE2645783A1 (de) 1978-04-13

Similar Documents

Publication Publication Date Title
DE4445243C2 (de) Temperaturfühler
DE2815879C2 (de)
EP0079602B1 (de) Verfahren zur Herstellung gedruckter Leiterbahnen
DE68924431T2 (de) Schicht-Typ Widerstand.
DE3416124C2 (de) Verfahren zur Herstellung eines Feuchtigkeitssensors
DE2645783C2 (de) Verfahren zur Herstellung von Chipwiderständen
DE3422401C2 (de)
DE2553385A1 (de) Verfahren zum herstellen von praezisen mustern in duennen metallisierungen auf kunststoffolien
DE3034175C2 (de)
DE2623606A1 (de) Verfahren zur herstellung eines elektrischen schichtwiderstandes
DE504008C (de) Verfahren zur Herstellung elektrischer Halbleiter-Widerstaende
DE3441217A1 (de) Wegmessgeber
EP1586099B1 (de) Verfahren zur herstellung eines elektronischen bauelements
DE2327750C3 (de) Verfahren zur Herstellung eines eine möglichst geringe Induktivität aufweisenden Schichtwiderstands
DE1490246A1 (de) Verfahren zum Anbringen von Kontaktierungsteilen an elektrischen Bauelementen
DE2804992B2 (de) Aufzeichnungsanordnung zum Schreiben von Daten auf einem streifenförmigen Aufzeichnungsträger
DE2546731C2 (de) Verfahren zur Herstellung einer Potentiometer-Widerstandsbahn
WO2019068808A1 (de) Verfahren zum herstellen eines teilweise hochleitfähig beschichteten bauteils und verwendung eines tintenstrahldruckers
DE60112803T2 (de) Elektroden für auf abruf arbeitenden drucker
DE3042704C2 (de) Probenauftragvorrichtung
DE2327750B2 (de) Verfahren zur herstellung eines eine moeglichst geringe induktivitaet aufweisenden schichtwiderstands
DE3106354C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2054721C3 (de) Schichtwiderstand und Verfahren zu seinem Abgleich
DE2940394C2 (de)
DE1616634C (de) Vorrichtung zur Bestimmung des spezifischen Widerstands von pulverförmigen Stoffen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee