[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2640653A1 - Binaere frequenzteilerschaltung - Google Patents

Binaere frequenzteilerschaltung

Info

Publication number
DE2640653A1
DE2640653A1 DE19762640653 DE2640653A DE2640653A1 DE 2640653 A1 DE2640653 A1 DE 2640653A1 DE 19762640653 DE19762640653 DE 19762640653 DE 2640653 A DE2640653 A DE 2640653A DE 2640653 A1 DE2640653 A1 DE 2640653A1
Authority
DE
Germany
Prior art keywords
transistors
transistor
frequency divider
conductivity type
divider circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762640653
Other languages
English (en)
Other versions
DE2640653C2 (de
Inventor
Eric Andre Dipl Ing Vittoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger SA
Original Assignee
Centre Electronique Horloger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger SA filed Critical Centre Electronique Horloger SA
Publication of DE2640653A1 publication Critical patent/DE2640653A1/de
Application granted granted Critical
Publication of DE2640653C2 publication Critical patent/DE2640653C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58Gating or clocking signals not applied to all stages, i.e. asynchronous counters
    • H03K23/60Gating or clocking signals not applied to all stages, i.e. asynchronous counters with field-effect transistors

Landscapes

  • Logic Circuits (AREA)

Description

te uipl.-Ing. Curt Wallach
Dipl.-Ing. Giipfher ζ Dipl.-Phys. Dr.Tino |-lC
Dip!.-lng. Rainer Feldkamp
D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 · Telex 5 29 513 wakai d
8. SEP. 1976
Datum:
Unser Zeichen: 15 588 - Fk/Ne
Centre Electronique Horloger S.A. Neuchätel / Schweiz
Binäre Frequenzteilerschaltung
Die Erfindung bezieht sich auf eine binäre Frequenzteilerschaltung mit komplementären Feldeffekttransistoren mit isolierter Steuerelektrode gemäß Hauptpatent
(deutsche Patentanmeldung P 22 57 256.1). In dieser Hauptpatentschrift ist eine binäre Frequenzteilerschaltung mit komplementären Feldeffekttransistoren mit isolierten Steueroder Gitterelektroden beschrieben, die aus einer konstanten Spannungsquelle betrieben wird, und die einen Eingang zur Zuführung eines Eingangssignals sowie zumindest drei logische Knoten aufweist, wobei jeder logische Knoten eine Verbindung zwischen den Anodenelektroden von zumindest einem n-Transistor und zumindest einem p-Transistor ist und jeder logische Knoten durch zumindest einen anderen dieser Knoten gesteuert und so aufgebaut ist, daß er als Ausgang verwendbar ist und wobei die Kathodenelektrode eines ersten Transistors zumindest eines der Knoten mit einer Klemme der Spannungsquelle verbunden ist, während die Kathodenelektrode des zweiten Transistors des gleichen Knotens mit der Anodenelektrode eines dritten Transistors vom gleichen Leitfähigkeitstyp wie der zweite Transistor und von entgegengesetztem LeitfäWigkeitstyp wie der erste Transistor verbunden ist. Die Kathodenelektrode dieses
709812/0992 ./.
dritten Transistors ist mit der anderen Klemme der Spannungsquelle verbunden und zwei Signale, einerseits das Eingangssignal und andererseits ein Signal, das von einem der anderen logischen Knoten stammt, steuert jeweils die Gitterelektrode eines der Transistoren vom gleichen Typ, wobei das eine dieser Signale außerdem die Gitterelektrode des Transistors vom entgegengesetzten Ißitfähigkeitstyp steuert, so daß der durch diese beiden Signale gesteuerte Knoten schwimmen kann, wenn der erste durch das eine dieser Signale gesteuerte Transistor und der von dem anderen Signal gesteuerte Transistor der beiden Transistoren vom zum ersten Transistor entgegengesetzten Leitfähigkeitstyp gesperrt sind.
Es ist bereits eine Anzahl von durch zwei teilenden Frequenzteilerschaltungen mit komplementären Transistoren bekannt. Hierbei können statische und dynamische Frequenzteilerschaltungen unterschieden werden. Die statischen Frequenzteilerschaltungen können dadurch erzielt werden, daß die logischen Gleichungen direkt mit Hilfe von Verknüpfungsgliedern mit zwei Pegeln ausgeführt werden. Die Betriebsweise dieser Schaltungen ist sichergestellt, wenn die Eingangsfrequenz unterhalb eines Grenzwertes liegt. Die einfachste dieser Schaltungen umfaßt 16 Transistoren, (siehe Literaturstelle ISSOCDigest, I967, Seiten 52 und 53) doch erfordert diese Schaltung zwei zueinander komplementäre Eingangssignale und weiterhin eignet sich der Aufbau dieser Schaltung schlecht für eine kompakte Integration. Es kann jedoch ein einziger Eingang erforderlich sein und die einfachste dieser statischen Schaltungen mit einem einzigen Eingang weist dann 19 Transistoren auf und ein Ausführungsbeispiel hierfür ist in der Fig. 5 der deutschen Offenlegungsschrift 2 227 702 gezeigt. Die dynamischen Frequenzteilerschaltungen können dadurch erzielt werden, daß aus den statischen Frequenzteilerschaltungen alle Transistoren entfernt werden, die an den Umschal tvorgängen nicht teilnehmen. Diese Schaltungen sind sehr viel einfacher, ihre Betriebs-Grenzfrequenz ist höher und ihr Leistungsverbrauch ist geringer, doch können sie nur dann betrieben werden, wenn die Arbeitsfrequenz über einem unteren
709812/0992
Grenzwert liegt (der bei einigen kHz liegt). Die einfachsten dynamischen Schaltungen weisen 9 Transistoren auf und ein Ausführungsbeispiel hierfür ist in Fig. 9 der deutsehen Offenlegungsschrift 2 257 256 gezeigt.
Der Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit zur Vereinfachung der statischen Frequenzteilerschaltungen zu schaffen, die keine untere Grenzfrequenz sowie keinen zusätzlichen statischen Verbrauch ergibt.
Diese Aufgabe wird ausgehend von einer Frequenzteilersehaltung gemäß dem Hauptpatent dadurch gelöst, daß für den einen der beiden logischen Zustände des Einganges' jeder Knoten über einen oder mehrere leitende Transistoren mit dem einen oder anderen Pol der konstanten Spannungsquelle derart verbunden ist, daß die Knoten dieser Frequenzteilersehaltung dann nicht schwimmend s ind.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Durch die erfindungsgemäße Ausgestaltung der Frequenzteilersehaltung ergibt sich gegenüber bekannten statischen Frequenzteilerschaltungen eine Verringerung der Anzahl der Transistoren, ohne daß sich eine untere Betriebs-Grenzfrequenz oder ein zusätzlicher statischer Leistungsverbrauch ergibt. Bei dieser Ausgestaltung der Erfindung wird das bekannte Prinzip des Fortlassens eines oder mehrerer Transistoren, die nicht an den Umschaltvorgängen teilnehmen, beibehalten, so daß der Betriebsleistungsverbrauch niedrig bleibt, doch werden einige Transistoren derart beibehalten, daß. sichergestellt ist, daß für einen der beiden Zustände der Eingangsvariablen kein Knoten schwimmend ist, während für den zweiten Zustand dieser Eingangsvariablen einer oder mehrere Knoten schwimmen können. Die auf diese V/eise vereinfachte Schaltung arbeitet einwandfrei, ohne untere Betriebsgrenzfrequenz, wobei die einzige Bedingung darin besteht, daß der Eingang nur für eine sehr kurze Dauer (Impuls) in dem zweiten Zustand
verbleibt. 709812/0992
Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsformen noch näher erläutert.
In der Zeichnung zeigen:
Fig. 1 eine erste Ausführungsform der Frequenzteilerschaltung;
Fig. 2 ein Impulsdiagramm zur Erläuterung der Betriebsweise der ersten AusfUhrungsform;
Fig. 5 eine zweite Ausführungsform der Frequenzteilerschaltung;
Fig. 4 Impulsdiagramme zur Erläuterung der Betriebsweise der zweiten Ausführungsform.
In Fig. 1 ist eine Ausführungsform der erfindungsgemäßen frequenzteiler schaltung dargestellt. Diese Schaltung wurde ausgehend von einer dynamischen Frequenzteilerschaltung entwickelt, wie sie in der deutschen Cffenlegungsschrift 2 257 in Fig. 9 gezeigt ist, die die Transistoren 1, 2, 4, 5, 8, 9, 10, 12 und 13 umfaßt, denen vier Transistoren 3Λ, 15, l8 und 19 hinzugefügt wurden, die dazu bestimmt sind, die stabilen Zustände aufrechtzuerhalten, wenn am Eingang I der Pegel "c" anliegt. Diese vier Transistoren waren in der entsprechenden statischen Frequenzteilerschaltung vorhanden (Fig. 8 der deutschen Offenlegungsschrift 2 257 256) sie wurden lediglich nicht fortgelassen.
Fig. 2 zeigt die logischen Signale, die der Schaltung nach Fig. 1 entsprechen. Die voll durchgezogenen Linien stellen die durch die Transistoren aufrechterhaltenen Zustände dar, während die gestrichelten Linien die Zustände darstellen, die durch die Streukapazitäten an dem Knoten A oder E aufrechterhalten werden.
709812/0992
Wenn die positiven Impulse am Eingang I ausreichend kurz sind, arbeitet die Schaltung einwandfrei ohne untere Grenzfrequenz. Andererseits wird, weil diese Frequenzteilerschaltung durch Fortlassen bestimmter Transistoren der entsprechenden statischen Schaltung erzielt wurde (Transistoren j5> 6, J, 11, 16 und 17 gemäß Fig. 8 der DOS 2 257 256) der statische Stromverbrauch durch die sehr schwachen Leckströrne der Transistoren bectimmt, (weil keine weiteren leitenden Verbindungen zwischen den positiven und negativen Klemmen der Betriebsspannung vorhanden sind) .
Fig. 5 zeigt eine abgeänderte Ausführungsform der Frequenzteilerschaltung. Die den Ausgangspunkt bildende dynamische Frequenzteilerschaltung, die durch die Transistoren 1, 2, 4, 5, 8, 9, 10, 12 und 13 gebildet ist, ist ebenfalls bekannt ("Electronics Letters" 25. August 1973, Vol. 9, Nr. 17 Fig. l6; die Variablen B und C dieser Fig. l6 entsprechen den Variablen D bzw. E der beigefügten Fig. 3). Dieser bekannten Schaltung wurden die vier Transistoren 14, 15j 16 und IJ hinzugefügt, um die stabilen Zustände beizubehalten, während I den logischen Pegel "θ" aufweist.
Fig. 4 zeigt die entsprechenden logischen Signale, die mit denen der Fig. 2 vergleichbar sind, wobei lediglich die Reihenfolge des Zurückkehrens auf den Pegel "θ" bei den Variablen B und E vertauscht ist.
Im folgenden wird die Betriebsweise dieser beiden Schaltungen ausführlicher erläutert.
Für die in Fig. 1 dargestellte Schaltung wird von dem Zustand I =0, A =l,B=0, D=I,E=O ausgegangen. Entsprechend leiten die Transistoren 1, 5* 8, 10, 15 und l8 während die Transistoren 2, 4 9 j 12, ljj, 14 und I9 gesperrt sind. Dieser Zustand ist stabil.
709812/0992
annimmt
Wenn der Pegel am Eingang I den Viert nlnf3 werden die Transistoren 1 und 5 gesperrt, während die Transistoren 2 und 12 leitfähig werden. Weil die Transistoren 12 und 10 leitend sind, während die Transistoren 5 und 13 gesperrt sind, nimmt die Variable D den Viert "θ" an. Das Übergehen des Pegels von D auf "θ" sperrt die Transistoren 8 und 18, während die Transistoren 9 und 19 leitfähig gemacht werden. Die Veränderliche B nimmt daher den Wert "l" an, wodurch der leitfähige Zustand des Transistors 14 (parallel zum bereits leitenden Transistor 12) undjäie Sperrung des Transistors 15 (in Reihe mit dem bereits gesperrten Transistor 5) hervorgerufen wird. Dieser neue Zut
vorübergehend .
stand istySuabil. V/eil jedoch die Transistoren 1 und 4 gesperrt sind, ist der Knoten A schwimmend. Dieser Knoten verbleibt im logischen Zustand "l", insofern die Leckströme nichfc
genügend Zeit haben, den Ladungszustand der Streukapazität des Knotens A wesentlich zu ändern. Dies trifft ebenfalls für den Knoten E (mit dem Pegel "θ") zu, weil die Transistoren 8 und 5 gesperrt sind.
Wenn der Eingang I auf den Pegel "θ" zurückkehrt, werden die Transistoren 2 und 12 gesperrt, während die Transistoren 1 und 5 leitfähig werden. Der Knoten E wird über die Transistoren 5 und 9 auf den Pegel vl" gebracht, so daß der Transistor k leitfähig gemacht wird, was jedoch keine Wirkung ergibt, weil der Transistor 2 gesperrt ist. Dieser Zustand ist unabhängig von den Leckströmen stabil.
Wenn der Eingang I erneut den Pegel "l" einnimmt, werden die Transistoren 1 und 5 gesperrt und die Transistoren 2 und 12 werden leitfähig. Weil der Transistor 4 bereits leitet, nimmt A den Pegel "θ" an, so daß der Transistor 10 gesperrt wird, während der Transistor 1J5 leitend gemacht wird. D nimmt dann den Pegel "l" an,°durch eine Sperrung der Transistoren 9 und 19 hervorgerufen wird und die Transistoren 8 und l8 leitfähig gemacht werden. B nimmt daher den Pegel 11O" an, wodurch der Transistor 14 blockiert wird (ohne Wirkung, weil der Transistor 12 leitend ist) und wodurch der Transistor 15 leitend
709812/0992
gemacht wird (ohne Wirkung weil der Transistor 5 gesperrt ist).
vorübergehend
Dadurch wird ein neuerestabiler Zustand erreicht, für den die Variable E schwimmend den Pegel "l" aufweist (die Transistoren 5, 9 und 10 sind gesperrt).
Bei Rückkehr des Einganges I auf den Pegel "θ" werden die Transistoren 1 und 5 wieder leitend, während die Transistoren 2 und 12 gesperrt werden. Der Knoten Λ nimmt den Pegel "l" an, wodurch der Transistor 15 gesperrt und der Transistor 10 leitend gemachtjwird, Weil die Transistoren 8 und 10 leitend sind, nimmt E den Pegel "θ" an, so daß der Transistor 4 gesperrt wird (ohne Wirkung, weil der Transistor 2 bereits gesperrt ist). Auf diese Weise wird ein neuer stabiler Zustand erreicht, der zum Ausgangszustand identisch ist.
Während dieser Betriebsperiode hat die Eingangsvariable I ihren Pegel viermal geviechselt, während die Ausgangsvariable A nur zweimal ihren Pegel gewechselt hat. Es wurde daher eine Teilung durch 2 erzielt.
Der Leitfähigkeitszustand (C) oder Sperrzustand (B) jedes Transistors während dieser Betriebsperiode ist in der folgenden Tabelle dargestellt:
709812/0992
-Z-
I A B D E ι : C J I C C C i B
I
1 5 1 9 2 4 j B C C - C B 10 C
I
1 2 14 L8
.0 1 0 1 0 3 * I C B 3 C I B B C
r-l r-l 0 .0 3 13 BBC C
1 0 0 0 CCBB C
1 1 1 0 0 B B C B
,0
I
i-l 1 0 0
0 1 1 0 1 B C
r-l 1 1 0 1 B B.
1 0 r-l 0 1
1 O 1 1 1 C C B
1 0 0 1 1 C
0 0 0 1 1
0 1 0 1 1 B I
0 1 0 1 0
B
B C
c- 1 B B
stabil.Zug'
stabil.Zust
Ausgehend von dem gleichen logischen Zustand kann für die "ig. ~t, eine vergleichbare .Eetriebsfolge aufgestellt werden, ϊ us Vere^ri'aeh gründen v;ird diese Folge nur in der folgenden Tabelle zusarr.mengefci3
7098 12/0992
COPY
'.ί A B D E 1 ί 3 C C C C B C C B 15 ] B 2 4 1 B C C C B B ] L6 C C B E C
I
C -Cd-
ο 1 O 1 O j < CCBB C L7 3 LO ' I
1 1 O 1 O ) 1 B B B BBC 12 1
1 1 O O O C L4 J B
1 1 1 O O B B 6 C B B <
O
1
1 1 O O
O 1 1 O 1 B
1 1 1 O r-t
1 O 1 O 1 B
1 O 1 1 1
1 O 1 1 O
O O 1 1 O C
O i-l 1 1 O
O 1 O 1 O
C
B
stabil
stabil
CtEt)I
BAD ORIGINAL
264U653
Bei beiden beschriebenen Schaltungen liefert der Knoten A ein Signal, das lange im Zustand 1 und kurzzeitig im Zustand G verbleibt. Dieses Signal kann direkt dem Zingang einer v,reitercn Frequenzteiler-Stufe zugeführt werden, deren Schaltung die zu der Schaltung der treibenden Stufe duale Form aufv7eist, Die duale Schaltung v.'ird bei den Figuren 2 oder 3 durch Vertauschen der η-Kanal und p-Kanal-Transistoren sowie der Polaritäten der Betriebsspannungen erzielt.
Patentansprüche:
70981 2/0992
ORiGSNAL INSPECTED COPY

Claims (5)

  1. Patentansprüche
    y Binäre Frequenzteilerschaltung mit komplementären Feldeffekttransistoren mit isolierten Steuerelektroden, die einen Eingang zur Zuführung eines Eingangssignals sowie zumindest drei logische Knoten aufweist, wobei jeder logische Knoten eine Verbindung zwischen den Anodenelektroden von zumindest einem η-Transistor und zumindest einem p-Transistor ist und jeder logische /knoten durch zumindest einen anderen dieser Knoten gesteuert und so aufgebaut ist, daß er als Ausgang verwendbar ist und wobei die Kathodenelektrode eines ersten TransJisbors zumindest eines der Knoten mit einer Klemme der Spannungsquelle verbunden ist, während die Kathodenelektrode des zweiten Transistors des gleichen Knotens mit der Anodenelektrode des dritten Transistors vom gleichen Leitfähigkeitstyp wie der zweite Transistor und von entgegengesetztem Leitfähigkeitstyp der erste Transistor verbunden ist, und bei der die Kathodenelektrode dieses dritten Transistorsyder anderen Klemme der Spannungsquelle verbunden ist und zwei Signale, einerseits das Eingangssignal und andererseits ein Signal, das von einem der anderen logischen Knoten stammt, jeweils die Gitterelektrode eines der Transistoren vom gleichen Leitfähigkeitstyp steuern,wobei das eine dieser Signale außerdem die Gitterelektrode des Transistors vom entgegengesetzten Leitfähigkeitstyp steuert, so daß der durch diese beiden Signale gesteuerte Knoten schwimmen kann, wenn der erste durch das eine dieser Signale gesteuerte Transistor und der von dem anderen Signal gesteuerte Transistor der beiden Transistoren vom ersten Transistor entgegengesetzten
    Leitfähigkeitstyp gesperrt sind, gemäß Hauptpatent
    (deutsche Patentanmeldung P 22 57 256.1-31), dadurch gekennzeichnet, daß für einen der beiden logischen Zustände des Einganges (I) jeder Knoten (A, B, D, E)
    709812/0992
    durch einen oder mehrere leitende Transistoren (14, 15, 18, 19; 14, 15j l6, 17) mit dem einen oder dem anderen Pol der konstanten Spannungsquelle derart verbunden ist, daß die PCnoten (A, B, D, E) dann nicht schwimmend sind.
  2. 2. Frequenzteilerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenzteilerschaltung zumindest eine Eingangsklemme (i) und zumindest eine Ausgangsklemme (A) sowie 13 Transistoren aufweist, von denen sechs (1, 5i 9j 13» 15» 19) von einem ersten p- oder n-Leitfähigkeitstyp und sieben andere (2, 4, 8, 10, 12, 14, 18) vom komplementären n- bzw. p-Leitfähigkeitstyp sind, daß jeder Transistor eine Kathodenelektrode (Sl, S2, S4...,) eine Gitterelektrode (Gl, G2, G4...) und eine Anodenelektrode (Dl, D2, D4...) aufweist, daß die Frequenzteilerschaltung eine positive Betriebsspannungsklemme (B+), eine negative Betriebsspannungsklemme (B-) aufweist, daß die Kathodenelektroden (Sl, SI3, S5, SI9) mit einer dieser Betriebsspannungsklemmen verbunden = ~nd, daß die Kathodenelektroden (S2, SlO, SI8) mit der anderen dieser Betriebsspannungsklemmen verbunden sind, daß die Transistoren, deren Kathodenelektroden mit der positiven Betriebsspannungsquelle (B+) verbunden sind, vom p-Leitfähigkeltstyp sind und daß die Transistoren wie folgt verbunden sind:
    s4/D2
    DI3/DI5/DIVDI2/G8/G9/GI8/GI9
    S12/S14/S8/D10
    D5/S15/S9
    D8/D9/G4
    D19/D18/G14/G15
    I/G1/G2/G12/G5.
    709812/0992
  3. 3. Frequenzteilerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenzteilerschaltung eine Eingangskleirane (I)5 zumindest eine Ausgangsklemme (A) und 13 Transistoren aufweist, von denen sechs (;, 5* 13* 15, 17) von einem ersten p- oder n-Leitfähigkeitstyp sind, während die sieben anderen (2, 4, 8, 10, 12, 14, l6) vom komplementären n- "bzw. p-Leitfähigkeitstyp sind, daß jeder Transistor eine Kathodenelektrode (Sl, S2, S4...), eine Gitterelektrode (Gl, G2, G4...), und eine Anodenelektrode (Dl, D2, D4...), aufweist, daß die Frequenzteilerschaltung eine positive Betriebsspannungsklemme (B+), eine negative Betriebsspannungsklemme (B-) aufweist, daß die Kathodenelektroden (Sl, SI3, S5, SI9) mit einer dieser beiden Betriebsspannungsklemmen verbunden sind, daß die Kathodenelektroden (S2, SlO, SI8) mit der anderen Betriebsspannungsklemme verbunden sind, daß die Transistoren, deren Kathodenelektroden mit der positiven Betriebsspannungsklemme (B+) verbunden sind, vom p-Leitfähigkeitstyp sind und daß die Transistoren wie folgt verbunden sind: A/D1/D4/O1O/G13
    S4/D2
    D17/D16/G15
    DI3/DI5/DI4/DI2/G8/G9/GI6/GI7
    S12/S14/S16/D1O
    D5/S15/S9
    D9/D8/G4/G14
    I/G1/G2/G12/G5
  4. 4. Frequenzteilersehaltung nach Anspruch 2 oder 3j dadurch gekennzeichnet, daß die sechs Transistoren vom ersten Leitfähigkeitstyp vom p-Leitfähigkeitstyp sind.
  5. 5. Frequenzteilerschaltung nach Anspruch 2 oder 3, dadurch gekennze lohne t, daß die sechs Transistoren vom ersten Leitfähigkeitstyp vom n-Leitfähigkeitstyp sind.
    709812/0992
    6, Frequenzteilerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennze ichne t , daß mehrere Frequenzteilerschaltungen mit abwechselnder dualer Form in Reihe geschaltet sind.
    70981 2/0992
    ORiGJNAL eNSPECTED
DE2640653A 1975-09-17 1976-09-09 Durch logische Verknüpfungsglieder gebildete bistabile Kippstufe Expired DE2640653C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1204075A CH583483A5 (de) 1975-09-17 1975-09-17

Publications (2)

Publication Number Publication Date
DE2640653A1 true DE2640653A1 (de) 1977-03-24
DE2640653C2 DE2640653C2 (de) 1987-05-07

Family

ID=4379279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2640653A Expired DE2640653C2 (de) 1975-09-17 1976-09-09 Durch logische Verknüpfungsglieder gebildete bistabile Kippstufe

Country Status (4)

Country Link
US (1) US4068137A (de)
JP (1) JPS5946137B2 (de)
CH (1) CH583483A5 (de)
DE (1) DE2640653C2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH607461A5 (de) * 1975-12-10 1978-12-29 Centre Electron Horloger
CH613839B (fr) * 1977-06-08 Ebauches Sa Etage diviseur de frequence binaire.
CH629921A5 (fr) * 1977-07-08 1982-05-14 Centre Electron Horloger Structure logique de bascule bistable d.
JPS6015584Y2 (ja) * 1977-11-01 1985-05-16 株式会社三共 パチンコ機前板開放時の賞玉処理装置
JPS5649660Y2 (de) * 1978-10-14 1981-11-19
JPS5613985Y2 (de) * 1978-10-14 1981-04-01
JPS5651898Y2 (de) * 1979-06-04 1981-12-03
JPS5696532A (en) * 1979-12-29 1981-08-04 Citizen Watch Co Ltd Frequency divider
US5131018A (en) * 1990-07-31 1992-07-14 Texas Instruments Incorporated Counter circuit with two tri-state latches

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2227702A1 (de) * 1971-06-07 1973-01-04 Centre Electron Horloger Logische frequenzteilerschaltung
DE2257256A1 (de) * 1971-11-22 1973-06-20 Centre Electron Horloger Logische schaltung mit feldeffekttransistoren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH483754A (fr) * 1968-11-11 1969-12-31 Centre Electron Horloger Circuit diviseur de fréquence
GB1338983A (en) * 1971-02-10 1973-11-28 Suwa Seikosha Kk Electronic watches
US3928773A (en) * 1971-11-22 1975-12-23 Centre Electron Horloger Logical circuit with field effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2227702A1 (de) * 1971-06-07 1973-01-04 Centre Electron Horloger Logische frequenzteilerschaltung
DE2257256A1 (de) * 1971-11-22 1973-06-20 Centre Electron Horloger Logische schaltung mit feldeffekttransistoren

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics Letters, 23.Aug.1973, Vol.9, No.17, S.386,387 *
Proceedings of the IEEE, Vol.57, No.9, Sept.1969, S.1528-1532 *

Also Published As

Publication number Publication date
JPS5236454A (en) 1977-03-19
CH583483A5 (de) 1976-12-31
JPS5946137B2 (ja) 1984-11-10
DE2640653C2 (de) 1987-05-07
US4068137A (en) 1978-01-10

Similar Documents

Publication Publication Date Title
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE69403964T2 (de) Steuerschaltung mit einem Pegelschieber zum Schalten eines eletronischen Schalters
DE2616641B2 (de) Schaltanordnung zur Spannungserhöhung
DE2909388C3 (de) Spannungspegelverschiebeschaltung
DE1512398B2 (de) Flip Flop Schaltung und Zahlschaltung
DE2525075B2 (de) Spannungs-Vervielfacherschaltung
DE2625007A1 (de) Adressenpufferschaltung in einem halbleiterspeicher
DE69403965T2 (de) Integrierte Steuerschaltungsanordnung mit einem Pegelschieber zum Schalten eines elektronischen Schalters
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE1810498C3 (de) Signalübertragungsstufe mit einer Speicheranordnung
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2309080C3 (de) Binäruntersetzerstufe
DE4107870C2 (de)
DE2522797B2 (de) Flip-Flop-Schaltung
DE3237778A1 (de) Dynamisches schieberegister
DE4131075C2 (de)
DE2640653A1 (de) Binaere frequenzteilerschaltung
DE2743450A1 (de) Sperrbare zaehlerstufe
DE2611114C2 (de) Detektorschaltung
DE2415098A1 (de) Ausschnittdetektor
DE2837882A1 (de) Taktformer fuer integrierte halbleiter-digitalschaltungen
EP0005743A1 (de) Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 2257256

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2257256

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition