[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2537464A1 - Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben - Google Patents

Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben

Info

Publication number
DE2537464A1
DE2537464A1 DE19752537464 DE2537464A DE2537464A1 DE 2537464 A1 DE2537464 A1 DE 2537464A1 DE 19752537464 DE19752537464 DE 19752537464 DE 2537464 A DE2537464 A DE 2537464A DE 2537464 A1 DE2537464 A1 DE 2537464A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafer
mechanical stress
stress field
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752537464
Other languages
English (en)
Inventor
Wolfgang Dipl Phys Dr Heinke
Helmut Kirschner
Detlef Dipl Phys Dr Reimann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE19752537464 priority Critical patent/DE2537464A1/de
Priority to US05/708,235 priority patent/US4042419A/en
Priority to NL7608324A priority patent/NL7608324A/xx
Priority to FR7624886A priority patent/FR2321325A1/fr
Priority to DK373076A priority patent/DK373076A/da
Priority to IT50964/76A priority patent/IT1076467B/it
Priority to BE169962A priority patent/BE845381A/xx
Priority to CH1062876A priority patent/CH596879A5/xx
Priority to JP51100473A priority patent/JPS5226160A/ja
Publication of DE2537464A1 publication Critical patent/DE2537464A1/de
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/061Gettering-armorphous layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Entfernung von Punktdefekten und Punktdefektaggloraeraten aus Halbleiterscheiben.
Bei der Herstellung elektronischer Bauelemente, insbesondere mit unipolaren Strukturen, bei welchen im Gegensatz zu Bipolartransistoren lediglich eine Ladungsträgerart eine Rolle spielt, fördern Punktdefekte,wie etwa Leerstellen oder Zwischengitteratorae die Ausbildung von Leckströmen, die die Regenerationszeit (refreshment time), d.h. die Zeit, in der ein derartiges Bauelement wieder neu angesprochen werden muß, negativ beeinflussen.
Der Erfindung liegt daher die Aufgabe zugrunde, Punktdefekte und Punktdefektagglomerate aus Halbleiterscheiben, wie sie für die Herstellung derartiger Bauelemente verwendet werden, zu entfernen.
Gelöst wird diese Aufgabe ge«, s der Erfindung dadurch, riuii die Halb leiterscheiben einseitig mit einem mechanischen Spannungsfeld hen und nachfolgend einer Wärmebehandlung unterzogen werden»
Ein derartiges mechanisches Spannungsfeid läßt sich auf der Halbleiterscheibe beispielsweise dadurch erzeugen, daß in die Scheibenoberfläche ein Dotiermaterial eingebracht wird,und zwar in einer Menge,
709809/0555
• a.-
die über der maximalen Löslichkeit ira Kristallgitter der Halbleiterscheibe liegt, wobei unter der maximalen Löslichkeit die Menge an Freradatomen verstanden werden soll, die das Gitter gerade noch aufnehmen kann, bevor es kollabiert. Voraussetzung ist dabai, daß die Fremdatome eine gegenüber den Gitteratoraen der Halbleiterscheibe unterschiedliche Größe aufweisen. Besteht die Halbleiterscheibe beispielsweise aus Silciutn, so würden sich als Dotiermaterial beispielsweise Elemente der V. Hauptgruppe, wie Phosphor oder Antimon, oder auch Elemente der III. Hauptgruppe, wie insbesondere Bor, aber auch Aluminium, Gallium oder Indium, eignen.
Die aus gegossenem, zonengezogenem oder insbesondere tiegelgezogenem Halbleitermaterial geschnittenen bzw. gesägten, gegebenenfalls geätzten oder polierten Halbleiterscheiben werden bei diesem Prozeß in einem üblichen Diffusionsofen bei hoher Temperatur, die dabei abhängig ist sowohl vom Halbleitermaterial wie vom gewählten Dotierstoff, gegebenenfalls auch der gewählten Dotierstoffverbindung, und etwa im Falle des Siliciums als Halbleitermaterial und Phosphor als Dotierstoff bei etwa 1.0OO bis 1.200 C liegt, einem den Dotierstoff oder die Dotierstoffverbindung enthaltenden Gasstrom, meist im Gemisch mit Sauerstoff und/oder einem Inertgas, wie beispielsweise Neon, Krypton, Xenon oder insbesondere Argon, ausgesetzt, wobei in der Regel 10 bis 20 Minuten ausreichend sind. Nach erfolgter Einwirkung des Gasgemisches auf die Halbleiterscheiben werden diese durch schnelles Herausnehmen aus der Hochtemperaturzone auf eine erheblich niedrigere Temperatur, beispielsweise Raumtemperatur, abgeschreckt. Bei dieser erheblich tieferen Temperatur wird aber die maximale Löslichkeit des Dotierstoffs ira Wirtsgitter der Halbleiterscheibe überschritten. Das Wirtsgitter gleicht hierdurch bedingte Verspannungen durch Ausbildung von Fehlanpassungsversetzungen aus.
Da sich die skizzierten Vorgänge lediglich im oberflächennahen Bereich der Halbleiterscheibe bis in eine Tiefe von etwa 1 bis 5 μ, ι meist sogar nur bis in eine Tiefe von 1 bis Zu. abspielen, läßt sich
709809/0553 /3
durch nachfolgendes Polieren einer Scheibenoberfläche diese dünne mit Fremdatomen und Fehlanpassungsversetzungen durchsetzte Schicht, die ursprünglich auf beiden Seiten der Scheibe ausgebildet war, leicht einseitig wieder abtragen, wobei das Versetzungsnetzwerk dann lediglich auf einer Scheibenseite verbleibt.
Hervorragend bewährt hat sich als bevorzugte Möglichkeit zur Erzeugung eines mechanischen Spannungsfeldes auf der Halbleiterscheibe die Erzeugung einer definierten Oberflächenzerstorung einer Scheibenseite. Wichtig ist dabei, daß nur ein Teil der Oberfläche einer Scheibenseite, etwa 0,01 bis 50 % - wobei meist allerdings schon 0,1 bis 1,5 % ausreichend sind - zerstört wird, und zwar am besten statistisch über den gesaraten Oberflächenbereich einer Scheibenseite. Das quantitative Ausmaß der Zerstörung ist dabei in der Regel schwer abzuschätzen, da bereits während der Zerstörung Ausheilprozesse stattfinden. Die genaue quantitative Erfassung ist aber schon deshalb unerheblich, da be.veits geringe Zerstörungen den gewünschten Effekt, der in der Einstellung eines mechanischen Spannungr»i'eldes in einer Scheibenoberfläche liegt, bedingen.
Diese partielle Zerstörung der Halbleiteroberfläche, die dabei auch wiederum nur bis in einige Mikron Tiefe wirken soll, kann beispielsweise durch kurzzeitiges Schleifen einer Sch·, ibenoberflache mit einem Schleifmittel, dessen Feststoffkomponente eine größere Härte aufweist als das zu behandelnde Halbleitermaterial« erzeugt werden. Als Schleifmittel eignen sich hierzu beispielsweise Aluminiumoxid, Diamantpulver, Zirkonoxid, Quarz,Silicate,Fluorsilicate oder Siliciumcarbid mit einer durchschnittlichen Korngröße von etwa 5 bis ΖΟΟταμ, suspendiert in einer Flüssigkeit, wie beispielsweise Wasser, Glycerin, Alkohol, Leinöl, Petroleum oder Gemischen derselben. Das Schleifen wird am einfachsten auf einer für das Polieren von Halbleiterscheiben gebr-Kuchlichen Poliermaschine durchgeführt. Als Poliertücher eignen s- besonders gut im Händel erhältliche weiche Folien aus beispielweise Polyurethan, Polyamid, Polyester oder Polyvinylchlorid.
709809/0553 /ft
-H'
Die Bearbeitungszeit, d.h. die Schleifdauer, ist dabei sehr kurz, etwa 1 bis 8 Minuten, und gewöhnlich abhängig vom gewählten Schleif- \ mittel, Anpreßdruck und Umdrehungszahl das Poliertellers. Die Scheibenoberfläche darf nur deshalb einseitig kurz bearbeitet werden, da gewöhnlich nur ein sehr geringer Teil der Oberfläche zerstört werden soll. Ein Läppen der gesamten Scheibenoberfläche - wenn auch nur einseitig - würde nicht zu guten Ergebnissen im Sinne der Erfindtmg führen. Neben den für das Polieren von Halbleiteracheiben üblichen Umdrehungszahlen für das Poliertuch wird ein Anpreßdruck im Bereich
— 3 2 — 2
von etwa 10 bis 10 kp/cm , bevorzugt zwischen 5 x IO bis 1 kp/cin , vorteilhaft sein.
Wurde nach einem dieser beiden - oder im Sinne dieser Erfindung auch dritten - Verfahren ein Spannungsfeld auf einer Seite der Halbleiteroberfläche erzeugt, so werden in einem nachfolgenden Schritt die Punktdefekte durch einen Temperprozeß bei einer Temperatur, die insbesondere im Falle von Silicium als Halbleitermaterial bei etwa 800 bis 1.200 C liegt, abgesaugt. Die bei der hohen Temperatur beweglichen Punlctnefekte in der Form von insbesondere Leerstellen oder Zwischengitteratomen, werden durch das einseitig wirkende Cpannungafeld, welches durch das aufgrund von Fremddotierung ausgebildete, einseitige Versetzungsnetzwerk oder die Oberflächenzerstörung bedingt wird, aus der Halbleiterscheibe abgesaugt. Der Vorgang ist stark temperaturabhängig und kann,1 Minute bis 8 Stunden in Anspruch nehmen,meist sind aber bereits 30 Minuten bis 3 Stunden ausreichend.
Statt eines reinen Temperprozesses unter Vakuum oder Inertgas empfiehlt sich häufig auch die Durchführung einer thermischen Oxidation im gleichen Temperaturbereich unter bevorzugt wasserfeuchter, sauerstoffhaltiger Atmosphäre, wie beispielsweise hochgereinigte Luft, Sauerstoff oder Edelgas-Sauerstoff gemischen, da eine derartige Oxidation der Halbleiterscheibe vom Weiterverarbeiter bei der Herstellung von beispielsweise Isolierschicht-Feldeffekttransistoren, abgekürzt MOSFET (raetai-oxyde-semiconductor) sowieso vorgenommen werden müßte. Für diesen Oxidationsprozeß werden zwischen 1 Minute bis 20 Stunden beansprucht, da er ebenfalls sehr stark temperaturabhängig ist, in den meisten Fällen genügen aber
709809/0553
auch hier 1 Stunde bis 5 Stunden. Anschließezid wird sowohl beim reinen Tempern wie auch beim Oxidieren langsam auf Raumtemperatur abgekühlt.
Es ist auch möglich, die beiden Schritte, Erzeugung eines mechanischen Spannungsfeldes und nachfolgende Wärmebehandlung, zeitlich zu trennen, d.h.den zweiten Schritt erst unmittelbar bei der Weiterverarbeitung dieser präparierten, mit einem Spannungsfeld versehenen Halbleiterscheiben zu MOS-Bauelementen vorzunehmen, da er hierbei, wie bereits erwähnt, sowieso unumgänglich wird.
Das Verfahren wird bevorzugt bei der Entfernung von Punktdefekten und Punktdefektiigglomeraten aus insbesondere tiegelgezogenem Silicium eingesetzt. Es ist prinzipiell aber auch bei anderen Halbleitermaterialien, wie etwa Germanium oder Ill/V-Verbindungen, wie Galliumarsenid oder Galliumphosphid, unabhängig vom Herstellungsweg anwendbar.
Beispiel 1
Aus einem 7»5 cm starken, nach einem modifizierten Czochralsky-Tiegelziehverfahren gezüchteten, einkristallinen Siliciumstab gesägte und geätzte, etwa 400 u dicke, Punktdefekte enthaltende Siliciumscheiben wurden bei einer Temperatur von ca. I.050 C in einem Diffusionsofen einem Gasgemisch von Argon, Sauerstoff und Antimontrichlorid ausgesetzt. Nach 15 Minuten wurden die Scheiben durch schnelles Herausnehmen aus dem Ofen einem Temperaturschock unterworfen. Nachfolgend wurde eine Seite der Siliciurascheiben poliert, d.h. einseitig eine Oberflächenschicht von etwa 5ί* abgetragen. Die solcherart vorbehandelten Siliciumsch Lben wurden anschließend in einem Temperofen unter Argon bei Normaldruck etwa 1 Stunde auf einer Temperatur von 950 C gehalten und anschließend langsam im Verlauf von IO Minuten auf Räumt iperatur abgekühlt. Eine Testscheibe wurde anschließend mit einem Säuregemisch angeätzt und unter dem Mikroskop untersucht. Es ließen sich keine Punktdefekte oder Punktdefektagglome. .te mehr feststellen.
709809/055 3
Beispiel 2
Siliciumscheiben entsprechend Beispiel 1 wurden 3 Hinuten mit
einem in einem Wasser-Glycerin-Gemisch suspendierten Aluminiumoxid auf einer üblichen Poliermaschine behandelt. Der Anpreßdruck be-
-2 2
trug 5 x 10 kp/ctn r die Umdrehung des weichen Poliertuches 90 U/ min, während die Poliersuspension mit einer Geschwindigkeit von
3 ml pro Minute und Scheibe zugetropft wurde» Die Scheiben wurden
nachfolgend mit Wasser gespült und in einem Ofen bei 1.000 C 2 Stunden einem Gemisch aus Sauerstoff und Argon ausgesetzt» Anschließend wurden die Scheiben wiederum im Verlauf von 10 Minuten auf Raumtemperatur abgekühlt. Das auf den Scheiben gebildete Oxid wurde bei
einer Testscheibe mit Flußsnure entfernt. Darauf wurde die Scheibe nach Anätzung mit einem spezifischen Säuregemisch unter dem Mikroskop auf Punktdefekte untersucht»Die Scheibe erwies sich als fehlerfrei.
0 9 8 0 9/0553

Claims (1)

  1. Patentansprüche :
    1) Verfahren zur Entfernung von Punktdefekten und Punktdefektagglomeraten aus Halbleiterscheiben, dadurch gekennzeichnet , daß die Halbleiterscheiben einseitig mit einem mechanischen Spannungsfeld versehen und nachfolgend einer Wärmebehandlung unterzogen werden.
    2) Verfahren nach Anspruch 1, dadurch gekenn~ zeichnet , daß das mechanische Spannungsfeld durch Übersättigen des Krist.; jgitters im Oberflächenbereich der Halbleiterscheibe mit Fremdatotnen mit gegenüber den Gitteratomen der Halbleiterscheibe unterschiedlicher Größe erzeugt werden.
    3) Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß das mechanische Spannungsfeld durch Erzeugung einer definierten Oberflächenzerstörung gebildet wird.
    4) Verfahren nach Anspruch 1 und 3» dadurch gekennzeichnet , daß die definierte Oberflächenzerstörung durch kurzzeitiges Schleifen einer Scheibenseite mit einem Schleifmittel, dessen Feststoffe eine größere Härte aufweisen als das behandelte Halbleitermaterial, erzeugt \iird.
    5) Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß die nachfolgende Wärmebehandlung in Sauerstoffhaltiger Atmosphäre durchgeführt wird.
    6) Verfahren nach einem der Ansprüche 1 bis 5» dadurch gekennzeichnet , daß die Halbleiterscheibe aus Silicium besteht.
    709 8.0 9/0553
DE19752537464 1975-08-22 1975-08-22 Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben Pending DE2537464A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19752537464 DE2537464A1 (de) 1975-08-22 1975-08-22 Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
US05/708,235 US4042419A (en) 1975-08-22 1976-07-23 Process for the removal of specific crystal structure defects from semiconductor discs and the product thereof
NL7608324A NL7608324A (nl) 1975-08-22 1976-07-27 Werkwijze voor het uit halfgeleiderschijven verwijderen van specifieke fouten in de kristalbouw.
FR7624886A FR2321325A1 (fr) 1975-08-22 1976-08-16 Procede pour eliminer des defauts de structure cristalline particuliers dans des plaquettes de semi-conducteur
DK373076A DK373076A (da) 1975-08-22 1976-08-18 Fremgangsmade til fjernelse af specifikke krystalstrukturfejl fra halvlederskiver
IT50964/76A IT1076467B (it) 1975-08-22 1976-08-20 Procedimento per ottenere piastrine di semi conduttori sosanzialmente esenti da difetti
BE169962A BE845381A (fr) 1975-08-22 1976-08-20 Procede pour eliminer des defauts de structures cristalline particuliers dans des plaquettes de semi-conducteur
CH1062876A CH596879A5 (de) 1975-08-22 1976-08-20
JP51100473A JPS5226160A (en) 1975-08-22 1976-08-23 Method of eliminating intrinsic crystal defect from semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752537464 DE2537464A1 (de) 1975-08-22 1975-08-22 Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben

Publications (1)

Publication Number Publication Date
DE2537464A1 true DE2537464A1 (de) 1977-03-03

Family

ID=5954629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752537464 Pending DE2537464A1 (de) 1975-08-22 1975-08-22 Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben

Country Status (9)

Country Link
US (1) US4042419A (de)
JP (1) JPS5226160A (de)
BE (1) BE845381A (de)
CH (1) CH596879A5 (de)
DE (1) DE2537464A1 (de)
DK (1) DK373076A (de)
FR (1) FR2321325A1 (de)
IT (1) IT1076467B (de)
NL (1) NL7608324A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE2927220A1 (de) * 1979-07-05 1981-01-15 Wacker Chemitronic Verfahren zur stapelfehlerinduzierenden oberflaechenzerstoerung von halbleiterscheiben
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57104228A (en) * 1980-12-22 1982-06-29 Nec Corp Manufacture of semiconductor device
US4665695A (en) 1981-03-13 1987-05-19 Trw Inc. Hydrostatic load sense steering system
DE3148957C2 (de) * 1981-12-10 1987-01-02 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
JPS61159371A (ja) * 1984-12-28 1986-07-19 Fuji Seiki Seizosho:Kk Icの基板用シリコンウェーハのブラスト装置
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
DE3737815A1 (de) * 1987-11-06 1989-05-18 Wacker Chemitronic Siliciumscheiben zur erzeugung von oxidschichten hoher durchschlagsfestigkeit und verfahren zur ihrer herstellung
DE3934140A1 (de) * 1989-10-12 1991-04-18 Wacker Chemitronic Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben
KR100231607B1 (ko) * 1996-12-31 1999-11-15 김영환 반도체 소자의 초저접합 형성방법
JP2000294549A (ja) * 1999-02-02 2000-10-20 Nec Corp 半導体装置及びその製造方法
TW462085B (en) * 2000-10-26 2001-11-01 United Microelectronics Corp Planarization of organic silicon low dielectric constant material by chemical mechanical polishing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701696A (en) * 1969-08-20 1972-10-31 Gen Electric Process for simultaneously gettering,passivating and locating a junction within a silicon crystal
GB1334520A (en) * 1970-06-12 1973-10-17 Atomic Energy Authority Uk Formation of electrically insulating layers in semiconducting materials
FR2191272A1 (de) * 1972-06-27 1974-02-01 Ibm France
JPS5037348A (de) * 1973-08-06 1975-04-08
JPS5051665A (de) * 1973-09-07 1975-05-08
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
US3933530A (en) * 1975-01-28 1976-01-20 Rca Corporation Method of radiation hardening and gettering semiconductor devices
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process

Also Published As

Publication number Publication date
CH596879A5 (de) 1978-03-31
FR2321325B1 (de) 1978-11-03
NL7608324A (nl) 1977-02-24
BE845381A (fr) 1977-02-21
US4042419A (en) 1977-08-16
IT1076467B (it) 1985-04-27
DK373076A (da) 1977-02-23
FR2321325A1 (fr) 1977-03-18
JPS5226160A (en) 1977-02-26

Similar Documents

Publication Publication Date Title
DE2537464A1 (de) Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
EP0001794B1 (de) Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
DE102012214085B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE19938340C1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP3387166B1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zu deren herstellung
EP3248215A1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
EP0769809B1 (de) Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben
US4410395A (en) Method of removing bulk impurities from semiconductor wafers
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
JPS583374B2 (ja) シリコン単結晶の処理方法
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
JP2010056316A (ja) シリコンウェーハ及びその製造方法
DE112010002935T5 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
US3266961A (en) Method of etching si and ge semiconductor bodies
JPH0561240B2 (de)
JPS6019144B2 (ja) シリコンウエ−ハの製造法
DE69227158T2 (de) Extrinsisches Gettering für ein halbleitendes Substrat
JP4348539B2 (ja) 非磁性ガーネット基板の製造方法とその非磁性ガーネット基板およびこの基板を用いて得られるビスマス置換型磁性ガーネット膜
EP0315170A1 (de) Verfahren zur Herstellung von Siliciumscheiben
JP2652344B2 (ja) シリコンウエーハ
DE102016114940B4 (de) Thermisches Verarbeitungsverfahren für einen Wafer
JPH0436457B2 (de)
DE112021001085T5 (de) Herstellungsverfahren für Halbleiter-Siliziumwafer

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee