DE2531249A1

DE2531249A1 - MULTILAYER THYRISTOR

Info

Publication number: DE2531249A1
Application number: DE19752531249
Authority: DE
Inventors: Jearld Leldon Hutson
Original assignee: Individual
Current assignee: Individual
Priority date: 1974-07-15
Filing date: 1975-07-12
Publication date: 1976-02-05
Also published as: JPS5133986A; CH609814A5; BE831400A; CH609714A5; FR2279224A1; GB1513000A; NL7508200A; FR2279224B1

Description

?. J.-D. FRHR. von Ul?. J.-D. FRHR. from ul

DR. J.-D. FRHR. von UEXKULL DR. ULRICH GRAF STOLBERG OIPL.-ING. JÜRGEN SUCHANTKEDR. J.-D. FRHR. by UEXKULL DR. ULRICH GRAF STOLBERG OIPL.-ING. JÜRGEN SUCHANTKE

Jearld Leldon Hutson (Prio: 15. Juli 1974Jearld Leldon Hutson (priority: July 15, 1974

P.O.Box 34235 ^{US 488 789} " ¹²³⁹⁸>POBox 34235 ^{US 488 789} " ¹²³⁹⁸ >

Dallas, Texas 75234 / V.St.A.Dallas, Texas 75234 / V.St.A.

Hamburg, den 11. Juli 1975Hamburg, July 11, 1975

\ Vielschicht-Thyristor \ Multilayer thyristor

Die Erfindung betrifft ein Halbleiter-Schaltelement, insbesondere einen Vielschicht-Thyristor sowie ein aus einem Thyristor und einer elektronischen Schaltung auf einem Chip gebildetes Bandelement. The invention relates to a semiconductor switching element, in particular a multilayer thyristor and a ribbon element formed from a thyristor and an electronic circuit on a chip.

Die bekannten Halbleiterschalter lassen sich im wesentlichen in zwei Gruppen einordnen. Zur ersten Gruppe gehören die als Silizium-Thyristoren bezeichneten asymmetrischen Halbleiterschalter mit vier Schichten von wechselnder elektrischer Leitfähigkeit, die in einer Richtung sperren. Der Aufbau und die Arbeitsweise von Silizium-Thyristoren sind in Kapitel 1 des "General Electric Silicon Controlled Rectifier Manual", 2. Ausgabe von 1961 der General Electric Company und in einem Artikel von Moll, Tannenbaum, Goldey und Holenyak in den "Proceedings of the I.R.E.V, September 19G6 Bd. 44, Seite 1174 bis 1182 beschrieben. Verschiedene Weiterentwicklungen dieser Silizium-Thyristoren beschreiben die US-PS 3 475 666 und 3 524 11'.The known semiconductor switches can essentially be classified into two groups. The silicon thyristors belong to the first group designated asymmetrical semiconductor switch with four layers of alternating electrical conductivity, which in lock in one direction. The structure and mode of operation of silicon thyristors are in Chapter 1 of the "General Electric Silicon Controlled Rectifier Manual", 2nd edition from 1961 of the General Electric Company and in an article by Moll, Tannenbaum, Goldey and Holenyak in the Proceedings of the I.R.E.V, September 19G6 Vol. 44, pages 1174 to 1182. Various further developments these silicon thyristors are described in U.S. Patents 3,475,666 and 3,524,111 '.

509886/0849509886/0849

Zur zweiten Gruppe zählen die üblicherweise als Triac bezeichneten symmetrischen Halbleiterschalter, die bislang fünf Schichten von unterschiedlicher Leitfähigkeit aufwiesen. Vier Schichten wurden dabei zum Sperren oder Leiten während einer Halbwelle einer Wechselspannung verwendet und drei dieser Schichten wurden mit einer fünften Schicht zum Leiten während der anderen Halbwelle herangezogen. Der Aufbau und die Arbeitsweise derartiger Fünfschichtdipden ist in den US-PS 3 275 909, 3 317 746 und 3 475 666 beschrieben. The second group includes those commonly referred to as triac symmetrical semiconductor switches that previously had five layers of different conductivity. Four layers were made thereby used for blocking or conducting during a half-wave of an alternating voltage and three of these layers were with one fifth layer used for conducting during the other half-wave. The structure and mode of operation of such five-layer dipods is described in U.S. Patents 3,275,909, 3,317,746 and 3,475,666.

Der Erfindung liegt die Aufgabe zugrunde, auf einem einzigen integrierten Baustein einen Thyristor mit erhöhter Spannungsfestigkeit und verbesserten Eingangs-, Ausgangs- bzw. übertragungs-dv/dt-Kennlinien zu schaffen.The invention is based on the object on a single integrated Building block a thyristor with increased dielectric strength and improved input, output and transmission dv / dt characteristics to accomplish.

Zur Lösung dieser Aufgabe dient ein asymmetrischer Thyristor, welcher dadurch gekennzeichnet.ist, daß sechs Schichten von abwechselnd unterschiedlicher Leitfähigkeit zur Ausbildung einer Anzahl von P-N-Zonenübergängen vorgesehen sind, wobei die äußersten Schichten unterschiedliche Leitfähigkeit aufweisen, daß eine siebente Schicht des ersten Halbleitertyps in einem Teil der äußersten Schicht des zweiten Halbleitertyps ausgebildet ist, und daß eine erste Elektrode an die siebente Schicht, eine zweite Elektrode an eine der Schichten des zweiten Halbleitertyps und eine dritte Elektrode an die äußerste Schicht des ersten Halbleitertyps angeschlossen ist.An asymmetrical thyristor is used to solve this problem, which is characterized in that six layers of alternating different conductivity for the formation of a number of P-N zone junctions are provided, the outermost Layers have different conductivity that a seventh layer of the first semiconductor type in a part of the outermost layer of the second semiconductor type is formed, and that a first electrode to the seventh layer, a second Electrode to one of the layers of the second semiconductor type and a third electrode to the outermost layer of the first semiconductor type connected.

509886/08^9509886/08 ^ 9

-*·- 25312A9 - * · - 25312A9

Mit dem erfindungsgemaßen Thyristor werden die Querströme unterdrückt, die bei bekannten Thyristoren das Schaltverhalten negativ beeinflussen. Außerdem weist der erfindungsgemäße Vielschicht-Thyristor zusätzliche Sperrschichten auf, die die Betriebseigenschaften derartiger Halbleiterschalter wesentlich verbessern.With the thyristor according to the invention, the cross currents are suppressed, which have a negative impact on the switching behavior of known thyristors. In addition, the multilayer thyristor according to the invention additional barrier layers that significantly improve the operating properties of such semiconductor switches.

Vorzugsweise erstreckt sich ein Teil einer der inneren Schichten des ersten Halbleitertyps durch die äußerste Schicht des zweiten Halbleitertyps nach außen, und in der äußersten Schicht des zweiten Halbleitertyps zwischen den äußeren Bereich der inneren Schicht und der äußersten Schicht des zweiten Halbleitertyps ist eine Rinne vorgesehen.Preferably, part of one of the inner layers of the first semiconductor type extends through the outermost layer of the second Semiconductor type to the outside, and in the outermost layer of the second semiconductor type between the outer region of the inner layer and a trench is provided on the outermost layer of the second semiconductor type.

In einer anderen Ausführung der Erfindung sind für einen symmetrischen Thyristor fünf Schichten von abwechselnd unterschiedlicher Leitfähigkeit zur Ausbildung einer Anzahl von P-N-Zonenübergängen angeordnet, wobei die äußersten Schichten vom ersten Halbleitertyp sind. Stark dotierte Gebiete des ersten und zweiten Halbleitertyps sind über einem Teil einer der äußersten Schichten ausgebildet und erste und zweite Elektroden sind an die stark dotierten Gebiete angeschlossen. Ein Bereich vom zweiten Halbleitertyp ist über einem Teil der anderen äußersten Schicht ausgebildet und mit einer dritten Elektrode verbunden.In another embodiment of the invention are for a symmetrical Thyristor five layers of alternately different conductivity to form a number of P-N zone junctions arranged, the outermost layers of the first semiconductor type are. Heavily doped regions of the first and second semiconductor types are formed over part of one of the outermost layers and first and second electrodes are connected to the heavily doped areas. A second semiconductor type area is over a part of the other outermost layer and connected to a third electrode.

In einer weiteren Ausführung der Erfindung sind in einer der äußersten Schichten eines aus fünf Schichten von abwechselnder Leitfähigkeit aufgebauten symmetrischen Thyristors zwei stark dotierteIn a further embodiment of the invention are in one of the extreme Layers of a symmetrical thyristor made up of five layers of alternating conductivity two heavily doped

509886/0849509886/0849

Gebiete des ersten Halbleitertyps ausgebildet und durch zwei stark dotierte Gebiete des zweiten Halbleitertyps voneinander getrennt. Erste und zweite Elektroden liegen jeweils an einem der stark dotierten Gebiete des ersten und des zweiten Halbleitertyps. Ein
stark dotiertes Gebiet des ersten Halbleitertyps ist in der anderen äußersten Schicht ausgebildet. Ein stark dotiertes Gebiet des zweiten Halbleitertyps ist ebenfalls auf der anderen äußersten
Schicht gebildet. Eine dritte Elektrode ist an jedes der stark
dotierten Gebiete in der anderen äußersten Schicht zur Ausbildung eines Dreielektrodenschaltelementes angeschlossen.Areas of the first semiconductor type formed and separated from one another by two heavily doped regions of the second semiconductor type. First and second electrodes each lie on one of the heavily doped regions of the first and second semiconductor types. A
heavily doped region of the first semiconductor type is formed in the other outermost layer. A heavily doped region of the second semiconductor type is also outermost on the other
Layer formed. A third electrode is attached to each of the strong
doped areas in the other outermost layer connected to form a three-electrode switching element.

Insbesondere erstreckt sich eine erste Rinne durch eine der äußersten Schichten zwischen die Gebiete des ersten und des zweiten Halbleitertyps. Eine zweite Rinne erstreckt sich durch die andere äußerste Schicht und liegt zwischen den stark dotierten Gebieten.In particular, a first channel extends through one of the outermost ones Layers between the regions of the first and second semiconductor types. A second channel extends through the other outermost one Layer and lies between the heavily doped areas.

In einer Weiterbildung der Erfindung weist ein aus einem Halbleiterschalter und eine elektronische Schaltung gebildetes Bauelement
eine Mehrzahl von Schichten mit abwechselnd unterschiedlicher Leitfähigkeit auf. Dabei ist eine Rinne auf der Außenfläche des Chips ausgebildet, die sich durch eine der Schichten erstreckt und zwei Bereiche geometrisch und elektrisch isoliert. Auf einer Seite der Rinne sind Elektroden zur Ausbildung eines Thyristors angeordnet. Halbleitergebiete und Elektroden sind auf der anderen Seite der
Rinne zur Ausbildung der zumindest in einem Schaltzustand des Thyristors unabhängig von diesem arbeitenden elektronischen Schaltung vorgesehen.In a further development of the invention, a component formed from a semiconductor switch and an electronic circuit has
a plurality of layers with alternately different conductivity. In this case, a groove is formed on the outer surface of the chip which extends through one of the layers and geometrically and electrically isolates two areas. Electrodes for forming a thyristor are arranged on one side of the channel. Semiconductor regions and electrodes are on the other side of the
Groove is provided for forming the electronic circuit that operates independently of the thyristor in at least one switching state.

509886/0849509886/0849

Insbesondere weisen der auf einem Chip angeordnete Thyristor und die zugehörige Schaltung fünf Schichten von abwechselnd jeweils unterschiedlicher Leitfähigkeit auf, wobei die äußersten Schichten vom ersten Halbleitertyp sind. Eine Rinne ist über eine der äußersten Schichten ausgebildet, erstreckt sich durch mehrere der Schichten und trennt erste und zweite Bereiche des Chips geometrisch und elektrisch. Gebiete des zweiten Halbleitertyps sind auf den äußersten Schichten in der ersten Schicht ausgebildet.In particular, the thyristor and arranged on a chip the associated circuit has five layers of alternately each different conductivity, with the outermost layers are of the first semiconductor type. A gutter is formed over one of the outermost layers, extending through several of the Layers and separates first and second regions of the chip geometrically and electrically. Are regions of the second semiconductor type formed on the outermost layers in the first layer.

\\
Elektroden verbinden zumindest eine der äußersten Schichten mit \\
Electrodes connect at least one of the outermost layers to

den Gebieten des zweiten Halbleitertyps zur Ausbildung eines Thyristors in dem ersten Bereich. Zumindest ein Gebiet des zweiten Halbleitertyps ist in einer der äußersten Schichten in dem zv/eiten Bereich ausgebildet. Elektroden verbinden eine der äußersten Schichten und die Gebiete in dem zv/eiten Bereich zur Ausbildung von mindestens einem geometrisch und elektrisch von dem Thyristor getrennten elektronischen Bauteil.the areas of the second semiconductor type to form a thyristor in the first area. At least one region of the second semiconductor type is in one of the outermost layers in the second Area trained. Electrodes connect one of the outermost layers and the areas in the second area for formation of at least one electronic component that is geometrically and electrically separated from the thyristor.

Im folgenden wird die Erfindung anhand der Figuren näher erläutert; es zeigen:In the following the invention is explained in more detail with reference to the figures; show it:

Figur 1 einen schematischen Schnitt durch einen erfindungsgemäßen symmetrischen Siebenschicht-Thyristor;Figure 1 is a schematic section through an inventive symmetrical seven-layer thyristor;

Figur 2 einen schematischen Schnitt durch eine andere Ausführung der Anordnung gemäß Figur 1 ;Figure 2 is a schematic section through another embodiment the arrangement according to Figure 1;

Figur 3 ein Diagramm dos Verunreinigungsprofils der Anordnungen gemäß Figur 1 und 2;FIG. 3 shows a diagram of the contamination profile of the arrangements according to Figure 1 and 2;

509886/08A9509886 / 08A9

Figur 4 einen Betriebszustand der Thyristoren gemäß Figur 1 und 2;FIG. 4 shows an operating state of the thyristors according to FIGS. 1 and 2;

Figur 5 einen erfindungsgemäßen asymmetrischer Thyristor;FIG. 5 shows an asymmetrical thyristor according to the invention;

Figur 6 eine andere Ausführung des Thyristors gemäß Figur 5;FIG. 6 shows another embodiment of the thyristor according to FIG. 5;

Figur 7 eine Weiterbildung der Thyristoren gemäß Figur 1 und 2;FIG. 7 shows a further development of the thyristors according to FIGS. 1 and 2;

Figur 8 eine Draufsicht auf den Thyristor aus Figur 7;FIG. 8 is a plan view of the thyristor from FIG. 7;

Figur 9 einen Schnitt durch den asymmetrischen Thyristor gemäß Figur 6;FIG. 9 shows a section through the asymmetrical thyristor according to FIG. 6;

Figur 10 eine andere Ausführung des symmetrischen Thyristors gemäß Figur 7;Figure 10 shows another embodiment of the symmetrical thyristor according to Figure 7;

Figur 11 eine andere Ausführung des erfindungsgemäßen Thyristors mit interner Aussteuerung;Figure 11 shows another embodiment of the thyristor according to the invention with internal control;

Figur 12 eine andere Ausführung der Erfindung mit einem Thyristor und zwei NPN-Transistoren auf einem einzigen Baustein;FIG. 12 shows another embodiment of the invention with a thyristor and two NPN transistors on a single module;

Figur 13 eine andere Ausführung der Schaltung gemäß Figur 12;FIG. 13 shows another embodiment of the circuit according to FIG. 12;

Figur 14 einen Schnitt durch einen asymmetrischen Thyristor mit einem NPN-Transistor auf einem einzigen Baustein; undFIG. 14 shows a section through an asymmetrical thyristor with an NPN transistor on a single chip; and

Figur 15 einen Schnitt durch einen symmetrischen Thyristor im selben Baustein als lichtempfindliche Schaltung.FIG. 15 shows a section through a symmetrical thyristor in the same module as a light-sensitive circuit.

509886/08A9509886 / 08A9

Figur 1 zeigt einen Schnitt durch den erfindungsgemäßen Thyristor 10, der als Fünfschichtdiode aus fünf Schichten 12 bis 20 von unterschiedlichem Halbleitertyp aufgebaut ist. Die Schichten 12, und 20 sind beispielsweise N-Typ-Halbleiter und die dazwischenliegenden Schichten 14 und 18 P-Typ-Halbleiter. Die Schichten bis 20 bilden somit vier P-N-Dioden. In der Außenfläche der Schicht 12 werden zwei Gebiete 22 und 24 von stark dotiertem P+ Material durch Diffusion ausgebildet. Die Gebiete 22 und 24 sind durch zwei Gebiete 26 und 28 von N+Material getrennt. Die Elektroden 30 und 32 verbinden die Gebiete 24 und 26 und sind zu einem Gatteranschluß 34 zusammengefaßt. Eine Metallelektrode 36 verbindet die Gebiete 22 und 28 zur Ausbildung eines ersten Anodenanschlusses 38.Figure 1 shows a section through the thyristor according to the invention 10, which as a five-layer diode made up of five layers 12 to 20 of different Semiconductor type is constructed. Layers 12 and 20 are, for example, N-type semiconductors and those therebetween Layers 14 and 18 P-type semiconductors. The layers to 20 thus form four P-N diodes. In the outer surface of the layer 12, there are two regions 22 and 24 of heavily doped P + Material formed by diffusion. Areas 22 and 24 are separated by two areas 26 and 28 of N + material. The electrodes 30 and 32 connect the regions 24 and 26 and are combined to form a gate connection 34. A metal electrode 36 connects the areas 22 and 28 for forming a first anode connection 38.

Auf der Außenfläche der Schicht 20 ist ein Gebiet 40 von P+Material ausgebildet und anschließend an ein N+Gebiet 42 angeordnet. Eine dritte Metallelektrode 44 verbindet die beiden Gebiete 40 und 42 zu einem zweiten Anodenanschluß 46.On the outer surface of layer 20 is an area 40 of P + material formed and then arranged on an N + region 42. A third metal electrode 44 connects the two areas 40 and 42 to a second anode connection 46.

Der in Figur 1 dargestellte Thyristor 10 ist auf jede bekannte Weise herstellbar. Beispielweise können auf ein N-Typ Siliziumplättchen auf beiden Seiten in mehreren Verfahrensschritten fünf Schichten 12 bis 20 aufdiffundiert werden. Die P+ und N+Gebiete 22 bis 28 können anschließend in der Schicht 12 nach bekannten Diffusionstechniken unter Verwendung von geeigneten Dotierstoffen oder Verunreinigungen aufgebaut werden, die mit dem Halbleitermaterial des Trägerplatte.¹.-;ns kompatibel sind. Auf ähnliche VJeise können die Gebiete 40 und 42 in die Schicht 20 eindiffundiert werden,The thyristor 10 shown in Figure 1 can be manufactured in any known manner. For example, five layers 12 to 20 can be diffused onto an N-type silicon wafer on both sides in several process steps. The P + and N + regions 22 to 28 can then be built up in the layer 12 by known diffusion techniques using suitable dopants or impurities that are mixed with the semiconductor material of the carrier plate. ¹ .-; ns are compatible. The regions 40 and 42 can be diffused into the layer 20 in a similar manner,

509886/08^9509886/08 ^ 9

Die Größe und Form dieser eindiffundierten Gebiete bestimmt sich durch die in den bekannten fotolithographischen Techniken der Halbleiterdiffusionstechnologie verwendeten Masken. Es wird darauf hingewiesen, daß jedes geeignete Halbleitermaterial zur Ausbildung des erfindungsgemäßen Thyristors geeignet ist, zur vereinfachten Darstellung sind in den Zeichnungen jedoch bestimmte Halbleitertypen und als Material Silizium gewählt. Selbstverständlich können die Halbleitertypen gegeneinander ausgetauscht werden. \\ The size and shape of these diffused areas is determined by the masks used in the known photolithographic techniques of semiconductor diffusion technology. It is pointed out that any suitable semiconductor material is suitable for forming the thyristor according to the invention, but for the sake of simplicity in the drawings certain types of semiconductor and silicon as the material have been selected. Of course, the semiconductor types can be exchanged for one another. \\

Figur 2 zeigt eine andere Ausführung der Anordnung aus Figur 1,Figure 2 shows another embodiment of the arrangement from Figure 1,

\
wobei für gleiche Teile gleiche Bezugszeichen gewählt wurden. Der in Figur 2 gezeigte Thyristor ist auf ähnliche Weise wie in Figur 1 aufgebaut, lediglich die N+Gebiete 26, 28 und 42 sind dicker ausgebildet und erstrecken sich durch die ganzen N-Typ-Schichten 12 und 20. \
where the same reference numerals have been chosen for the same parts. The thyristor shown in FIG. 2 is constructed in a manner similar to that in FIG. 1, only the N + regions 26, 28 and 42 are made thicker and extend through the entire N-type layers 12 and 20.

Figur 3 zeigt Verunreinigungsprofile der verschiedenen in den Figuren 1 und 2 gezeigten Schichten. Hierbei wurde zuerst ein SiIiziumplättchen mit einer Verunreinigung von etwa 10 Atome/cm gewählt, das die innerste N-Schicht 16 bildete. Die P-Schichten 14 und 18 wurden anschließend mit einer langen, durch die Linie 50 angedeuteten Ubergangszone und einer Verunreinigung von etwa 10 Atomen/cm zur Ausbildung eines Zonenüberganges von etwa 50,um Stärke aufdiffundiert. Danach wurden die N-Schichten 12 und 20 mit einer Schichtstärke von etwa 17,5,um und einer Verunreinigung von etwa 10 entsprechend Kurve 52 gebildet. Die P+Schichten 22Figure 3 shows contamination profiles of the various in the figures 1 and 2. A silicon wafer was used first with an impurity of about 10 atoms / cm, which formed the innermost N-layer 16. The P layers 14 and 18 were then left with a long transition zone, indicated by line 50, and an impurity of about 10 atoms / cm for the formation of a zone transition of about 50, diffused in thickness. After that, the N layers 12 and 20 with a layer thickness of about 17.5 µm and an impurity formed by about 10 corresponding to curve 52. The P + layers 22

19 21 und 24 erhielten Verunreinigungen zwischen 10 und 10 und Schicht-19 21 and 24 received impurities between 10 and 10 and shift

509886/0849509886/0849

25312432531243

stärken von etwa 5 ,um. Die N+Gebiete 26, 28 und 42 wiesen Verun-strengths of about 5 to. The N + areas 26, 28 and 42 showed impurities

21
reinigungen von etwa 10 oder mehr auf und wurden bis zu einer Stärke von 7,5 bis 12,5 ,um in der in Figur 1 gezeigten Ausführung, und bis zu einer Stärke von etwa 17,5.um in der in Figur 2 gezeigten Ausführung aufdiffundiert.21
cleanings of about 10 or more and were down to a thickness of 7.5 to 12.5 µm in the embodiment shown in Figure 1, and up to a thickness of about 17.5 µm in the embodiment shown in Figure 2 diffused on.

Für den Betrieb der Thyristoren gemäß Figur 1 und 2 werden der Anschluß 46 als negativ und der Gatteranschluß 34 ebenfalls als negativ bezüglich des Anodenanschlusses 38 angenommen. Obgleich die Arbeitsweise der erfindungsgemäßen Vorrichtung nicht vollständig geklärt ist, glaubt man, daß das N+Gebiet 28 in die P-Schicht 14 ausstrahlt. Die Ladungsträger driften in die schwach dotierte N-Schicht zurück und auch in die stark dotierte P+Schicht 24. Dies bildet praktisch eine leitende NPNP-Vierschichtdiode.For the operation of the thyristors according to Figure 1 and 2 are the Terminal 46 is assumed to be negative and gate terminal 34 is also assumed to be negative with respect to anode terminal 38. Although As the operation of the inventive device is not fully understood, it is believed that the N + region 28 is in the P-layer 14 broadcasts. The charge carriers drift back into the weakly doped N-layer and also into the heavily doped P + layer 24. This practically forms a conductive NPNP four-layer diode.

Figur 4 zeigt die Arbeitsweise des Thyristors in schematischer Darstellung. Die Gebiete 28 und die Schichten 14, 12 und 24 bilden eine NPNP-Vierschichtdiode 60. Die untersten NP-Schichten der Vierschichtdiode 60 gehören gleichzeitig zu einer zweiten NPNP-Vierschichtdiode 62, die aus den übrigen Schichten der Thyristoren gemäß Figur 1 und 2 aufgebaut ist. Leitet die NPNP-Vierschichtdiode 60, dann ist auch die ganze Vierschichtdiode 62 durch einen Dominoeffekt durchgeschaltet. Eine ganz wesentliche Bedeutung der Erfindung liegt darin, daß keine wesentlichen Querströme während dieses leitenden Zustandes benötigt werden. Dies steht im Gegensatz zu bekannten Fünfschiebt-Thyristoren, in denen Querströne entlang der P-N-Zonenübergänge die Grundlage für die Schaltvorgänge bilden.Figure 4 shows the operation of the thyristor in schematic Depiction. The regions 28 and the layers 14, 12 and 24 form an NPNP four-layer diode 60. The lowermost NP layers of the four-layer diode 60 also belong to a second NPNP four-layer diode 62, which is made up of the remaining layers of the thyristors according to FIGS. 1 and 2. Conducts the NPNP four-layer diode 60, then the entire four-layer diode 62 is also switched through by a domino effect. A very essential meaning of the Invention lies in the fact that no significant cross currents during this conductive state are required. This is in contrast to known five-slide thyristors in which cross currents go along the P-N zone transitions form the basis for the switching processes.

509886/08/.9509886/08 / .9

- 1O -- 1O -

Ein analoges Verhalten zeigt für diesen Zustand ein leitender Vierschichtsiliziumthyristor in Serie mit einem gesättigten NPN-Transistor. Daher sind die Durchlaßspannungseigenschaften des erfindungsgemäßen Thyristors sehr gut. Darüber hinaus ist die Spannungsempfindlichkeit des Thyristors gemäß Figur 1 und 2 wesentlich besser als bei bekannten Thyristoren.A conductive four-layer silicon thyristor shows an analogous behavior for this state in series with a saturated NPN transistor. Therefore, the forward voltage characteristics of the present invention Thyristor very good. In addition, the voltage sensitivity of the thyristor according to FIGS. 1 and 2 is essential better than known thyristors.

Der erfindungsgemäße Thyristor weist ein regenerierendes Gattergebiet auf und gestattet zweifache Injektion von einer Seite in die anderen Gebiete des Thyristors. Dieses regenerierende Gatter enthält das stark dotierte N+Gebiet 28 und die P+Schicht 24.The thyristor according to the invention has a regenerating gate area and allows double injection from one side into the other areas of the thyristor. This regenerating gate contains the heavily doped N + region 28 and the P + layer 24.

Aufgrund der zusätzlichen Halbleiterschichten weist der erfindungsgemäße Thyristor eine bessere Spannungsfestigkeit als bekannte Fünfschichtthyristoren auf. Außerdem sind die Eingangs-, Ausgangsbzw. Ubertragungs-dv/dt-Kennlinien des erfindungsgemäßen Thyristors sehr viel besser als bei bekannten Thyristoren.Due to the additional semiconductor layers, the inventive Thyristor has a better dielectric strength than known five-layer thyristors. In addition, the input, output and Transmission dv / dt characteristics of the thyristor according to the invention much better than known thyristors.

Darüber hinaus besitzt der erfindungsgemäße Thyristor außergewöhnlich gutes Temperaturverhalten auch ohne die Zuhilfenahme von Kurzschlußtechniken. Da der größte Teil der Temperaturstabilität des erfindungsgemäßen Thyristors durch die äußeren NPN-Geblete gesteuert wird, wird die Emitterwirksamkeit des N-Emitters für kleine ß-Werte bei kleinen Strömen relativ klein gemacht. Die N+Gebiete des erfindungsgemäßen Thyristors sind für verbesserte Durchlaßspannungseigenschaften vorgesehen. Somit wirkt bei kleinen Strömen die gering dotierte N-Typ-Zwischenschicht als Emitter und das resultierende ßIn addition, the thyristor of the present invention is exceptional good temperature behavior even without the aid of short-circuit techniques. Since most of the temperature stability of the thyristor according to the invention is controlled by the external NPN Geblete becomes the emitter efficiency of the N-emitter for small ß-values made relatively small at small currents. The N + regions of the thyristor according to the invention are for improved forward voltage properties intended. Thus, with small currents, the lightly doped N-type intermediate layer acts as an emitter and the resulting β

509886/0849509886/0849

ist verhältnismäßig klein, wodurch gute Temperaturstabilität erzielt wird. Bei großen Strömen wirkt das N+Gebiet als Emitter und liefert gute Spannungseigenschaften. Die in den Figuren 1 und 2 dargestellten Anordnungen haben eine Gesamtstärke von etwa 200 bis 1000 .um und sind damit wesentlich stärker als die bekannten Fünfschichtthyristoren. Es zeigte sich, daß die erfindungsgemäßen Thyristoren bei verhältnismäßig kleinen Gatterströmen in allen vier Quadranten steuern. Man glaubt, daß dies auf die nicht benötigten Querschaltströme zurückzuführen ist.is relatively small, which achieves good temperature stability will. With large currents, the N + region acts as an emitter and provides good voltage properties. The in Figures 1 and 2 arrangements shown have a total thickness of about 200 to 1000 um and are therefore much stronger than the known Five-layer thyristors. It was found that the invention Control thyristors with relatively small gate currents in all four quadrants. It is believed that this is due to the unneeded Is due to cross-switching currents.

Figur 5 zeigt einen asymmetrischen Thyristor 70 gemäß Erfindung. Er enthält sechs Schichten von abwechselndem Leitertyp 72 bis 82. Die Schichten 72, 76 und 80 bestehen aus N-Typ-Halbleitermaterial, während die Schichten 74, 78 und 82 aus P-Typ-Halbleitermaterial bestehen. Die Schicht 82 weist ein stark dotiertes P-Typ-Halblei-Figure 5 shows an asymmetrical thyristor 70 according to the invention. It contains six layers of alternating conductor type 72 to 82. Layers 72, 76 and 80 consist of N-type semiconductor material, while layers 74, 78 and 82 are made of P-type semiconductor material exist. Layer 82 has a heavily doped P-type semiconductor

termaterial mit Verunreinigungen in der Größenordnung von 10 gemäß Figur 3 auf. Außerdem ist eine siebente Schicht 84 durch Eindiffundieren eines stark dotierten P+Halbleitermaterials in der Außenfläche der Schicht 72 gebildet. Eine Gatterelektrode 86 ist an das Gebiet 84 angeschlossen, und eine Metallelektrode 88 liegt an der N-Schicht 72 und bildet eine Kathode. Eine Metallelektrode 90 liegt an der P+Schicht 82 und bildet einen Anodenanschluß. Obgleich die Arbeitsweise der in Figur 5 dargestellten Anordnung nicht völlig klar ist, arbeitet sie im wesentlichen wie ein gesteuerter Siliziumgleichrichter mit drei Elektroden. Leitet der erfindungsgemäße Thyristor, dann arbeitet er im wesentlichen wie zwei Vierschicht-NPNP-Dioden, wobei zv/ei Stufen beiden Vierschicht-termaterial with impurities on the order of 10 according to Figure 3. In addition, a seventh layer 84 is formed by diffusing in a heavily doped P + semiconductor material Outer surface of layer 72 is formed. A gate electrode 86 is connected to the region 84 and a metal electrode 88 lies on the N layer 72 and forms a cathode. A metal electrode 90 lies on the P + layer 82 and forms an anode connection. Although the operation of the arrangement shown in Figure 5 is not entirely clear, it operates essentially like a controlled one Silicon rectifier with three electrodes. Conducts the thyristor according to the invention, then it works essentially as two four-layer NPNP diodes, with two / one steps in both four-layer

509886/0849509886/0849

dioden gemeinsam sind. Im Betriebszustand injiziert das Gebiet 84 in die Schicht 74 und bewirkt einen dem zuvor beschriebenen Vorgang ähnlichen regenerierenden Vorgang.diodes are common. In the operating state, the region 84 injects into the layer 74 and causes the process described above similar regenerative process.

Für den in Figur 5 gezeigten erfindungsgemäßen Thyristor sind zwei Sperrschichten für die Vorwärtssperrichtung im Gegensatz zu einer einzigen Sperrschicht bei bekannten Siliziumthyristoren wesentlich. Insbesondere besitzt der in Figur 5 gezeigte Thyristor eine Sperrschicht zwischen den Schichten 74 und 76 und zwischen den Schichten 78 und 80. Dies ergibt eine wesentlich höhere Spannungsfestigkeit. Darüber hinaus ist die statische dv/dt-Kennlinie gegenüber bekannten Siliziumthyristoren besser, da die Kapazität tatsächlich in zwei hintereinander liegende Kondensatoren aufgeteilt ist und nicht nur an einem einzigen Kondensator wirksam wird. Der in Figur 5 gezeigte Thyristor kann mit ähnlichen Abmessungen und Verunreinigungen aufgebaut sein, wie sie zuvor angegeben wurden. Seine Stärke beträgt etwa 1000 ,um. Trotzdem erfolgt die Steuerung selbst bei diesen verhältnismäßig großen Abmessungen mit sehr kleinen Strömen.For the thyristor according to the invention shown in FIG. 5, there are two Barrier layers for the forward blocking direction as opposed to a single barrier layer in known silicon thyristors is essential. In particular, the thyristor shown in Figure 5 has a barrier layer between layers 74 and 76 and between the layers 78 and 80. This results in a significantly higher dielectric strength. In addition, the static dv / dt characteristic is opposite known silicon thyristors are better because the capacitance is actually divided into two capacitors located one behind the other and is not effective only on a single capacitor. The thyristor shown in Figure 5 can have similar dimensions and Impurities be built up, as they were previously indicated. Its thickness is about 1000 µm. Nevertheless, the control takes place even with these relatively large dimensions with very small currents.

Figur 6 zeigt eine andere Ausführung des in Figur 5 dargestellten Thyristors, wobei gleiche Bezugszeichen gleiche Teile bezeichnen. Der Unterschied zur Figur 5 liegt darin, daß die innere P-Schicht 74 einen sich durch die N-Schicht 72 zur Außenfläche des Thyristors erstreckenden Bereich 94 aufweist. Dadurch wird ein P-N-Zonenübergang zwischen den Schichten 72 und 94 ausgebildet, der durch die Elektrode 88 kurzgeschlossen ist.FIG. 6 shows another embodiment of the thyristor shown in FIG. 5, the same reference numerals denoting the same parts. The difference from FIG. 5 is that the inner P-layer 74 extends through the N-layer 72 to the outer surface of the thyristor having extending region 94. This forms a P-N junction between layers 72 and 94, which is defined by the Electrode 88 is short-circuited.

509886/0849509886/0849

Figur 7 zeigt eine andere K\isiü\\r\mg des gemäß Figur 1, wobei ebenfalls gleiche Teile mit gleichen Bezugszeichen bezeichnet sind. Figur 7 ist identisch wie Figur 1 bis auf eine erste Rinne 94 zwischen dem P+Gebiet 22 und dem N+Gebiet 28 aufgebaut, die sich durch die ganze N-Schicht 12 bis in die P-Schicht 14 erstreckt. Dadurch sind das P+Gebiet 22 und das N+ Gebiet 28 voneinander isoliert. Elektroden 96 und 98 verbinden jeweils die Gebiete 22 und 28 und sind zur Ausbildung eines Anschlusses 38 zusammengefaßt. Auf ähnliche Weise ist eine zweite Rinne 100 zwischen der P+Schicht 40 und der N+Schicht 42 ausgebildet, Die Rinne 100 erstreckt sich durch die ganze N-Schicht 20 bis in die P-Schicht 18 und trennt dadurch die N+Schicht 42 vollständig von der P+Schicht 40. Elektroden 102 und 104 sind jeweils an die P+Schicht 40 und die N+Schicht 42 angeschlossen und zu einem Anschluß 46 zusammengefaßt.Figure 7 shows another class of the according to Figure 1, wherein the same parts are also denoted by the same reference numerals. Figure 7 is identical to Figure 1 to built on a first groove 94 between the P + region 22 and the N + region 28, which extends through the entire N-layer 12 to the P-layer 14 extends. As a result, the P + region 22 and the N + region 28 are isolated from one another. Connect electrodes 96 and 98 the areas 22 and 28 and are combined to form a connection 38. Similar is a second one Trench 100 is formed between the P + layer 40 and the N + layer 42. The channel 100 extends through the entire N-layer 20 to in the P-layer 18 and thereby completely separates the N + layer 42 from the P + layer 40. Electrodes 102 and 104 are each connected to the P + layer 40 and the N + layer 42 connected and combined to form a connection 46.

Figur 8 zeigt eine Draufsicht auf den Thyristor gemäß Figur 7, wobei der symmetrische Aufbau deutlich wird. Das P+Gebiet 22 und das N+Gebiet 28 bilden beide jeweils einen Halbkreis, durch den sich die Rinne 94 bis über den ganzen Thyristor 10 erstreckt und dadurch das N+Gebiet 26 vom P+Gebiet 24 trennt. Die Arbeitsweise des in den Figuren 7 und 8 gezeigten Thyristors entspricht der anhand der Figuren 1 und 2 beschriebenen Arbeitsweise mit all ihren Vorteilen.FIG. 8 shows a plan view of the thyristor according to FIG. 7, the symmetrical structure becoming clear. The P + region 22 and the N + region 28 both of which constitute respectively a half-circle, the chute 94 extends through the up over the thyristor 10, and thereby the N + region 26 is separated from P + region 24th The mode of operation of the thyristor shown in FIGS. 7 and 8 corresponds to the mode of operation described with reference to FIGS. 1 and 2 with all its advantages.

Figur 9 zeigt eine andere Ausführung des asymmetrischen Thyristors gemäß Figur 6. Wiederum :;ind gleiche L-„-;:._.<jszeichen für gleiche TeileFigure 9 shows another embodiment of the asymmetrical thyristor according to Figure 6. Again:; ind same L - "-;: ._. <jszeichen for the same parts

509886/08A9509886 / 08A9

25312*925312 * 9

gewählt, und man erkennt den zur Figur 6 identischen Aufbau bis auf die Rinne 110 zwischen der Schicht 72 und dem Gebiet 94 der P-Schicht 74. Die Rinne 110 erstreckt sich vollständig durch die Schichten 72 und 74 bis in die N-Schicht 76 und isoliert dadurch die Schichten 72 und 74 vom Gebiet 94. Eine Elektrode 112 liegt an der N-Schicht 72 und eine Elektrode 114 an dem P-Gebiet 94. Die Elektroden 112 und 114 sind zur Ausbildung eines Anschlusses 88 zusammengefaßt. Der in Figur 9 gezeigte Thyristor arbeitet im wesentlichen gleich wie der Thyristor gemäß Figur 6.selected, and one recognizes the structure identical to FIG. 6 except for the groove 110 between the layer 72 and the area 94 of the P-layer 74. The channel 110 extends completely through the layers 72 and 74 into the N-layer 76 and thereby isolates layers 72 and 74 from region 94. An electrode 112 lies on the N layer 72 and an electrode 114 on the P region 94. The electrodes 112 and 114 are combined to form a connection 88. The thyristor shown in Figure 9 operates in essentially the same as the thyristor according to FIG. 6.

Figur 10 zeigt eine andere Ausführung des Thyristors gemäß Figur 7, wobei gleiche Bezugszeichen wiederum gleiche Teile bezeichnen. Der Aufbau entspricht dem in Figur 7 mit der Ausnahme, daß die Elektroden 3O, 32, 96, 98, 102 und 104 nicht verbunden sind. Der Thyristor gemäß Figur 10 kann auf die dargestellte Weise hergestellt und an den Endverbraucher vertrieben werden. Dieser kann dann die verschiedenen Elektroden auf verschiedenste Weise zur Erzielung von verschiedensten Funktionen verbinden. Beispielsweise können die Elektroden auf einer Seite der Rinnen 94 und 100 miteinander zu einem Element verbunden werden, während die Elektroden auf der anderen Seite der Rinnen zu einem zweiten Element verbunden werden können. Andererseits können die Elektroden auch miteinander verbunden werden, um die in Figur 7 gezeigte Dreielektrodenanordnung zu bilden.FIG. 10 shows another embodiment of the thyristor according to FIG. 7, the same reference symbols in turn denoting the same parts. The structure corresponds to that in FIG. 7 with the exception that the electrodes 30, 32, 96, 98, 102 and 104 are not connected. Of the The thyristor according to FIG. 10 can be manufactured in the manner shown and sold to the end user. This can then connect the various electrodes in various ways to achieve various functions. For example the electrodes on one side of the grooves 94 and 100 can be connected to one another to form one element, while the electrodes can be connected to a second element on the other side of the gutters. On the other hand, the electrodes can also are connected to one another to form the three-electrode arrangement shown in FIG to build.

Figur 11 zeigt wiederum eine andere Ausführung des erfindungsgemäßen Thyristors, wobei gleiche Bezuaszeichen für entsprechendeFIG. 11 again shows another embodiment of the invention Thyristors, with the same reference symbols for corresponding

509886/0849509886/0849

Teile gewählt wurden. Die fünf Schichten 12 bis 20 sind auf die beschriebene Weise angeordnet, wobei das P+Gebiet 120 von dem N+Gebiet 122 durch einen Kanal oder eine Rinne 124 getrennt ist. Elektroden 126 und 128 liegen an den Gebieten 120 bzw. 122. Ein N+Gebiet 130 ist von einem P+Gebiet 132 durch eine Rinne 134 getrennt. Eine Elektrode 136 liegt an dem Gebiet 132 und eine Elektrode 138 in dem Gebiet 130.Parts were chosen. The five layers 12 to 20 are arranged in the manner described, with the P + region 120 of the N + area 122 is separated by a channel or trough 124. Electrodes 126 and 128 are at areas 120 and 122, respectively. A N + area 130 is separated from P + area 132 by a channel 134. An electrode 136 lies on region 132 and one electrode 138 in area 130.

Als wesentliches Merkmal des Thyristors gemäß Figur 11 ist eine Elektrodenverbindung zu den inneren Schichten anzusehen. Es kann eine Elektrode 140 an der inneren Schicht 16 liegen, es können auch Elektroden 142 und 144 an den inneren P-Schichten 16 und 18 angeschlossen sein. Der in Figur 11 dargestellte Thyristor kann auf ähnliche ,wie die zuvor beschriebenen Thyristoren mit der Ausnahme betrieben werden, daß der Thyristor durch Anlegen einer geeigneten Spannung an die Elektrode 140 oder andererseits an die Elektroden 142 und 144 durchschaltbar ist.An electrode connection to the inner layers is to be regarded as an essential feature of the thyristor according to FIG. It can an electrode 140 on the inner layer 16, it can electrodes 142 and 144 may also be connected to inner P-layers 16 and 18. The thyristor shown in Figure 11 can to thyristors similar to those previously described with the exception be operated that the thyristor by applying a suitable voltage to the electrode 140 or on the other hand to the Electrodes 142 and 144 can be switched through.

Figur 12 zeigt eine aneere Ausführung der Erfindung, wobei der Vielschicht-Thyristor zusammen mit einer anderen und zumindest in einem Zustand unabhängig von dem Thyristor betreibbaren elektronischen Schaltung als ein einziger Baustein ausgebildet ist. Der Chip oder Träger weist dabei fünf Schichten 150, 152, 154, 156 und 158 von abwechselnd unterschiedlichem Leitertyp auf. Die Schichten 150, 154 und 158 sind N-IIaIbleitermaterial, während die Schichten 152 und 156 aus P-Halbleiternatcrial bestehen. Eine Rinne oder ein Kanal 116 ist über eine erste äußerste Fläche ausgebildetFigure 12 shows aneere embodiment of the invention, wherein the Multi-layer thyristor together with another electronic that can be operated at least in one state independently of the thyristor Circuit is designed as a single component. The chip or carrier has five layers 150, 152, 154, 156 and 158 of alternately different types of conductors. Layers 150, 154 and 158 are N-IIa conductor material, while the Layers 152 and 156 consist of P-type semiconductor material. A gutter or a channel 116 is formed over a first outermost surface

509886/0849509886/0849

und erstreckt sich bis in die Schicht 152, wodurch 3er Träger in zwei geometrisch und elektrisch voneinander isolierte Bereiche getrennt ist. Auf ähnliche Weise ist eine Rinne 162 auf einer zweiten äußersten Fläche ausgebildet und erstreckt sich bis in die Schicht 156, um die zweite äußerste Fläche in zwei Bereiche zu trennen. Der Bereich auf einer Seite der Rinnen 160 und 162 ist zu einem Thyristor ausgebildet und weist ein N+Gebiet 164 und ein P+ Gebiet 166 auf. Eine Elektrode 168 schließt die Gebiete 164 und 166 kurz. Anschließend an ein N+Gebiet 172 ist ein P+Gebiet 170 auf der Außenfläche der Schicht 158 ausgebildet. Die Gebiete 170 und 172 sind durch eine Elektrode 174 kurzgeschlossen. Der so gebildete Thyristor bildet ein Schaltelement mit zwei Anschlüssen, das als Diode einsetzbar ist.and extends into the layer 152, whereby the 3-member carrier is separated into two geometrically and electrically isolated areas is. Similarly, a groove 162 is formed on a second outermost surface and extends into the layer 156 to separate the second outermost face into two areas. The area on one side of the gutters 160 and 162 is one Thyristor formed and has an N + region 164 and a P + region 166. An electrode 168 closes areas 164 and 166 short. Subsequent to an N + region 172, a P + region 170 is formed on the outer surface of the layer 158. Areas 170 and 172 are short-circuited by an electrode 174. The thyristor formed in this way forms a switching element with two connections, that can be used as a diode.

Zwei NPN-Transistoren sind in dem anderen Bereich auf der linken Seite der Rinnen 16O und 162 ausgebildet. Der erste Transistor ist in der N-Schicht 150 durch Eindiffundieren eines P-Gebietes 176 ausgebildet. Elektroden 180, 182 und 184 sind zur Ausbildung eines bekannten NPN-Transistors angeschlossen. Auf der anderen Seite ist ein zweiter Transistor durch ein P-Gebiet 186 und ein Eindiffundieren eines N-Gebietes 188 gebildet. Die in Figur 12 dargestellte Anordnung kann zur Ausführung von Schaltvorgängen verwendet werden, die völlig unabhängig von der Arbeitsweise der zwei NPN-Transistoren durchführbar sind, oder andererseits können die Transistoren verbunden sein, um in einem Zustand unabhängig von dem Thyristor und in einem zweiten Zustand zusammen mit dem Thyristor zu schalten.Two NPN transistors are formed in the other area on the left side of the trenches 160 and 162. The first transistor is in the N-layer 150 by diffusing in a P-region 176 educated. Electrodes 180, 182 and 184 are connected to form a known NPN transistor. On the other hand a second transistor is formed by a P region 186 and an N region 188 diffusing in. The one shown in FIG Arrangement can be used to perform switching operations completely independent of the operation of the two NPN transistors are feasible, or alternatively the transistors can be connected to be in a state independent of to switch the thyristor and in a second state together with the thyristor.

509886/0849509886/0849

Figur 13 zeigt eine andere Ausführung der Anordnung gemäß Figur 12, wobei wiederum gleiche Bezugszeichen gleiche Teile bezeichnen. Der Träger besteht dabei aus zwei voneinander durch die Rinnen 160 und 162 isolierten Bereichen. Ein Thyristor ist mit den Schichten 150 bis 158 und den Gebieten 164 bis 166 und 170 bis 172 aufgebaut. Die Gebiete 164 und 166 sind durch eine Rinne getrennt, während die Gebiete 170 und 172 durch eine Rinne 173 auf die zuvor in Verbindung mit Figur 11 gezeiate Weise ge-FIG. 13 shows another embodiment of the arrangement according to FIG. 12, with the same reference symbols again denoting the same parts. The carrier consists of two areas isolated from one another by channels 160 and 162. A thyristor is constructed with layers 150 to 158 and regions 164 to 166 and 170 to 172 . Areas 164 and 166 are separated by a channel, while areas 170 and 172 are separated by a channel 173 in the manner shown above in connection with FIG.

\.
trennt sind. Elektroden 196 und 198 liegen an den Gebieten 164\.
are separated. Electrodes 196 and 198 are on areas 164

bzw. 166, und Elektroden 200 bzw. 202 sind an den Gebieten 170 bzw. 172 angeschlossen. Dadurch ist auf der rechten Seite des Trägers ein Thyristor mit vier Anschlüssen gebildet. Es wird darauf hingewiesen, daß die vier Anschlüsse auf verschiedene Weise zur Ausführung von verschiedenen Schaltfunktionen verbunden v/erden können.and 166, and electrodes 200 and 202 are connected to areas 170 and 172 , respectively. As a result, a thyristor with four connections is formed on the right-hand side of the carrier. It should be noted that the four terminals can be connected in different ways to perform different switching functions.

Ein NPN-Transistor ist im anderen Bereich des Bausteins durch ein P-Gebiet 176 und ein N-Gebiet 178 ausgebildet. Elektroden 180, 182 und 184 bilden die drei Transistoranschlüsse.An NPN transistor is formed in the other region of the module by a P region 176 and an N region 178. Electrodes 180, 182 and 184 form the three transistor connections.

Der in Figur 14 allgemein mit dem Bezugszeichen 220 bezeichnete Baustein weist einen einzigen Halbleiterträger aus fünf Schichten 220 bis 230 von unterschiedlichem Halbleitertyp auf. Die Schichten 222, 226 und 230 bestehen aus N-Halbleitermaterial, wohingegen die Schichten 224 und 228 aus P-Halbleitermaterial aufgebaut sind. Über eine äußere Fläche der Schicht 222 ist eine Rinne oder ein Kanal 232 ausgebildet, der sich durch die SchichtThe module generally designated by the reference numeral 220 in FIG. 14 has a single semiconductor carrier made of five layers 220 to 230 of different semiconductor types. Layers 222, 226 and 230 consist of N-semiconductor material, whereas layers 224 and 228 are made up of P-type semiconductor material are. A channel or channel 232 is formed over an outer surface of the layer 222 and extends through the layer

509886/0849509886/0849

bis in die Schicht 224 erstreckt und den Halbleiterträger geometrisch und elektrisch in zwei Bereiche teilt. Im ersten Bereich ist ein asymmetrischer Thyristor durch ein anschließend an ein N+Gebiet 236 gebildetes P+Gebiet 234 im oberen Teil der N-Schicht 222 ausgebildet. Eine P+Schicht 238 ist in einem Teil der N-Schicht 230 geformt. Eine Elektrode 240 liegt an dem P+ Gebiet 234, einer Elektrode 242 an dem N+Gebiet 236 und eine Elektrode 224 an dem P+Gebiet 238. Der so im ersten Bereich des Halbleiterträgers gebildete Thyristor arbeitet auf die gleiche Weise wie der. in Verbindung mit Figur 5 beschriebene Thyristor.extends into the layer 224 and the semiconductor carrier geometrically and electrically divides into two areas. In the first area there is an asymmetrical thyristor followed by a P + region 234 formed N + region 236 is formed in the upper part of the N layer 222. A P + layer 238 is in one part the N layer 230 is formed. One electrode 240 is on the P + region 234, one electrode 242 is on the N + region 236, and one Electrode 224 on the P + region 238. The thyristor thus formed in the first region of the semiconductor carrier operates in the same way Way like that. thyristor described in connection with FIG.

In dem zweiten Bereich des Halbleiterträgers ist ein Transistor durch ein erstes eindiffundiertes P-Gebiet 248 und ein eindiffundiertes N-Gebiet 250 auf übliche Weise ausgebildet. Eine Elektrode 252 liegt an der Schicht 222, eine Elektrode 254 an dem Gebiet 248 und eine Elektrode 256 an dem Gebiet 250. Die Schicht 222 und die Gebiete 248 und 250 arbeiten somit wie ein üblicher NPN-Transistor.In the second region of the semiconductor carrier there is a transistor through a first diffused-in P region 248 and a diffused-in N-region 250 formed in a conventional manner. One electrode 252 is on layer 222, one electrode 254 on that Area 248 and an electrode 256 at area 250. Layer 222 and areas 248 and 250 thus operate as a conventional one NPN transistor.

Figur 14 stellt somit zwei verschiedene Halbleiterelemente auf ein und demselben Substrat dar, die aufgrund der geometrischen und elektrischen Abtrennung durch die Rinne 232 unabhängig voneinander arbeitsfähig sind. Wahlweise kann der in dem zweiten Bereich gebildete Transistor zur Steuerung des Durchschaltens des asymmetrischen Thyristors im ersten Bereich des Halbleiterträgers angeschlossen und betrieben werden.Figure 14 thus shows two different semiconductor elements on one and the same substrate, which due to the geometric and electrical isolation by channel 232 are independently operable. Optionally, the one in the second area formed transistor for controlling the switching through of the asymmetrical thyristor in the first area of the semiconductor carrier connected and operated.

509886/0849509886/0849

Figur 15 zeigt eine andere Ausführung des erfindungsgemäßen Thyristors zusammen mit einer unabhängigen elektronischen Schaltung auf ein und demselben Substrat. Die Anordnung ist allgemein mit dem Bezugszeichen 260 versehen und enthält fünf Schichten 262 bis 270 von abwechselnd unterschiedlicher Leitfähigkeit. Die Schichten 262, 266 und 270 bestehen aus N-Halbleitermaterial, während die Schichten 264 und 268 aus P-Halbleitermaterial bestehen. Rinnen 272 und 274 sind zueinander ausgerichtet und erstrecken sich durch andere Schichten bis in die N-Schicht 266.FIG. 15 shows another embodiment of the thyristor according to the invention together with an independent electronic circuit on the same substrate. The arrangement is general with given the reference numeral 260 and contains five layers 262 to 270 of alternately different conductivity. the Layers 262, 266 and 270 consist of N-semiconductor material, while layers 264 and 268 are made of P-type semiconductor material. Grooves 272 and 274 are aligned with one another and extend through other layers into N-layer 266.

ι
Sie teilen somit das Substrat in zwei unterschiedliche Bereiche.ι
You divide the substrate into two different areas.

ι
Im ersten Bereich ist ein symmetrischer Thyristor ähnlich dem in Figur 1 und 2 gezeigten ausgebildet. Dabei sind N+Gebiete 276 und 278 über der Schicht 262 und anschließend an P+Gebiete 280 und 282 gebildet. Eine Elektrode 284 liegt an den Gebieten 278 und 280, während eine Elektrode 286 die Gebiete 276 und 282 auf die beschriebene Weise verbindet. Ein N+Gebiet 290 sowie ein anschließendes P+Gebiet 292 sind über der N-Schicht 270 ausgebildet und durch eine Elektrode 294 verbunden. Der Dreielektrodenthyristor arbeitet auf die in Verbindung mit den Figuren 1 und 2 beschriebene Weise.ι
A symmetrical thyristor similar to that shown in FIGS. 1 and 2 is formed in the first area. In this case, N + regions 276 and 278 are formed over the layer 262 and adjoining P + regions 280 and 282. An electrode 284 lies across regions 278 and 280, while an electrode 286 connects regions 276 and 282 in the manner described. An N + region 290 and a subsequent P + region 292 are formed over the N-layer 270 and connected by an electrode 294. The three-electrode thyristor operates in the manner described in connection with FIGS.

Im zweiten Bereich des mit den Kanälen 272 und 274 gebildeten Bauelements 260 ist ein NPN-Fototransistor durch ein eindiffundiertes P-Gebiet 296 und ein eindiffundiertes N-Gebiet 298 ausgebildet. Eine positive Spannung ist über eine Elektrode 300 angelegt. Ein Basis-Emitterwiderstand 302 liegt an dem P-Gebiet 296 und ist auf die dargestellte Weise mit dem N-Gebiet 298 ver-In the second area of the component 260 formed with the channels 272 and 274, an NPN phototransistor is diffused through a P region 296 and an N diffused region 298 are formed. A positive voltage is across an electrode 300 created. A base-emitter resistor 302 is connected to the P region 296 and is connected to the N region 298 in the manner shown.

509886/08 U9509886/08 U 9

bunden. Über eine Leitung 304 liegen diese Gebiete an einem in der Schicht 262 gebildeten P-Gebiet 306. Ein N-Gebiet 308 ist im Gebiet 306 ausgebildet und über eine Leitung 310 mit einem P-Gebiet 312 verbunden. Ein N-Gebiet 314 ist über eine Elektrode 316 an eine negative Spannung angeschlossen. Die auf diese Weise gebildete Schaltung bildet eine lichtempfindliche Schaltung zur Steuerung des Thyristors. Einfallendes Licht wird von dem aus den Gebieten 296 und 298 sowie der Schicht 262 gebildeten NPN-Fototransistor erfaßt, und das Ausgangssignal des Fototransistors wird einer durch die Gebiete 306 und 308 gebildeten Darlington-Stufe zugeführt. Das Ausgangssignal dieser Transistoranordnung wird dann an eine Vierschicht-NPNP-Diode, bestehend aus den Gebieten 312 und 314 sowie den Schichten 262 und 264, gelegt. Überschreitet das einfallende Licht einen vorgegebenen Schwellwert, dann leitet die Vierschichtdiode und versorgt die N-Schicht 266 mit Strom, -um den mit den Elektroden 284, 286 und 294 gebildeten Thyristor aufzusteuern.bound. These regions are connected to a P region 306 formed in the layer 262 via a line 304. An N region 308 is formed in the region 306 and is connected to a P region 312 via a line 310. An N region 314 is connected to a negative voltage via an electrode 316. The circuit formed in this way forms a photosensitive circuit for controlling the thyristor. Incident light is detected by the NPN phototransistor formed by the regions 296 and 298 and the layer 262, and the output signal of the phototransistor is fed to a Darlington stage formed by the regions 306 and 308. The output signal of this transistor arrangement is then applied to a four-layer NPNP diode, consisting of the regions 312 and 314 and the layers 262 and 264. If the incident light exceeds a predetermined threshold value, the four-layer diode conducts and supplies the N-layer 266 with current in order to control the thyristor formed with the electrodes 284, 286 and 294.

Hierbei ist es von Bedeutung, daß die N-Schicht 266 üblicherweise aufgrund der Isolation durch die Rinnen 273 und 274 keine größere Anzahl von Ladungsträgern enthält. Die Übergangsschichten 264 und 266 isolieren während einer Halbwelle eines an den Thyristor gelegten Wechselstroms, während die Schichten 262 und 264 während der anderen Halbwelle sperren. Diese Isolation betrifft beide Bereiche des Substrats. Schaltet der Thyristor durch, dann muß die Anordnung natürlich nicht elektrisch isoliert sein, und Ladungsträger werden in die N-Schicht 266 injiziert. Die Anordnung genäßIt is important here that the N-layer 266 is usually not a larger one because of the insulation provided by the grooves 273 and 274 Contains number of load carriers. The transition layers 264 and 266 isolate one to the thyristor during a half cycle applied alternating current, while the layers 262 and 264 block during the other half-wave. This isolation affects both areas of the substrate. If the thyristor turns on, then of course the arrangement does not have to be electrically isolated, and charge carriers are injected into the N layer 266. Enjoyed the arrangement

509886/0849509886/0849

Figur 15 bildet somit eine lichtempfindliche Schaltung, die auf einem einzigen Chip aufgebaut ist und welche die Betriebseigenschaften der zuvor beschriebenen Thyristoren aufweist.FIG. 15 thus forms a light-sensitive circuit which is built up on a single chip and which has the operating properties of the thyristors described above.

Es wird darauf hingewiesen, daß anstelle einer lichtempfindlichen elektronischen Schaltung gemäß Figur 15 auch eine auf ein magnetisches Feld ansprechende Schaltung verwendbar ist. Beispielsweise kann ein Hallelement zum Erkennen eines auffallenden magnetischen Feldes und zum Durchschalten des Thyristors verwendet werden. Es können außerdem verschiedene elektronische Schaltungen in den Ausführungsbeispielen gemäß Figur 12 bis 15 ausgebildet werden, und die dargestellten Transistoren sind beispielsweise durch Feldeffekttransistoren, MOSFETs, Hallelemente sowie ladungsgekoppelte Elemente u.a. ersetzbar.It should be noted that instead of a light-sensitive electronic circuit according to FIG. 15, there is also a magnetic circuit Field responsive circuit can be used. For example, a Hall element can be used to detect an incident magnetic Field and used to switch the thyristor. It can also contain various electronic circuits can be formed in the exemplary embodiments according to FIGS. 12 to 15, and the transistors shown are for example Can be replaced by field effect transistors, MOSFETs, Hall elements and charge-coupled elements, among others.

Ein wesentliches Merkmal der Erfindung liegt darin, daß die in den Figuren 12 bis 15 dargestellten Halbleiterschaltungen durch irgendeinen Zustand durchschaltbar sind. Beispielsweise ist der in Figur 15 gezeigte symmetrische Thyristor 260 über die Schicht 266 durch Anlegen eines äußeren Impulses an diese Schicht, oder durch Injizieren von eine der beiden Seiten aufsteuernden Ladungsträgern in die Schicht 266 durchschaltbar.An essential feature of the invention is that the semiconductor circuits shown in Figures 12 to 15 by any state can be switched through. For example, the symmetrical thyristor 260 shown in Figure 15 is across the layer 266 by applying an external impulse to this layer, or by injecting charge carriers on one of the two sides can be switched through to layer 266.

509886/0849509886/0849

Claims

Expectations

/ 1.) Multi-layer thyristor, especially asymmetrical thyristor, characterized in that six layers of alternately different conductivity to form a number of P-N zone junctions are provided, the outermost layers having different conductivity that one ι seventh layer of the first semiconductor type in part of the outermost layer of the second semiconductor type is formed, and that a first electrode to the seventh layer, a second electrode to one of the layers of the second semiconductor type and a third electrode to the outermost layer of the first semiconductor type is connected.

2. Thyristor according to claim 1, characterized in that the seventh layer is more heavily doped than the intermediate layer Layers of the first semiconductor type.

3. Thyristor according to claim 1 or 2, characterized in that

that the outermost layer of the first semiconductor type is stronger

19 3

than is doped with 10 atoms / cm.

4. Thyristor according to one of claims 1 to 3, characterized in that that the first type of semiconductor is a P-type semiconductor.

5. Thyristor according to one of claims 1 to 4, characterized in that that one of the inner layers of the first half

509886/0849

25312 ^ 9

Conductor type extends through the outermost layer of the second semiconductor type to the outside and that a second electrode on the outermost layer as well as on the outer part of the inner layer.

6. Thyristor according to one of claims 1 to 5, characterized / that a groove between the outer part of the inner layer and the outer layer of the second semiconductor type lies.

7. Thyristor according to one of claims 1 to 6, characterized by two blocking zones for forming a controlled silicon rectifier.

8. Thyristor according to one of claims 1 to 7, characterized in that that one of the inner layers of the first semiconductor type extends through the outer layer of the second semiconductor type outwardly that a seventh layer of the first semiconductor type extends in a part of the outermost layer of the second semiconductor type is formed that a groove in the outermost layer of the second semiconductor type between the outer part of the inner layer and the outermost layer of the second semiconductor type is provided that a first Electrode on the seventh layer, a second electrode on the outermost layer of the second semiconductor type and the outer one Area of the inner layer and a third electrode is located on the outermost layer of the first semiconductor type.

509886/0849

9. Thyristor according to one of claims 1 to 8, characterized in that that the groove extends through the entire outermost layer and the inner layer of the first semiconductor type.

10. Thyristor according to one of claims 1 to 9, characterized in that that the first type of semiconductor is a P-type semiconductor.

11. Thyristor according to one of claims 1 to 10, characterized in that that the seventh layer and the outermost layer of the first semiconductor type consist of P + semiconductor material.

12. Thyristor according to one of claims 1 to 11, characterized by two blocking zones for setting up a controlled silicon rectifier, no cross currents occur during the switching operations.

13. Thyristor, in particular symmetrical thyristor, characterized in that that five layers of alternately different conductivity to form a number of P-N junctions are arranged that heavily doped regions of the first and second semiconductor types in the outer layers are formed and that electrodes are located on the heavily doped areas.

14. Thyristor according to claim 13, characterized in that the

Areas of the first semiconductor type contamination of

19 3
have more than 10 atoms / cm.

509886/0849

15. Thyristor according to claim 13 or 14, characterized in that
that the first type of semiconductor is a P-type semiconductor.

16. Thyristor according to one of claims 13 to 15, characterized in that the heavily doped areas through the
whole thickness of one of the outer layers extend.

17. Thyristor according to one of claims 13 to 16, characterized in that two areas are on one of the outermost layers
of the first semiconductor type are separated by two regions of the second semiconductor type.

18. Thyristor according to one of claims 13 to 17, characterized in that one of the areas of the first semiconductor type with one of the areas of the second semiconductor type for training
of a gate are connected.

19. Thyristor according to one of claims 13 to 18, characterized in that that grooves are formed between the regions of the first and second semiconductor types.

20. Thyristor, in particular symmetrical thyristor, characterized in that that five layers of alternately different conductivity to form a number of P-N junctions are arranged, the outermost layers of the first semiconductor type, that two heavily doped regions of the first semiconductor type: in one of the "v. first layers

509886/0849

forms and by two heavily doped regions of the second semiconductor type are separated from each other that first electrodes are each located on one of the heavily doped areas that a heavily doped region of the first semiconductor type is formed in the other outermost layer that a heavily doped The region of the second semiconductor type is also formed in the other of the outermost layers, and that second electrodes on the heavily doped areas in the other of the outermost layers.

\
21.i thyristor according to claim 20, characterized in that two heavily doped areas of the first semiconductor type and a heavily doped area of the second semiconductor type cover a smaller area than the remaining two areas and lie in the central area of the substrate thus formed.

22. Thyristor according to claim 20 or 21, characterized in that one of the first electrodes is in the central region of the substrate lying heavily doped areas short-circuited.

23. Thyristor according to one of claims 20 to 22, characterized in that » that a groove separates the heavily doped areas lying in the central region of the substrate.

24. Thyristor according to one of claims 20 to 23, characterized in that that the heavily doped regions of the first semiconductor type consist of P + semiconductor material.

509886/0849

25. Thyristor according to one of claims 20 to 24, characterized in that that the heavily doped regions of the second semiconductor type extend through the entire thickness of the outermost layers extend.

26. Thyristor, in particular symmetrical thyristor, characterized in that that five layers of alternately different conductivity of the first and the second semiconductor type to form a number of P-N zone junctions, the two outermost layers from the first Semiconductor type are that at least one heavily doped region of the first semiconductor type is formed in one of the outermost layers and is separated by at least one heavily doped region of the second semiconductor type that is a first groove through which one of the two outermost layers extends and between the regions of the first and second semiconductor types is that first electrodes are on the heavily doped areas, that a heavily doped area of the first Semiconductor type is formed in the other of the outermost layers that a heavily doped region of the second semiconductor type it is also formed in the other of the outermost layers that a second channel extends through the other of the outermost layers extends and lies between the heavily doped regions, and that second electrodes to the heavily doped regions in the other of the outermost layers are connected.

50988G / 08A9

27. Thyristor according to claim 26, characterized in that one third electrode is connected to one of the inner layers.

28. Thyristor according to claim 26 or 27, characterized in that two heavily doped regions of the first semiconductor type are separated by two heavily doped regions of the second semiconductor type, the first and second pairs of the first Electrodes are short-circuited and each of the electrode pairs to one of the regions of the first semiconductor type and one of the Areas of the second semiconductor type is connected.

29. Arranged as an electronic component on a chip Thyristor and electronic circuit, characterized in that a semiconductor substrate is composed of a plurality of layers with is built up alternately with different conductivity and has at least one intermediate layer that a groove on an outer surface of the chip is formed and extends through at least one of the layers for geometric and electrical Isolation extends from two areas, the intermediate layer remaining intact and both areas electrically and physically belonging to that electrodes for forming a thyristor in an area on one side of the groove are formed, and that semiconductor regions and electrodes are formed on the other side of the groove for formation an electronic circuit are arranged which has at least one operating state that is independent of the thyristor.

509886/0849509886/0849

30. The component according to claim 29, characterized in that the electronic circuit has a transistor.

31. The component according to claim 29 or 30, characterized in that an electronic signal generating circuit for opening of the thyristor is provided.

32. Component according to one of claims 29 to 31, characterized in that 'indicates that the signal generation circuit is connected to an internal

Semiconductor layer of the thyristor is connected.

33. Component according to one of claims 29 to 32, characterized in that that the signal generating circuit has a photosensitive signal input.

34. Component according to one of claims 29 to 33, characterized in that that the thyristor is constructed asymmetrically.

35. Component according to one of claims 29 to 34, characterized in that that the thyristor has more than five layers of alternately different conductivity, that one first electrode is on an outermost layer of the first semiconductor type of thyristor, that a second electrode is on an outermost layer of the second semiconductor type and that a third electrode on an intermediate layer of the first Semiconductor type lies.

509886/0849

36. Component consisting of a thyristor and an associated one Circuit, characterized in that five layers of alternately different conductivity of the first and second semiconductor type are arranged, wherein the outermost layers and one of the intermediate layers of the first semiconductor type exist that a groove is formed over one of the outermost layers and extends through at least one of the Layers for geometrical and electrical insulation of first and second regions extends, with an intermediate layer remains unseparated and both areas electrically and physically belong in common that over the outer Layers in the first area regions of the second semiconductor type are formed that first electrodes on at least one the outermost layers and the regions of the second semiconductor type to form a thyristor in the first region lie that at least one region of the second semiconductor type is formed in one of the outermost layers in the second region and that second electrodes on the outermost layers and the area in the second region for forming at least one electronic component are connected, which is at least in one state geometrically and electrically of the thyristor is separated, wherein the electronic component can be operated in a second state for generating switching signals which can be used via the intermediate layer to control the thyristor.

su: hu: bü

509886/0849

LeerseiteBlank page