DE2435454A1

DE2435454A1 - Dynamischer binaerzaehler

Info

Publication number: DE2435454A1
Application number: DE2435454A
Authority: DE
Inventors: Tsuyoshi Ando; Yukuo Kodama
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1973-07-24
Filing date: 1974-07-23
Publication date: 1975-02-20
Also published as: CH600694A5; IE39634B1; FR2239061A1; GB1434468A; IE39634L; NL7409856A; FR2239061B1; JPS5032866A; US3922566A

Description

Die Erfindung bezieht sich auf einen dynamischen Binärzähler und insbesondere auf einen solchen, dessen Schaltung aus einer kleinstmöglichen Anzahl von Elementen aufgebaut ist.

Die Schaltungen bekannter Binärzähler sind aus statischen und dynamischen Flip-Flops aufgebaut. Das statische Flip-Flop erfordert eine beträchtliche Anzahl von Komponenten und ist daher nicht für die Ausbildung in integrierter Schaltung geeignet, wo die Anzahl der Komponenten pro durchzuführender Funktion auf ein Minimum herabgesetzt werden muß. Darüber hinaus ist beim statischen Flip-Flop der erlaubbare maximale thermische Verlust groß, was die Verwendbarkeit für Hochgeschwindigkeitsoperationen unvermeidlich einengt. In dieser Hinsicht ist das dynamische Flip-Flop für eine -schnellere, in hohem Maße integrierte Schaltung viel praktischer.

509808/0986

Bei den meisten bekannten dynamischen Flip-Flops sind wenigstens zwei Inverter und zwei Schaltelemente erforderlich» Bei der schnellen Entwicklung der Technologie der integrierten Schaltungen ist es unbedingt erforderlich, die Anzahl von Schaltelementen in den Flip-Flops zu verringern und die Operationsgeschwindigkeit zu erhöhen»

Es ist daher Aufgabe der Erfindung, einen dynamischen Binärzähler mit einer sehr geringen Anzahl von Bauteilen zu schaffen» Dabei soll der dynamische Binärzähler eine hohe Betriebsgeschwindigkeit haben.

Diese Aufgabe wird durch einen dynamischen Binärzähler gelöst, welcher gemäß der Erfindung gekennzeichnet ist durch einen Inverter, eine erste und eine zweite Schalteinrichtung, die beide in Kaskade zwischen den Eingangs- und Ausgangsklemmen des Inverters geschaltet sind, eine erste Kapazität, die mit ihrem einen Pol mit der Eingangsklemme des Inverters verbunden ist, und eine weitere Kapazität, die mit ihrem einen Pol zwischen die erste und die zweite Schalteinrichtung geschaltet ist, wobei die erste und die zweite Schalteinrichtung alternativ an- und ausgeschaltet werden.

Als aktives Element wird für die erfindungsgemäße Ausbildung am besten ein Feldeffekttransistor mit isoliertem Tor (insulated-gate field effect transistor) verwendet. Die Erfindung ist nicht auf dieses Beispiel beschränkt, sondern es können auch andere Transistoren mit Eingangs- und Ausgangselektrode und einer Steuerelektrode verwendet werden, bei denen ein Leitungskanal zwischen der Eingangs- und der Ausgangselektrode durch eine an die Steuerelektrode angelegte Spannung gesteuert wird. Diese Transistoren werden klassifiziert als p-Kanaltransistoren bzw. p-leitende Transistoren oder als n-Kanaltransistoren bzw. η-leitende Transistoren. Beim ersteren sind die Majoritätsträger in dem Leitungskanal/pSsitiven Löcher, während beim letzteren die Majoritätsträger in dem Leitungskanal die Elektronen sind. Bei diesem Feldeffekttransistor mit iso-

509808/0986

liert.em Tor besitzt der Torbereich (d.h. die Steuerelektrode) eine Kapazität, die von dem Verhältnis der Dicke der Isolationsschicht des Leitungskanals und der Größe des zwischen der Quelle (d.h. der Eingangselektrode) und der Senke (d.h. der Ausgangselektrode) gebildeten Leitungskanals abhängt. Typischerweise liegt die Kapazität in der Größenordnung von einigen Pikofarad. Der Wert der Eingangsimpedanz, d.h„ der Tor-Quellen- oder Tor-Senken-Impedanz ist sehr hoch und

12 14 liegt in der Größenordnung von ungefähr 10 bis 10 Ohm. Mit anderen Worten liegt das Produkt von Eisngangswiderstand und Eingangskapazität an dem Tor in der Größenordnung von einigen Zehner Sekunden ergibt, was eine Speicherung über eine gewisse Zeitdauer ermöglicht. Beispielsweise kann der Torbereich von diesem Transistor eine Information behalten, selbst wenn nach dem Abschalten der Spannungsquelle über ein begrenztes Zeitintervall die Spanntfngsquelle wieder angeschaltet wird. Dadurch kann eine dynamische logische Schaltung möglich gemacht werden, die einen sehr geringen Leistungsverbrauch hat. Diese Torkapazität wird zum Zweck der temporären Speicherung verwendet, wie es im Zusammenhang mit einer Schaltung und den zu dieser gehörigen MOS-Transistoren, welche typische Feldeffekttransistoren mit isoliertem Tor sind, beschrieben wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltungsdiagramm zur Erläuterung der wesentlichen Teile des Binärzählers;

Fig. 2 ein Wellendiagramm der beim Betrieb der in Fig. 1 gezeigten Schaltung verwendeten Takte;

Fig. 3 ein Blockdiagramm einer Ausführungsform;

Fig. 4 eine Schaltung einiger Teile der in FIG. 3 gezeigten Ausführungsform; und

509808/0986

Fig. 5 eine Schaltung einer weiteren Ausführungsfonn.

Es wird zunächst auf Fig. 1 Bezug genommen. In dieser ist ein Blockdiagramm eines Binärzählers gezeigt, worin mit 3 ein Inverter mit Eingangsklemme 15 und Ausgangsklemme 16 bezeichnet ist. Der Inverter 3 wird mit einer Spannung von einer Spannungsquelle 20 beaufschlagt. Zwei Schalter 5 und 6 sind zwischen die Eingangs- und die Ausgangsklemme des Inverters 3 in Reihe geschaltet. Die Eingangsklemme 15 dient als eine Klemme des Ausgangs (Q) des Binärzählers, und die Ausgangsklemme 16 dient als die andere Klemme des Ausgangs ((S) desselben. Praktisch ist eine Kapazität 7 (ein Kondensator C*), der durch die gestrichelte Linie angezeigt ist, auf der einen Seite des Eingangs des Ihverters 3 und eine Kapazität 8 (Kondensator C₂), der durch die gestrichelte Linie dargestellt ist, zwischen den Schaltern 5 und 6 vorhanden. Diese kapazitiven Elemente sind nicht punktförmig konstant (concentrated-constant) sondern nichtstationär konstant (distributed-constant). Der Kondensator 7 repräsentiert die Kapazität auf der einen Seite des Eingangs des Inverters 3 und die Kapazität auf der Seite des Ausgangs der Schaltungseinrichtung 5 plus der Streukapazität von der Leitung, die gebildet wird, wenn der Inverter 3 mit dem Schalter 5 verbunden ist, zusätzlich zu der Kapazität von der Leitung, die zu der Ausgangsklemme 15 führt. Der Kondensator 8 repräsentiert die Kapazität auf der Seite des Ausgangs des Schalters 6 und die Kapazität auf der Eingangsseite des Schalters 5 plus der Streukapazität von der Leitung zwischen den beiden Schaltern, wenn diese miteinander verbunden sind, zusätzlich zu der Kapazität auf der Leitung, die zu der Ausgangsklemme führt. Die Kondensatoren 7 und 8 sind mit ihren anderen Polen über eine Klemme, die mit anderen Komponenten gemeinsam ist, geerdet. Handelt es sich bei der Schaltungseinrichtung um einen MOS-Transistor, dann ist es wünschenswert, Kondensatoren 7 und 8 für die verteilte Kapazität bzw. Eigenkapazität zu verwenden. Wird die Schalteinrichtung nicht durch einen

509808/0986

MOS-Transistor realisiert, dann können kapazitive Elemente anstelle der Eigenkapazitäten verwendet werden.

Die Schalter 5 und 6 nehmen immer einander entgegengesetzte Zustände an, d.h., der Schalter 6 ist ausgeschaltet, wenn der Schalter 5 eingeschaltet ist, und umgekehrt. Die Schalter werden durch einen Taktimpuls φ, der der Eingangsklemme 14 des Binärzählers zugeführt wird, gesteuert.

Es werde angenommen, daß der Schalter 5 durch den Taktimpuls auf einem positiven Potential (im weiteren als Η-Pegel bezeichnet) angeschaltet und der Schalter 6 durch einen Taktimpuls auf Erde (im weiteren als L-Pegel bezeichnet) angeschaltet wird. Dann ist ein MOS-Transistor mit n-Leitung für den Schalter 5 und ein MOS-Transistor mit p-Leitung für den Schalter 6 geeignet.

Figur 2 zeigt die Wellenform der beim Betrieb der in Figur 1 gezeigten Schaltung verwendeten Taktfolgen» Es werde beispielsweise ein Taktimpuls φ der Eingangsklemme 14 zugeführt. Dann gilt: (i) der Schalter 6 ist an, und der Schalter 5 ist aus während der Periode zwischen t_Q und t,., während der der Taktimpuls auf dem L-Pegel (oder auf 0 Volt liegt). Bei dieser Bedingung wird der Zustand der Ausgangsklemme 16 des Inverters 3 (d.h., der Zustand vor tg oder der unmittelbar nach dem Anschalten der Spannungsquelle eingestellte Zustand) in der Kapazität 8 (Cp) durch den Schalter 6 gespeichert. (Dieser Zustand wird als Η-Pegel oder als V Volt bezeichnet.) Mit anderen Worten wird der Kondensator 8 auf die Spannung V aufgeladen. Der Zustand des Flip-Flop während der Periode zwischen t_Q und t₁ wird dadurch bestimmt, daß.der Ausgang (Q) auf dem L-Pegel (0 Volt) und der Ausgang (Φ) 16 auf dem H-Pegel (V Volt) liegt, wenn der Taktimpuls φ auf dem L-Pegel (0 Volt) liegt, (ii) Während der Periode zwischen t₁ und t₂ geht der Taktimpuls φ auf den Η-Pegel (V Volt), bei dem der

509808/0986

Schalter 5 angeschaltet und der Schalter 6 ausgeschaltet wird, und die in dem Kondensator 8 gespeicherte Information wird über den Schalter 5 zu dem anderen Kondensator 7 (C₁) übertragen. Ist Cp > C₁, dann wandert die meiste, der in dem Kondensator 8 gespeicherten Ladung zu dem Kondensator 7 und geht zu dem Eingang des Inverters 3. Der Inverter nimmt dann den einen Zustand (d.h. das L-Niveau) an seinem Ausgang gegenüber dem anderen Zustand (d.h. dem Η-Niveau) an seinem Eingang an. Dementsprechend ist der Zustand des Flip-Flop während der Periode zwischen t,. und t« der, daß der Ausgang (Q) 15 auf dem Η-Pegel (V Volt) und der andere Ausgang (Q") auf dem L-Pegel (0 Volt) liegt, wenn der Taktimpuls φ auf dem Η-Pegel (V Volt) liegt. Der Zustand des Flip-Flop ist dem bei dem Takt von t_Q bis t^ entgegengesetzt, (iii) Während der Periode zwischen tp und t, liegt der Taktimpuls φ auf dem L-Pegel (0 Volt), wodurch der Schalter 6 angeschaltet und der Schalter 5 abgeschaltet werden wie im Zustand (i). Da das L-Niveau (0 Volt) am Ausgang 16 (d.h. dem Ausgang des Inverters 3) als Ergebnis von (ii) vorhanden ist, wird der Kondensator 8 durch die niedrige Impedanz des Inverters 3 auf Erde entladen, wodurch die von der Ausgangsklemme 16 vorhandene Information zu dem Kondensator 8 übertragen oder in dem Kondensator 8 bei dem L-Pegel (0 Volt) gespeichert wird. Der Zustand des Flip-Flop während der Periode zwischen tp und t^. wird dadurch gekennzeichnet, daß der Ausgang (Q) 15 auf dem Η-Pegel (V Volt) und der Ausgang (Q") 16 auf dem L-Pegel (0 Volt) liegt, wenn der Taktimpuls φ auf dem L-Niveau (.0 Volt) liegt. Daher bleiben die Ausgänge 15 und 16 der Schaltung in dem Zustand (ii). (iv) Für die Periode t, und t. liegt der Taktimpuls auf dem Η-Pegel (V Volt). Diese Bedingung ist dieselbe wie bei (ii), wo der Schalter 5 an- und der Schalter 6 ausgeschaltet sind. Demgemäß sind die Kondensatoren 7 und 8 (C₁ und C₂) durch den Schalter 5 parallel zueinander geschaltet. Ist Cp.> C₁, dann wird die Ladung an dem Kondensator 7 von dem Kondensator 8 aufgenommen, da der Kondensator 8 auf Erde liegt. Schließlich

509808/0986

geht das Potential des Kondensators 7 auf Erde. Mit anderen Worten gesagt wird die in dem Kondensator 8 übertragene Information zu dem Kondensator T über den Schalter 5 übertragen. Auf diese Weise geht die in dem Kondensator 7 gehaltene Information (0 Volt) zu dem Inverter 3. Daher wird der Ausgang (Q) 16 durch den Inverter 3 in das Η-Niveau (V Volt) umgewandelt. Der Zustand des Flip-Flop für die Periode zwischen t, und t» ist ein solcher, bei dem der Ausgang (Q) 15 auf dem L-Pegel (0 Volt) und der Ausgang (S) 16 auf dem L-Pegel (V Volt) steht, wenn der Taktimpuls φ auf dem H-Niveau (V Volt) liegt. Die Ausgänge 15 und 16 kehren in ihre Ausgangsbedingungen wie bei (i) zurück. Aus Figur 2 ist ersichtlich, daß zwei Taktimpulszyklen für einen Zyklus des Ausgangs (Q) 15 notwendig sind. Das ist das Konzept des Binärzählers in Bezug auf die vorliegende Erfindung. Die oben beschriebene Schaltung des Binärzählers kann leicht die Operationen (i) bis (iv) sofort ausführen, wenn das Niveau von jedem Klemmenpunkt die Schwellspannung übersteigt, die dem Inverter und den Schaltern 5 und 6 inherent ist, selbst ehe dieses Niveau den L- oder Η-Pegel erreicht.

Im folgenden wird eine Ausführungsform anhand der Figuren 3 und 4 beschrieben. Figur 3 zeigt ein Blockdiagramm einer Schaltung, die durch einen Zweiphasentakt betrieben wird, und Figur 4 zeigt eine konkrete Schaltungsausführung in Verbindung mit Figur 3. Die Schalter 5 und 6 sind Übertragungstore, die jeweils ein Paar p- und n-Kanal-MOS-Transistoren umfassen. Der Schalter 5 weist einen n-Kanal-MOS-Transistor 51 und einen p-Kanal-MOS-Transistor 52 auf. Der Transistor 51 ist mit seiner Senke mit der Quelle des Transistors 52 und mit seiner Quelle mit der Senke des Transistors 52 verbunden. Die Taktimpulse φ und "$ mit zueinander entgegengesetzten Polaritäten werden den Toren der Transistoren 51 und 52 jeweils zugeführt, wodurch der Schalter 5 gesteuert wird. Der Schalter 6 weist einen p-Kanal-MOS-Transistor 61 und einen n-Kanal-MOS-Transistor 62 auf. Die Quelle des Transistors 61 ist mit der Senke des Transistors 62 und die Senke

509808/0986

mit der Quelle des Transistors 62 verbunden. Die Taktimpulse φ und ? mit zueinander entgegengesetzten Polaritäten werden den Toren dieser Transistoren jeweils zugeführt, wodurch der Schalter 6 gesteuert wird. Wenn der Taktimpuls φ auf dem Η-Niveau dem Tor des Transistors 51 zugeführt und der Taktimpuls ~$ auf dem L-Niveau dem Tor des Transistors zugeführt wird, dann zeigt der Schalter 5 eine große Zweiwegleitfähigkeit. Werden die Taktimpulse φ auf dem L-Niveau und ff auf dem H-Niveau jeweils den Toren zugeführt, dann ist der Schalter 5 gesperrt. Währenddessen ist der Schalter 6 entgegengesetzt zum Schalter 5 leitend, da der Taktimpuls φ dem Tor des p-Kanal-MOS-Transistors 61 und der Taktimpuls j? dem Tor des n-Kanal-MOS-Transistors 62 zugeführt wird. Auf diese Weise führen die Schalteinrichtungen dieselbe Punktion wie die Schalter 5 und 6 in Figur 1 aus.

Der Inverter weist einen p-Kanal-MOS-Transistor 31 und einen n-Kanal-MOS-Transistor 32 auf, wobei die Quelle des Transistors 31 mit der Senke des Transistors 32 und sein Tor mit dem Tor des Transistors 32 verbunden ist. Ein Ausgang Q~ der Schaltung wird von dem gemeinsamen Verbindungspunkt zwischen der Quelle des Transistors 31 und der Senke des Transistors 32 abgeleitet, d.h. von der Ausgangsklemme 16 des Inverters 3» und der andere Ausgang Q wird von dem gemeinsamen Verbindungspunkt zwischen den Toren der Transistoren 31 und 32, d.h. von der Eingangsklemme des Inverters 3 abgeleitet. Die Senke des Transistors 31 und die Quelle des Transistors 32 sind jeweils mit den höchsten und niedrigsten Potentialen der Spannungsquelle 20 verbunden. Die dynamische Binärzählerschaltung arbeitet in derselben Weise wie die in den Figuren 1 und 2 dargestellte.

Figur 5 zeigt eine Schaltung einer weiteren Ausführungsform, die durch einen Einphasentakt betrieben wird. Die gleichen Bezugszeichen bezeichnen jeweils die gleichen Komponenten wie in den Figuren 1, 4 und 5. Die Schalter 5 und 6 weisen einen n-Kanal-MOS-Transistor und einen p-Kanal-MOS-Transistor auf. Ein Taktimpuls φ wird den Toren dieser Transistoren

509808/0986 .

zugeführt. Der Inverter 3 ist derselbe wie der in Figur 4 gezeigte Inverter und weist einen p-Kanal-MOS-Transistor 31 und einen n-Kanal-MOS-Transistor 32 auf. Die dynamische Binärzählerschaltung arbeitet in derselben Weise wie die in den Figuren 1 und 2 gezeigte Schaltung.

Die erfindungsgemäße dynamische Binärzählerschaltung erfordert eine kleinstmögliche Anzahl von Bauteilen, d.h. 6 Komponenten im Fall des Zweiphasentaktbetriebes und 4 Komponenten im Fall des Einphasentaktbetriebes. Dadurch werden die sonst erforderliche Leistung gespart, der Chip-Flächenbereich für die integrierte Schaltung verkleinert und die Empfindlichkeit vergrößert. Darüber hinaus ist ein einziger Inverter für die dynamische Binärzählerschaltung ausreichend, was zur Folge hat, daß die Operationsgeschwindigkeit vergrößert und die Frequenzcharakteristik verbessert werden.

509808/0986

Claims

Patentansprüche

Dynamischer Binärzähler, gekennzeichnet durch einen Inverter (3) mit einer Eingangsklemme (15) und einer Ausgangsklemme (16), einen ersten Schalter (5) und einen zweiten Schalter (6), die zwischen die Eingangsklemme (15) und die Ausgangsklemme (16) des Inverters (3) in Kaskadenform geschaltet sind, einen ersten Kondensator (7), dessen eine Seite mit der Eingangsklemme (15) des Inverters (3) verbunden ist, und einen zweiten Kondensator (8), dessen eine Seite zwischen den ersten Schalter (5) und den zweiten Schalter (6) geschaltet ist, wobei der erste und der zweite Schalter (5,6) alternativ an- und ausgeschaltet sind.
2. Dynamischer Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Schalter einen ersten Transistor von einem Leitungstyp und der zweite Schalter einen zweiten Transistor von dem entgegengesetzten Leitungstyp aufweisen, daß der erste und der zweite Transistor Eingangselektroden, Ausgangselektroden und Steuerelektroden aufweisen, daß die Eingangselektrode des ersten Transistors mit der Ausgangselektrode des zweiten Transistors, die Ausgangselektrode des ersten Transistors mit der Eingangsklemme des Inverters und die Eingangselektrode des zweiten Transistors mit der Ausgangsklemme des Inverters verbunden sind, wobei ein Taktimpuls den Steuerelektroden des ersten und des zweiten Transistors zugeführt Wird.
3. Dynamischer Binärzähler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Inverter einen dritten Transistor von dem einen Leitungstyp und einen vierten Transistor von dem entgegengesetzten Leitungstyp aufweist, daß der dritte und der vierte Transistor Eingangselektroden, Ausgangselek-

509808/0986

troden und Steuerelektroden aufweisen, daß die Eingangselektrode des dritten Transistors und die Ausgangselektrode des vierten Transistors mit der Ausgangsklemme des Inverters, die Ausgangselektrode des dritten Transistors mit dem einen Pol einer Spannungs quelle., die Eingangs elektrode des vierten Transistors mit dem anderen Pol der Spannungsquelle und die Steuerelektroden des dritten und des vierten Transistors gemeinsam mit der Ausgangsklemme des Inverters verbunden sind.
4. Dynamischer Binärzähler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Schalter einen ersten Transistor von einem Leitungstyp, einen zweiten Transistor des umgekehrten Leitungstyps, eine erste Klemme und eine zweite Klemme aufweist, wobei der erste und der zweite Transistor Eingangselektroden, Ausgangselektroden und Steuerelektroden besitzen, daß die Eingangselektrode des ersten Transistors und die Ausgangselektrode des zweiten Transistors zusammen mit der ersten Klemme verbunden sind, daß die Ausgangselektrode des ersten Transistors und dig Eingangselektrode des zweiten Transistors mit der zweiten Klemme gemeinsam verbunden sind, daß der zweite Schalter einen dritten Transistor des einen Leitungstyps, einen vierten Transistor des entgegengesetzten Leitungstyps, eine' dritte Klemme und eine vierte Klemme aufweist, daß der dritte und der vierte Transistor Eingangselektroden, Ausgangselektroden und Steuerelektroden aufweisen, daß die Eingangselektrode des dritten Transistors und die Ausgangselektrode des vierten Transistors gemeinsam mit der dritten Klemme, die Ausgangselektrode des dritten Transistors und die Eingangselektrode des vierten Transistors gemeinsam mit der vierten Klemme verbunden sind, daß die erste Klemme/der Eingangsklemme des Inverters, die vierte Klemme mit der Ausgangsklemme des Inverters und die zweite und dritte Klemme miteinander verbunden sind, daß ein erster Taktimpuls den Steuerelektroden der ersten und der vierten Transistoren und ein zweiter Taktimpuls mit zu dem

5098Ö8/0986

ersten Taktimpuls entgegengesetzter Polarität den Steuerelektroden des zweiten und dritten Transistors zugeführt werden.
5. Dynamischer Binärzähler nach Anspruch 4, dadurch gekennzeichnet, daß der Inverter einen fünften Transistor des einen Leitungstyps und einen sechsen Transistor des entgegengesetzten Leitungstyps aufweist, wobei der fünfte und sechste Transistor Eingangselektroden, Ausgangselektroden und Steuerelektroden aufweisen, daß die Eingangselektrode des fünften Transistors und die Ausgangselektrode des sechsten Transistors mit der Ausgangsklemme des Inverters, die Ausgangselektrode des fünften Transistors mit dem einen Pol der Spannungsquelle, die Eingangsklemme des sechsten Transistors mit dem anderen Pol der Spannungsquelle und die Steuerelektroden des fünften und des sechsten Transistors gemeinsam mit der Eingangsklemme des Inverters verbunden sind.
6. Dynamischer Binärzähler nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren mit isoliertem Tor sind.

509808/0986

Leerseite