DE2422653C2 - Integrierte Halbleiteranordnung mit Feldeffekt-Transistoren - Google Patents
Integrierte Halbleiteranordnung mit Feldeffekt-TransistorenInfo
- Publication number
- DE2422653C2 DE2422653C2 DE2422653A DE2422653A DE2422653C2 DE 2422653 C2 DE2422653 C2 DE 2422653C2 DE 2422653 A DE2422653 A DE 2422653A DE 2422653 A DE2422653 A DE 2422653A DE 2422653 C2 DE2422653 C2 DE 2422653C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- voltage
- transistor
- node
- semiconductor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
6. Halbleiteranordnung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß die den
Kondensator (C4) auf- und entladende Schaltung so
ausgebaut ist, daß sie beide Halbwellen des periodischen Signals ausnützt.
7. Halbleiteranordnung nach den Ansprüchen 3 bis 6, dadurch gekennzeichnet, daß der Substratspannungsdetektor
(30) einen Spannungsteiler (31, 32) aufweist, dessen Teilerverhältnis die Regelung
der Siibstratspannung bestimmt.
Die Erfindung betrifft eine integrierte Halbleiteranordnung mit Feldeffekt-Transistoren, bei der zur
Einstellung und Regelung der Schwellenspannung der Feldeffekt-Transistoren eine außerhalb des Bereiches
der Speisespannung der Halbleiteranordnung liegende, geregelte Substratspannung an das Substrat gelegt ist,
wobei mit der Halbleiteranordnung ein Substratspannungsdetektor und ein Spannungskonverter integriert
sind und mittels des vom Substratspannungsdetektor gelieferten Ausgangssignals in Kombination mit dem
Impulszug eines Impulsgenerators die Steuerung des ι Spannungskonverters erfolgt, dessen Ausgangsspannung
als Substratspannung auf das Substrat rückgekoppelt ist.
Das Problem der Veränderung der Schwelienspannung bei der Herstellung von Feldeffekt-Transistoren
ίο ist bekannt und auch schon gelöst worden. Die Schwellenspannung von Elementen wird nach den
bisherigen Lösungen durch eine Schaltung abgefühlt und durch einen Differentialverstärker mit einem
Bezugspotential verglichen. Der Ausgang des Differentialverstärkers wird dann auf das Substrat zurückgekoppelt.
Da der Differentialverstärker die negative Substratspannung von einer negativeren Speisespannung
ableitet, muß er außerhalb des Chips liegen. Daß der Differentialverstärker für jeden FET außerhalb des
Chips liegen muß, macht die bisherigen Lösungen, wie sie z.B. in dem US-Patent 36 09 414 beschrieben
werden, unpraktisch.
Es sind auch Möglichkeiten zur Erzeugung einer negativen Substratspannung als das negative Potential
der Speisespannungsquelle bekannt, wie beispielsweise im IBM Technical Disclosure Bulletin, Vol. 11, Nr. 10,
März 1969, S. 1219 beschrieben. Es ist jedoch daraus nicht bekannt, eine so erzeugte negative Spannung auf
eine bestimmte Substratspannung einzuregeln,
jo Aus der Literaturstelle »IBM Technical Disclosure Bulletin«, Vol. 12, Nr. 12, Mai 1970, Seite 2078, ist bereits eine Anordnung bekannt, die im wesentlichen der Anordnung entspricht, wie sie im Oberbegriff des Anspruchs 1 angegeben ist.
jo Aus der Literaturstelle »IBM Technical Disclosure Bulletin«, Vol. 12, Nr. 12, Mai 1970, Seite 2078, ist bereits eine Anordnung bekannt, die im wesentlichen der Anordnung entspricht, wie sie im Oberbegriff des Anspruchs 1 angegeben ist.
Außerdem ist unter Bezugnahme auf diese Literaturstelle aus der Literaturstelle »IBM Technical Disclosure
Bulletin«, Vol. 13, Nr. 8, Januar 1971, Seiten 2385 und 2386, ein Impulsgenerator bekannt, der mit einer
Feldeffekt-Transistoren enthaltenden integrierten Halbleiteranordnung integrierbar ist und mit dem eine
Schaltung zur Erzeugung der Substratspannung für die Halbleiteranordnung betrieben werden kann.
Nachteilig bei dieser Anordnung ist in erster Linie, daß weiterhin eine Speisespannungsabhängigkeit der
Schwellenspannung festzustellen ist und daß der Substratspannungsdetektor eine gesonderte Referenzspannungsquelle
benötigt.
Es ist die der Erfindung zugrundeliegende Aufgabe, eine integrierte, Feldeffekt-Transistoren enthaltende
Halbleiteranordnung anzugeben, die gegenüber den bekannten Anordnungen eine wesentlich verbesserte
Anordnung zur Erzeugung und Regelung der Substratspannung aufweist und damit eine einheitliche Schwellenspannung
der integrierten Feldeffekt-Transistoren gewährleistet.
Die Lösung dieser Aufgabe ist dem kennzeichnenden Teil des Anspruchs 1 zu entnehmen.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen niedergelegt.
Anhand eines Ausführungsbeispiels und den Zeichnungen wird die Erfindung anschließend näher erläutert.
Es zeigt
F i g. 1 in einem schematischen Schaltbild ein fe5 Alisführungsbeispiel und
Fig. 2 eine Reihe von Inipulszügen zur Illustration
der Arbeitsweise des Ausfiihrungsbcispieles.
F i g. I ist der einfacheren Beschreibung halber durch
gestrichelte Linien in verschiedene Abschnitte unterteilt.
Der Abschnitt 10 ist ein Ringoszillator, der aus fünf Inverterstufen zusammengesetzt ist. Jede dieser Inverterschaltungen
ist im einzelnen bekannt. Der Oszillator muß eine ungerade Zahl von Stufen h.iben. In der
gesamten Beschreibung sind N-Kanal-FETs verwendet, natürlich können auch P-Kanal-Elemente verwendet
werden, wenn das Potential der angelegten Speisespannungsquelle und der Signale umgekehrt wird. Die erste
Oszillatorstufe umfaßt die Transistoren 11, 12, 13; 14 und 15. Ga«e und Drain des Transistors 11 sowie die
Drains der Transistoren 12 und 14 sind mit einem positiven Potential + V verbunden. Das Gate des
Transistors 12 ist an die Source des Transistors 11 angeschlossen. Der Kondensator Ci ist auf bekannte
Weise zwischen Gate und Source des Transistors 12 gelegt. Die Source des Transistors 12 ist mit dem Drain
des Transistors 13 und dem Gate des Transistors 14 verbunden. Der Drain des Transistors 15 ist an die
Source des Transistors 14 angeschlossen, und dieser Knotenpunkt bildet den Ausgang zur nächsten Stufe.
Die Sources der Transistoren 13 und 15 sind beide geerdet, während die Gates der Transistoren 13 und 15
miteinander und dem Ausgangsknotenpunkt der letzten Stufe verbunden sind. Die Transistoren in den übrigen
vier Stufen sind ähnlich numeriert. Signale werden von zwei aufeinanderfolgenden Stufen, Stufe 1 und Stufe 2,
abgenommen. Die Ausgangsknotenpunkte, X und Y, sind mit den Gates der Transistoren 23, 24, 25 und 26
verbunden. Diese Transistoren bilden ebenso wie der Transistor 27 geerdete Source-Schaltungen. Die Transistoren
23, 25 und 27 bilden eine Inverterschaltung mit den Transistoren 21, 22 und dem Kondensator C2
ähnlich den Inverterstufen im Oszillator 10. Die Drains der Transistoren 21, 22 und 28 sind somit mit dem
Potential -I- V verbunden, wie auch das Gate des
Transistors 21. Das Gate des Transistors 22 ist an die Source des Transistors 21 angeschlossen, die Source des
Transistors 22 ist mit dem Knotenpunkt C verbunden, der eine Verbindung der Drains der Transistoren 23, 25
und 27 ist. Der Kondensator C2 liegt zwischen Gate und Source des Transistors 22. Das Gate des Transistors
28 ist an den Knotenpunkt C angeschlossen, während seine Source mit dem Knotenpunkt D verbunden ist, der
eine gemeinsame Verbindung für die Drains der Transistoren 24 und 26 bildet.
Der Speiseinverter 20 hat einen Eingang vom Substrat-Spannungsdetektor 30. Der Substrat-Spannungsdetektor
30 besteht aus den Spannungsteiler-Transistoren 31 und 32, die zwischen + Kund Erde in
Reihe geschaltet sind. Beide Transistoren sind mit ihren Gates an die Versorgung + Kangeschlossen, ebenso der
Drain des Transistors 31. Die Source des Transistors 31 ist mit dem Drain des Transistors 32 verbunden und
bildet den Knotenpunkt A, während die Source des Transistors 32 mit iErde verbunden ist. Drain und Gate
des Transistors 33 sind an die Versorgung + V angeschlossen, während die Source des Transistors 33
mit dem Drain des Transistors 34 im Knotenpunkt B verbunden ist, der den Ausgang des Substrat-Spannungsdetektors
30 bildet. Die Source des Transistors 34 liegt zusammen mit der Source des Transistors 32 an
Erde. Der Transistor 34 hat ebenfalls eine Verbindung zum Substrat. Wichtig ist hier die Feststellung, daß jeder
Transistor eine Substratverbindung hat, wie sie beim Transistor 34 gezeigt ist. Der einfacheren Darstellung
halber und um die durch die Substratverbindung des Transistors 34 gelieferte wichtige Funktion zu betonen,
wurden alle.übrigen Verbindungen nicht dargestellt.
Der Transistor 34 ist die Abfühleinrichtung, so daß das Potential am Knotenpunkt B eine Funktion des
Substratpotentials des Transistors 34 ist- Das Potential am Knotenpunkt B ist außerdem eine Funktion der
Schwellenspannung des Transistors 34, der Potentialdifferenz zwischen + Vund Erde und des Spannungsteiler-Verhältnisses
der Transistoren 31 und 32. Das Potential am Knotenpunkt B versetzt den Transistor 27 in den
leitenden Zustand und dadurch wiederum den Transistor 28, der das Potential am Knotenpunkt D beeinflußt,
der den Ausgang des Inverters 20 bildet.
Der Ausgang des Inverters 20 geht zum Gate des Transistors 41 im Spannungskonverter 40. Der Drain
des Transistors 41 ist mit der Source des Transistors 46 verbunden und bildet den Knotenpunkt £ an den auch
der Kondensator C4 angeschlossen ist. Die Drain des Transistors 46 ist mit + V verbunden. Die Source des
Transistors 41 ist gemeinsam mit der Source des Transistors 42 an Erde gelegt. Der Drain des Transistors
42 ist mit der anderen Seite des Kondensators C4 und der Kathode der Diode D1 verbunden zum Knotenpunkt
F. Die Diode D 1 braucht keine separat gebildete Diode zu sein, sondern besteht am Übergang zwischen
der Drain-Diffusion des Transistors 42 und dem Substrat. Das Signal am Knotenpunkt F wird auf den
Substratanschluß durch die Diode D1 gekoppelt, wobei
der angegebene Anschluß das gemeinsame Substrat ist, in dem alle Transistoren liegen. Der Rest der Schaltung
im Spannungskor.verter 40 kompensiert seitliche NPN-Leckströme, wie noch zu beschreiben ist. Die
Schaltung besteht aus den Transistoren 43, 44, 45 und einem Kondensator C 5. Die Versorgung + V ist an die
Drains der Transistoren 43 und 44 und das Gate des Transistors 43 angeschlossen. Die Source des Transistors
43 ist mit den Gates der Transistoren 46 und 44 und einer Seite des Kondensators CH verbunden, wo der
Knotenpunkt H gebildet wird. Die Source des Transistors 44 ist mit der anderen Seite des Kondensators
C5, dem Drain des Transistors 45 und dem Gate des Transistors 42 verbunden zum Knotenpunkt G. Die
Source des Transistors 45 ist an Erde gelegt, während das Gate des Transistors 45 mit dem Knotenpunkt Cim
Inverter 20 verbunden ist.
Die ganze bisher beschriebene Schaltung wird innerhalb eines Halbleitersubstrat^ wie 1, 2, 3 ... N
gebildet; sie ist mit der Bezugszahl 100 bezeichnet. Mit dieser Schaltung soll die Abweichung der Schwellenwertspannung
unter verschiedenen FETs und FET-Schaltungen, die in demselben Substrat gebildet und mit
den Nummern 101, 102, 103, 104, 105 bezeichnet sind, stabilisiert und gesteuert werden. Der Rest ist nicht
besonders bezeichnet, um die Darstellung zu vereinfachen. Auf jedem der Substrate 1, 2, 3 ... Λ/ liegt eine
Schaltung 100 und dient sowohl der Stabilisierung der Schwellenspannung auf dem Substrat als auch der
Vereinheitlichung der Schwellenspannung auf allen das Paket bildenden Substraten. Ein wichtiges Merkmal der
Erfindung besteht darin, daß die gesamte Stabilisierungs- und Steuerschaltung 100 auf dem Substrat liegt,
so daß alle FETs und FET-Schaltungen dasselbe Versorgungspotential empfangen und Abweichungen
im Versorgungspotential ebenfalls kompensiert werden. Ein Halbleitersubstrat wie z. B. 1 enthält mehrere
FETs, die Schaltungen 100, 101, 102, 103, 104, 105 usw. bilden, deren Schwellenpotentiale durch die auf dem
Substrat befindliche Schaltung 100 vereinheitlicht und gesteuert werden. Die FET-Schaltung der Substrate 2. 3
... Nsind in der Hinsicht gleich. Eine .Speisespannungsquelle
ist mit den auf dem 1 lalbleitersubstrat ausgebildeten Schaltungen gekoppelt, die eine Potentialdifferenz
erzeugt, die hier als + V und Erde bezeichnet wird. + V
beträgt etwa 8 bis IO Volt für bekannte N-Kanal-FETs. Die mit dem Substrat ein Teil bildende Schaltung 100
erzeugt eine Substrat vorspannung von z.B. -3VoIt
außerhalb des durch die .Speisespannungsquelle festgelegten
Potentialbereiches. Die Schaltung 100 enthält weiterhin Einrichtungen zum Abfühlen und Einstellen
dieser negativen Substratvorspannung auf ein Potential, welches die Abweichungen von der Schwellenwertspannung
auf einem bestimmten Substrat, unter verschiedenen Substraten und auch des Potentials + V der
Speisespannungsquelle kompensiert. Bei Veränderung der Substratspannung wird das Potential zwischen
Quelle und Substrat der Feldeffekt-Transistoren verändert und dadurch die Schwellenspannungscharakteristik
dieser Elemente.
Um ein Potential außerhalb des durch die Speisespannungsquelle gelieferten Bereiches zu erzeugen, ist der
Ringoszillator 10 als Impulsquelle vorgesehen. Der Ringoszillator 10 enthält eine ungerade Zahl bekannter
Inverter, deren letzte Stufe mit dem Eingang der ersten Stufe verbunden ist. Dadurch entsteht eine unstabile
Schaltung, die im vorliegenden Beispiel mit etwa 1 Megaherz schwingt. Wenn die Gates der Eingangstransistoren 13 und 15 der ersten Stufe auf einen hohen
Signalpegel gebracht werden, werden ihre beiden Drains auf einen niedrigen Signalpegel gebracht.
Dadurch wird der Transistor 14 abgeschaltet und die Gates der Transistoren 13.4 und 15,4 auf einen niedrigen
Signalpegel gebracht. Dadurch werden die Drains von 13.4 und ISA über die Transistoren 12,4 und 14,4 auf
einen hohen Signalpegel geladen. Die Kondensatoren bringen das Gate des Transistors 124 hoch genug, um
den Schwellenspannungsabfall zu überwinden und das Gate des Transistors 14/4 auf + V zu bringen. Der
Transistor 14.4 bringt im eingeschalteten Zustand die Gates von 13ßund 15ßauf einen hohen Signalpegel und
dadurch ihre entsprechenden Drains auf einen niedrigen Signalpv.gcl usw. Die Inverter im Ringosziüa'.or stehen
also abwechselnd auf einem hohen und einem niedrigen
Signalpegel. Die Ausgabe des Ringoszillators wird von zwei aufeinanderfolgenden Stufen, wie z. B. dem Drain
des Transistors 15 und 154. an den Eingangsknotenpunkter Xund ^abgenommen.
Im weiteren Zusammenhang mit F i g. 1 zeigen die Diagramme in F i g. 2 den Signalverlauf an den
verschiedenen Knotenpunkten. Der Inverter 20 empfängt die Ausgangssignale vom Oszillator 10 an den
Gates der Transistoren 23. 24, 25 und 26. Der Inverter
20 unterscheidet sich von den im Oszillator 10 verwendeten In\ertern nur durch eine höhere Treiberleistung.
Impulse vom Ringoszillator 10 zu den Gates der Transistoren 24 und 26 entladen den Knotenpunkt
D. Dieser kann sich auf einen hohen Signalpegel nur aufladen, solange die beiden Transistoren 24 und 26
abgeschaltet sind und sich ihre Gates auf einem niedrigen Signalpegel befinden, und der Transistor 28
eingeschaltet ist. Dieser kurze periodische hohe Signalpegel wird am Ausgang des Inverters 20 für den
Betrieb des Spannungskonverters 40 benötigt. Wenn der Betrieb des Inverters 20 forlgesetzt wird, kann der
Knotenpunkt C nur auf einem hohen Signalpegel stehen, wenn die Transistoren 23,25 und 27 abgeschaltet
sind. Die Ein- und Ausschaltpegel der Transistoren 23 und 25 werden durch die Signale an den Knotenpunkten
.Vimd Vgesteuert. Der Zustand des Transistors 27 wird
bestimmt durch den Poienüalpegel am Knotenpunkt ö,
also durch den Ausgang des .Substratspannungsdetektors 30. Wenn der Knotenpunkt B also auf einem
niedrigen Signalpegel stein, bleibt der Transistor 27
abgeschaltet, so daß der Knotenpunkt Cnicht beeinflußt
wird und während eines großen lntervalles auf hohem Niveau bleiben kann. Das Intervall wird durch das
Einschalten der Transistoren 23 und 25 begrenzt. Dadurch wiederum kann sich der Knotenpunkt D für
maximale Zeit auf seinen Höchstwert aufladen und erzeugt die maximale Substratvorspannung durch den
Spannungskonverter 40. Wenn andererseits der Knotenpunkt B hoch genug ist. um den Transistor 27
einzuschalten, dann wird der hohe Signalpegel am Knotenpunkt C entweder verkürzt oder unterdrückt,
wodurch der hohe Signalpegel am Knotenpunkt D verkürzt oder unterdrückt wird und das Substrat nicht
auf einen höchsten Pegel - V gebracht werden kann. • Leckströme können das Substratpotential näher an das
Erdpotential heranbringen. Vom Knotenpunkt D zum Knotenpunkt S gibt es einen Rückkopplungsweg durch
das Substrat, der eine Regelschleife zum Regeln des Substratpotentiales schließt. Um das Potential des
·. Substrats, in dem die ganzen Fcldelfekt-Transistoren
ausgebildet sind, abzufühlen, ist ein Substrat-Spannungsdetektor 30 vorgesehen. Die Transistoren 31 und
32 bilden einen Spannungsteiler mit einem Ausgang am Knotenpunkt A. Das Potential am Knotenpunkt .4 ist
,.. ein Bezugspotential, welches durch das Spannungsteilerverhältnis
der Transistoren 31 und 32 sowie die Spannung + V auf einen gewünschten Wert festgelegt
wird. Im vorliegenden Beispiel liegt das Bezugspotential bei + 1 V. Es wird an das Gate des Abfühltransistors 34
angelegt. Im Vergleich zu seinem Ladetransistor ii ist
der Transistor 34 ein sehr großes Element. Wenn also der Schwellenwert des Abfühltransistors 34 kleiner ist
als die Spannung am Knotenpunkt A, ist der Transistor 34 eingeschaltet, und der Knotenpunkt B liegt auf
Erdpotential. Der Transistor 27 ist abgeschaltet, und der Knotenpunkt C kann entsprechend den Eingängen von
den Punkten X und Y schwingen. Wenn die Substratspannung jedoch negativ genug ist. um die Schwellenwertspannung
des Transistors 34 dem Potential am
ι, Knotenpunkt A gleich zu machen, schaltet der
Transistor 34 ab, und die Spannung am Knotenpunkt B steigt. Der Transistor 27 wird eingeschaltet, und der
Knotenpunkt C ist auf Erdpotential festgehalten. Dadurch wiederum wird keine weitere Entladung der
-.) Substratspannung zugelassen. Diese extreme Bedingung
tritt jedoch praktisch nie auf. Es fließt immer ein gewisser Leckstrom, und der Knotenpunkt Fist immer
hinreichend negativ, so daß die Diode D 1 leitet, um die auf dem Substrat durch den Leckstrom entstehende
··. Ladung abzubauen. Wenn der Leckstrom hoch ist,
erfolgen die Übergänge am Knotenpunkt E und F häufiger, und die Diode DX leitet öfter. Solange der
Leckstrom gewisse Grenzen nicht überschreitet, kann er immer abgeleitet werden und daher auf das Potential
nc des Substrates keinen Einfluß haben. Die Grenze ist eine
Funktion der Oszillatorfrequenz, der Versorgungsspannung + Vund der Kapazität des Kondensators C4.
Bisher wurde beschrieben, daß die Leit- und Sperrbedingung des Abfühltransistors 34 eine Funktion
- seiner Schwellenspannung und des Substratpotentiales ist und wie dadurch wiederum die Impulszüge an den
Knotenpunkten B. C, D, E und F beeinflußt werden. Dadurch wiederum wird am Substratpotential und
durch dieses der Leitzustand des Transistors 34 geregelt. Bei dem Impulszug der Fig.2 am Knotenpunkt F
bezieht sich das Überschwingen von V auf eine Wechselstrom-Überschwingspannung, die ein Bruchteil
von + V beträgt. Die Spannung Δ Vl ist ebenfalls eine kleine Spannung, durch die die Substratspannung KSbei
ihrem Einschwingen in den Ruhewert negativ wird.
Um ein Substratpotential zu erzeugen, das tiefer ist als das niedrigste an das Substrat angelegte Versorgungspotential,
ist ein Spannungskonverter 40 vorgese- n hen. Wenn der Impulszug am Knotenpunkt Dauf einem
niedrigen Niveau liegt, ist der Transistor 41 im wesentlichen abgeschaltet, und der Knotenpunkt E
steigt an, da der Transistor 46 leitet. Das Potential am Knotenpunkt Ffolgt dem am Knotenpunkt £über den y
Kondensator CA. Wenn zu diesem Zeitpunkt der Knotenpunkt Dauf einem niedrigen Potential liegt, ist
auch das Potential am Knotenpunkt Ctief und hält den Transistor 45 gesperrt, so daß das Potential am
Knotenpunkt G ansteigen kann, weil der Transistor 44 2i
leitet. Dadurch wird der Knotenpunkt F durch den Transistor 42 wieder auf Erdpotential zurückgeführt.
Wenn das Potential am Knotenpunkt G auf sein hohes Niveau ansteigt, steigt das Potential am Knotenpunkt H
durch den Kondensator C5 noch höher als das Potential, auf welches der Knotenpunkt durch den
Transistor 43 aufgeladen wurde, und stellt dadurch sicher, daß der Transistor 46 leitet. Wenn der
Knotenpunkt C auf ein hohes Niveau gebracht wird, wird der Transistor 45 leitend, bringt die Knotenpunkte jo
G und H auf niedriges Niveau und schaltet dadurch die Transistoren 42 und 46 ab. Wenn der Strom am
Knotenpunkt Canzusteigen beginnt, beginn; er auch am Knotenpunkt Danzusteigen, weil der Transistor 28 den
Transistor 41 einschallet und dadurch der Knotenpunkt J5
E auf Erdpotential entladen wird. Der Knotenpunkt F, der schon in der Nähe von Erdpotential stand, folgt dem
Knotenpunkt E über den Kondensator C 4 auf ein
negatives Potential mit einer Amplitude von bis zu 95% der Versorgungsspannung + V. Dieses negative Potential
am Knotenpunkt Fbildet eine Potentialsenke, in die Strom vom .Substrat durch die Diode D 1 fließt, so daß
das Substrat unter Erdpotential gebracht wird und seine Spannung in negativer Richtung zunimmt.
In einem anderen Ausführungsbeispiel wurde die die Transistoren 43, 44, 45 und den Kondensator C5
umfassende Schaltung nicht benutzt und das Gate des Transistors 42 an den Knotenpunkt F angeschlossen.
Der Transistor 46 wurde durch eine Belastung ersetzt, wie sie für die Transistoren 43,44 und den Kondensator
C5 gezeigt ist. Dabei wurde festgestellt, daß der Transistor 42 einen seitlichen NPN-Transistor-Leckstromweg
von Erde zum Knotenpunkt F bildet, wenn die Diode Dl eingeschaltet ist. Gate und Drain sind
dabei elektrisch verbunden. Zur richtigen Entladung des Knotenpunktes Fist eine niedrige Impedanz erforderlich,
d.h. ein großes Verhältnis der Kanalbreite zur Kanallänge des FETs in der Größenordnung von
mindestens 6:1. Eine große Kanaibreite reduziert jedoch den Kopplungswirkungsgrad. Auch schafft eine
kleine Kanallänge einen lateralen NPN-Transistor zwischen der Source- und der Drain-Diffusion. Dieses
Verhältnis der Abmessungen begrenzte die negativste Spannung, auf die das Substrat gebracht werden konnte,
und damit den vom Substrat gezogenen Strom. Für 65 manche Anwendungen kann eine solche Anordnung,
insbesondere wenn das Verhältnis von Breite zu Länge der verschiedenen Elemente richtig bemessen wird,
durchaus zufriedenstellend sein.
Mit dem Knotenpunkt G wird der Transistor 42 eingeschaltet. Wenn der Knotenpunkt E hoch ist, ist
auch der Knotenpunkt C hoch, und der Transistor 42 entlädt den Knotenpunkt F Wenn der Knotenpunkt E
tief ist, ist auch der Knotenpunkt G tief, und der Transistor 42 sperrt; es fließt kein Strom von Erde zum
Knotenpunkt F Wie im vorigen Absatz beschrieben wurde, wird der von Erde in den Knotenpunkt F
fließende Strom nicht nur von dem Strom subtrahiert, der in der Diode D 1 fließt, sondern entlädt auch .. :
Kondensator C 4, wenn der Knotenpunkt E hoch ist. Das Gate des Transistors 45 ist mit dem Knotenpunkt C
verbunden und das Gate des Transistors 41 mit dem Knotenpunkt D. Die Knotenpunkte C und D entladen
sich gleichzeitig. Sie werden beide durch den Knotenpunkt Y heruntergezogen, steigen jedoch nicht gleichzeitig
wieder an, da der Knotenpunkt Cden Transistor 28 einschaltet und dieser wieder den Knotenpunkt D
auflädt. Diese kleine Verzögerung soll sicherstellen, daß der Knotenpunkt G vor dem Knotenpunkt fabfällt und
damit der Transistor sperrt, bevor der Knotenpunkt E anfängt abzufallen. Die zeitliche Beziehung ist in den
Diagrammen der Fig.2 wiedergegeben. Vom Rückkopplungsknotenpunkt
H wird der Transistor 46 geschaltet. Da der Knotenpunkt G leicht geladen ist,
steigt er wesentlich schneller an als der Knotenpunkt E Durch Rückkopplung des Anstiegs auf das Gate des
Transistors 46 durch den Kondensator C5 wird die Anstiegszeit am Knoten £ verbessert gegenüber einer
direkten Kopplung in Verbindung mit dem Lasttransistor 46. Das verlängerte Hoch-Intervall am Knotenpunkt
Ebewirkt die vollständige Ladung des Kondensators C4 und dadurch einen größeren Strom vom
Substrat, wenn der Knotenpunkt Fdurch den Transistor 41 entladen wird.
Mit der beschriebenen Anordnung kann das nötige Substratpotential, das eine Funktion der spezifischen
Schwellenspannung ist, erzeugt und gesteuert werden. Wenn die spezifische Schwellenspannung niedrig ist. ist
ein negativeres Substratpotential erforderlich, um den Abfühltransistor 34 auszuschalten, wodurch wiederum
die Schwellenspannung aller Elemente auf dem Substrat ansteigt. Das Gegenteil tritt ein, wenn die spezifische
Spannung hoch ist. Ungeachtet der Herstellungsstreuung der Schwellenspannungen haben alle geerdeten
Source-Elemente eines Substrats dieselbe Schwellenspannung. Diese Schwellenspannung ändert sich nur als
Funktion des Source-Potentials + V. Da die Streuung der Schwellenspannung ein Hauptfaktor für die
endgültige Leistung von FET-Chips ist, reduziert die Regelung der Schwellenwertspannung diese Streuung
wesentlich. Außerdem werden auch Schwankungen des Source-Potentiales + V kompensiert. Wenn die Spannung
+ Verhöht wird, steigt der Knotenpunkt A mit ihr an. Das höhere Potential am Knotenpunkt A läßt den
Transistor 34 schwerer abschalten, da eine höhere Schwellenspannung benötigt wird. Die Substratspannung
kann daher ein negativeres Potential erreichen, um diese höhere Schwellenspannung zu erzielen. Das ist aus
zwei Gründen erwünscht Erstens wird sichergestellt, daß die Steuerelemente im dicken Oxid auch bei
höherer Spannung + V abgeschaltet werden. Zweitens reduziert der höhere Schwellenwert bei höherer
Spannung + Vdie Verlustleistung im ungünstigsten Fall, und der niedrigere Schwellenwert bei niedrigerer
Spannung + Vverbessert die Leistung im ungünstigsten Fall.
Hierzu 2 Blatt Zeichnungen
308 113/82
Claims (5)
1. Integrierte Halbleiteranordnung mit Feldeffekt-Transistoren, bei der zur Einstellung und Regelung
der Schwellenspannung der Feldeffekt-Transistoren eine außerhalb des Bereiches der Speisespannung
der Halbleiteranordnung liegende, geregelte Substratspannung an das Substrat gelegt ist, wobei mit
der Halbleiteranordnung ein Substratspannungsdetektor und ein Spannungskonverter integriert sind
und mittels des vom Substratspannungsdetektor gelieferten Ausgangssignals in Kombination mit
dem Impulszug eines Impulsgenerators die Steuerung des Spannungskonverters erfolgt, dessen
Ausgangsspannung als Substratspannung auf das Substrat rückgekoppelt ist, dadurch gekennzeichnet,
daß der Impulsgenerator (1.0) ebenfalls mit der Halbleiteranordnung integriert ist,
daß zur Steuerung des Spannungskonverters (40) ein Speiseinverter (20) vorhanden ist, der ein von dem vom Substratspannungsdetektor (30) gelieferten Ausgangssignal und dem Impulszug des Impulsgenerators (10) abhängiges periodisches Signal erzeugt, und daß Impulsgenerator (10), Substratspannungsdetektor (30), Speiseinverter (20) und Spannungskonverter (40) direkt mit der Speisespannung der Halbleiteranordnung betrieben sind.
daß zur Steuerung des Spannungskonverters (40) ein Speiseinverter (20) vorhanden ist, der ein von dem vom Substratspannungsdetektor (30) gelieferten Ausgangssignal und dem Impulszug des Impulsgenerators (10) abhängiges periodisches Signal erzeugt, und daß Impulsgenerator (10), Substratspannungsdetektor (30), Speiseinverter (20) und Spannungskonverter (40) direkt mit der Speisespannung der Halbleiteranordnung betrieben sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erzeugte Substratspannung
über eine Diode (D 1) an das Substrat gekoppelt ist.
3. Halbleiteranordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Spannungskonverter (40) eine von dem periodischen Signal
gesteuerte Schaltung (41,42) enthält, die durch Auf- und Entladen eines Kondensators (CA) die erzeugte
Spannung beeinflußt.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Impulsgenerator (10) ein
Ringoszillator ist.
5. Halbleiteranordnung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß der Substratspannungsdetektor
(30) einen im Substrat angeordneten Feldeffekt-Transistor (34) aufweist, der im wesentlichen die gleiche Schwellenspannung hat,
wie die anderen im Substrat angeordneten Feldeffekt-Transistoren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37527173A | 1973-06-29 | 1973-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2422653A1 DE2422653A1 (de) | 1975-01-16 |
DE2422653C2 true DE2422653C2 (de) | 1983-03-31 |
Family
ID=23480213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2422653A Expired DE2422653C2 (de) | 1973-06-29 | 1974-05-10 | Integrierte Halbleiteranordnung mit Feldeffekt-Transistoren |
Country Status (14)
Country | Link |
---|---|
JP (1) | JPS5417541B2 (de) |
BE (1) | BE815619A (de) |
CA (1) | CA1033410A (de) |
CH (1) | CH570705A5 (de) |
DD (1) | DD114197A5 (de) |
DE (1) | DE2422653C2 (de) |
ES (1) | ES427740A1 (de) |
FR (1) | FR2235417B1 (de) |
GB (1) | GB1462935A (de) |
IL (1) | IL45251A (de) |
IT (1) | IT1012365B (de) |
NL (1) | NL7408728A (de) |
SE (1) | SE391996B (de) |
SU (1) | SU643099A3 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4030084A (en) * | 1975-11-28 | 1977-06-14 | Honeywell Information Systems, Inc. | Substrate bias voltage generated from refresh oscillator |
JPS5327374A (en) * | 1976-08-26 | 1978-03-14 | Sharp Corp | High voltage drive metal oxide semiconductor device |
JPS5482056A (en) * | 1977-12-13 | 1979-06-29 | Nec Corp | Substrate bias voltage generator circuit |
JPS5513566A (en) * | 1978-07-17 | 1980-01-30 | Hitachi Ltd | Mis field effect semiconductor circuit device |
US4229667A (en) * | 1978-08-23 | 1980-10-21 | Rockwell International Corporation | Voltage boosting substrate bias generator |
JPS5559756A (en) * | 1978-10-30 | 1980-05-06 | Fujitsu Ltd | Semiconductor device |
DE2966592D1 (en) * | 1979-03-05 | 1984-03-01 | Motorola Inc | Substrate bias regulator |
JPS55162257A (en) * | 1979-06-05 | 1980-12-17 | Fujitsu Ltd | Semiconductor element having substrate bias generator circuit |
JPS5619676A (en) * | 1979-07-26 | 1981-02-24 | Fujitsu Ltd | Semiconductor device |
JPS56117390A (en) * | 1980-02-16 | 1981-09-14 | Fujitsu Ltd | Semiconductor memory device |
JPS57199335A (en) * | 1981-06-02 | 1982-12-07 | Toshiba Corp | Generating circuit for substrate bias |
US4503465A (en) * | 1982-11-24 | 1985-03-05 | Rca Corporation | Analog signal comparator using digital circuitry |
US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
US4571505A (en) * | 1983-11-16 | 1986-02-18 | Inmos Corporation | Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits |
US5039877A (en) * | 1990-08-30 | 1991-08-13 | Micron Technology, Inc. | Low current substrate bias generator |
FR2668668B1 (fr) * | 1990-10-30 | 1994-02-04 | Samsung Electronics Co Ltd | Generateur de tension de substrat pour un dispositif a semiconducteurs. |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609414A (en) * | 1968-08-20 | 1971-09-28 | Ibm | Apparatus for stabilizing field effect transistor thresholds |
DE1921131C3 (de) * | 1969-04-25 | 1979-01-18 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur Temperaturkompensation eines als Regel-Stellglied in Verstärkern angeordneten Feldeffekttransistors |
NL7103303A (de) * | 1970-03-13 | 1971-09-15 |
-
1974
- 1974-05-03 GB GB1945474A patent/GB1462935A/en not_active Expired
- 1974-05-10 DE DE2422653A patent/DE2422653C2/de not_active Expired
- 1974-05-15 IT IT22720/74A patent/IT1012365B/it active
- 1974-05-15 FR FR7417744A patent/FR2235417B1/fr not_active Expired
- 1974-05-21 CH CH696474A patent/CH570705A5/xx not_active IP Right Cessation
- 1974-05-28 BE BE144820A patent/BE815619A/xx not_active IP Right Cessation
- 1974-06-04 CA CA201,612A patent/CA1033410A/en not_active Expired
- 1974-06-05 JP JP6300574A patent/JPS5417541B2/ja not_active Expired
- 1974-06-13 SE SE7407783A patent/SE391996B/xx not_active IP Right Cessation
- 1974-06-27 DD DD179526A patent/DD114197A5/xx unknown
- 1974-06-27 ES ES427740A patent/ES427740A1/es not_active Expired
- 1974-06-27 NL NL7408728A patent/NL7408728A/xx unknown
- 1974-06-28 SU SU742038403A patent/SU643099A3/ru active
- 1974-07-12 IL IL45251A patent/IL45251A/en unknown
Also Published As
Publication number | Publication date |
---|---|
CH570705A5 (de) | 1975-12-15 |
DE2422653A1 (de) | 1975-01-16 |
FR2235417A1 (de) | 1975-01-24 |
ES427740A1 (es) | 1976-08-01 |
GB1462935A (en) | 1977-01-26 |
JPS5024054A (de) | 1975-03-14 |
IL45251A0 (en) | 1974-12-31 |
BE815619A (fr) | 1974-09-16 |
SU643099A3 (ru) | 1979-01-15 |
CA1033410A (en) | 1978-06-20 |
IT1012365B (it) | 1977-03-10 |
JPS5417541B2 (de) | 1979-06-30 |
SE7407783L (de) | 1974-12-30 |
FR2235417B1 (de) | 1976-06-25 |
NL7408728A (de) | 1974-12-31 |
IL45251A (en) | 1976-10-31 |
SE391996B (sv) | 1977-03-07 |
DD114197A5 (de) | 1975-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2422653C2 (de) | Integrierte Halbleiteranordnung mit Feldeffekt-Transistoren | |
DE3782367T2 (de) | Mos-halbleiterschaltung. | |
EP0389846B1 (de) | Spannungsvervielfacherschaltung | |
DE69725078T2 (de) | Ladungspumpenschaltung für ein Halbleiter-Substrat | |
DE68910597T2 (de) | Ausgangsspannungs-Regulierung eines Spannungsvervielfachers. | |
DE69312858T2 (de) | Substratvorspannungsgenerator ohne Oszillator | |
DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
EP0010137B1 (de) | Substratvorspannungs-Generatorschaltung | |
DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
EP0046482A1 (de) | Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips | |
DE3012618A1 (de) | Cmos triggerschaltung | |
DE2821418A1 (de) | Taktgesteuerter gleichspannungswandler | |
DE2558549C3 (de) | Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher | |
DE19749602A1 (de) | Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung | |
DE3319344A1 (de) | Integrierter schaltkreis und verfahren zur klemmung einer einen begrenzten ausgangsstrom aufweisenden hochspannungsquelle | |
DE19725459B4 (de) | Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor | |
DE60206734T2 (de) | Leistungseffiziente integrierte ladungspumpe unter verwendung einer taktschaltung | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
DE2518078B2 (de) | Logische MOS-Schaltungsanordnung | |
EP0057351B1 (de) | Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE3343700C2 (de) | ||
DE19630913A1 (de) | Einbrenn-Sensorschaltung | |
DE3852320T2 (de) | Ladungsübertragungsanordnung. | |
DE2502689A1 (de) | Verfahren und integrierte mos- schaltung zur erzeugung einer spannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8126 | Change of the secondary classification |
Ipc: G05F 1/46 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |